JPH11177080A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11177080A
JPH11177080A JP36205597A JP36205597A JPH11177080A JP H11177080 A JPH11177080 A JP H11177080A JP 36205597 A JP36205597 A JP 36205597A JP 36205597 A JP36205597 A JP 36205597A JP H11177080 A JPH11177080 A JP H11177080A
Authority
JP
Japan
Prior art keywords
resist
oxide layer
layer
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36205597A
Other languages
Japanese (ja)
Inventor
Yutaka Yoneda
豊 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP36205597A priority Critical patent/JPH11177080A/en
Publication of JPH11177080A publication Critical patent/JPH11177080A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device wherein, when used for a process such as a gate recess formation process of a semiconductor device such as HEMT(high electron mobility transistor), sufficient adhesion between a resist and a semiconductor device is assured. SOLUTION: An oxide layer 4 is formed on the surface of a semiconductor substrate 20 by an oxygen plasma process. Then, a resist layer 5 of organics is formed on the semiconductor substrate 20 (over the oxide layer 4), and after the resist layer 5 is selectively irradiated by electron beam, a resist pattern is formed in an organic liquid-developer (an opening 6 is formed on the resist layer 5). After that, with the resist pattern 5 used as a mask, the oxide layer 4 exposed through the opening 6 is removed in an alkaline solution, and a pattern wherein the oxide layer 4 exposed through the opening 6 is removed used as a mask, wet-etching is performed to form a recessed groove on the semiconductor substrate 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、HEMT(High El
ectron Mobility Transistor:高電子移動度トランジス
タ)のゲート電極の形成工程などに使用される半導体装
置の製造方法に関する。
TECHNICAL FIELD The present invention relates to a HEMT (High El
The present invention relates to a method for manufacturing a semiconductor device used in a step of forming a gate electrode of an ectron mobility transistor (high electron mobility transistor).

【0002】[0002]

【従来の技術】HEMTでは、遮断周波数の高周波化が
要求され、また、雑音指数を小さくするために、短ゲー
ト長化(ゲート電極のゲート長を短かくすること)が要求
されている。この要求のために、HEMTの作製には、
微細パターンの形成が可能な電子ビーム露光が用いられ
ている(電子線レジストを使用して微細加工する方法が
用いられている)。
2. Description of the Related Art In HEMTs, a higher cut-off frequency is required, and a shorter gate length (a shorter gate length of a gate electrode) is required to reduce a noise figure. Because of this requirement, HEMT fabrication
Electron beam exposure capable of forming a fine pattern is used (a method of fine processing using an electron beam resist is used).

【0003】なお、ここで、HEMT(High Electron M
obility Transistor:高電子移動度トランジスタ)は、電
子親和力が小さいn型半導体(例えば、n−AlGaA
s)と、電子親和力の大きい高純度半導体(例えば、アン
ドープのGaAs)とを接合(ヘテロ接合)するときに、
伝導体の底に生ずるバンドの不連続部分のフェルミレベ
ルよりも低いエネルギーレベルのところ(高純度半導体
側のところ)に溜まる移動度が非常に高い電子(2次元電
子ガス)を使ってFET動作を行なうトランジスタであ
る。
[0003] Here, HEMT (High Electron M
obility Transistor: a high electron mobility transistor is an n-type semiconductor having a small electron affinity (for example, n-AlGaAs).
s) and a high-purity semiconductor with a high electron affinity (for example, undoped GaAs) when joining (heterojunction)
FET operation is performed by using electrons (two-dimensional electron gas) with very high mobility that accumulate at the energy level lower than the Fermi level (at the high-purity semiconductor side) at the discontinuity of the band generated at the bottom of the conductor. Transistor.

【0004】図4,図5は従来のHEMTの作製方法を
説明するための図である。図4,図5を参照すると、従
来のHEMTの作製方法では、チャネル層となるGaA
s層1、2次電子供給層となるAlGaAs層2、ソー
ス・ドレインのオーミックコンタクト層となる高濃度G
aAs層3が順次に形成されたHEMT基板上に、ポジ
型の電子ビームレジスト5を塗布しベーキングを行なう
(図4(a))。
FIGS. 4 and 5 are views for explaining a conventional method of manufacturing a HEMT. Referring to FIGS. 4 and 5, in the conventional method for fabricating a HEMT, GaAs serving as a channel layer is used.
s layer 1, AlGaAs layer 2 serving as a secondary electron supply layer, high concentration G serving as a source / drain ohmic contact layer
On the HEMT substrate on which the aAs layer 3 is sequentially formed, a positive electron beam resist 5 is applied and baked.
(FIG. 4 (a)).

【0005】次に、ゲート形成部分を開口するために、
ゲート形成領域に対応する部分に電子ビーム露光BMを
行なう(図4(b))。これにより、電子ビームレジスト5
において、ゲート形成領域に対応する部分だけが感光さ
れる。次に、現像,水洗,乾燥を行ない、電子ビームレ
ジスト5のゲート形成領域に対応する部分に開口6を形
成する(図4(c))。
Next, in order to open a gate forming portion,
Electron beam exposure BM is performed on a portion corresponding to the gate formation region (FIG. 4B). Thereby, the electron beam resist 5
In the above, only the portion corresponding to the gate formation region is exposed. Next, development, washing and drying are performed to form an opening 6 in a portion of the electron beam resist 5 corresponding to the gate forming region (FIG. 4C).

【0006】次に図5(d)に示すように、開口6が形成
された電子ビームレジスト5(すなわち、レジストパタ
ーン)をマスクに、リセスエッチングを行ない基板(高濃
度GaAs層3)にリセス溝7を形成する(図5(d))。
Next, as shown in FIG. 5D, recess etching is performed on the substrate (high-concentration GaAs layer 3) using the electron beam resist 5 (that is, the resist pattern) in which the opening 6 is formed as a mask. 7 is formed (FIG. 5D).

【0007】次に、基板全体にゲート電極用の金属配線
層10を堆積する(図5(e))。これにより、金属配線層
10は、リセス溝7の底部8上(図5(e)の例では、リ
セス溝7によって露出しているAlGaAs層2上)
と、電子ビームレジスト5上とに、堆積される。
Next, a metal wiring layer 10 for a gate electrode is deposited on the entire substrate (FIG. 5E). Thereby, the metal wiring layer 10 is on the bottom 8 of the recess groove 7 (on the AlGaAs layer 2 exposed by the recess groove 7 in the example of FIG. 5E).
And on the electron beam resist 5.

【0008】しかる後、上記金属配線層10のうちでリ
セス溝7の底部8に堆積した金属配線層10を残して、
電子ビームレジスト5およびその上の金属配線層10を
リフトオフ法で除去する(図5(f))。このようにして、
ゲート電極としての金属配線層10が形成された半導体
装置を作製することができる。
Thereafter, the metal wiring layer 10 deposited on the bottom 8 of the recess groove 7 in the metal wiring layer 10 is left.
The electron beam resist 5 and the metal wiring layer 10 thereon are removed by a lift-off method (FIG. 5F). In this way,
A semiconductor device in which the metal wiring layer 10 as a gate electrode is formed can be manufactured.

【0009】ここで、電子ビームレジスト5を塗布する
図4(a)の工程において、基板上(高濃度GaAs層3
上)に汚染(特に有機物の汚染)が存在すると、レジスト
5と基板上の汚染物質とが反応してレジスト5が基板か
ら剥離するという問題が発生する。また、レジスト5を
マスクにしてリセスエッチングを行なう図4(c)の処理
の際に、レジスト5と基板との密着力が弱いと、エッチ
ングの進行にともない、レジスト5が基板から剥離して
しまい、微細パターンのエッチングが不可能になるとい
う問題がある。レジストと基板との密着力を向上させる
方法として、特開平5−74696号には、基板にヘキ
サメチルジシラザン(HMDS)を塗布した後にレジスト
を塗布する方法が示されている。
Here, in the step of applying an electron beam resist 5 shown in FIG.
If contamination (particularly organic contamination) is present in the upper part, there arises a problem that the resist 5 reacts with a contaminant on the substrate and the resist 5 is separated from the substrate. In the process of FIG. 4C in which recess etching is performed using the resist 5 as a mask, if the adhesion between the resist 5 and the substrate is weak, the resist 5 is peeled off from the substrate as the etching proceeds. In addition, there is a problem that etching of a fine pattern becomes impossible. As a method for improving the adhesion between the resist and the substrate, Japanese Patent Application Laid-Open No. Hei 5-74669 discloses a method in which hexamethyldisilazane (HMDS) is applied to a substrate and then the resist is applied.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、HMD
Sを塗布した場合でもレジストの密着力は十分なもので
はなく、リセスエッチングを行なう際に、レジストが基
板から剥離する場合があった。また、汚染物質によるレ
ジストの基板からの剥離についてはHMDSの塗布は全
く有効ではなかった。
SUMMARY OF THE INVENTION However, HMD
Even when S is applied, the adhesive strength of the resist is not sufficient, and the resist may peel off from the substrate during recess etching. Further, the application of HMDS was not at all effective in removing the resist from the substrate due to contaminants.

【0011】本発明は、HEMTなどの半導体装置のゲ
ートリセス形成工程などに使用されるときに、レジスト
と半導体基板との間で十分な密着性を確保することの可
能な半導体装置の製造方法を提供することを目的として
いる。
The present invention provides a method of manufacturing a semiconductor device capable of ensuring sufficient adhesion between a resist and a semiconductor substrate when used in a gate recess forming step of a semiconductor device such as a HEMT. It is intended to be.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、半導体基板を酸素プラズマ
で表面処理し半導体基板の表面に酸化層を形成する工程
と、酸化層が形成された半導体基板上に有機物で構成さ
れるレジスト層を形成する工程と、該レジスト層に選択
的に電子線を照射した後に、有機現像液でレジストパタ
ーンを形成する工程と、該レジストパターンをマスクに
して、露出している酸化層をアルカリ溶液で除去する工
程と、酸化層が除去されたパターンをマスクにしてウェ
ットエッチングを行ない、半導体基板にリセス溝を形成
する工程とを有していることを特徴としている。
In order to achieve the above object, according to the first aspect of the present invention, there is provided a semiconductor device, comprising: a step of subjecting a semiconductor substrate to surface treatment with oxygen plasma to form an oxide layer on the surface of the semiconductor substrate; Forming a resist layer composed of an organic substance on the formed semiconductor substrate, selectively irradiating the resist layer with an electron beam, and then forming a resist pattern with an organic developer, A step of removing an exposed oxide layer with an alkaline solution as a mask, and a step of forming a recess groove in the semiconductor substrate by performing wet etching using the pattern from which the oxide layer has been removed as a mask. It is characterized by:

【0013】また、請求項2記載の発明は、請求項1記
載の半導体装置の製造方法において、半導体基板を酸素
プラズマで表面処理し半導体基板の表面に酸化層を形成
する工程において、半導体基板上には、10Å〜100
Åの膜厚の酸化層を形成することを特徴としている。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the step of surface-treating the semiconductor substrate with oxygen plasma to form an oxide layer on the surface of the semiconductor substrate includes: 10 ~ 100
It is characterized in that an oxide layer having a thickness of Å is formed.

【0014】また、請求項3記載の発明は、請求項1記
載の半導体装置の製造方法において、レジストパターン
をマスクにして、露出している酸化層をアルカリ溶液で
除去する工程において、アルカリ溶液のアルカリ規定度
を0.2〜0.4Nとすることを特徴としている。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the step of removing the exposed oxide layer with an alkaline solution using the resist pattern as a mask comprises: The alkali normality is 0.2 to 0.4 N.

【0015】また、請求項4記載の発明は、請求項1記
載の半導体装置の製造方法において、酸化層が除去され
たパターンをマスクにしてウェットエッチングを行な
い、半導体基板にリセス溝を形成する工程において、ウ
ェットエッチングをクエン酸/過酸化水素水溶液で行な
うことを特徴としている。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein wet etching is performed using the pattern from which the oxide layer has been removed as a mask to form a recess groove in the semiconductor substrate. Is characterized in that the wet etching is performed with a citric acid / hydrogen peroxide aqueous solution.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1,図2は本発明に係る半導体装
置の製造方法を説明するための図である。図1,図2を
参照すると、本発明では、先ず、半導体基板20(図
1,図2の例では、チャネル層となるGaAs層1,2
次電子供給層となるAlGaAs層2,ソース・ドレイ
ンのオーミックコンタクト層となる高濃度GaAs層3
が順次に形成されたHEMT基板20)を酸素プラズマ
21で表面処理する(図1(a))。すなわち、半導体基板
20の表面に酸素プラズマ処理によって酸化層4を形成
する。次いで、有機物で構成されるレジスト層5を半導
体基板20上に(酸化層4上に)形成し(図1(b))、該レ
ジスト層5に選択的に電子線を照射した後に、有機現像
液でレジストパターンを形成する(レジスト層5に開口
6を形成する)(図1(c))。しかる後、このレジストパ
ターン5をマスクにして、開口6により露出している酸
化層4をアルカリ溶液で除去する(図2(d))。次いで、
開口6により露出している酸化層4が除去されたパター
ンをマスクにしてウェットエッチングを行ない、半導体
基板20にリセス溝7を形成する(図2(e))。
Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 are views for explaining a method for manufacturing a semiconductor device according to the present invention. Referring to FIGS. 1 and 2, in the present invention, first, a semiconductor substrate 20 (in the example of FIGS.
AlGaAs layer 2 serving as a secondary electron supply layer 2, high-concentration GaAs layer 3 serving as a source / drain ohmic contact layer
The HEMT substrate 20) on which is sequentially formed are surface-treated with oxygen plasma 21 (FIG. 1A). That is, the oxide layer 4 is formed on the surface of the semiconductor substrate 20 by the oxygen plasma treatment. Next, a resist layer 5 composed of an organic substance is formed on the semiconductor substrate 20 (on the oxide layer 4) (FIG. 1B), and the resist layer 5 is selectively irradiated with an electron beam. A resist pattern is formed with the liquid (an opening 6 is formed in the resist layer 5) (FIG. 1C). Thereafter, using the resist pattern 5 as a mask, the oxide layer 4 exposed through the opening 6 is removed with an alkaline solution (FIG. 2D). Then
Using the pattern from which the oxide layer 4 exposed through the opening 6 has been removed as a mask, wet etching is performed to form a recess groove 7 in the semiconductor substrate 20 (FIG. 2E).

【0017】図1の工程例では、有機物で構成されるレ
ジスト層5を塗布するに先立って、酸素プラズマ21に
より基板20に対して表面処理を施すので(基板20の
表面に酸化層4を形成するので)、基板表面の汚染物質
を除去でき、レジスト層5と基板20との密着力を向上
させることができる。その結果、図2(e)の工程でウェ
ットエッチングを行なうときのサイドエッチが防止さ
れ、良好な形状と均一な寸法を持つリセス溝7を得るこ
とができる。
In the process example shown in FIG. 1, the surface treatment is performed on the substrate 20 by the oxygen plasma 21 before the application of the resist layer 5 composed of an organic substance (the oxide layer 4 is formed on the surface of the substrate 20). Therefore, contaminants on the substrate surface can be removed, and the adhesion between the resist layer 5 and the substrate 20 can be improved. As a result, side etching when performing wet etching in the step of FIG. 2E is prevented, and a recess groove 7 having a good shape and uniform dimensions can be obtained.

【0018】また、有機現像液で現像した後でアルカリ
溶液で処理するので、酸素プラズマ処理で形成される酸
化層4を確実に除去でき、その結果、図2(e)の工程で
ウェットエッチングを行なったときに均一なエッチング
表面を得ることができる。
Further, since treatment with an alkali solution is performed after development with an organic developer, the oxide layer 4 formed by the oxygen plasma treatment can be surely removed. As a result, wet etching can be performed in the step of FIG. When performed, a uniform etched surface can be obtained.

【0019】なお、半導体基板20を酸素プラズマ21
で表面処理する図1(a)の工程において、半導体基板2
0上には、10Å〜100Åの膜厚の酸化層4を形成す
るのが良い。これにより、基板20の表面に安定した層
が形成され、レジスト層5との密着性をより一層向上さ
せることができる。
It should be noted that the semiconductor substrate 20 is
In the step of FIG.
It is preferable to form an oxide layer 4 having a thickness of 10 to 100 degrees on zero. Thereby, a stable layer is formed on the surface of the substrate 20, and the adhesion to the resist layer 5 can be further improved.

【0020】また、レジストパターン5をマスクにして
開口6により露出している酸化層4をアルカリ溶液で除
去する図2(d)の工程において、アルカリ溶液のアルカ
リ規定度を0.2〜0.4Nとするのが良い。これによ
り、半導体基板20の表面を鏡面に仕上げることがで
き、かつ酸化層4をも除去することができる。
In the step of FIG. 2D in which the oxide layer 4 exposed through the opening 6 is removed with an alkaline solution using the resist pattern 5 as a mask, the alkali normality of the alkaline solution is set to 0.2 to 0. 4N is recommended. Thereby, the surface of the semiconductor substrate 20 can be mirror-finished, and the oxide layer 4 can also be removed.

【0021】また、開口6により露出している酸化層4
が除去されたパターンをマスクにしてウェットエッチン
グを行ない、半導体基板20にリセス溝7を形成する図
2(e)の工程において、ウェットエッチングをクエン酸
/過酸化水素水溶液で行なうのが良い。これにより、H
EMT基板20(1,2,3)にリセス溝7を形成する際
に、選択的に、高濃度GaAs層3だけをエッチングす
ることができる。
The oxide layer 4 exposed by the opening 6
In the step shown in FIG. 2E in which the recessed groove 7 is formed in the semiconductor substrate 20 by performing wet etching using the pattern from which is removed as a mask, the wet etching is preferably performed with an aqueous citric acid / hydrogen peroxide solution. Thereby, H
When the recess groove 7 is formed in the EMT substrate 20 (1, 2, 3), only the high concentration GaAs layer 3 can be selectively etched.

【0022】[0022]

【実施例】次に、本発明の一実施例について説明する。
この実施例では、先ず、図1(a)に示すように、チャネ
ル層となるGaAs層1,2次電子供給層となるAlG
aAs層2,ソース・ドレインのオーミックコンタクト
層となる高濃度GaAs層3が順次に形成されたHEM
T基板20を用意し、このHEMT基板20の表面を酸
素プラズマ21でプラズマ処理した。プラズマ処理の条
件は、O2流量200sccm,圧力1Torr,RF
パワー200Wで、20分間行なった。この工程によ
り、基板表面の有機物は完全に除去され、Ga,As,
Oからなる酸化層4が形成された。
Next, an embodiment of the present invention will be described.
In this embodiment, first, as shown in FIG. 1A, a GaAs layer serving as a channel layer and an AlG layer serving as a secondary electron supply layer are formed.
An HEM in which an aAs layer 2 and a high-concentration GaAs layer 3 serving as source / drain ohmic contact layers are sequentially formed.
A T substrate 20 was prepared, and the surface of the HEMT substrate 20 was subjected to a plasma treatment with oxygen plasma 21. The conditions of the plasma treatment are as follows: O 2 flow rate 200 sccm, pressure 1 Torr, RF
The test was performed at a power of 200 W for 20 minutes. By this step, organic substances on the substrate surface are completely removed, and Ga, As,
An oxide layer 4 made of O was formed.

【0023】図3はプラズマ処理前後のエリプソメトッ
ク角度の変化を示す図である。なお、図3において、λ
は入射光の波長であり、φは光の入射角である。図3を
参照すると、プラズマ処理前後でエリプソメトック角度
が変化していることから、基板20上に何らかの薄膜が
形成されているといえる。
FIG. 3 is a diagram showing a change in ellipsometric angle before and after plasma processing. In FIG. 3, λ
Is the wavelength of the incident light, and φ is the incident angle of the light. Referring to FIG. 3, since the ellipsometric angle changes before and after the plasma processing, it can be said that some thin film is formed on the substrate 20.

【0024】次に、図1(b)に示すように、有機物で形
成されるレジスト5,例えばZEP520(日本ゼオン
製)を2000Å程度の膜厚に塗布し、200℃の温度
で、30分間、窒素雰囲気中でベーキングした。その
後、電子線描画装置を用いて、レジスト5に線パターン
を描画した。描画条件は、加速電圧20kV、照射電流
値0.1nA、ビーム径0.025μm、線照射量20
0nC/cmの条件で描画した。
Next, as shown in FIG. 1B, a resist 5, which is formed of an organic substance, for example, ZEP520 (manufactured by Zeon Corporation) is applied to a thickness of about 2000.degree. Baking was performed in a nitrogen atmosphere. Thereafter, a line pattern was drawn on the resist 5 using an electron beam drawing apparatus. The drawing conditions were as follows: acceleration voltage 20 kV, irradiation current value 0.1 nA, beam diameter 0.025 μm, line irradiation amount 20
Drawing was performed under the condition of 0 nC / cm.

【0025】その後、図1(c)に示すように、有機現像
液ZED50N(日本ゼオン製)を用いて、室温で3分
間、レジスト5の現像を行ない、さらにイソプロピルア
ルコールで室温1分間のリンス処理を行ない、レジスト
5に開口部(レジスト開口部)6を形成した。
Thereafter, as shown in FIG. 1C, the resist 5 is developed at room temperature for 3 minutes using an organic developer ZED50N (manufactured by Zeon Corporation), and then rinsed with isopropyl alcohol for 1 minute at room temperature. Then, an opening (resist opening) 6 was formed in the resist 5.

【0026】次に、アルカリ規定度0.27Nのアルカ
リ現像液NMDW(東京応化製)を用いて室温で45秒
間、現像を行ない、さらに純水で室温1分間のリンス処
理を行なった。このアルカリ現像液による現像により、
図2(d)に示すように、レジスト開口部6により露出し
ている基板表面上のGaAsの酸化物4が除去された。
Next, development was carried out at room temperature for 45 seconds using an alkali developing solution NMDW (manufactured by Tokyo Ohka) having an alkali normality of 0.27 N, followed by rinsing with pure water at room temperature for 1 minute. By development with this alkali developer,
As shown in FIG. 2D, the GaAs oxide 4 on the substrate surface exposed by the resist opening 6 was removed.

【0027】しかる後、図2(e)に示すように、このレ
ジストパターン5をマスクとしてクエン酸/過酸化水素
系のエッチャントでエッチングを行ない、基板20にリ
セス溝7を形成した。すなわち、基板20の高濃度Ga
As層3にエッチングを施し、基板表面にAlGaAs
層2を露出させた。
Thereafter, as shown in FIG. 2E, etching was performed with a citric acid / hydrogen peroxide-based etchant using the resist pattern 5 as a mask to form a recess groove 7 in the substrate 20. That is, the high-concentration Ga
The As layer 3 is etched and AlGaAs is formed on the substrate surface.
Layer 2 was exposed.

【0028】この実施例では、上記のようにして、半導
体装置としてHEMTを作製できた。この際、レジスト
5と基板20との間で十分な密着性を確保でき、エッチ
ングの進行にともない、レジスト5が基板から剥離する
という事態が生ずるのを回避し、良好なリセスエッチン
グを行なうことができた(良好なリセス溝を得ることが
できた)。
In this example, a HEMT was manufactured as a semiconductor device as described above. At this time, sufficient adhesion between the resist 5 and the substrate 20 can be ensured, and it is possible to avoid a situation in which the resist 5 peels off from the substrate as the etching progresses, and perform good recess etching. Yes (good recess grooves could be obtained).

【0029】[0029]

【発明の効果】以上に説明したように、請求項1記載の
発明によれば、半導体基板を酸素プラズマで表面処理し
半導体基板の表面に酸化層を形成する工程と、酸化層が
形成された半導体基板上に有機物で構成されるレジスト
層を形成する工程と、該レジスト層に選択的に電子線を
照射した後に、有機現像液でレジストパターンを形成す
る工程と、該レジストパターンをマスクにして、露出し
ている酸化層をアルカリ溶液で除去する工程と、酸化層
が除去されたパターンをマスクにしてウェットエッチン
グを行ない、半導体基板にリセス溝を形成する工程とを
有するようになっており、有機物で構成されるレジスト
層を塗布する前に酸素プラズマで基板を表面処理をする
ので、基板表面の汚染物質を除去でき、レジスト膜と基
板の密着力を向上させることができて、その結果として
ウェットエッチングを行なったときのサイドエッチが防
止され、良好な形状と均一な寸法を持つリセス(溝)を得
ることができる。また、有機現像液で現像した後でアル
カリ溶液で処理するので、酸素プラズマ処理で形成され
る酸化層を除去でき、その結果としてウェットエッチン
グを行なったときに均一なエッチング表面を得ることが
できる。
As described above, according to the first aspect of the present invention, the step of forming the oxide layer on the surface of the semiconductor substrate by treating the surface of the semiconductor substrate with oxygen plasma and the step of forming the oxide layer are performed. A step of forming a resist layer composed of an organic substance on a semiconductor substrate, and after selectively irradiating the resist layer with an electron beam, a step of forming a resist pattern with an organic developer and using the resist pattern as a mask Having a step of removing the exposed oxide layer with an alkaline solution, and performing a wet etching using the pattern from which the oxide layer has been removed as a mask to form a recess groove in the semiconductor substrate, Surface treatment of the substrate with oxygen plasma before applying the resist layer composed of organic substances can remove contaminants on the substrate surface and improve the adhesion between the resist film and the substrate And it can be, so that side etching when subjected to wet etching is prevented as it is possible to obtain a recess (groove) having a good shape and uniform size. In addition, since treatment with an alkali solution is performed after development with an organic developer, an oxide layer formed by oxygen plasma treatment can be removed. As a result, a uniform etching surface can be obtained when wet etching is performed.

【0030】また、請求項2記載の発明によれば、請求
項1記載の半導体装置の製造方法において、半導体基板
を酸素プラズマで表面処理し半導体基板の表面に酸化層
を形成する工程において、半導体基板上には、10Å〜
100Åの膜厚の酸化層を形成するので、基板表面に安
定した層が形成され、レジストとの密着性をより一層向
上させることができる。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the step of surface-treating the semiconductor substrate with oxygen plasma to form an oxide layer on the surface of the semiconductor substrate includes: 10Å ~ on the substrate
Since the oxide layer having a thickness of 100 ° is formed, a stable layer is formed on the substrate surface, and the adhesiveness with the resist can be further improved.

【0031】また、請求項3記載の発明によれば、請求
項1記載の半導体装置の製造方法において、レジストパ
ターンをマスクにして、露出している酸化層をアルカリ
溶液で除去する工程において、アルカリ溶液のアルカリ
規定度を0.2〜0.4Nとするので、半導体基板の表
面を鏡面に仕上げることができ、かつ酸化層をも除去す
ることができる。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the step of removing the exposed oxide layer with an alkaline solution using the resist pattern as a mask is performed. Since the alkali normality of the solution is 0.2 to 0.4 N, the surface of the semiconductor substrate can be mirror-finished and the oxide layer can be removed.

【0032】また、請求項4記載の発明によれば、請求
項1記載の半導体装置の製造方法において、酸化層が除
去されたパターンをマスクにしてウェットエッチングを
行ない、半導体基板にリセスを形成する工程において、
ウェットエッチングをクエン酸/過酸化水素水溶液で行
なうので、HEMTにリセス溝を形成する際に、選択的
に、高濃度GaAs層だけをエッチングすることができ
る。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, wet etching is performed using the pattern from which the oxide layer has been removed as a mask to form a recess in the semiconductor substrate. In the process,
Since the wet etching is performed with a citric acid / hydrogen peroxide aqueous solution, only the high-concentration GaAs layer can be selectively etched when forming the recess in the HEMT.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の製造方法の一例を示
す図である。
FIG. 1 is a diagram illustrating an example of a method for manufacturing a semiconductor device according to the present invention.

【図2】本発明に係る半導体装置の製造方法の一例を示
す図である。
FIG. 2 is a diagram illustrating an example of a method for manufacturing a semiconductor device according to the present invention.

【図3】プラズマ処理前後のエリプソメトック角度の変
化を示す図である。
FIG. 3 is a diagram showing a change in ellipsometric angle before and after plasma processing.

【図4】従来の半導体装置の製造方法を示す図である。FIG. 4 is a diagram showing a conventional method for manufacturing a semiconductor device.

【図5】従来の半導体装置の製造方法を示す図である。FIG. 5 is a diagram illustrating a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 GaAs層 2 AlGaAs層 3 高濃度GaAs層 5 レジスト 6 開口部 7 リセス溝 8 リセス溝の底部 20 半導体基板 21 酸素プラズマ REFERENCE SIGNS LIST 1 GaAs layer 2 AlGaAs layer 3 high concentration GaAs layer 5 resist 6 opening 7 recess groove 8 bottom of recess groove 20 semiconductor substrate 21 oxygen plasma

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/316 ──────────────────────────────────────────────────続 き Continued on front page (51) Int.Cl. 6 Identification code FI H01L 21/316

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板を酸素プラズマで表面処理し
半導体基板の表面に酸化層を形成する工程と、酸化層が
形成された半導体基板上に有機物で構成されるレジスト
層を形成する工程と、該レジスト層に選択的に電子線を
照射した後に、有機現像液でレジストパターンを形成す
る工程と、該レジストパターンをマスクにして、露出し
ている酸化層をアルカリ溶液で除去する工程と、酸化層
が除去されたパターンをマスクにしてウェットエッチン
グを行ない、半導体基板にリセス溝を形成する工程とを
有していることを特徴とする半導体装置の製造方法。
A step of forming an oxide layer on the surface of the semiconductor substrate by surface-treating the semiconductor substrate with oxygen plasma; and a step of forming a resist layer made of an organic material on the semiconductor substrate on which the oxide layer has been formed. Forming a resist pattern with an organic developer after selectively irradiating the resist layer with an electron beam; removing the exposed oxide layer with an alkaline solution using the resist pattern as a mask; Forming a recess in the semiconductor substrate by performing wet etching using the pattern from which the layer has been removed as a mask.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、半導体基板を酸素プラズマで表面処理し半導体
基板の表面に酸化層を形成する工程において、半導体基
板上には、10Å〜100Åの膜厚の酸化層を形成する
ことを特徴とする半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the step of surface-treating the semiconductor substrate with oxygen plasma to form an oxide layer on the surface of the semiconductor substrate includes forming a film of 10 to 100 ° on the semiconductor substrate. A method for manufacturing a semiconductor device, comprising forming a thick oxide layer.
【請求項3】 請求項1記載の半導体装置の製造方法に
おいて、レジストパターンをマスクにして、露出してい
る酸化層をアルカリ溶液で除去する工程において、アル
カリ溶液のアルカリ規定度を0.2〜0.4Nとするこ
とを特徴とする半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the step of removing the exposed oxide layer with an alkali solution using the resist pattern as a mask has an alkali normality of the alkali solution of 0.2 to 0.2. A method for manufacturing a semiconductor device, comprising: 0.4N.
【請求項4】 請求項1記載の半導体装置の製造方法に
おいて、酸化層が除去されたパターンをマスクにしてウ
ェットエッチングを行ない、半導体基板にリセス溝を形
成する工程において、ウェットエッチングをクエン酸/
過酸化水素水溶液で行なうことを特徴とする半導体装置
の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein wet etching is performed using the pattern from which the oxide layer has been removed as a mask, and the wet etching is performed using citric acid /
A method for manufacturing a semiconductor device, wherein the method is performed with an aqueous solution of hydrogen peroxide.
JP36205597A 1997-12-11 1997-12-11 Manufacture of semiconductor device Pending JPH11177080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36205597A JPH11177080A (en) 1997-12-11 1997-12-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36205597A JPH11177080A (en) 1997-12-11 1997-12-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11177080A true JPH11177080A (en) 1999-07-02

Family

ID=18475761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36205597A Pending JPH11177080A (en) 1997-12-11 1997-12-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11177080A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068766A (en) * 2001-08-28 2003-03-07 Murata Mfg Co Ltd Manufacturing method of field-effect transistor
JP2008522403A (en) * 2004-11-30 2008-06-26 フリースケール セミコンダクター インコーポレイテッド Method for forming photoresist pattern
US8878246B2 (en) 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
US9041063B2 (en) 2010-05-04 2015-05-26 Samsung Electroncs Co., Ltd. High electron mobility transistors and methods of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068766A (en) * 2001-08-28 2003-03-07 Murata Mfg Co Ltd Manufacturing method of field-effect transistor
JP2008522403A (en) * 2004-11-30 2008-06-26 フリースケール セミコンダクター インコーポレイテッド Method for forming photoresist pattern
US9041063B2 (en) 2010-05-04 2015-05-26 Samsung Electroncs Co., Ltd. High electron mobility transistors and methods of manufacturing the same
US8878246B2 (en) 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
US9859410B2 (en) 2010-06-14 2018-01-02 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same

Similar Documents

Publication Publication Date Title
KR920002090B1 (en) Method of manufacturing field effect transistor
WO2005117091A1 (en) Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material
JPH0794523A (en) Manufacture of integrated semiconductor device
JPH11177080A (en) Manufacture of semiconductor device
JPS62272541A (en) Surface treating method for semiconductor substrate
JPS63129632A (en) Pattern formation of insulating film and formation of gate electrode of field-effect transistor utilizing said formation
JP2003124234A (en) Method for manufacturing semiconductor device
US6835635B2 (en) Electrode forming method and field effect transistor
KR100236662B1 (en) Photoetching method of an ingap layer
JPH10242576A (en) Manufacture of semiconductor light emitting element
JPH10313112A (en) Manufacture of semiconductor device
JPH0845962A (en) Manufacture of semiconductor device
JPH08274117A (en) Manufacture of semiconductor integrated circuit device
JP2719256B2 (en) Method for manufacturing field effect transistor
JPS628573A (en) Semiconductor device and manufacture thereof
CN114023641A (en) Manufacturing method and application of enhanced HEMT ohmic contact structure
JPS6257264B2 (en)
JPH06177163A (en) Manufacture of semiconductor device
JP3534370B2 (en) Method for manufacturing semiconductor device
JPH05218092A (en) Manufacture of field-effect transistor
JPH0629322A (en) Formation of gate electrode of field-effect transistor
JPH0955366A (en) Manufacture of group iii nitride semiconductor
JPS62291070A (en) Manufacture of semiconductor device
JPH06151381A (en) Creation of metal pattern
JPH0653246A (en) Manufacture of field effect transistor