JPH1117500A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH1117500A
JPH1117500A JP9166403A JP16640397A JPH1117500A JP H1117500 A JPH1117500 A JP H1117500A JP 9166403 A JP9166403 A JP 9166403A JP 16640397 A JP16640397 A JP 16640397A JP H1117500 A JPH1117500 A JP H1117500A
Authority
JP
Japan
Prior art keywords
voltage
circuit
input
ring oscillator
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9166403A
Other languages
English (en)
Inventor
Akira Nakada
章 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9166403A priority Critical patent/JPH1117500A/ja
Publication of JPH1117500A publication Critical patent/JPH1117500A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】本発明は半導体集積回路において、安定な周波
数を得ることができる発振回路を実現する手段を提供す
ることにある。 【解決手段】PLL内の発振しているインバータと同一
の特性のインバータで、発振している動作状態と同一の
状態でのDCレベルを得、発振信号と該DCレベルとを
比較する。 【効果】本発明の半導体集積回路によれば、電源電圧や
温度など環境の変動によって特性が変動しても、常に最
適な比較をすることができるので、発振回路から安定な
周波数を得ることができる。かつその安定動作範囲を拡
げることが可能となる。デバイス特性が量産ばらつきを
生じたとしても、常に最適なDCレベルを保つため、デ
バイス特性変動の影響を事実上完全に排除することが可
能になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は安定な周波数を得る
ことができる発振回路を具備した半導体集積回路に関す
る。
【0002】
【従来の技術】昨今の半導体集積回路においては、制御
可能でかつ安定な発振回路を実現することがきわめて重
要な課題となっている。基準となる周波数をもとにして
目的とする任意の周波数を発生したり、外部基準クロッ
クに対して位相の異なったクロックを発生したりする技
術がそれで、一般にPLL技術として公知である。この
PLLを実現するために必要不可欠な回路要素が電圧制
御発振回路または電流制御発振回路である。
【0003】図3は従来の電圧制御発振回路の例であ
る。インバータ103が奇数段で環状に接続されている
ので、このリングオシレータ回路は安定なDC電圧点を
持たず、発振する。リングオシレータには制御電圧入力
端子101と102があり、電圧制御定電流源104と
105によってインバータ103の能力が制御されるの
で、発振周波数が変化する。従ってこの回路は電圧制御
発振回路として作用する。
【0004】リングオシレータの発振電圧出力レベルは
デジタル的なハイ/ローレベルではなく、不飽和振幅な
ので、電圧比較回路を用いてハイ/ローレベルに変換す
る必要がある。従来技術においては、定電圧源301を
用い、ある固定された電圧レベルと比較を行っていた。
【0005】
【発明が解決しようとする課題】ところがこのような形
式のリングオシレータでは、発振周波数を制御しようと
すると、同時に発振電圧出力レベルも変動してしまうと
いう欠点がある。つまり、周波数と連動して振幅が大き
く又は小さく変動したり、発振振幅の平均値(以下DC
レベルと記述する)が変動してしまうため、固定された
電圧レベルとの比較では、安定な比較が得にくくなって
しまう。実用になる範囲が狭いとも表現することができ
る。従来技術においては、例えば周波数範囲に応じてい
くつかの固定電圧レベルを切り替えて比較電圧として使
用するといった対策も見られたが抜本対策とはなりえな
いし、回路規模が増加するため商業的に不利である。
【0006】従来技術ではコンデンサーを使用してAC
結合回路を構成して、電圧振幅成分(AC成分)のみを
抽出する例も見受けられるが、この方法は半導体集積回
路では適当でない。実用上十分な容量のコンデンサーを
実現するためには半導体集積回路上に大きな面積を要す
るので商業的に不利となるからである。またこの目的の
ために半導体集積回路外にコンデンサーを設けるとすれ
ば、入出力のために信号端子を割り当てなければなら
ず、やはり商業上好ましくない。
【0007】望ましくは、発振している状態での電圧を
逐次検出し、その平均値を取ってDCレベルとし、それ
を比較電圧とするべきである。殊に半導体集積回路にお
いては、電源電圧や温度など環境の変動によって特性が
変動しやすい傾向にあるので、刻々変化する環境条件に
応じて最適な比較電圧を得ることができれば、動作範囲
を飛躍的に拡げることが可能となり、商品性の向上に寄
与する。
【0008】
【課題を解決するための手段】本発明による半導体集積
回路は、制御電圧入力端子もしくは制御電流入力端子
と、奇数段のインバータから成るリングオシレータと、
該制御電圧もしくは制御電流によって制御される定電流
源と、該リングオシレータを構成するインバータと同一
特性のインバータから成るバイアス発生回路と、2入力
電圧比較回路とを有し、該リングオシレータ回路の出力
が該電圧比較回路の一方の入力に接続され、該バイアス
発生回路の出力が該電圧比較回路の他方の入力に接続さ
れている電圧制御型もしくは電流制御型の発振回路を具
備したことを特徴とする。
【0009】
【作用】このように、リングオシレータを構成するイン
バータと同一特性のインバータから成る回路を使って、
バイアス電圧を得ると、その電圧は自ずとリングオシレ
ータの発振電圧のDC成分とほぼ同一の電圧となること
から、比較電圧としては最適なものが得られる。
【0010】
【発明の実施の形態】図1は本発明の実施例である。リ
ングオシレータを構成するインバータ103と同一特性
のインバータ103の入力端子と出力端子とを短絡する
ことにより、入力電圧と出力電圧は強制的に等しくな
る。すなわちこの電圧は発振状態でのDCレベルを示す
ものとなる。
【0011】電圧比較回路106は、入力された2つの
電圧を比較して電圧レベルの大小を出力する、一般的に
いうところのコンパレータである。開放利得の高い差動
電圧増幅器、いわゆるOPアンプも使用できる。
【0012】リングオシレータでは発振信号電圧振幅は
小さいが、電圧比較器106にて十分に高いレベルに変
換されて発振回路出力端子107に出力される。
【0013】図2は本発明の実施例でのインバータの構
成例である。PチャンネルMOSトランジスタ211と
NチャンネルMOSトランジスタ212から成るインバ
ータであるが、Pチャンネル側ソース端子201とNチ
ャンネル側ソース端子202は電源端子に直接接続され
るものではなく、おのおのPチャンネル側電圧制御定電
流源104とNチャンネル側電圧制御定電流源105に
接続されている。通常の論理インバータでは、入出力を
短絡して使用すると、過大な電流が流れて不都合である
が、このように電流制限されているため、本実施例では
不都合は生じない。なお本実施例では電圧制御型発振回
路を例にとって説明したが、電流制御発振回路であって
も同様の実施が可能であり、同様の効果を得ることが可
能である。
【0014】
【発明の効果】以上、本発明によれば、発振しているイ
ンバータと同一の特性のインバータで、発振している動
作状態と同一の状態でのDCレベルを得ることができ、
その電圧を比較電圧とすることが可能になる。このた
め、本発明の半導体集積回路においては、電源電圧や温
度など環境の変動によって特性が変動しても、常に最適
な比較電圧を得ることができるので、動作範囲を飛躍的
に拡げることが可能となり、商品性が著しく向上する。
また同時に、デバイス特性が量産ばらつきを生じたとし
ても、常に最適なDCレベルを保つため、デバイス特性
変動の影響を事実上完全に排除することが可能になると
いう効果もある。
【図面の簡単な説明】
【図1】本発明の実施例の半導体装置の電圧制御型発振
回路の回路図。
【図2】図1の実施例のインバータの構成例の回路図。
【図3】従来の電圧制御型発振回路の回路図。
【符号の説明】
101・・・Pチャンネル側制御電圧入力端子 102・・・Nチャンネル側制御電圧入力端子 103・・・インバータ 104・・・Pチャンネル側電圧制御定電流源 105・・・Nチャンネル側電圧制御定電流源 106・・・電圧比較回路 107・・・発振回路出力端子 201・・・インバータのPチャンネル側ソース端子 202・・・インバータのNチャンネル側ソース端子 203・・・インバータの入力端子 204・・・インバータの出力端子 211・・・PチャンネルMOSトランジスタ 212・・・NチャンネルMOSトランジスタ 221・・・PチャンネルMOSトランジスタのゲート
電極 222・・・PチャンネルMOSトランジスタのソース
電極 223・・・PチャンネルMOSトランジスタのドレイ
ン電極 224・・・NチャンネルMOSトランジスタのゲート
電極 225・・・NチャンネルMOSトランジスタのソース
電極 226・・・NチャンネルMOSトランジスタのドレイ
ン電極 301・・・固定定電圧源

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】制御電圧入力端子もしくは制御電流入力端
    子と、奇数段のインバータから成るリングオシレータ
    と、該制御電圧もしくは制御電流によって制御される定
    電流源と、該リングオシレータを構成するインバータと
    同一特性のインバータから成るバイアス発生回路と、2
    入力電圧比較回路とを有し、該リングオシレータ回路の
    出力が該電圧比較回路の一方の入力に接続され、該バイ
    アス発生回路の出力が該電圧比較回路の他方の入力に接
    続されている電圧制御型もしくは電流制御型の発振回路
    を具備したことを特徴とする半導体集積回路。
JP9166403A 1997-06-23 1997-06-23 半導体集積回路 Withdrawn JPH1117500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9166403A JPH1117500A (ja) 1997-06-23 1997-06-23 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9166403A JPH1117500A (ja) 1997-06-23 1997-06-23 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH1117500A true JPH1117500A (ja) 1999-01-22

Family

ID=15830781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9166403A Withdrawn JPH1117500A (ja) 1997-06-23 1997-06-23 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH1117500A (ja)

Similar Documents

Publication Publication Date Title
US5485126A (en) Ring oscillator circuit having output with fifty percent duty cycle
EP0735677B1 (en) Oscillator circuit having oscillation frequency independent from the supply voltage value
US11082006B2 (en) Low power crystal oscillator
US10666236B2 (en) Quadrature relaxation oscillator using frequency error compensation loop
US5365204A (en) CMOS voltage controlled ring oscillator
JPH0775330A (ja) 半導体装置
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
CN114006615A (zh) 一种快速起振的晶振电路及控制方法
US4513258A (en) Single input oscillator circuit
JPH0294914A (ja) 電圧制御型発振器
US6611177B2 (en) Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise
US7511584B2 (en) Voltage controlled oscillator capable of operating in a wide frequency range
CN216490450U (zh) 一种快速起振的晶振电路
US7321270B2 (en) Current-controlled CMOS ring oscillator circuit
JPH1117500A (ja) 半導体集積回路
US4831343A (en) Crystal clock generator having fifty percent duty cycle
US6690245B2 (en) Oscillation control circuit
KR101986799B1 (ko) 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기
JPH08162911A (ja) 電圧制御発振器
JP2002185291A (ja) 電圧制御発振器およびpll回路
JPH07336216A (ja) 電圧制御発振器
JPH08102643A (ja) 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したpll回路
JPH0846497A (ja) 周波数位相比較器
JPH09270639A (ja) 発振回路
JP3852924B2 (ja) 発振回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907