JPH11167544A - Ｐｃｍｃｉａカード及びそのプログラミング方法 - Google Patents

Ｐｃｍｃｉａカード及びそのプログラミング方法

Info

Publication number
JPH11167544A
JPH11167544A JP10226087A JP22608798A JPH11167544A JP H11167544 A JPH11167544 A JP H11167544A JP 10226087 A JP10226087 A JP 10226087A JP 22608798 A JP22608798 A JP 22608798A JP H11167544 A JPH11167544 A JP H11167544A
Authority
JP
Japan
Prior art keywords
card
pcmcia
fpga
data
pcmcia card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10226087A
Other languages
English (en)
Inventor
T L Coe James
ティー．エル．コウ ジェームス
Shii Kuu Juliana
シー．クー ジュリアナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH11167544A publication Critical patent/JPH11167544A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】 【課題】 カードのＦＰＧＡに新規且つ修正した設定パ
ラメータをロードすることができるＰＣＭＣＩＡ互換性
カードを動的に設定する装置及び方法を提供すること。 【解決手段】 本発明によれば、ＰＣＭＣＩＡカードは
最初メモリデバイスとして動作するように設定される。
このモードの時、カードのＰＧＦＡはホストコンピュー
タからＰＣＭＣＩＡインタフェースを介してメモリ書き
込み命令を用いてロードされる。その後カードは、カー
ドに新規にロードされたＦＰＧＡコードを用いてＩ／Ｏ
デバイスとして動作するように再設定される。本発明は
新規なＰＣＭＣＩＡカードデザインが、ＦＰＧＡにコー
ドをダウンロードすることにより迅速に変更され且つテ
ストできそしてＩ／０デバイスとしてカードを動作する
ことを可能にできる。ＦＰＧＡカードの不揮発性により
カードは、たとえ電源が切れた後でも新規且つ修正され
た機能を保持できる。更に本発明はコンピュータの電源
を切ることなくなすべき変更を動的に行うことができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＰＣＭＣＩＡ互換
デバイスの動的設定の装置及び方法に関する。特に本発
明は、例えばノートブックコンピュータについてのテー
プコントローラのようなＰＣＭＣＩＡ周辺コントローラ
に新規且つ修正した設定パラメータを簡単にローディン
グする方法に係る。
【０００２】
【従来の技術】例えばモデム、メモリモジュール及びデ
ィスクコントローラのようなパーソナル・コンピュータ
・メモリカード・インタナショナル・アソシェーション
（ＰＣＭＣＩＡ）互換デバイスは周知である。ＰＣＭＣ
ＩＡインタフェースはコンピュータ周辺デバイスのクラ
スによって物理的寸法や電気的相互接続が画定される。
各ＰＣＭＣＩＡデバイスの寸法はほぼクレジットカード
のようなものであり、各デバイスは標準接続装置を介し
て例えばノートブックＰＣのようなホストコンピュータ
に機械的に且つ電気的に接続される。寸法が小さいとい
うことから小型のコンピュータの開発過程とかに非常に
貢献してきた。ＰＣＭＣＩＡの標準規格は最近“ＰＣカ
ード”と称されている。
【０００３】ＰＣカードは現在３種の型のＰＣカードに
ついての物理的仕様は全てが同じ長さ及び同じ幅を持
ち、同じ６８ピンコネクタを使用している。しかしなが
ら３種の型のＰＣカード（TypeＩ、TypeII、TypeIII）
は厚さが異なる。それぞれのカードのTypeは異なる応用
の要求に合致する特性を備えている。TypeＩカードは例
えばＲＡＭ、フラッシュ及びＳＲＡＭカードのようなメ
モリデバイスに使用される。TypeIIカードは例えばデー
タ／ファックスモデム、ＬＡＮ並びに大容量記憶デバイ
スのようなＩ／Ｏデバイスに使用される。TypeIIIカー
ドは例えば回転大容量記憶デバイスのようなより厚い部
品用のデバイスに使用される。１９９０年初期のＰＣカ
ードの標準は単にメモリカードのみに画定されたが、そ
の後のバージョンではＩ／Ｏカードが異なる型として付
加された。
【０００４】ＰＣカードは、また製品の範囲に拘わら
ず、“プラグ アンド プレイ即ちプラグを差し込んだ
らそのまますぐ使える”特性を得るためソフトウェアア
ーキテクチャを画定する。例えば“ソケットサービス”
として知られるホストソフトウェアは、カードベンダド
ライバからハードウェアの実行をマスクするＢＩＯＳレ
ベルのインタフェースである（即ちカードドライバがい
かなる特定のチップでも直接通信できるという要求を避
ける）。同様に“カードサービス”に関連するソフトウ
ェアは、ＰＣカードの例えばインタラプトアサインメン
ト（割り込み作業）並びにメモリウィンドウのようなシ
ステムリソースを管理する。
【０００５】ＰＣＭＣＩＡ互換周辺デバイスは多大な開
発費用と長期間のスケジュールを必要とする。例えば複
雑な回路は、多数の機能を僅かな場所に割り込ますこと
が要求され、且つ特定されたハードウェア及びソフトウ
ェアはＰＣカードインタフェースを介してアクセスされ
た周辺デバイスと相互作用することがしばしば要求され
る。
【０００６】例えばＰＣＭＣＩＡテープ又はディスクコ
ントローラを設計するときには、設計技術者は、特定の
ディスク又はテープユニットについて複雑な相互作用と
エラーチェックを実行し、且つ又ホストコンピュータに
プロトコルをインタフェースする論理機能を成す回路を
開発しなければならない。一旦開発され実行されると、
かかるデバイスの設計変更はハードウェアを再設計し再
度製造しなければならないので、高価で時間がかかる。
例えばＰＣＭＣＩＡデバイスとホストコンピュータ間の
プロトコルを僅かに変更をするときは、数週間又は数ヶ
月且つ数千ドルを必要とする。従って新規なＰＣＭＣＩ
Ａ互換性デバイスをテストする迅速且つ廉価な方法が要
求される。
【０００７】
【発明が解決しようとする課題】本発明の目的は、新規
なＰＣＭＣＩＡ互換性デバイスを設計するに当たり多く
の固有の問題を克服する装置及び方法を提供することに
ある。
【０００８】
【課題を解決するための手段】本発明は新規なＰＣＭＣ
ＩＡ互換性デバイスを設計するに当たり、新規且つ修正
したデバイス機能をデバイスに動的にダウンローディン
グする方法並びに装置を提供することにより、多くの固
有の問題を克服する。本発明の一つの実施形態によれ
ば、ＰＣＭＣＩＡ互換性デバイスは例えばノートブック
ＰＣのようなホストコンピュータに挿入される。ＰＣＭ
ＣＩＡデバイスは最初メモリデバイスとして動作するよ
うに設定され、機能コードはデバイスをメモリ型ＰＣカ
ードとして取り扱うことによりデバイス内のフィールド
・プログラマブル・ゲートアレイ（ＦＰＧＡ）にダウン
ロードされる。その後デバイスはＩ／Ｏ型デバイスとし
て動作するように再設定され、ホストコンピュータはデ
バイスに内蔵され新規にダウンロードされた機能コード
と相互作用する。
【０００９】ＦＰＧＡの不揮発性により、デバイスは電
源が切れても新規且つ修正された機能を保留する。更に
ＦＰＧＡはコンピュータの電源切断なく動的に成される
コード変更ができる。ＡＳＩＣで通常成される多くの機
能は、ホストコンピュータから迅速且つ容易に修正され
るＦＰＧＡで提供できる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
【００１１】図１に本発明の一実施形態によるＰＣＭＣ
ＩＡを採用したシステムを示す。図示するようにこのシ
ステムはＰＣＭＣＩＡ互換性コネクタ即ちソケット１０
２を有するホストコンピュータ１０１を備え、このソケ
ット１０２にＰＣＭＣＩＡカード１０３が挿入される。
ホストコンピュータ１０１は例えばノートブックコンピ
ュータからなり、例えばフロッピーディスク１０７やハ
ードディスク１０８のような着脱自在な記憶媒体からデ
ータをアクセスできる。一つの実施形態では、ソフトウ
ェアドライバ１１０がソケット１０２を介してある機能
群を実行しＰＣＭＣＩＡカード１０３と相互作用するた
めに使用される。ドライバ１１０はある他の機能群（例
えばユーザインタフェース）をも実行できるアプリケー
ションプログラム１１１によりロードされる。
【００１２】ＰＣＭＣＩＡカード１０３は、ホストコン
ピュータ１０１が例えばテープユニット１０５のような
Ｉ／Ｏデバイスにインタフェースするために各種のハー
ドウェアとソフトウェア機能を含む。図示するようにＰ
ＣＭＣＩＡカード１０３は、ケーブル１０４とベースユ
ニット１０６を介してテープユニット１０５に接続さ
れ、このベースユニットはテープユニット１０５に電源
を供給する。電源は例えば小型のバッテリからなる。一
実施形態ではＰＣＭＣＩＡカード１０３は並列ポート１
０９を介してテープユニット１０５と通信し合う。第２
の並列ポートはソケット１０２を介してＰＣＭＣＩＡカ
ードと通信するために使用される。
【００１３】更に詳述するとＰＣＭＣＩＡカード１０３
は最初メモリＰＣＭＣＩＡデバイスとして動作するよう
に設定される。このモードではホストコンピュータ１０
１はフィールド・プログラマブル・ゲートアレイ（ＦＰ
ＧＡ）命令の形態のハードウェア機能を、メモリ読み取
り／書き込み命令を使用するカードに転送する。その後
ＰＣＭＣＩＡカード１０３は、Ｉ／Ｏ型デバイスとして
動作するように再設定され、ホストコンピュータ１０１
はＩ／Ｏ命令を用いるカード１０３と相互作用する。一
例としてＰＣＭＣＩＡカード１０３はテープ大容量記憶
ユニットとインタフェースするように設定される。
【００１４】図２に本発明によるＰＣＭＣＩＡカードの
一つの実施形態を示す。ＰＣＭＣＩＡ互換性コネクタ２
０１は図１のソケット１０２と合致する標準ＰＣＭＣＩ
Ａインタフェースを提供する。Ｉ／Ｏデバイスコネクタ
２０２は、図１のテープユニット１０５とケーブルを介
してインタフェースするＰＣ／ＴＸＥ１５ピンコネクタ
からなる。例えばフィールド・プログラマブル・ゲート
アレイ（ＦＰＧＡ）２０３はＸｉｌｉｎｘ ＸＣ３０３
０からなり、コネクタ２０１、コネクタ２０２と特定用
途集積回路（ＡＳＩＣ）２０４との間に接続される。
【００１５】一般的にはＦＰＧＡ２０３は、第１のモー
ドではコネクタ２０１を介して新規なハードウェア機能
と動的にプログラムされ、次いで第２のモードではハー
ドウェア機能を実行するのに使用できる。ＡＳＩＣ２０
４は図１のテープユニット１０５をコントロールする特
定用途回路を含む。
【００１６】図２のＰＣＭＣＩＡデバイスは、又１Ｍｂ
ＤＲＡＭからなるメモリ２０８、翻訳回路２０７、カー
ド情報構造体（ＣＩＳ）データ及びボードデコーダ２０
６を備える。図示するように適切な制御、アドレス、デ
ータラインは前述の素子を接続するために使用される。
更に並列ポートデータバス２０８Ａ、コントロールライ
ン２０９，状態信号ライン２１０がＦＰＧＡをＡＳＩＣ
２０４にインタフェースするために使用される。
【００１７】通常のようにカード情報構造体（ＣＩＳ）
として知られるＰＣＭＣＩＡ標準データ構造体は、好ま
しくはＥＥＰＲＯＭ２０５である不揮発性メモリに記憶
される。ボードデコーダ２０６は、以下詳述するように
メモリモードとＩ／Ｏデバイスモードを共にサポートす
るため、複数のＣＩＳ“チュプル即ち組”の一つにポイ
ンタをセットするのに使用される。デフォルトＣＩＳは
メモリデバイス（即ち、ＰＣＭＣＩＡカードはメモリカ
ードとして取り扱われる）である。データバスＤＡＴＡ
は、クロック用の２ビットを含む１６ビットを有し、Ｆ
ＰＧＡ２０３に命令を書き込むのに使用されるデータラ
インを有する。
【００１８】特定の準備並びにＡＳＩＣ実行は勿論所望
の特定のＩ／Ｏアプリケーションによって指示される。
ある実施形態では、データソニックテープユニットが使
用される。
【００１９】通常の“プラグアンドプレイ”タイプのＰ
ＣＭＣＩＡカードはＰＣがカードと情報を交換できるよ
うにする標準のプロトコルに適合する。典型的にはＰＣ
ＭＣＩＡカードはメモリデバイスか又はＩ／Ｏデバイス
として動作するように設定され、カードは、カードのTy
pe（Ｉ〜III）を示すＰＣに、且つ詳細事項をインタフ
ェースするＰＣにデータを戻す。Ｉ／Ｏ型カードはホス
トＰＣが、例えばメモリや割り込みサービスのようなリ
ソースを割り当てることを要求するので、メモリ型カー
ドはこれらとインタフェースすることは簡単である。
【００２０】本発明によれば、単一のＰＣＭＣＩＡカー
ドは、最初ＦＰＧＡ命令をＦＰＧＡにロードするためメ
モリデバイスとして設定される。その後同じＰＣＭＣＩ
ＡカードはＩ／Ｏデバイスとして動作するように設定さ
れる。
【００２１】図３にＰＣＭＣＩＡカードをＦＰＧＡ命令
をロードするためメモリデバイスとして設定し、次いで
カードをＩ／Ｏデバイスとしてカードを再設定するため
の簡略化したフローチャートを示す。ステップ３０１か
ら始まり、ＰＣカードはメモリデバイスとしてホストコ
ンピュータと相互作用するように設定される。即ちメモ
リ読み取り及び書き込み命令は、カードから読み取り且
つカードに書き込むのに使用される。このことはカード
内にデフォルトカード情報構造体（ＣＩＳ）を画定する
ことにより達成でき、ＣＩＳはホストコンピュータにカ
ードはメモリ型のデバイスであることを知らせる。次い
でステップ３０２において、デバイス内のＦＰＧＡにロ
ードされたＦＰＧＡネットリストファイルが、例えばフ
ロッピーディスク又はハードディスクドライブであるデ
ィスクから読み取られる。ＦＰＧＡネットリストを作成
するために使用されるプログラムは、周知であるのでこ
こでは触れない。次いでステップ３０３においてＦＰＧ
Ａネットリストはメモリ書き込み命令を用いてＦＰＧＡ
に書き込まれる。他の実施形態では、データバスＤＡＴ
Ａの１ビットをクロック信号として用い、データバスＤ
ＡＴＡの他のビットをデータ信号として用いることによ
り達成できる。
【００２２】ネットリストがＦＰＧＡに書き込まれた
後、ステップ３０４においてＰＣカードはＩ／Ｏデバイ
スとして動作するように再設定される。即ちＰＣカード
はホストコンピュータからＩ／Ｏ命令を受け、ホストコ
ンピュータはＩ／Ｏリソースを割り当てる。このことは
ＥＥＰＲＯＭ２０５のＣＩＳ“チュプル即ち組”をＩ／
Ｏデバイスをサポートする“チュプル即ち組”にスイッ
チするためボードデコーダ２０６を用い、新規な“チュ
プル即ち組”をホストコンピュータに読み込ませ、Ｉ／
Ｏデバイスについてリソースを割り当てることにより達
成できる。その後ステップ３０５において、ホストコン
ピュータは例えばテープ記憶ユニット又は等効物のよう
なＩ／ＯデバイスとしてＰＣカードと相互作用する。
【００２３】図４〜６に、最初ＰＣカードをメモリデバ
イスとして次いでＩ／Ｏデバイスとして設定するのに使
用される属性メモリマップ及びＩ／Ｏアドレスの詳細を
示す。図４にメモリデバイスとしてＰＣＭＣＩＡと通信
する第１の属性メモリマップを示す。図５にＩ／Ｏデバ
イスとしてＰＣＭＣＩＡカードと通信する第２の属性メ
モリマップを示す。図６はＩ／ＯデバイスとしてＰＣＭ
ＣＩＡカードと通信するＩ／Ｏアドレスマップである。
【００２４】まず図４において属性メモリマップは、一
般的にアドレス00000000hex（１６進法）でスタートす
る図２のＥＥＰＲＯＭ２０５に予めプログラムされた図
４に示す情報を含むものと仮定する。関連部分において
このメモリマップは、カード型がメモリデバイスである
ことを示すカード情報構造体（ＣＩＳ）“チュプル即ち
組”ＣＩＳ１を備える。ホストコンピュータがカードを
初期化したとき、この組はホストに戻され、ホストはこ
のデバイスがメモリデバイスであると決定しそのように
それを処理する。
【００２５】ＣＩＳ１が、カードがメモリアドレス範囲
を有するが、メモリリソースマネージャがカードに付加
しようとすることを阻止するため標準型のメモリではな
いことを示すことは好ましい。カードがこの状態にある
時、ＦＰＧＡをプログラムするため共通のメモリ内で読
み取り及び書き込み動作に応答する。
【００２６】ＣＩＳメモリはデコーデイングロジックを
セーブするためメモリ内で１０００ｈ毎にエイリアーズ
即ち折り返しひずみ信号が発生される。メモリは偶数の
アドレスのみで８ビット量としてアクセスされる。この
取り決めは８ビットホストをサポートするためにＰＣＭ
ＣＩＡ仕様により要求される。これはリニアメモリスペ
ースが４００ｈであれば、８００ｈのアドレススペース
を占めることを意味している。書き込み動作をするた
め、ソフトウェアは夫々書き込む間短時間待たなければ
ならない。次の位置に書き込むことが安全である時を決
めるため、ドライバは最後に書き込まれた位置をポール
即ち調査する。読み取られたデータは、内部書き込みサ
イクルが完了するまで、書かれている内容に応じて変換
される。
【００２７】図５にデバイスがＩ／Ｏデバイスであるこ
とを示すＣＩＳの第２の組ＣＩＳ０を含む第２の属性メ
モリマップを示す。この第２のＣＩＳ組は又ＥＥＰＲＯ
Ｍ２０５に事前にプログラムされているが、後段のアド
レスで開始される。しかしながら本発明の一つの面によ
れば、ボードデコーダ２０６はＦＰＧＡ２０３によりこ
のメモリと組み合わされたメモリマップを変化させ、ホ
ストコンピュータはＣＩＳ０組がアドレス00000000hで
デフォルト組であることを理解する。即ちホストコンピ
ュータがカードを問い合わせするとき、図５に示すメモ
リマップはホストに戻り、ホストによりカードをＩ／Ｏ
デバイスとして取り扱う。
【００２８】図６にＩ／Ｏデバイスとして初期化の後に
現れるＩ／Ｏアドレスマップを示す。例えば第１の並列
ポートＬＰＴ１は第１のアドレスに配置され、第２の並
列ポートＬＰＴ２は引き続く位置に配置される、以下同
じ。一旦ＦＰＧＡがプログラムされると、カードプログ
ラミングモデルは、Ｉ／Ｏアドレススペースと属性メモ
リスペースを使用するように変更され、共通メモリスペ
ースは最早使用されない。設定レジスタが一旦設定され
ると、カードはＩ／Ｏアドレスマップ化された並列ポー
トカードになる。並列ポートレジスタは全てＩ／Ｏアド
レススペースを含み、アプリケーションソフトウェア
が、正常の並列ポートコントロールとデータレジスタを
介してデバイス（例えばテープユニット）と通信する。
【００２９】図７は本発明の一実施形態によるステップ
を示す第１のフローチャートである。これらのステップ
は図３に示す実施形態の追加の詳細を全般的に提供し、
図１のドライバ１１０とアプリケーション１１１に実施
される。
【００３０】ステップ５０１から始まり、ホストコンピ
ュータはブートされ、ここで記載された機能を実施する
デバイスドライバがロードされる。ステップ５０２にお
いてオペレーティングシステムがＰＣＭＣＩＡカードサ
ービスをサポートしているかを調べるためのテストが行
われる。もし否ならばステップ５０５においてデバイス
ドライバがアンロードしプログラムは終了する。
【００３１】ステップ５０３においてＰＣＭＣＩＡカー
ドサービス情報は検索され且つセーブされる。ステップ
５０４において、ＦＰＧＡ設定ファイルがＦＰＧＡをロ
ーディングするために存在するかどうかを決定するテス
トをする。存在しなければステップ５０５で終了する。
【００３２】ステップ５０６において、ＦＰＧＡファイ
ルはディスクから検索され、メモリに記憶される。次い
でＰＣＭＣＩＡカード登録が行われると、イベントハン
ドラが接続される。これらはカードのリソースを割り当
てるステップ、カードを登録するためカードサービスを
呼ぶステップ、電力管理、イベントの挿入及び除去を行
うためイベントハンドラに接続するステップを含む。こ
れらのイベントの取り扱いはステップ５１３〜５１８に
示し詳述はしない。次いでステップ５０７（図８参照）
に進む。
【００３３】図８においてステップ５０７でスロットに
カードがあるかないかを見るテストが行われる。もしな
ければステップ５０８でカード登録が完了し、ドライバ
はＴＳＲ（終了し常駐する）として保留される。さもな
ければステップ５０９に進む。
【００３４】ステップ５０９でソケットナンバ情報がセ
ーブされると、第１のＣＩＳ組がカードからチェック
（即ち図４に示したＣＩＳ１）される。ステップ５１１
においてＣＩＳに挿入されたストリングの特別なtypeが
本発明の意図するデバイスのTypeと一致するかどうかを
決めるテストが行われる。例えばカードがテープコント
ローラをサポートするように設定されているならば、
“ＮＴテープ”のようなストリングがこの状態を示すＣ
ＩＳ１に記憶される。ドライバはこのストリングを検知
し、もし有れば設定が進行する。さもなければステップ
５１８で終了する。
【００３５】ステップ５１２において、カードのＦＰＧ
Ａのプログラミングが行われる。これはドライバに“カ
ードの存在”を設定するステップ、有効なＬＰＴポート
を見い出し並列ポートとしてテープポートを設定する
（他のポートと間違えることを避けるため）ステップ、
ポートにＩＲＱを割り当てるステップ、ＦＰＧＡチップ
をプログラムするためメモリのブロックを割り当てるス
テップを含む。次いでＦＰＧＡプログラミングクロック
が発生され、ＦＰＧＡタイミングディレイが確立される
（チップが準備できていることを確実にするために使用
される）。最後にＦＰＧＡチップそれ自体がプログラム
される。
【００３６】ＦＰＧＡチップをプログラムする一つの試
みは、データラインの一つ（図２のＤＡＴＡ）をクロッ
ク用とし、データラインの他をプログラミングデータ用
に使用する。周知のようにハードウェア構成は、特定の
ハードウェア機能を行なうためＦＰＧＡを設定するファ
イルであるＦＰＧＡネットリストに変換される。ハード
ウェア構成が変更されたら、新規なネットリストがＦＰ
ＧＡにローディングするため迅速に発生し、貴重なデザ
イン時間がセーブされる。ＦＰＧＡネットリストデータ
それ自体はドライバによってメモリの外に準備され、図
２に示すデータラインＤＡＴＡの一つを介してＦＰＧＡ
に時間毎に１ビットづつ書き込まれる。前述のようにＦ
ＰＧＡネットリスト発生プログラムは周知でここでは説
明を省く。一例として、XilinxはＦＰＧＡチップのネッ
トリストを創作するため既製品のプログラムを提供す
る。他のベンダーはViewlogicとMentor Graphics を
含む。プログラミング後、図９のステップ５１９に進
む。
【００３７】図９のステップ５１９では、チップが適切
にプログラムされたかどうか決めるテストを行う。一例
として、各種の診断テストがＦＰＧＡプログラムレジス
タ（図４参照）に対する書き込み情報によってなされ、
結果をチエックする。エラーが有ればステップ５２３に
おいてエラーメッセージが発生し、イベントハンドラが
終了する。
【００３８】次いでステップ５２０において、Ｉ／Ｏデ
バイス（例えばテープコントローラ）を初期化する。こ
れはボードデコーダ５０６に信号を発生することにより
実行でき、ＦＰＧＡ２０３によりメモリマップをＣＩＳ
０（図５参照）に変更させ、ホストコンピュータによっ
てカードをＩ／Ｏデバイスとして取り扱う。ドライバは
新規なアドレスウィンドウを使用し、コントローラをＩ
／Ｏデバイスとして設定する。割り当てられたメモリウ
ィンドウは解除され、成功フラッグがセットされる。
【００３９】その後ステップ５２１において、レジュー
ムフラッグがセットされているかどうか決定するテスト
がなされる。これは例えばユニットがテープバックアッ
プ中ターンオフされていれば生ずる。セットされていれ
ばＬＰＴレジスタデータは記憶されなければならず、レ
ジュームフラッグはリセットされる。フラッグがセット
されていなければ、ステップ５２４において終了する。
【００４０】ステップ５２５〜５２７（エントリポイン
ト“Ｒ”）の処理は、図８のステップ５１７から電力管
理レジュームイベントに対応する。ステツプ５２８の処
理（エントリポイント“Ｓ”）は図８のステップ５１６
からの電力管理保留イベントに対応する。電力管理イベ
ントの取り扱いは本発明では随意に行われる。
【００４１】
【発明の効果】以上カードにＦＰＧＡをプログラムする
ためＰＣＭＣＩＡ互換性カードをメモリデバイスとして
設定し、新規なプログラムされたＦＰＧＡを用いること
によりカードをＩ／Ｏデバイスとして設定するシステム
並びに方法について述べた。
【００４２】本発明によれば、新規なＰＣＭＣＩＡ互換
性デバイスを設計するに当たり、新規且つ修正したデバ
イス機能を、デバイスに動的にダウンローディングする
方法並びに装置を提供することにより、多くの固有の問
題を克服できる。本発明の一つの実施形態によれば、Ｐ
ＣＭＣＩＡ互換性デバイスは例えばノートブックＰＣの
ようなホストコンピュータに挿入される。ＰＣＭＣＩＡ
デバイスは最初メモリデバイスとして動作するように設
定され、機能コードはデバイスをメモリ型ＰＣカードと
して取り扱うことによりデバイス内のフィールド・プロ
グラマブル・ゲートアレイ（ＦＰＧＡ）にダウンロード
される。その後デバイスはＩ／Ｏ型デバイスとして動作
するように再設定され、ホストコンピュータはデバイス
に内蔵され新規にダウンロードされた機能コードと相互
作用する。
【００４３】ＦＰＧＡの不揮発性により、デバイスは電
源が切れても新規且つ修正された機能を留める。更にＦ
ＰＧＡはコンピュータの電源切断なく動的に成されるコ
ード変更ができる。ＡＳＩＣで通常なされる多くの機能
は、ホストコンピュータから迅速且つ容易に修正される
ＦＰＧＡで提供できる。
【００４４】本発明の特定の実施形態について説明した
が、本発明はその精神から逸脱しない限り多くの実施形
態を採用できるものである。本発明の方法における各ス
テップは、本発明の特許請求の範囲から逸脱しない限り
例示したものとは異なる順序のシーケンスで実施できる
ものである。
【００４５】ここで開示された実施形態はすべてを例示
したものでなく限定されるものでもなく、本発明の技術
的範囲は前述の記載よりはむしろ特許請求の範囲に示さ
れ、特許請求の範囲の意味並びに均等の範囲に有るすべ
ての変更はその中に含まれるものとする。
【図面の簡単な説明】
【図１】本発明の一実施形態によるテープユニットに対
してインタフェースする再設定可能なＰＣＭＣＩＡカー
ドを採用した簡略システム図。
【図２】本発明のＰＣＭＣＩＡカードの一実施形態の概
略図。
【図３】ＦＰＧＡ命令をロードするためメモリデバイス
としてＰＣＭＣＩＡカードを設定するためのステップを
簡略化して示す図。
【図４】メモリデバイスとしてＰＣＭＣＩＡカードと通
信する第１の属性メモリマップを示す図。
【図５】Ｉ／ＯデバイスとしてＰＣＭＣＩＡカードと通
信する第２の属性メモリマップを示す図。
【図６】Ｉ／ＯデバイスとしてＰＣＭＣＩＡカードと通
信するＩ／Ｏアドレスマップを示す図。
【図７】本発明の一実施形態に実施された第１のフロー
チャート表示ステップ図。
【図８】図７のフローチャートの連続図。
【図９】図８のフローチャートの連続図。
【符号の説明】
１０１ ホストコンピュータ １０２ ＰＣＭＣＩＡ互換ソケット（コネクタ） １０３ ＰＣＭＣＩＡカード １０５ テープユニット １０７ フロッピーディスク １０８ ハードディスク １０９ 並列ポート １１０ ドライバ １１１ アプリケーションプログラム

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】ＰＣＭＣＩＡコネクタと、 前記ＰＣＭＣＩＡコネクタに接続され、ＰＣＭＣＩＡカ
    ードをメモリデバイスとして画定するカード情報構造体
    （ＣＩＳ）データの第１のグループ並びにＰＣＭＣＩＡ
    カードをＩ／Ｏデバイスとして画定するＣＩＳデータの
    第２のグループによってプログラムされる不揮発性メモ
    リと、 周辺デバイスとインタフェースする特定用途回路と、 前記ＰＣＭＣＩＡコネクタ、前記不揮発性メモリ、及び
    前記特定用途回路に接続され、且つ前記特定用途回路を
    制御するコードと前記ＰＣＭＣＩＡコネクタを介してプ
    ログラムされるフィールド・プログラマブル・ゲートア
    レイ（ＦＰＧＡ）とからなり、 前記ＰＣＭＣＩＡカードは第１並びに第２のモードで動
    作可能で、この第１のモードにおいてＦＰＧＡはホスト
    コンピュータからＰＣＭＣＩＡコネクタを介してＣＩＳ
    データの第１のグループを用いてプログラムされ、第２
    のモードにおいてＦＰＧＡにプログラムされたコード
    は、周辺デバイスと相互作用するＩ／Ｏデバイスとして
    ＣＩＳデータの第２のグループを用いてＰＣＭＣＩＡカ
    ードを動作するのに使用されるホストコンピュータに挿
    入するためのＰＣＭＣＩＡカード。
  2. 【請求項２】前記第２のモードは、ＰＣＭＣＩＡカード
    がテープコントローラとして動作するモードを有し、前
    記周辺デバイスはテープ記憶ユニットを有する請求項１
    記載のＰＣＭＣＩＡカード。
  3. 【請求項３】前記ＦＰＧＡと特定用途回路は、ＰＣＭＣ
    ＩＡコネクタとは別の外部コネクタを介して周辺デバイ
    スに接続される請求項２記載のＰＣＭＣＩＡカード。
  4. 【請求項４】前記ＰＣＭＣＩＡコネクタと前記ＦＰＧＡ
    に接続されるボードデコーダ回路を更に有し、該ボード
    デコーダ回路はホストコンピュータから制御信号を受
    け、それに応じてＦＰＧＡをメモリマップに変更し、ホ
    ストコンピュータがＣＩＳデータの第１のグループの代
    わりにＣＩＳデータの第２のグループを使用するように
    してなる請求項１記載のＰＣＭＣＩＡカード。
  5. 【請求項５】前記ＦＰＧＡはディスク上に記憶されたＦ
    ＰＧＡネットリストに基づきホストコンピュータに実行
    されるコンピュータプログラムからプログラムされる請
    求項１記載のＰＣＭＣＩＡカード。
  6. 【請求項６】前記ＦＰＧＡはＰＣＭＣＩＡコネクタの２
    本のデータラインを用いてプログラムされ、そのデータ
    ラインの１本はクロック信号として使用され且つ第２の
    データラインはデータ信号として使用される請求項１記
    載のＰＣＭＣＩＡカード。
  7. 【請求項７】ＰＣＭＣＩＡ互換ソケットを含むホストコ
    ンピュータと、 ＰＣＭＣＩＡコネクタと、 前記ＰＣＭＣＩＡコネクタに接続され且つ、ＰＣＭＣＩ
    Ａカードをメモリデバイスとして画定するカード情報構
    造体（ＣＩＳ）データの第１のグループ並びにＰＣＭＣ
    ＩＡカードをＩ／Ｏデバイスとして画定するＣＩＳデー
    タの第２のグループとプログラムされる不揮発性メモリ
    と、 周辺デバイスとインタフェースされる特定用途回路と、 前記ＰＣＭＣＩＡコネクタ、前記不揮発性メモリ、及び
    前記特定用途回路に接続され、前記特定用途回路を制御
    するコードとＰＣＭＣＩＡコネクタを介してプログラム
    されるフィールド・プログラマブル・ゲートアレイ（Ｆ
    ＰＧＡ）と、 第１並びに第２のモードで動作可能で、この第１のモー
    ドにおいてＦＰＧＡはホストコンピュータからＰＣＭＣ
    ＩＡコネクタを介してＣＩＳデータの第１のグループを
    用いてプログラムされ、第２のモードにおいてＦＰＧＡ
    にプログラムされたコードは、周辺デバイスと相互作用
    するＩ／ＯデバイスとしてＣＩＳデータの第２のグルー
    プを用いてＰＣＭＣＩＡカードを動作するのに使用され
    るＰＣＭＣＩＡカードと、 ＦＰＧＡ命令が記憶される記憶媒体と、 メモリデバイスとしてのＰＣＭＣＩＡカードと相互作用
    するステップ（１）と、ＦＰＧＡ命令をメモリ書き込み
    命令を用いてＰＣＭＣＩＡカードのＦＰＧＡにロードす
    るステップ（２）と、ＰＣＭＣＩＡカードをＩ／Ｏデバ
    イスモードに切り替えるステップ（３）とからなるホス
    トコンピュータで実行されるコンピュータプログラムと
    からなるＰＣＭＣＩＡカードを設定するシステム。
  8. 【請求項８】前記ＰＣＭＣＩＡカードは外部テープユニ
    ットのテープコントローラとして動作する請求項７記載
    のシステム。
  9. 【請求項９】前記ＦＰＧＡと用途特定回路はＰＣＭＣＩ
    Ａコネクタとは別の外部コネクタを介して周辺デバイス
    に接続される請求項７記載のシステム。
  10. 【請求項１０】前記ＦＰＧＡはＰＣＭＣＩＡコネクタの
    ２本のデータラインを用いてプログラムされ、該当デー
    タラインの１つはクロック信号用に使用され、データラ
    インの他はデータ信号用として使用される請求項７記載
    のシステム。
  11. 【請求項１１】（１）ホストコンピュータ並びに、ＰＣ
    ＭＣＩＡカードからカード情報構造体（ＣＩＳ）データ
    を読み取り、ＣＩＳデータの第１のセットの読みに応じ
    て、メモリデバイスとしてＰＣＭＣＩＡカードと相互作
    用するホストコンピュータを設定し、 （２）ホストコンピュータから、メモリ書き込み命令を
    用いてＰＣＭＣＩＡカードのＦＰＧＡにＦＰＧＡ命令を
    書き込み、 （３）ホストコンピュータから、ＰＣＭＣＩＡカードを
    Ｉ／Ｏデバイスモードに切り替え、 （４）ホストコンピュータから、ＰＣＭＣＩＡカードが
    Ｉ／Ｏデバイスであるかのように該カードと相互作用す
    るステップからなるＰＣＭＣＩＡカードをプログラミン
    グ方法。
  12. 【請求項１２】前記ステップ（３）はＰＣＭＣＩＡカー
    ドがＩ／Ｏデバイスであることを表示するＣＩＳデータ
    の第２のセットに関してＰＣＭＣＩＡカードの回路をメ
    モリマップに切り替えるステップを備える請求項１１記
    載の方法。
  13. 【請求項１３】前記ステップ（２）は一つのメモリデー
    タラインをクロック信号として使用し、第２のメモリデ
    ータラインをデータ信号として使用しＰＣＭＣＩＡカー
    ドのＦＰＧＡをプログラムするステップを備える請求項
    １１記載の方法。
  14. 【請求項１４】前記ステップ（４）はＰＣＭＣＩＡカー
    ドにテープコントローラＩ／Ｏ命令を発するステップを
    備える請求項１１記載の方法。
JP10226087A 1997-08-08 1998-08-10 Ｐｃｍｃｉａカード及びそのプログラミング方法 Pending JPH11167544A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US907509 1997-08-08
US08/907,509 US5978862A (en) 1997-08-08 1997-08-08 PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device

Publications (1)

Publication Number Publication Date
JPH11167544A true JPH11167544A (ja) 1999-06-22

Family

ID=25424220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10226087A Pending JPH11167544A (ja) 1997-08-08 1998-08-10 Ｐｃｍｃｉａカード及びそのプログラミング方法

Country Status (2)

Country Link
US (1) US5978862A (ja)
JP (1) JPH11167544A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976118B1 (en) 1999-08-11 2005-12-13 International Business Machines Corporation Method and system for programming FPGAs on PC-cards without additional hardware
JP2007536547A (ja) * 2004-05-07 2007-12-13 イエフペ エンジンのベンチテストユニット上における内燃機関の多目的制御方法およびシステム
JP2007536548A (ja) * 2004-05-07 2007-12-13 イエフペ エンジンのベンチテストユニット上における内燃機関の連続的制御方法およびシステム
WO2009075336A1 (ja) * 2007-12-12 2009-06-18 National University Corporation Tokyo University Of Agriculture And Technology 情報処理装置、通信カードおよび情報処理方法
JP2010160809A (ja) * 2001-06-30 2010-07-22 Netac Technology Co Ltd 多機能半導体記憶装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE508771C2 (sv) * 1996-02-16 1998-11-02 Pc Card International Pci Ab Anordning och förfarande för automatisk konfigurering och styrning/kontroll av kommunikationskort
EP0912939B1 (en) * 1996-07-19 2001-09-26 Tokyo Electron Device Limited Flash memory card
US7373440B2 (en) * 1997-12-17 2008-05-13 Src Computers, Inc. Switch/network adapter port for clustered computers employing a chain of multi-adaptive processors in a dual in-line memory module format
US6134605A (en) * 1998-04-15 2000-10-17 Diamond Multimedia Systems, Inc. Redefinable signal processing subsystem
JP2000010904A (ja) * 1998-06-18 2000-01-14 Nec Corp 通信装置および通信ネットワーク管理システム
WO2000042559A1 (en) * 1999-01-18 2000-07-20 Maxygen, Inc. Methods of populating data structures for use in evolutionary simulations
US6389486B1 (en) * 1999-05-06 2002-05-14 Ericsson Inc. Systems and methods for transferring PCMCIA card status information to host devices
US6571360B1 (en) * 1999-10-19 2003-05-27 Sun Microsystems, Inc. Cage for dynamic attach testing of I/O boards
DE10005977A1 (de) * 2000-02-09 2001-08-30 Thomas Lehmann Kontaktierungsvorrichtung für ein tragbares Datenverarbeitungsger t
US6438737B1 (en) 2000-02-15 2002-08-20 Intel Corporation Reconfigurable logic for a computer
JP2002024046A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp マイクロコンピュータ及びそのメモリ内容変更システム並びにメモリ内容変更方法
US6542844B1 (en) 2000-08-02 2003-04-01 International Business Machines Corporation Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits
KR20030032257A (ko) * 2001-10-17 2003-04-26 삼성전자주식회사 프로그램 갱신 방법 및 이에 적합한 장치
US20030084440A1 (en) * 2001-10-26 2003-05-01 George Lownes Method of providing a code upgrade to a host device having a smart card interface
TWI259367B (en) 2002-03-20 2006-08-01 Via Tech Inc Embedded control unit
JP2005346120A (ja) * 2002-05-31 2005-12-15 Mitsui & Co Ltd ネットワークマルチアクセス方法およびネットワークマルチアクセス用の生体情報認証機能を備えた電子デバイス
ATE357698T1 (de) * 2002-10-15 2007-04-15 Socket Communications Inc Zurückgestellte tupleraum-programmierung von erweiterungsmodulen
US7111110B1 (en) * 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
DE10309312B4 (de) * 2003-03-04 2006-01-26 Infineon Technologies Ag Mehrseitig programmierbare Schnittstellenvorrichtung
US6754726B1 (en) * 2003-03-11 2004-06-22 Inventec Corporation Versatile memory chip programming device and method
US9576404B2 (en) 2004-09-16 2017-02-21 Harris Corporation System and method of transmitting data from an aircraft
US7620374B2 (en) * 2004-09-16 2009-11-17 Harris Corporation System and method of transmitting data from an aircraft
US20070001017A1 (en) * 2005-06-29 2007-01-04 Moshe Nuri Reduced complexity multifunction expansion card and method of operating the same
US7913220B2 (en) * 2006-12-04 2011-03-22 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method
EP1930825A3 (en) * 2006-12-04 2011-06-29 Fujitsu Limited Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
US8255844B2 (en) * 2006-12-04 2012-08-28 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
US7904863B2 (en) * 2006-12-04 2011-03-08 Fujitsu Limited Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
US8176457B2 (en) * 2006-12-04 2012-05-08 Fujitsu Limited Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD
US7596651B2 (en) * 2007-05-29 2009-09-29 International Business Machines Corporation Multi-character adapter card
JP5169486B2 (ja) * 2008-05-26 2013-03-27 富士通株式会社 Ｆｐｇａコンフィグレーション装置及びこれを有する回路基板、電子装置、及びｆｐｇａコンフィグレーション方法
US9690741B2 (en) 2013-07-15 2017-06-27 Altera Corporation Configuration via high speed serial link
DE102018217016A1 (de) * 2017-10-27 2019-05-02 Robert Bosch Gmbh Ein-Chip-System und Sicherheitsschaltung mit einem derartigen Ein-Chip-System

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US5319751A (en) * 1991-12-27 1994-06-07 Intel Corporation Device driver configuration in a computer system
US5535342A (en) * 1992-11-05 1996-07-09 Giga Operations Corporation Pld connector for module having configuration of either first PLD or second PLD and reconfigurable bus for communication of two different bus protocols
US5638530A (en) * 1993-04-20 1997-06-10 Texas Instruments Incorporated Direct memory access scheme using memory with an integrated processor having communication with external devices
US5537654A (en) * 1993-05-20 1996-07-16 At&T Corp. System for PCMCIA peripheral to execute instructions from shared memory where the system reset signal causes switching between modes of operation by alerting the starting address
US5664231A (en) * 1994-04-29 1997-09-02 Tps Electronics PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers
US5572683A (en) * 1994-06-15 1996-11-05 Intel Corporation Firmware selectable address location and size for cis byte and ability to choose between common memory mode and audio mode by using two external pins
US5564055A (en) * 1994-08-30 1996-10-08 Lucent Technologies Inc. PCMCIA slot expander and method
US5537558A (en) * 1994-10-05 1996-07-16 Halliburton Company Apparatus and method for communicating multiple devices through one PCMCIA interface
US5838664A (en) * 1997-07-17 1998-11-17 Videoserver, Inc. Video teleconferencing system with digital transcoding
US5628028A (en) * 1995-03-02 1997-05-06 Data Translation, Inc. Reprogrammable PCMCIA card and method and apparatus employing same
US5692159A (en) * 1995-05-19 1997-11-25 Digital Equipment Corporation Configurable digital signal interface using field programmable gate array to reformat data
US5745268A (en) * 1995-06-07 1998-04-28 Toshiba America Medical Systems, Inc. Vascular portable assistant computer system
WO1997003444A1 (en) * 1995-07-10 1997-01-30 Xilinx, Inc. System comprising field programmable gate array and intelligent memory
US5737766A (en) * 1996-02-14 1998-04-07 Hewlett Packard Company Programmable gate array configuration memory which allows sharing with user memory

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976118B1 (en) 1999-08-11 2005-12-13 International Business Machines Corporation Method and system for programming FPGAs on PC-cards without additional hardware
JP2010160809A (ja) * 2001-06-30 2010-07-22 Netac Technology Co Ltd 多機能半導体記憶装置
JP2007536547A (ja) * 2004-05-07 2007-12-13 イエフペ エンジンのベンチテストユニット上における内燃機関の多目的制御方法およびシステム
JP2007536548A (ja) * 2004-05-07 2007-12-13 イエフペ エンジンのベンチテストユニット上における内燃機関の連続的制御方法およびシステム
JP4709831B2 (ja) * 2004-05-07 2011-06-29 イエフペ エネルジ ヌヴェル エンジンのベンチテストユニット上における内燃機関の多目的制御方法およびシステム
JP4709832B2 (ja) * 2004-05-07 2011-06-29 イエフペ エネルジ ヌヴェル エンジンのベンチテストユニット上における内燃機関の連続的制御方法およびシステム
WO2009075336A1 (ja) * 2007-12-12 2009-06-18 National University Corporation Tokyo University Of Agriculture And Technology 情報処理装置、通信カードおよび情報処理方法

Also Published As

Publication number Publication date
US5978862A (en) 1999-11-02

Similar Documents

Publication Publication Date Title
JPH11167544A (ja) Ｐｃｍｃｉａカード及びそのプログラミング方法
US6282643B1 (en) Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running
US6073206A (en) Method for flashing ESCD and variables into a ROM
US5335329A (en) Apparatus for providing DMA functionality to devices located in a bus expansion chassis
US5559965A (en) Input/output adapter cards having a plug and play compliant mode and an assigned resources mode
US6591358B2 (en) Computer system with operating system functions distributed among plural microcontrollers for managing device resources and CPU
US6195749B1 (en) Computer system including a memory access controller for using non-system memory storage resources during system boot time
US5987536A (en) Computer system having flash memory bios which can be accessed while protected mode operating system is running
KR100764921B1 (ko) 장치 이뉴머레이션을 위한 가상 ｒｏｍ
JPH09508227A (ja) Ｐｃｉバス・コンピュータのための使用可／使用不可拡張ｒｏｍを有する追加ボード
JP3310990B2 (ja) 電子機器
US8850086B2 (en) SD switch box in a cellular handset
CN114153779A (zh) 一种i2c通信方法、系统、设备、及存储介质
US5664198A (en) High speed access to PC card memory using interrupts
CN110765060B (zh) Mdio总线到并行总线转换方法及装置、设备、介质
WO2000067132A1 (en) Combination ata/linear flash memory device
US7017035B2 (en) Method and apparatus for using an ACPI NVS memory region as an alternative CMOS information area
CN114328342B (zh) 一种用于PCIe异构加速卡的新型程控配置方法
KR100534613B1 (ko) 플래쉬 메모리를 이용한 시스템 부팅 장치 및 그 방법
US20030084257A1 (en) Flash emulator
Anderson PCMCIA system architecture: 16-bit PC cards
US5537664A (en) Methods and apparatus for generating I/O recovery delays in a computer system
CN112799974B (zh) 一种存储卡的控制方法及系统
US6651172B1 (en) Multi-phase EEPROM reading for network interface initialization
US20050172048A1 (en) Method for transmitting data via a data bus

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term