JPH11164568A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPH11164568A JPH11164568A JP9324497A JP32449797A JPH11164568A JP H11164568 A JPH11164568 A JP H11164568A JP 9324497 A JP9324497 A JP 9324497A JP 32449797 A JP32449797 A JP 32449797A JP H11164568 A JPH11164568 A JP H11164568A
- Authority
- JP
- Japan
- Prior art keywords
- voltage command
- command value
- value
- circuit
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 出力電圧が常に電圧指令値に追随可能となり
安定した制御特性が得られる電力変換装置を実現する。 【解決手段】 電流制御回路８とパルス幅変調回路９と
の間に挿入され、電流制御回路８からの電圧指令値
ＶU、ＶV、ＶWの値に応じて所定の制限処理を施しパル
ス幅変調回路９へ送出する電圧指令値制限処理回路１５
を備えた。
安定した制御特性が得られる電力変換装置を実現する。 【解決手段】 電流制御回路８とパルス幅変調回路９と
の間に挿入され、電流制御回路８からの電圧指令値
ＶU、ＶV、ＶWの値に応じて所定の制限処理を施しパル
ス幅変調回路９へ送出する電圧指令値制限処理回路１５
を備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば直流電圧
を交流電圧に変換するインバータのような電力変換装置
に係り、特にその制御技術に関するものである。
を交流電圧に変換するインバータのような電力変換装置
に係り、特にその制御技術に関するものである。
【０００２】
【従来の技術】図１５は、例えば特公平７−４４８４１
号公報に示された従来の電力変換装置の構成を示すブロ
ック図である。図において、１は電力変換器としてのイ
ンバータ、２はインバータ１の直流入力である直流電圧
ＶDのバッテリー、３および４はインバータ１からの矩
形波状出力電圧を正弦波状電圧にする交流フィルタを構
成するリアクトルおよびコンデンサ、５は負荷である。
号公報に示された従来の電力変換装置の構成を示すブロ
ック図である。図において、１は電力変換器としてのイ
ンバータ、２はインバータ１の直流入力である直流電圧
ＶDのバッテリー、３および４はインバータ１からの矩
形波状出力電圧を正弦波状電圧にする交流フィルタを構
成するリアクトルおよびコンデンサ、５は負荷である。
【０００３】６はインバータ１の出力電流ＩAを検出す
る電流検出器、７はインバータ１の出力電圧ＶCを検出
する電圧検出器、８は電流指令値ＩArefと出力電流ＩA
および出力電圧ＶCとに基づき電圧指令値Ｖを生成する
電流制御回路、９は電流制御回路８からの電圧指令値Ｖ
に基づきパルス幅変調（ＰＷＭ）によりインバータ１へ
のスイッチング指令信号Ｐを生成するパルス幅変調回路
である。
る電流検出器、７はインバータ１の出力電圧ＶCを検出
する電圧検出器、８は電流指令値ＩArefと出力電流ＩA
および出力電圧ＶCとに基づき電圧指令値Ｖを生成する
電流制御回路、９は電流制御回路８からの電圧指令値Ｖ
に基づきパルス幅変調（ＰＷＭ）によりインバータ１へ
のスイッチング指令信号Ｐを生成するパルス幅変調回路
である。
【０００４】図１６はパルス幅変調回路９の内部構成を
示すブロック図である。図において、１０は例えば三角
波状の搬送波Ｃを生成する搬送波発生回路、１１は電流
制御回路８からの電圧指令値Ｖと搬送波発生回路１０か
らの搬送波Ｃとを比較してスイッチング指令信号Ｐを出
力する比較回路である。
示すブロック図である。図において、１０は例えば三角
波状の搬送波Ｃを生成する搬送波発生回路、１１は電流
制御回路８からの電圧指令値Ｖと搬送波発生回路１０か
らの搬送波Ｃとを比較してスイッチング指令信号Ｐを出
力する比較回路である。
【０００５】次に、この従来例の動作について説明す
る。電流検出器６で検出されたインバータ１の出力電流
ＩAと電圧検出器７で検出されたインバータ１の出力電
圧ＶCおよびインバータ出力電流指令値ＩArefを電流制
御回路８へ入力し、この電流制御回路８によりインバー
タ１の出力電圧指令値Ｖを生成する。この電圧指令値Ｖ
をパルス幅変調回路９に入力し、この電圧指令値Ｖと搬
送波発生回路１０が出力する搬送波Ｃとを比較回路１１
で比較することにより、インバータ１のスイッチング指
令信号Ｐが生成される。そして、このスイッチング指令
信号Ｐに基づき、インバータ１が動作し、リアクトル３
とコンデンサ４とからなる交流フィルタを介して正弦波
状の交流出力電圧ＶCが得られる。
る。電流検出器６で検出されたインバータ１の出力電流
ＩAと電圧検出器７で検出されたインバータ１の出力電
圧ＶCおよびインバータ出力電流指令値ＩArefを電流制
御回路８へ入力し、この電流制御回路８によりインバー
タ１の出力電圧指令値Ｖを生成する。この電圧指令値Ｖ
をパルス幅変調回路９に入力し、この電圧指令値Ｖと搬
送波発生回路１０が出力する搬送波Ｃとを比較回路１１
で比較することにより、インバータ１のスイッチング指
令信号Ｐが生成される。そして、このスイッチング指令
信号Ｐに基づき、インバータ１が動作し、リアクトル３
とコンデンサ４とからなる交流フィルタを介して正弦波
状の交流出力電圧ＶCが得られる。
【０００６】例えば、電流指令値ＩArefが上昇すると出
力電流ＩAとの偏差から電圧指令値Ｖが上昇傾向とな
り、搬送波Ｃとの比較結果から求められるスイッチング
指令信号Ｐによる、インバータ１のスイッチング素子の
通電パルス幅が増大して出力電圧ＶCが増大する方向に
動作し、出力電流ＩAを上昇させる。
力電流ＩAとの偏差から電圧指令値Ｖが上昇傾向とな
り、搬送波Ｃとの比較結果から求められるスイッチング
指令信号Ｐによる、インバータ１のスイッチング素子の
通電パルス幅が増大して出力電圧ＶCが増大する方向に
動作し、出力電流ＩAを上昇させる。
【０００７】
【発明が解決しようとする課題】従来の電力変換装置は
以上のように構成されており、通常の正常な動作状態で
は、電圧指令値Ｖの波高値は搬送波Ｃの波高値以下の範
囲で変化するように設定されており、電圧指令値Ｖの変
化に応じたパルス幅変調動作が可能となっている。しか
るに、負荷５の急峻で大幅な変動など異常現象が発生
し、これが原因で電圧指令値Ｖが異常に増大して短時間
でも搬送波Ｃの波高値を越えると、以下のような問題点
が生じる。
以上のように構成されており、通常の正常な動作状態で
は、電圧指令値Ｖの波高値は搬送波Ｃの波高値以下の範
囲で変化するように設定されており、電圧指令値Ｖの変
化に応じたパルス幅変調動作が可能となっている。しか
るに、負荷５の急峻で大幅な変動など異常現象が発生
し、これが原因で電圧指令値Ｖが異常に増大して短時間
でも搬送波Ｃの波高値を越えると、以下のような問題点
が生じる。
【０００８】即ち、たとえ電圧指令値Ｖが搬送波Ｃの波
高値を越えても、インバータ１は当該電圧指令値Ｖに応
じた電圧を出力する能力を有していないため、その能力
の範囲内で上記電圧指令値Ｖから外れた値の電圧を出力
せざるを得なくなる。この場合、インバータ１の出力電
圧が電圧指令値Ｖからどのようにずれるかは、上述した
現象が例えば、３相のどの相で生じた異常状態がその要
因となっているか等に影響するものと考えられ、個々の
ケースで異なる現象となる。従って、一般には、上述し
た異常状態では、インバータ１の出力電圧と電圧指令値
Ｖとの間に位相差も発生し、その後、たとえ、電圧指令
値Ｖが搬送波Ｃの大きさの範囲内の値に回復しても、制
御動作が不安定になる現象が避けられないという問題点
があった。
高値を越えても、インバータ１は当該電圧指令値Ｖに応
じた電圧を出力する能力を有していないため、その能力
の範囲内で上記電圧指令値Ｖから外れた値の電圧を出力
せざるを得なくなる。この場合、インバータ１の出力電
圧が電圧指令値Ｖからどのようにずれるかは、上述した
現象が例えば、３相のどの相で生じた異常状態がその要
因となっているか等に影響するものと考えられ、個々の
ケースで異なる現象となる。従って、一般には、上述し
た異常状態では、インバータ１の出力電圧と電圧指令値
Ｖとの間に位相差も発生し、その後、たとえ、電圧指令
値Ｖが搬送波Ｃの大きさの範囲内の値に回復しても、制
御動作が不安定になる現象が避けられないという問題点
があった。
【０００９】この発明は、上述したような問題点を解決
するためになされたもので、出力電圧が常に電圧指令値
に追随可能となり安定した制御特性が得られる電力変換
装置を実現することを目的とする。
するためになされたもので、出力電圧が常に電圧指令値
に追随可能となり安定した制御特性が得られる電力変換
装置を実現することを目的とする。
【００１０】
【課題を解決するための手段】請求項１に係る電力変換
装置は、電流指令値と電力変換器の出力値との偏差入力
に基づき上記電力変換器の電圧指令値を生成する電流制
御回路、および上記電圧指令値に基づいてパルス幅変調
により上記電力変換器へのスイッチング指令信号を生成
するパルス幅変調回路を備えた電力変換装置において、
上記電流制御回路とパルス幅変調回路との間に挿入さ
れ、上記電流制御回路からの電圧指令値の値に応じて所
定の制限処理を施し上記パルス幅変調回路へ送出する電
圧指令値制限手段を備えたものである。
装置は、電流指令値と電力変換器の出力値との偏差入力
に基づき上記電力変換器の電圧指令値を生成する電流制
御回路、および上記電圧指令値に基づいてパルス幅変調
により上記電力変換器へのスイッチング指令信号を生成
するパルス幅変調回路を備えた電力変換装置において、
上記電流制御回路とパルス幅変調回路との間に挿入さ
れ、上記電流制御回路からの電圧指令値の値に応じて所
定の制限処理を施し上記パルス幅変調回路へ送出する電
圧指令値制限手段を備えたものである。
【００１１】また、請求項２に係る電力変換装置は、請
求項１において、そのパルス幅変調回路は、搬送波と電
圧指令値とを比較して電力変換器へのスイッチング指令
信号を生成する比較回路を備え、電圧指令値制限手段
は、電流制御回路からの電圧指令値が上記搬送波の波高
値を越えない範囲で設定された所定の制限値以上となっ
たとき上記電圧指令値を上記制限値以下に制限して上記
パルス幅変調回路へ送出する電圧指令値制限処理回路を
備えたものである。
求項１において、そのパルス幅変調回路は、搬送波と電
圧指令値とを比較して電力変換器へのスイッチング指令
信号を生成する比較回路を備え、電圧指令値制限手段
は、電流制御回路からの電圧指令値が上記搬送波の波高
値を越えない範囲で設定された所定の制限値以上となっ
たとき上記電圧指令値を上記制限値以下に制限して上記
パルス幅変調回路へ送出する電圧指令値制限処理回路を
備えたものである。
【００１２】また、請求項３に係る電力変換装置は、請
求項２において、そのパルス幅変調回路は、搬送波と３
相電圧指令値ＶU、ＶV、ＶWとを比較して電力変換器へ
のスイッチング指令信号を生成する比較回路を備え、電
圧指令値制限手段は、電流制御回路からの電圧指令値Ｖ
U、ＶV、ＶWそれぞれの絶対値｜ＶU｜、｜ＶV｜、｜ＶW
｜を演算する絶対値演算部と、上記絶対値の内の最大値
Ｖmaxを演算する最大値演算部と、上記最大値Ｖmaxが上
記搬送波の波高値を越えない範囲で設定された所定の制
限値Ｖlimit以上となったとき上記電圧指令値ＶU、
ＶV、ＶWをそれぞれ（Ｖlimit／Ｖmax）倍に制限して上
記パルス幅変調回路へ送出する制限演算部とからなる電
圧指令値制限処理回路を備えたものである。
求項２において、そのパルス幅変調回路は、搬送波と３
相電圧指令値ＶU、ＶV、ＶWとを比較して電力変換器へ
のスイッチング指令信号を生成する比較回路を備え、電
圧指令値制限手段は、電流制御回路からの電圧指令値Ｖ
U、ＶV、ＶWそれぞれの絶対値｜ＶU｜、｜ＶV｜、｜ＶW
｜を演算する絶対値演算部と、上記絶対値の内の最大値
Ｖmaxを演算する最大値演算部と、上記最大値Ｖmaxが上
記搬送波の波高値を越えない範囲で設定された所定の制
限値Ｖlimit以上となったとき上記電圧指令値ＶU、
ＶV、ＶWをそれぞれ（Ｖlimit／Ｖmax）倍に制限して上
記パルス幅変調回路へ送出する制限演算部とからなる電
圧指令値制限処理回路を備えたものである。
【００１３】また、請求項４に係る電力変換装置は、請
求項２において、そのパルス幅変調回路は、搬送波と３
相電圧指令値ＶU、ＶV、ＶWとを比較して電力変換器へ
のスイッチング指令信号を生成する比較回路を備え、電
圧指令値制限手段は、電流制御回路からの電圧指令値Ｖ
U、ＶV、ＶWそれぞれについて上記搬送波の波高値を越
えない範囲で設定された所定の制限値以上となったとき
当該電圧指令値ＶU、ＶVまたはＶWを上記制限値以下に
制限して上記パルス幅変調回路へ送出する電圧指令値制
限処理回路を備えたものである。
求項２において、そのパルス幅変調回路は、搬送波と３
相電圧指令値ＶU、ＶV、ＶWとを比較して電力変換器へ
のスイッチング指令信号を生成する比較回路を備え、電
圧指令値制限手段は、電流制御回路からの電圧指令値Ｖ
U、ＶV、ＶWそれぞれについて上記搬送波の波高値を越
えない範囲で設定された所定の制限値以上となったとき
当該電圧指令値ＶU、ＶVまたはＶWを上記制限値以下に
制限して上記パルス幅変調回路へ送出する電圧指令値制
限処理回路を備えたものである。
【００１４】また、請求項５に係る電力変換装置は、請
求項１において、その電流制御回路を、ｄ軸とｑ軸との
２相で行うものとし、電圧指令値制限手段は、上記電流
制御回路からの２相の電圧指令値Ｖd、Ｖqの値に応じて
所定の制限処理を施しパルス幅変調回路へ送出するよう
にしたものである。
求項１において、その電流制御回路を、ｄ軸とｑ軸との
２相で行うものとし、電圧指令値制限手段は、上記電流
制御回路からの２相の電圧指令値Ｖd、Ｖqの値に応じて
所定の制限処理を施しパルス幅変調回路へ送出するよう
にしたものである。
【００１５】また、請求項６に係る電力変換装置は、請
求項５において、その電圧指令値制限手段は、電流制御
回路からの電圧指令値Ｖd、Ｖqの平方自乗和＝√（Ｖd2
＋Ｖq2）を演算する平方自乗和演算部と、上記平方自乗
和が所定の平方自乗和制限値ＶR以上となったとき上記
電圧指令値Ｖd、Ｖqをそれぞれ（ＶR／（√（Ｖd2＋Ｖq
2）））倍に制限する制限演算部とからなる電圧指令値
制限処理回路を備えたものである。
求項５において、その電圧指令値制限手段は、電流制御
回路からの電圧指令値Ｖd、Ｖqの平方自乗和＝√（Ｖd2
＋Ｖq2）を演算する平方自乗和演算部と、上記平方自乗
和が所定の平方自乗和制限値ＶR以上となったとき上記
電圧指令値Ｖd、Ｖqをそれぞれ（ＶR／（√（Ｖd2＋Ｖq
2）））倍に制限する制限演算部とからなる電圧指令値
制限処理回路を備えたものである。
【００１６】また、請求項７に係る電力変換装置は、請
求項５において、その電圧指令値制限手段は、電流制御
回路からの電圧指令値Ｖd、Ｖqそれぞれについて所定の
制限値以上となったとき当該電圧指令値Ｖd、Ｖqをそれ
ぞれ上記制限値以下に制限する電圧指令値制限処理回路
を備えたものである。
求項５において、その電圧指令値制限手段は、電流制御
回路からの電圧指令値Ｖd、Ｖqそれぞれについて所定の
制限値以上となったとき当該電圧指令値Ｖd、Ｖqをそれ
ぞれ上記制限値以下に制限する電圧指令値制限処理回路
を備えたものである。
【００１７】また、請求項８に係る電力変換装置は、請
求項１ないし７のいずれかにおいて、その電圧指令値制
限手段により、電流制御回路からパルス幅変調回路へ送
出する電圧指令値を制限処理したとき、上記電流制御回
路における偏差入力の積分値を、上記制限処理された電
圧指令値に基づき再演算するようにしたものである。
求項１ないし７のいずれかにおいて、その電圧指令値制
限手段により、電流制御回路からパルス幅変調回路へ送
出する電圧指令値を制限処理したとき、上記電流制御回
路における偏差入力の積分値を、上記制限処理された電
圧指令値に基づき再演算するようにしたものである。
【００１８】また、請求項９に係る電力変換装置は、請
求項１ないし８のいずれかにおいて、その電力変換器の
入力電圧を変動制御する場合、電圧指令値の制限処理を
行う基準として設定する制限値を、上記入力電圧に応じ
て変動させるようにしたものである。
求項１ないし８のいずれかにおいて、その電力変換器の
入力電圧を変動制御する場合、電圧指令値の制限処理を
行う基準として設定する制限値を、上記入力電圧に応じ
て変動させるようにしたものである。
【００１９】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１における電力変換装置の構成を示すブロッ
ク図である。図において、１は例えばトランジスタ等の
スイッチング素子をブリッジ結線してなる電力変換器と
してのインバータ、２は中性点に対して±ＶDの直流出
力電圧を有するバッテリー、３および４はインバータ１
からの矩形波状出力電圧を正弦波状電圧に整形する交流
フィルタを構成するリアクトル（出力インダクタンスＬ
S）およびコンデンサ、５は負荷である。
実施の形態１における電力変換装置の構成を示すブロッ
ク図である。図において、１は例えばトランジスタ等の
スイッチング素子をブリッジ結線してなる電力変換器と
してのインバータ、２は中性点に対して±ＶDの直流出
力電圧を有するバッテリー、３および４はインバータ１
からの矩形波状出力電圧を正弦波状電圧に整形する交流
フィルタを構成するリアクトル（出力インダクタンスＬ
S）およびコンデンサ、５は負荷である。
【００２０】６はインバータ１の３相出力電流ＩAU、Ｉ
AV、ＩAWを検出する電流検出器、７はインバータ１の３
相出力電圧ＶCU、ＶCV、ＶCWを検出する電圧検出器、８
は電流指令値と出力電流および出力電圧とに基づき電圧
指令値を生成する電流制御回路で、ｄ軸、ｑ軸の２相成
分で制御を行う。このため、インバータ１の３相の出力
電流ＩAU、ＩAV、ＩAWを２相の電流ＩAd、ＩAqに変換す
る３相２相変換回路１２、インバータ１の３相の出力電
圧ＶCU、ＶCV、ＶCWを２相の電圧ＶCd、ＶCqに変換する
３相２相変換回路１３を備えている。
AV、ＩAWを検出する電流検出器、７はインバータ１の３
相出力電圧ＶCU、ＶCV、ＶCWを検出する電圧検出器、８
は電流指令値と出力電流および出力電圧とに基づき電圧
指令値を生成する電流制御回路で、ｄ軸、ｑ軸の２相成
分で制御を行う。このため、インバータ１の３相の出力
電流ＩAU、ＩAV、ＩAWを２相の電流ＩAd、ＩAqに変換す
る３相２相変換回路１２、インバータ１の３相の出力電
圧ＶCU、ＶCV、ＶCWを２相の電圧ＶCd、ＶCqに変換する
３相２相変換回路１３を備えている。
【００２１】ＩAdref、ＩAqrefは電流指令値のｄ軸、ｑ
軸成分である。１４は電流制御回路８からの２相の電圧
指令値Ｖd、Ｖqを３相の電圧指令値ＶU、ＶV、ＶWに変
換する２相３相変換回路、９は電圧指令値に基づきパル
ス幅変調（ＰＷＭ）によりインバータ１へのスイッチン
グ指令信号Ｐを生成するパルス幅変調回路である。そし
て、１５は２相３相変換回路１４とパルス幅変調回路９
との間に挿入され、電流制御回路８で生成された２相３
相変換回路１４からの電圧指令値ＶU、ＶV、ＶWに所定
の制限処理を施してパルス幅変調回路９に送出する電圧
指令値制限処理回路で、その機能、動作の詳細は後述す
る。
軸成分である。１４は電流制御回路８からの２相の電圧
指令値Ｖd、Ｖqを３相の電圧指令値ＶU、ＶV、ＶWに変
換する２相３相変換回路、９は電圧指令値に基づきパル
ス幅変調（ＰＷＭ）によりインバータ１へのスイッチン
グ指令信号Ｐを生成するパルス幅変調回路である。そし
て、１５は２相３相変換回路１４とパルス幅変調回路９
との間に挿入され、電流制御回路８で生成された２相３
相変換回路１４からの電圧指令値ＶU、ＶV、ＶWに所定
の制限処理を施してパルス幅変調回路９に送出する電圧
指令値制限処理回路で、その機能、動作の詳細は後述す
る。
【００２２】図２は電流制御回路８の内部構成例を示
し、ｄ、ｑ軸上で積分比例制御（ＩＰ制御）を行うもの
で、例えば、特公平７−４６９１７号公報に紹介されて
おり、その動作の概要は以下の通りである。即ち、電流
指令値ＩAdref、ＩAqrefと出力電流値ＩAd、ＩAqとの偏
差を計数（ＫI）倍して積分（１／ｓ）した値に出力電
流値ＩAd、ＩAqを計数（ＫP）倍した値、ωＬS（ＬSは
出力インダクタンス）を演算したｄ、ｑ軸の非干渉成分
項、および出力電圧ＶCd、ＶCqのフィードフォワード項
を足し合わせて電圧指令値Ｖd、Ｖqを生成出力する。
し、ｄ、ｑ軸上で積分比例制御（ＩＰ制御）を行うもの
で、例えば、特公平７−４６９１７号公報に紹介されて
おり、その動作の概要は以下の通りである。即ち、電流
指令値ＩAdref、ＩAqrefと出力電流値ＩAd、ＩAqとの偏
差を計数（ＫI）倍して積分（１／ｓ）した値に出力電
流値ＩAd、ＩAqを計数（ＫP）倍した値、ωＬS（ＬSは
出力インダクタンス）を演算したｄ、ｑ軸の非干渉成分
項、および出力電圧ＶCd、ＶCqのフィードフォワード項
を足し合わせて電圧指令値Ｖd、Ｖqを生成出力する。
【００２３】図３は電圧指令値制限処理回路１５の動作
を説明するプログラム・フローチャートで、このプログ
ラムは定サンプリングのディジタル制御プログラムであ
る。
を説明するプログラム・フローチャートで、このプログ
ラムは定サンプリングのディジタル制御プログラムであ
る。
【００２４】次に、図１の動作について説明する。電流
検出器６で検出されたインバータ１の出力電流ＩAU、Ｉ
AV、ＩAWを３相２相変換回路１２で変換して得られた電
流ＩAd、ＩAq、電圧検出器７で検出されたインバータ１
の出力電圧ＶCU、ＶCV、ＶCWを３相２相変換回路１３で
変換して得られた電圧ＶCd、ＶCq、およびインバータ出
力電流指令値ＩAdref、ＩAqrefを電流制御回路８へ入力
し、この電流制御回路８にてインバータ１の出力電圧指
令Ｖd、Ｖqを生成する。この出力電圧指令値Ｖd、Ｖqを
２相３相変換回路１４で３相電圧指令値ＶU、ＶV、ＶW
に変換し、この電圧ＶU、ＶV、ＶWを電圧指令値制限処
理回路１５に入力する。
検出器６で検出されたインバータ１の出力電流ＩAU、Ｉ
AV、ＩAWを３相２相変換回路１２で変換して得られた電
流ＩAd、ＩAq、電圧検出器７で検出されたインバータ１
の出力電圧ＶCU、ＶCV、ＶCWを３相２相変換回路１３で
変換して得られた電圧ＶCd、ＶCq、およびインバータ出
力電流指令値ＩAdref、ＩAqrefを電流制御回路８へ入力
し、この電流制御回路８にてインバータ１の出力電圧指
令Ｖd、Ｖqを生成する。この出力電圧指令値Ｖd、Ｖqを
２相３相変換回路１４で３相電圧指令値ＶU、ＶV、ＶW
に変換し、この電圧ＶU、ＶV、ＶWを電圧指令値制限処
理回路１５に入力する。
【００２５】電圧指令値制限処理回路１５では、後述す
る図３に示すプログラム・フローチャートに基づき電圧
指令値ＶU、ＶV、ＶWをパルス幅変調回路９の搬送波Ｃ
の波高値以下の範囲内になるよう制限処理を行う。電圧
指令値制限処理回路１５で制限処理された電圧指令値を
パルス幅変調回路９に入力し、インバータ１のスイッチ
ング指令信号Ｐが生成され、このスイッチング指令信号
Ｐに基づきインバータ１が動作する。以下に、図３に示
すプログラム・フローチャートの各ＳＴＥＰの処理内容
について説明する。
る図３に示すプログラム・フローチャートに基づき電圧
指令値ＶU、ＶV、ＶWをパルス幅変調回路９の搬送波Ｃ
の波高値以下の範囲内になるよう制限処理を行う。電圧
指令値制限処理回路１５で制限処理された電圧指令値を
パルス幅変調回路９に入力し、インバータ１のスイッチ
ング指令信号Ｐが生成され、このスイッチング指令信号
Ｐに基づきインバータ１が動作する。以下に、図３に示
すプログラム・フローチャートの各ＳＴＥＰの処理内容
について説明する。
【００２６】図３において、先ず、ＳＴＥＰ１０で、電
圧指令値ＶU、ＶV、ＶW各々の絶対値ＶUabs＝｜ＶU｜、
ＶVabs＝｜ＶV｜、ＶWabs＝｜ＶW｜を演算する。次に、
ＳＴＥＰ１１で、ＳＴＥＰ１０で求めた絶対値ＶUabs、
ＶVabs、ＶWabsの中の最大値Ｖmax＝max（ＶUabs、ＶVa
bs、ＶWabs）を求める。
圧指令値ＶU、ＶV、ＶW各々の絶対値ＶUabs＝｜ＶU｜、
ＶVabs＝｜ＶV｜、ＶWabs＝｜ＶW｜を演算する。次に、
ＳＴＥＰ１１で、ＳＴＥＰ１０で求めた絶対値ＶUabs、
ＶVabs、ＶWabsの中の最大値Ｖmax＝max（ＶUabs、ＶVa
bs、ＶWabs）を求める。
【００２７】次に、ＳＴＥＰ１２で、ＳＴＥＰ１１で求
めた最大値Ｖmaxが搬送波Ｃの波高値に応じて設定され
た制限値Ｖlimitを超えるかどうかを判断する。ここ
で、制限値Ｖlimitは搬送波Ｃの波高値の０．９５〜
１．０倍程度に設定する。
めた最大値Ｖmaxが搬送波Ｃの波高値に応じて設定され
た制限値Ｖlimitを超えるかどうかを判断する。ここ
で、制限値Ｖlimitは搬送波Ｃの波高値の０．９５〜
１．０倍程度に設定する。
【００２８】ＳＴＥＰ１２で、最大値Ｖmaxが制限値Ｖl
imitを超えた場合（ＳＴＥＰ１２でＹ）はＳＴＥＰ１３
に進み、下式に基づき電圧指令値ＶU、ＶV、ＶWを制限
する。
imitを超えた場合（ＳＴＥＰ１２でＹ）はＳＴＥＰ１３
に進み、下式に基づき電圧指令値ＶU、ＶV、ＶWを制限
する。
【００２９】ＶU＝ＶU・（Ｖlimit／Ｖmax） ＶV＝ＶV・（Ｖlimit／Ｖmax） ＶW＝ＶW・（Ｖlimit／Ｖmax）
【００３０】なお、最大値Ｖmaxが制限値Ｖlimitを超え
ない場合（ＳＴＥＰ１２でＮ）は電圧指令値ＶU、ＶV、
ＶWはそのままで制限処理は行わない（ステップ１
４）。
ない場合（ＳＴＥＰ１２でＮ）は電圧指令値ＶU、ＶV、
ＶWはそのままで制限処理は行わない（ステップ１
４）。
【００３１】以上のように、たとえ電流制御回路８で生
成された電圧指令値が制限値を越えても、その電圧指令
値を搬送波の波高値以内に制限処理してパルス幅変調回
路９に送出するようにしたので、パルス幅変調回路９内
では、インバータ１の出力電圧を電圧指令値に一致させ
る制御が可能となり、電圧指令値と出力電圧との位相差
も解消され安定した制御動作が得られる。また、電圧指
令値の制限処理において、３相各相に対して同一の係数
を乗算する方式を採用しているので、制限処理自体が電
圧指令値の相間アンバランスを引き起こすことがない。
成された電圧指令値が制限値を越えても、その電圧指令
値を搬送波の波高値以内に制限処理してパルス幅変調回
路９に送出するようにしたので、パルス幅変調回路９内
では、インバータ１の出力電圧を電圧指令値に一致させ
る制御が可能となり、電圧指令値と出力電圧との位相差
も解消され安定した制御動作が得られる。また、電圧指
令値の制限処理において、３相各相に対して同一の係数
を乗算する方式を採用しているので、制限処理自体が電
圧指令値の相間アンバランスを引き起こすことがない。
【００３２】実施の形態２．図４は、この発明の実施の
形態２における電圧指令値制限処理回路１５の動作を説
明するプログラム・フローチャートである。先の実施の
形態１の図３のものに比較して、演算処理の簡便化を図
ったものである。図４において、先ず、ＳＴＥＰ２０で
電圧指令値ＶUを、搬送波Ｃの＋側波高値および−側波
高値に対応して設定された制限値±Ｖlimit以内の値と
なるよう制限処理を行う。具体的には、例えば電圧指令
値ＶUの瞬時値が＋Ｖlimitの値を超えると、これを制限
値＋Ｖlimitの値に制限する。全く同様の制限処理を、
電圧指令値ＶVおよびＶWに対しても行う（ステップ２
１、２２）。
形態２における電圧指令値制限処理回路１５の動作を説
明するプログラム・フローチャートである。先の実施の
形態１の図３のものに比較して、演算処理の簡便化を図
ったものである。図４において、先ず、ＳＴＥＰ２０で
電圧指令値ＶUを、搬送波Ｃの＋側波高値および−側波
高値に対応して設定された制限値±Ｖlimit以内の値と
なるよう制限処理を行う。具体的には、例えば電圧指令
値ＶUの瞬時値が＋Ｖlimitの値を超えると、これを制限
値＋Ｖlimitの値に制限する。全く同様の制限処理を、
電圧指令値ＶVおよびＶWに対しても行う（ステップ２
１、２２）。
【００３３】この場合、図３で示したものと比較して演
算処理内容が大幅に簡便となり、演算処理時間も短縮さ
れる利点がある。但し、各相個別に必要な制限処理を行
うので、相間のアンバランスが生じ得ることになる。
算処理内容が大幅に簡便となり、演算処理時間も短縮さ
れる利点がある。但し、各相個別に必要な制限処理を行
うので、相間のアンバランスが生じ得ることになる。
【００３４】実施の形態３．上記実施の形態ではインバ
ータ１の入力電圧である、バッテリー２の直流電圧を変
動させなかったが、図５は充電／放電調節器１６を追加
してバッテリー２の直流電圧を変動させるものである。
これは、バッテリー２の直流電圧を変動させることで、
インバータ１の出力制御能力を補完してその制御出力範
囲の拡大を図るためである。出力範囲が広がる結果、電
圧指令値の制限値もそれに応じて変化させる必要があ
る。
ータ１の入力電圧である、バッテリー２の直流電圧を変
動させなかったが、図５は充電／放電調節器１６を追加
してバッテリー２の直流電圧を変動させるものである。
これは、バッテリー２の直流電圧を変動させることで、
インバータ１の出力制御能力を補完してその制御出力範
囲の拡大を図るためである。出力範囲が広がる結果、電
圧指令値の制限値もそれに応じて変化させる必要があ
る。
【００３５】このため、直流電圧とりこみ部１７を設け
て図６で示すプログラム・フローチャートの処理を行
う。即ち、図６において、ＳＴＥＰ３０で直流電圧とり
こみ部１７によりバッテリー２の直流電圧ＶDを読み込
む。そして、ＳＴＥＰ３１で、ＳＴＥＰ３０で読み込ん
だバッテリー２の直流電圧ＶDに基づき、電圧指令値の
制限値Ｖlimitを演算する。ここでは、制限値Ｖlimit＝
直流電圧ＶDとして、制限値Ｖlimitを直流電圧ＶDにそ
のまま追随させている。
て図６で示すプログラム・フローチャートの処理を行
う。即ち、図６において、ＳＴＥＰ３０で直流電圧とり
こみ部１７によりバッテリー２の直流電圧ＶDを読み込
む。そして、ＳＴＥＰ３１で、ＳＴＥＰ３０で読み込ん
だバッテリー２の直流電圧ＶDに基づき、電圧指令値の
制限値Ｖlimitを演算する。ここでは、制限値Ｖlimit＝
直流電圧ＶDとして、制限値Ｖlimitを直流電圧ＶDにそ
のまま追随させている。
【００３６】以上のように、この実施の形態３において
は、電圧指令値を制限処理する基準である制限値Ｖlimi
tの値を、変動制御するバッテリー２の直流電圧ＶDに応
じて変動させるようにしたので、上記直流電圧ＶDの変
動によりインバータ１の出力範囲が変化しても、先に説
明した、直流電圧ＶDを変動制御しない場合と同様、イ
ンバータ１の出力電圧を電圧指令値に一致させる制御が
可能となり、安定した制御動作が得られる。
は、電圧指令値を制限処理する基準である制限値Ｖlimi
tの値を、変動制御するバッテリー２の直流電圧ＶDに応
じて変動させるようにしたので、上記直流電圧ＶDの変
動によりインバータ１の出力範囲が変化しても、先に説
明した、直流電圧ＶDを変動制御しない場合と同様、イ
ンバータ１の出力電圧を電圧指令値に一致させる制御が
可能となり、安定した制御動作が得られる。
【００３７】実施の形態４．以上の各実施の形態におい
ては、電流制御回路８とパルス幅変調回路９との間の特
に３相成分に変換された電圧指令値ＶU、ＶV、ＶWに対
して、制限処理を行う構成としたが、この実施の形態４
は、電流制御回路８から出力された２相成分の電圧指令
値Ｖd、Ｖqに対して制限処理を行うものである。
ては、電流制御回路８とパルス幅変調回路９との間の特
に３相成分に変換された電圧指令値ＶU、ＶV、ＶWに対
して、制限処理を行う構成としたが、この実施の形態４
は、電流制御回路８から出力された２相成分の電圧指令
値Ｖd、Ｖqに対して制限処理を行うものである。
【００３８】図７はこの発明の実施の形態４における電
力変換装置の構成を示すブロック図である。図におい
て、１８は電流制御回路８と２相３相変換回路１４との
間に挿入された電圧指令値制限処理回路である。図８は
電圧指令値制限処理回路１８の動作を説明するプログラ
ム・フローチャートである。このプログラムも定サンプ
リングのディジタル制御プログラムである。
力変換装置の構成を示すブロック図である。図におい
て、１８は電流制御回路８と２相３相変換回路１４との
間に挿入された電圧指令値制限処理回路である。図８は
電圧指令値制限処理回路１８の動作を説明するプログラ
ム・フローチャートである。このプログラムも定サンプ
リングのディジタル制御プログラムである。
【００３９】図９は３相インバータにおけるｄ、ｑ軸電
圧ベクトルを示す図である。即ち、一般に、３相インバ
ータは、その各スイッチング素子のオンオフモードによ
り、図に示す正六角形の範囲内の電圧ベクトルをとり得
る。ここで、正六角形の一辺は、図７に示すバッテリー
２の直流電圧ＶDの２・√２／√３倍となる。図９のＶR
は上記正六角形の内接円の半径に相当する。電圧指令値
制限処理回路１８は、ｄ、ｑ軸の電圧指令値Ｖd、Ｖqの
合成ベクトルをＶR（ＶR＝√２・ＶD）以内に制限する
もので、以下、その動作を図８のフローチャートにより
説明する。
圧ベクトルを示す図である。即ち、一般に、３相インバ
ータは、その各スイッチング素子のオンオフモードによ
り、図に示す正六角形の範囲内の電圧ベクトルをとり得
る。ここで、正六角形の一辺は、図７に示すバッテリー
２の直流電圧ＶDの２・√２／√３倍となる。図９のＶR
は上記正六角形の内接円の半径に相当する。電圧指令値
制限処理回路１８は、ｄ、ｑ軸の電圧指令値Ｖd、Ｖqの
合成ベクトルをＶR（ＶR＝√２・ＶD）以内に制限する
もので、以下、その動作を図８のフローチャートにより
説明する。
【００４０】先ず、ＳＴＥＰ４０で電圧指令値Ｖd、Ｖq
の平方自乗和＝√（Ｖd2＋Ｖq2）を演算する。次に、Ｓ
ＴＥＰ４１で、平方自乗和√（Ｖd2＋Ｖq2）が制限値Ｖ
Rを超えた場合（ＳＴＥＰ４１でＹ）は、ＳＴＥＰ４２
に進み、下式に基づき電圧指令値Ｖd、Ｖqを制限する。
の平方自乗和＝√（Ｖd2＋Ｖq2）を演算する。次に、Ｓ
ＴＥＰ４１で、平方自乗和√（Ｖd2＋Ｖq2）が制限値Ｖ
Rを超えた場合（ＳＴＥＰ４１でＹ）は、ＳＴＥＰ４２
に進み、下式に基づき電圧指令値Ｖd、Ｖqを制限する。
【００４１】Ｖd＝Ｖd・（ＶR／√（Ｖd2＋Ｖq2）） Ｖq＝Ｖq・（ＶR／√（Ｖd2＋Ｖq2））
【００４２】なお、平方自乗和√（Ｖd2＋Ｖq2）が制限
値ＶRを超えない場合（ＳＴＥＰ４１でＮ）は、電圧指
令値Ｖd、Ｖqはそのままで制限処理は行わない（ＳＴＥ
Ｐ４３）。
値ＶRを超えない場合（ＳＴＥＰ４１でＮ）は、電圧指
令値Ｖd、Ｖqはそのままで制限処理は行わない（ＳＴＥ
Ｐ４３）。
【００４３】以上のように、電圧指令値制限処理回路１
８はその制限処理をｄ、ｑ軸の２相で行うので、先の
Ｕ、Ｖ、Ｗ３相で行う電圧指令値制限処理回路１５と比
較してその構成が簡便化するとともに演算処理も簡便迅
速となる利点がある。
８はその制限処理をｄ、ｑ軸の２相で行うので、先の
Ｕ、Ｖ、Ｗ３相で行う電圧指令値制限処理回路１５と比
較してその構成が簡便化するとともに演算処理も簡便迅
速となる利点がある。
【００４４】実施の形態５．図１０は、この発明の実施
の形態５における電圧指令値制限処理回路１８の動作を
説明するプログラム・フローチャートである。先の実施
の形態４の図８のものに比較して、演算処理の簡便化を
図ったものである。図１１は、ここで採用する制限値Ｖ
dlimおよびＶqlimを説明する図である。即ち、ここで
は、先の図９で説明した正六角形に内接する正方形の範
囲内に制限処理を行う。但し、制限値は下式で表され
る。
の形態５における電圧指令値制限処理回路１８の動作を
説明するプログラム・フローチャートである。先の実施
の形態４の図８のものに比較して、演算処理の簡便化を
図ったものである。図１１は、ここで採用する制限値Ｖ
dlimおよびＶqlimを説明する図である。即ち、ここで
は、先の図９で説明した正六角形に内接する正方形の範
囲内に制限処理を行う。但し、制限値は下式で表され
る。
【００４５】 Ｖdlim＝Ｖqlim＝２・（√２／（１＋√３））・ＶＤ
【００４６】次に図１０により電圧指令値制限処理回路
１８の制限処理の動作について説明する。図１０におい
て、先ず、ＳＴＥＰ５０で電圧指令値Ｖｄを制限値±Ｖ
dlim以内の値となるよう制限処理を行う。次に、ＳＴＥ
Ｐ５１で電圧指令値Ｖqを制限値±Ｖqlim以内の値とな
るよう制限処理を行う。
１８の制限処理の動作について説明する。図１０におい
て、先ず、ＳＴＥＰ５０で電圧指令値Ｖｄを制限値±Ｖ
dlim以内の値となるよう制限処理を行う。次に、ＳＴＥ
Ｐ５１で電圧指令値Ｖqを制限値±Ｖqlim以内の値とな
るよう制限処理を行う。
【００４７】この場合、図８で示したものと比較して演
算処理内容が大幅に簡便となり、演算処理時間も短縮さ
れる利点がある。但し、各軸個別に必要な制限処理を行
うので、制限の処理量がｄ、ｑ軸で異なり得ることにな
る。
算処理内容が大幅に簡便となり、演算処理時間も短縮さ
れる利点がある。但し、各軸個別に必要な制限処理を行
うので、制限の処理量がｄ、ｑ軸で異なり得ることにな
る。
【００４８】実施の形態６．図１２はこの発明の実施の
形態６における電力変換装置の構成を示すブロック図で
ある。先の実施の形態４における図７の回路との違い
は、電圧指令値制限処理回路１８で電圧指令値Ｖd、Ｖq
の制限処理を行った場合、それを電流制御回路にフィー
ドバックし、制限処理に基づく電流制御の動作の応答性
を改善するようにした点である。即ち、先の図７の回路
においては、電圧指令値Ｖd、Ｖqが制限値を越えて電圧
指令値制限処理回路１８により制限処理が行われても、
電流制御回路８内ではその積分要素の影響でその出力で
ある電圧指令値Ｖd、Ｖqが更に上昇し、制限処理動作が
無駄に継続する可能性がある。図１２の電流制御回路１
９はこの点の不具合を解消するものである。
形態６における電力変換装置の構成を示すブロック図で
ある。先の実施の形態４における図７の回路との違い
は、電圧指令値制限処理回路１８で電圧指令値Ｖd、Ｖq
の制限処理を行った場合、それを電流制御回路にフィー
ドバックし、制限処理に基づく電流制御の動作の応答性
を改善するようにした点である。即ち、先の図７の回路
においては、電圧指令値Ｖd、Ｖqが制限値を越えて電圧
指令値制限処理回路１８により制限処理が行われても、
電流制御回路８内ではその積分要素の影響でその出力で
ある電圧指令値Ｖd、Ｖqが更に上昇し、制限処理動作が
無駄に継続する可能性がある。図１２の電流制御回路１
９はこの点の不具合を解消するものである。
【００４９】図１３はこの電流制御回路１９の内部構成
を示すブロック図である。図において、先の図２と大き
く異なるのは、その積分比例制御部２０の部分であり、
以下、この部分を中心に説明する。２１は乗数ＫIの計
数器、２２は加算器、２３は電圧指令値制限処理回路１
８から制限処理の有無の信号を受けて、制限処理が無け
ればその接点ｏと接点ａとを接続し、制限処理が有れば
その接点ｏと接点ｂとを接続する選択回路、２４は１サ
ンプリング無駄時間要素、２５は乗数ＶR／√（Ｖd2＋
Ｖq2）の計数器である。
を示すブロック図である。図において、先の図２と大き
く異なるのは、その積分比例制御部２０の部分であり、
以下、この部分を中心に説明する。２１は乗数ＫIの計
数器、２２は加算器、２３は電圧指令値制限処理回路１
８から制限処理の有無の信号を受けて、制限処理が無け
ればその接点ｏと接点ａとを接続し、制限処理が有れば
その接点ｏと接点ｂとを接続する選択回路、２４は１サ
ンプリング無駄時間要素、２５は乗数ＶR／√（Ｖd2＋
Ｖq2）の計数器である。
【００５０】図１４は電圧指令値制限処理回路１８の制
限処理有無のフィードバックに着目した電流制御回路１
９の動作を説明するためのプログラム・フローチャート
で、このプログラムも定サンプリングのディジタル制御
プログラムである。以下、図１３と合わせて説明する。
限処理有無のフィードバックに着目した電流制御回路１
９の動作を説明するためのプログラム・フローチャート
で、このプログラムも定サンプリングのディジタル制御
プログラムである。以下、図１３と合わせて説明する。
【００５１】本来の動作では、電圧指令値制限処理回路
１８は制限処理を行っていないので、先ず、ここでは選
択回路２３は接点ａを選択しているものとする。この場
合、計数器２１からの出力が１サンプリング前の出力と
加算されて出力されることになり、積分演算が実行され
る。即ち、図１４のＳＴＥＰ６０では次式に示す計算に
より出力電流の積分制御が行われる。 ＩAdintg＝（ＩAdref−ＩAd）・ＫI＋ＩAdintg ＩAqintg＝（ＩAqref−ＩAq）・ＫI＋ＩAqintg ここで、ＫIは積分ゲインである。
１８は制限処理を行っていないので、先ず、ここでは選
択回路２３は接点ａを選択しているものとする。この場
合、計数器２１からの出力が１サンプリング前の出力と
加算されて出力されることになり、積分演算が実行され
る。即ち、図１４のＳＴＥＰ６０では次式に示す計算に
より出力電流の積分制御が行われる。 ＩAdintg＝（ＩAdref−ＩAd）・ＫI＋ＩAdintg ＩAqintg＝（ＩAqref−ＩAq）・ＫI＋ＩAqintg ここで、ＫIは積分ゲインである。
【００５２】次に、ＳＴＥＰ６１では、次式に示す計算
を行う。 Ｖdtmp＝ＶCd−ＫP・ＩAd−ω・ＬS・ＩAq Ｖqtmp＝ＶCq−ＫP・ＩAq＋ω・ＬS・ＩAd ここで、ＫPは比例ゲイン、ω・ＬS・ＩAq、ω・ＬS・
ＩAdはｄ、ｑ軸の非干渉成分項である。
を行う。 Ｖdtmp＝ＶCd−ＫP・ＩAd−ω・ＬS・ＩAq Ｖqtmp＝ＶCq−ＫP・ＩAq＋ω・ＬS・ＩAd ここで、ＫPは比例ゲイン、ω・ＬS・ＩAq、ω・ＬS・
ＩAdはｄ、ｑ軸の非干渉成分項である。
【００５３】ＳＴＥＰ６２で、次式により電圧指令値を
求める。 Ｖd＝ＩAdintg＋Ｖdtmp Ｖq＝ＩAqintg＋Ｖqtmp 従って、以上までの動作は、先の図２の回路の場合と同
様である。
求める。 Ｖd＝ＩAdintg＋Ｖdtmp Ｖq＝ＩAqintg＋Ｖqtmp 従って、以上までの動作は、先の図２の回路の場合と同
様である。
【００５４】次に、ＳＴＥＰ６３で電圧指令値Ｖd、Ｖq
に対する制限処理を行う。その内容は、先に説明した図
８のフローチャートと同様である。ここで、制限処理が
無ければ(ＳＴＥＰ６４でＮ)、電流制御回路１９へは何
らフィードバックすることなく、得られた電圧指令値Ｖ
d、Ｖqを２相３相変換回路１４で３相電圧指令値ＶU、
ＶV、ＶWに変換してパルス幅変調回路９へ送出し、ここ
で生成されたスイッチング指令信号Ｐによりインバータ
１が制御される。
に対する制限処理を行う。その内容は、先に説明した図
８のフローチャートと同様である。ここで、制限処理が
無ければ(ＳＴＥＰ６４でＮ)、電流制御回路１９へは何
らフィードバックすることなく、得られた電圧指令値Ｖ
d、Ｖqを２相３相変換回路１４で３相電圧指令値ＶU、
ＶV、ＶWに変換してパルス幅変調回路９へ送出し、ここ
で生成されたスイッチング指令信号Ｐによりインバータ
１が制御される。
【００５５】電圧指令値制限処理回路１８で制限処理が
なされると（ＳＴＥＰ６４でＹ）、ＳＴＥＰ６５に進
み、積分制御の積分値再計算を行う。図１３の回路で
は、選択回路２３が接点ａから接点ｂに切り換わる結
果、積分値が下式の値に置き換えられることになる。 ＩAdintg＝Ｖd・（ＶR／√（Ｖd2＋Ｖq2））−Ｖdtmp ＩAqintg＝Ｖq・（ＶR／√（Ｖd2＋Ｖq2））−Ｖqtmp
なされると（ＳＴＥＰ６４でＹ）、ＳＴＥＰ６５に進
み、積分制御の積分値再計算を行う。図１３の回路で
は、選択回路２３が接点ａから接点ｂに切り換わる結
果、積分値が下式の値に置き換えられることになる。 ＩAdintg＝Ｖd・（ＶR／√（Ｖd2＋Ｖq2））−Ｖdtmp ＩAqintg＝Ｖq・（ＶR／√（Ｖd2＋Ｖq2））−Ｖqtmp
【００５６】以上のフィードバック動作により、電流制
御回路における積分量の行き過ぎが防止され、電圧指令
値と出力電圧とを一致させる制御動作がより一層確実に
なされる。なお、図１２〜１４の例は、ｄ、ｑ軸の電圧
指令値Ｖd、Ｖqに対して制限処理を行う場合であるが、
図１等で説明した３相電圧指令値ＶU、ＶV、ＶWに対し
て制限処理を行う場合についても、図１２〜１４の場合
と同様の考え方により、その制限処理の有無を電流制御
回路へフィードバックして同様の効果を得ることができ
ることは言うまでもない。
御回路における積分量の行き過ぎが防止され、電圧指令
値と出力電圧とを一致させる制御動作がより一層確実に
なされる。なお、図１２〜１４の例は、ｄ、ｑ軸の電圧
指令値Ｖd、Ｖqに対して制限処理を行う場合であるが、
図１等で説明した３相電圧指令値ＶU、ＶV、ＶWに対し
て制限処理を行う場合についても、図１２〜１４の場合
と同様の考え方により、その制限処理の有無を電流制御
回路へフィードバックして同様の効果を得ることができ
ることは言うまでもない。
【００５７】なお、以上の各形態例では、電流制御回路
はｄ、ｑ軸の２相制御方式のものとしたが、これに限ら
れるものではなく、３相方式等他の制御方式を採用して
もよい。また、電力変換器は３相インバータとして説明
したが、必ずしもこれに限られるものではなく、この発
明は単相インバータやその他の電力変換器にも適用する
ことができ同等の効果を奏する。
はｄ、ｑ軸の２相制御方式のものとしたが、これに限ら
れるものではなく、３相方式等他の制御方式を採用して
もよい。また、電力変換器は３相インバータとして説明
したが、必ずしもこれに限られるものではなく、この発
明は単相インバータやその他の電力変換器にも適用する
ことができ同等の効果を奏する。
【００５８】
【発明の効果】以上のように、請求項１に係る電力変換
装置は、電流指令値と電力変換器の出力値との偏差入力
に基づき上記電力変換器の電圧指令値を生成する電流制
御回路、および上記電圧指令値に基づいてパルス幅変調
により上記電力変換器へのスイッチング指令信号を生成
するパルス幅変調回路を備えた電力変換装置において、
上記電流制御回路とパルス幅変調回路との間に挿入さ
れ、上記電流制御回路からの電圧指令値の値に応じて所
定の制限処理を施し上記パルス幅変調回路へ送出する電
圧指令値制限手段を備えたので、出力電圧が常に電圧指
令値に追随可能となり安定した制御特性が得られる。
装置は、電流指令値と電力変換器の出力値との偏差入力
に基づき上記電力変換器の電圧指令値を生成する電流制
御回路、および上記電圧指令値に基づいてパルス幅変調
により上記電力変換器へのスイッチング指令信号を生成
するパルス幅変調回路を備えた電力変換装置において、
上記電流制御回路とパルス幅変調回路との間に挿入さ
れ、上記電流制御回路からの電圧指令値の値に応じて所
定の制限処理を施し上記パルス幅変調回路へ送出する電
圧指令値制限手段を備えたので、出力電圧が常に電圧指
令値に追随可能となり安定した制御特性が得られる。
【００５９】また、請求項２に係る電力変換装置のパル
ス幅変調回路は、搬送波と電圧指令値とを比較して電力
変換器へのスイッチング指令信号を生成する比較回路を
備え、電圧指令値制限手段は、電流制御回路からの電圧
指令値が上記搬送波の波高値を越えない範囲で設定され
た所定の制限値以上となったとき上記電圧指令値を上記
制限値以下に制限して上記パルス幅変調回路へ送出する
電圧指令値制限処理回路を備えたので、電圧指令値と搬
送波との比較による交点が確実に得られ、出力電圧が常
に電圧指令値に追随可能となり安定した制御特性が得ら
れる。
ス幅変調回路は、搬送波と電圧指令値とを比較して電力
変換器へのスイッチング指令信号を生成する比較回路を
備え、電圧指令値制限手段は、電流制御回路からの電圧
指令値が上記搬送波の波高値を越えない範囲で設定され
た所定の制限値以上となったとき上記電圧指令値を上記
制限値以下に制限して上記パルス幅変調回路へ送出する
電圧指令値制限処理回路を備えたので、電圧指令値と搬
送波との比較による交点が確実に得られ、出力電圧が常
に電圧指令値に追随可能となり安定した制御特性が得ら
れる。
【００６０】また、請求項３に係る電力変換装置のパル
ス幅変調回路は、搬送波と３相電圧指令値ＶU、ＶV、Ｖ
Wとを比較して電力変換器へのスイッチング指令信号を
生成する比較回路を備え、電圧指令値制限手段は、電流
制御回路からの電圧指令値ＶU、ＶV、ＶWそれぞれの絶
対値｜ＶU｜、｜ＶV｜、｜ＶW｜を演算する絶対値演算
部と、上記絶対値の内の最大値Ｖmaxを演算する最大値
演算部と、上記最大値Ｖmaxが上記搬送波の波高値を越
えない範囲で設定された所定の制限値Ｖlimit以上とな
ったとき上記電圧指令値ＶU、ＶV、ＶWをそれぞれ（Ｖl
imit／Ｖmax）倍に制限して上記パルス幅変調回路へ送
出する制限演算部とからなる電圧指令値制限処理回路を
備えたので、電圧指令値の制限処理が３相各相同率でな
され、制限処理に基づき相間アンバランスを引き起こす
ことがない。
ス幅変調回路は、搬送波と３相電圧指令値ＶU、ＶV、Ｖ
Wとを比較して電力変換器へのスイッチング指令信号を
生成する比較回路を備え、電圧指令値制限手段は、電流
制御回路からの電圧指令値ＶU、ＶV、ＶWそれぞれの絶
対値｜ＶU｜、｜ＶV｜、｜ＶW｜を演算する絶対値演算
部と、上記絶対値の内の最大値Ｖmaxを演算する最大値
演算部と、上記最大値Ｖmaxが上記搬送波の波高値を越
えない範囲で設定された所定の制限値Ｖlimit以上とな
ったとき上記電圧指令値ＶU、ＶV、ＶWをそれぞれ（Ｖl
imit／Ｖmax）倍に制限して上記パルス幅変調回路へ送
出する制限演算部とからなる電圧指令値制限処理回路を
備えたので、電圧指令値の制限処理が３相各相同率でな
され、制限処理に基づき相間アンバランスを引き起こす
ことがない。
【００６１】また、請求項４に係る電力変換装置のパル
ス幅変調回路は、搬送波と３相電圧指令値ＶU、ＶV、Ｖ
Wとを比較して電力変換器へのスイッチング指令信号を
生成する比較回路を備え、電圧指令値制限手段は、電流
制御回路からの電圧指令値ＶU、ＶV、ＶWそれぞれにつ
いて上記搬送波の波高値を越えない範囲で設定された所
定の制限値以上となったとき当該電圧指令値ＶU、ＶVま
たはＶWを上記制限値以下に制限して上記パルス幅変調
回路へ送出する電圧指令値制限処理回路を備えたので、
制限処理のための演算が簡便迅速となる。
ス幅変調回路は、搬送波と３相電圧指令値ＶU、ＶV、Ｖ
Wとを比較して電力変換器へのスイッチング指令信号を
生成する比較回路を備え、電圧指令値制限手段は、電流
制御回路からの電圧指令値ＶU、ＶV、ＶWそれぞれにつ
いて上記搬送波の波高値を越えない範囲で設定された所
定の制限値以上となったとき当該電圧指令値ＶU、ＶVま
たはＶWを上記制限値以下に制限して上記パルス幅変調
回路へ送出する電圧指令値制限処理回路を備えたので、
制限処理のための演算が簡便迅速となる。
【００６２】また、請求項５に係る電力変換装置は、そ
の電流制御回路を、ｄ軸とｑ軸との２相で行うものと
し、電圧指令値制限手段は、上記電流制御回路からの２
相の電圧指令値Ｖd、Ｖqの値に応じて所定の制限処理を
施しパルス幅変調回路へ送出するようにしたので、２相
分の電圧指令値に対して制限処理を行えばよく、その構
成が簡便となる。
の電流制御回路を、ｄ軸とｑ軸との２相で行うものと
し、電圧指令値制限手段は、上記電流制御回路からの２
相の電圧指令値Ｖd、Ｖqの値に応じて所定の制限処理を
施しパルス幅変調回路へ送出するようにしたので、２相
分の電圧指令値に対して制限処理を行えばよく、その構
成が簡便となる。
【００６３】また、請求項６に係る電力変換装置の電圧
指令値制限手段は、電流制御回路からの電圧指令値Ｖ
d、Ｖqの平方自乗和＝√（Ｖd2＋Ｖq2）を演算する平方
自乗和演算部と、上記平方自乗和が所定の平方自乗和制
限値ＶR以上となったとき上記電圧指令値Ｖd、Ｖqをそ
れぞれ（ＶR／（√（Ｖd2＋Ｖq2）））倍に制限する制
限演算部とからなる電圧指令値制限処理回路を備えたの
で、電圧指令値の制限処理が２相各相同率でなされ、制
限処理に基づき相間アンバランスを引き起こすことがな
い。
指令値制限手段は、電流制御回路からの電圧指令値Ｖ
d、Ｖqの平方自乗和＝√（Ｖd2＋Ｖq2）を演算する平方
自乗和演算部と、上記平方自乗和が所定の平方自乗和制
限値ＶR以上となったとき上記電圧指令値Ｖd、Ｖqをそ
れぞれ（ＶR／（√（Ｖd2＋Ｖq2）））倍に制限する制
限演算部とからなる電圧指令値制限処理回路を備えたの
で、電圧指令値の制限処理が２相各相同率でなされ、制
限処理に基づき相間アンバランスを引き起こすことがな
い。
【００６４】また、請求項７に係る電力変換装置の電圧
指令値制限手段は、電流制御回路からの電圧指令値Ｖ
d、Ｖqそれぞれについて所定の制限値以上となったとき
当該電圧指令値Ｖd、Ｖqをそれぞれ上記制限値以下に制
限する電圧指令値制限処理回路を備えたので、制限処理
のための演算が簡便迅速となる。
指令値制限手段は、電流制御回路からの電圧指令値Ｖ
d、Ｖqそれぞれについて所定の制限値以上となったとき
当該電圧指令値Ｖd、Ｖqをそれぞれ上記制限値以下に制
限する電圧指令値制限処理回路を備えたので、制限処理
のための演算が簡便迅速となる。
【００６５】また、請求項８に係る電力変換装置は、そ
の電圧指令値制限手段により、電流制御回路からパルス
幅変調回路へ送出する電圧指令値を制限処理したとき、
上記電流制御回路における偏差入力の積分値を、上記制
限処理された電圧指令値に基づき再演算するようにした
ので、フィードバック動作により、電流制御回路におけ
る積分量の行き過ぎが防止され、電圧指令値と出力電圧
とを一致させる制御動作がより一層確実になされる。
の電圧指令値制限手段により、電流制御回路からパルス
幅変調回路へ送出する電圧指令値を制限処理したとき、
上記電流制御回路における偏差入力の積分値を、上記制
限処理された電圧指令値に基づき再演算するようにした
ので、フィードバック動作により、電流制御回路におけ
る積分量の行き過ぎが防止され、電圧指令値と出力電圧
とを一致させる制御動作がより一層確実になされる。
【００６６】また、請求項９に係る電力変換装置は、そ
の電力変換器の入力電圧を変動制御する場合、電圧指令
値の制限処理を行う基準として設定する制限値を、上記
入力電圧に応じて変動させるようにしたので、上記入力
電圧の変動により電力変換器の出力範囲が変化しても、
常に、その出力電圧を電圧指令値に一致させる制御が可
能となり、安定した制御動作が得られる。
の電力変換器の入力電圧を変動制御する場合、電圧指令
値の制限処理を行う基準として設定する制限値を、上記
入力電圧に応じて変動させるようにしたので、上記入力
電圧の変動により電力変換器の出力範囲が変化しても、
常に、その出力電圧を電圧指令値に一致させる制御が可
能となり、安定した制御動作が得られる。
【図１】 この発明の実施の形態１における電力変換装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】 図１の電流制御回路８の内部構成を示すブロ
ック図である。
ック図である。
【図３】 図１の電圧指令値制限処理回路１５の動作を
説明するためのプログラム・フローチャートである。
説明するためのプログラム・フローチャートである。
【図４】 この発明の実施の形態２における電圧指令値
制限処理回路１５の動作を説明するためのプログラム・
フローチャートである。
制限処理回路１５の動作を説明するためのプログラム・
フローチャートである。
【図５】 この発明の実施の形態３における電力変換装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図６】 図５の直流電圧とりこみ部１７の動作を説明
するためのプログラム・フローチャートである。
するためのプログラム・フローチャートである。
【図７】 この発明の実施の形態４における電力変換装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図８】 図７の電圧指令値制限処理回路１８の動作を
説明するためのプログラム・フローチャートである。
説明するためのプログラム・フローチャートである。
【図９】 図７の電圧指令値制限処理回路１８における
電圧指令値の制限値を説明するための図である。
電圧指令値の制限値を説明するための図である。
【図１０】 この発明の実施の形態５における電圧指令
値制限処理回路１８の動作を説明するためのプログラム
・フローチャートである。
値制限処理回路１８の動作を説明するためのプログラム
・フローチャートである。
【図１１】 図１０における電圧指令値の制限値を説明
するための図である。
するための図である。
【図１２】 この発明の実施の形態６における電力変換
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図１３】 図１２の電流制御回路１９の内部構成を示
すブロック図である。
すブロック図である。
【図１４】 図１２の電流制御回路１９の動作を説明す
るためのプログラム・フローチャートである。
るためのプログラム・フローチャートである。
【図１５】 従来の電力変換装置の構成を示すブロック
図である。
図である。
【図１６】 図１５のパルス幅変調回路９の内部構成を
示すブロック図である。
示すブロック図である。
１ インバータ、２ バッテリー、６ 電流検出器、７
電圧検出器、８，１９ 電流制御回路、９ パルス幅
変調回路、１０ 搬送波発生回路、１１ 比較回路、１
２，１３ ３相２相変換回路、１４ ２相３相変換回
路、１５，１８ 電圧指令値制限処理回路、１６ 充電
／放電調節器、１７ 直流電圧とりこみ部、２０ 積分
比例制御部、２３ 選択回路、ＩAdref，ＩAqref 電流
指令値、ＩAU，ＩAV，ＩAW，ＩAd，ＩAq 出力電流、Ｖ
CU，ＶCV，ＶCW，ＶCd，ＶCq 出力電圧、ＶU，ＶV，Ｖ
W，Ｖd，Ｖq 電圧指令値、Ｐ スイッチング指令信
号、Ｃ 搬送波。
電圧検出器、８，１９ 電流制御回路、９ パルス幅
変調回路、１０ 搬送波発生回路、１１ 比較回路、１
２，１３ ３相２相変換回路、１４ ２相３相変換回
路、１５，１８ 電圧指令値制限処理回路、１６ 充電
／放電調節器、１７ 直流電圧とりこみ部、２０ 積分
比例制御部、２３ 選択回路、ＩAdref，ＩAqref 電流
指令値、ＩAU，ＩAV，ＩAW，ＩAd，ＩAq 出力電流、Ｖ
CU，ＶCV，ＶCW，ＶCd，ＶCq 出力電圧、ＶU，ＶV，Ｖ
W，Ｖd，Ｖq 電圧指令値、Ｐ スイッチング指令信
号、Ｃ 搬送波。
Claims (9)
- 【請求項１】 電流指令値と電力変換器の出力値との偏
差入力に基づき上記電力変換器の電圧指令値を生成する
電流制御回路、および上記電圧指令値に基づいてパルス
幅変調により上記電力変換器へのスイッチング指令信号
を生成するパルス幅変調回路を備えた電力変換装置にお
いて、 上記電流制御回路とパルス幅変調回路との間に挿入さ
れ、上記電流制御回路からの電圧指令値の値に応じて所
定の制限処理を施し上記パルス幅変調回路へ送出する電
圧指令値制限手段を備えたことを特徴とする電力変換装
置。 - 【請求項２】 パルス幅変調回路は、搬送波と電圧指令
値とを比較して電力変換器へのスイッチング指令信号を
生成する比較回路を備え、電圧指令値制限手段は、電流
制御回路からの電圧指令値が上記搬送波の波高値を越え
ない範囲で設定された所定の制限値以上となったとき上
記電圧指令値を上記制限値以下に制限して上記パルス幅
変調回路へ送出する電圧指令値制限処理回路を備えたこ
とを特徴とする請求項１記載の電力変換装置。 - 【請求項３】 パルス幅変調回路は、搬送波と３相電圧
指令値ＶU、ＶV、ＶWとを比較して電力変換器へのスイ
ッチング指令信号を生成する比較回路を備え、電圧指令
値制限手段は、電流制御回路からの電圧指令値ＶU、
ＶV、ＶWそれぞれの絶対値｜ＶU｜、｜ＶV｜、｜ＶW｜
を演算する絶対値演算部と、上記絶対値の内の最大値Ｖ
maxを演算する最大値演算部と、上記最大値Ｖmaxが上記
搬送波の波高値を越えない範囲で設定された所定の制限
値Ｖlimit以上となったとき上記電圧指令値ＶU、ＶV、
ＶWをそれぞれ（Ｖlimit／Ｖmax）倍に制限して上記パ
ルス幅変調回路へ送出する制限演算部とからなる電圧指
令値制限処理回路を備えたことを特徴とする請求項２記
載の電力変換装置。 - 【請求項４】 パルス幅変調回路は、搬送波と３相電圧
指令値ＶU、ＶV、ＶWとを比較して電力変換器へのスイ
ッチング指令信号を生成する比較回路を備え、電圧指令
値制限手段は、電流制御回路からの電圧指令値ＶU、
ＶV、ＶWそれぞれについて上記搬送波の波高値を越えな
い範囲で設定された所定の制限値以上となったとき当該
電圧指令値ＶU、ＶVまたはＶWを上記制限値以下に制限
して上記パルス幅変調回路へ送出する電圧指令値制限処
理回路を備えたことを特徴とする請求項２記載の電力変
換装置。 - 【請求項５】 電流制御回路を、ｄ軸とｑ軸との２相で
行うものとし、電圧指令値制限手段は、上記電流制御回
路からの２相の電圧指令値Ｖd、Ｖqの値に応じて所定の
制限処理を施しパルス幅変調回路へ送出するようにした
ことを特徴とする請求項１記載の電力変換装置。 - 【請求項６】 電圧指令値制限手段は、電流制御回路か
らの電圧指令値Ｖd、Ｖqの平方自乗和＝√（Ｖd2＋Ｖ
q2）を演算する平方自乗和演算部と、上記平方自乗和が
所定の平方自乗和制限値ＶR以上となったとき上記電圧
指令値Ｖd、Ｖqをそれぞれ（ＶR／（√（Ｖd2＋Ｖ
q2）））倍に制限する制限演算部とからなる電圧指令値
制限処理回路を備えたことを特徴とする請求項５記載の
電力変換装置。 - 【請求項７】 電圧指令値制限手段は、電流制御回路か
らの電圧指令値Ｖd、Ｖqそれぞれについて所定の制限値
以上となったとき当該電圧指令値Ｖd、Ｖqをそれぞれ上
記制限値以下に制限する電圧指令値制限処理回路を備え
たことを特徴とする請求項５記載の電力変換装置。 - 【請求項８】 電圧指令値制限手段により、電流制御回
路からパルス幅変調回路へ送出する電圧指令値を制限処
理したとき、上記電流制御回路における偏差入力の積分
値を、上記制限処理された電圧指令値に基づき再演算す
るようにしたことを特徴とする請求項１ないし７のいず
れかに記載の電力変換装置。 - 【請求項９】 電力変換器の入力電圧を変動制御する場
合、電圧指令値の制限処理を行う基準として設定する制
限値を、上記入力電圧に応じて変動させるようにしたこ
とを特徴とする請求項１ないし８のいずれかに記載の電
力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32449797A JP3408961B2 (ja) | 1997-11-26 | 1997-11-26 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32449797A JP3408961B2 (ja) | 1997-11-26 | 1997-11-26 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11164568A true JPH11164568A (ja) | 1999-06-18 |
| JP3408961B2 JP3408961B2 (ja) | 2003-05-19 |
Family
ID=18166472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32449797A Expired - Fee Related JP3408961B2 (ja) | 1997-11-26 | 1997-11-26 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408961B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005253229A (ja) * | 2004-03-05 | 2005-09-15 | Mitsubishi Electric Corp | 相電圧指令値補正方法およびこの相電圧指令値補正方法を使用したモータ制御装置 |
| JP2015070625A (ja) * | 2013-09-26 | 2015-04-13 | 株式会社安川電機 | マトリクスコンバータ |
| JP2017143620A (ja) * | 2016-02-09 | 2017-08-17 | 日本リライアンス株式会社 | 過変調ｐｗｍインバータ装置 |
-
1997
- 1997-11-26 JP JP32449797A patent/JP3408961B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005253229A (ja) * | 2004-03-05 | 2005-09-15 | Mitsubishi Electric Corp | 相電圧指令値補正方法およびこの相電圧指令値補正方法を使用したモータ制御装置 |
| JP4529488B2 (ja) * | 2004-03-05 | 2010-08-25 | 三菱電機株式会社 | 相電圧指令値補正方法およびこの相電圧指令値補正方法を使用したモータ制御装置 |
| JP2015070625A (ja) * | 2013-09-26 | 2015-04-13 | 株式会社安川電機 | マトリクスコンバータ |
| JP2017143620A (ja) * | 2016-02-09 | 2017-08-17 | 日本リライアンス株式会社 | 過変調ｐｗｍインバータ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3408961B2 (ja) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10826378B2 (en) | Power conversion apparatus for interconnection with a three-phrase ac power supply | |
| EP2020740B1 (en) | Power converter | |
| US5184057A (en) | Control method and device for ac motor | |
| EP3796538B1 (en) | Capacitor size reduction and lifetime extension for cascaded h-bridge drives | |
| US20150115906A1 (en) | Matrix converter | |
| JP2018129963A (ja) | 電力変換器の制御装置 | |
| KR102337945B1 (ko) | 전력 변환 장치 | |
| JP5351390B2 (ja) | 電力変換装置 | |
| JP2733724B2 (ja) | 多巻線交流電動機の電流制御装置 | |
| WO2005018080A1 (ja) | 電圧形インバータの制御方法 | |
| JPH11164568A (ja) | 電力変換装置 | |
| JP4401724B2 (ja) | 電力変換装置 | |
| JPH11122944A (ja) | Ｎｐｃ変換器の制御装置 | |
| JP7040077B2 (ja) | 電力変換装置 | |
| JP2774246B2 (ja) | 電流形コンバータの制御装置 | |
| JP4581508B2 (ja) | 電圧形インバータの制御装置 | |
| JP3590195B2 (ja) | 電流形変換器の制御装置 | |
| JP3229898B2 (ja) | 電圧形インバータ装置 | |
| JP6980134B1 (ja) | 電力変換装置、電力変換制御装置、及び制御方法 | |
| WO2023214462A1 (ja) | 電力変換装置 | |
| JP7205660B2 (ja) | モータの制御方法、及び、モータ制御装置 | |
| JP3752804B2 (ja) | 交流機の制御装置 | |
| JPH11122931A (ja) | コンバータの制御方法 | |
| JPH10150775A (ja) | 電力変換装置 | |
| JP3249307B2 (ja) | Ｎｐｃインバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |