JPH11162765A - 同軸インダクタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 デジタルＶＴＲなどに用いられるロータリー
トランスのロータを構成する同軸インダクタにおいて、
薄型軽量化する際のコスト低減を実現する。 【解決手段】 所定枚数のフェライトシート１に１組以
上のビアホール１ａを形成し、これらフェライトシート
１を積み重ねて積層体２を形成する。この積層体２を熱
圧一体化して、表面に渦巻き状のコイル溝３を凹設する
とともに、裏面に裏側電極溝５を凹設する。コイル溝３
に導体ペーストを塗布してコイル７を形成するととも
に、裏側電極溝５に導体ペーストを塗布して裏側入出力
電極９を形成する。これらコイル７、裏側入出力電極９
をビアホール１ａに導体ペーストを塗布して導通させ、
この積層体２を円盤状に切断する。この積層体２を焼結
し、この積層体２の表面を平坦に研磨する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は同軸インダクタの製
造方法に関し、さらに詳しくは、デジタルＶＴＲやアナ
ログＶＴＲ、デジタルオーディオテープ（ＤＡＴ）、工
作機械などに信号・電力伝達装置として用いられるロー
タリートランスのロータを構成する同軸インダクタの製
造方法に関するものである。

【０００２】

【従来の技術】図５は従来のロータリートランスのロー
タの一例を示す分解斜視図である。

【０００３】この種のロータリートランスは、ステータ
に対して回転自在に保持されたロータ１１を具備してお
り、このロータ１１は、図５に示すように、同軸インダ
クタ１２、プリント基板１３およびフライホイール１５
から構成されている。

【０００４】従来この同軸インダクタ１２を製造する際
には、図５に示すように、円盤状のフェライトコア１６
に複数個のコイル溝３を同心円状に形成し、このフェラ
イトコア１６を焼結した後、その表裏両面を研磨し、各
コイル溝３にそれぞれ３ターン程度の巻線コイル１７を
接着していた。

【０００５】

【発明が解決しようとする課題】しかし、特にロータ１
１の回転数が高い機器では、遠心力が大きくなることを
嫌うため薄型軽量化の要請が強く、この要請に応じるべ
く薄型（例えば、０．２〜２．０ｍｍ）の同軸インダク
タ１２を製造する場合、フェライトコア１６を薄く形成
すると、粉体盛込量が少ないため金型が破損する危険性
があることから、フェライトコア１６を厚め（例えば、
３〜５ｍｍ）に焼結し、これを研磨して所定の厚さに仕
上げた後、溝加工およびコイル接着を行う必要がある。
これでは材料ロスや工数が多く、コスト低減の障害にな
るという不都合があった。

【０００６】本発明は、上記事情に鑑み、同軸インダク
タを薄型軽量化する際の材料ロスおよび工数を抑制する
ことにより、コスト低減を実現することが可能な同軸イ
ンダクタの製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】すなわち本発明に係る同
軸インダクタの製造方法は、所定枚数のフェライトシー
ト（１）に１組以上のビアホール（１ａ）を厚さ方向に
貫通して形成し、これらフェライトシートをそのビアホ
ールの位置が揃うように積み重ねて積層体（２）を形成
し、この積層体を熱圧一体化して、当該積層体の表面に
渦巻き状のコイル溝（３）を前記各組のビアホール同士
を結ぶ形で凹設するとともに、当該積層体の裏面に裏側
電極溝（５）を前記各ビアホールから延伸する形で凹設
し、前記コイル溝に導体ペーストを塗布してコイル
（７）を形成するとともに、前記裏側電極溝に導体ペー
ストを塗布して裏側入出力電極（９）を形成し、これら
コイル、裏側入出力電極を前記ビアホールに導体ペース
トを塗布して導通させ、次に、この積層体を円盤状に切
断し、その後、この積層体を焼結し、次いで、この積層
体の表面を平坦に研磨するようにして構成される。

【０００８】また本発明に係る同軸インダクタの製造方
法は、所定枚数のフェライトシート（１）に１組以上の
ビアホール（１ａ）を厚さ方向に貫通して形成し、これ
らフェライトシートをそのビアホールの位置が揃うよう
に積み重ねて積層体（２）を形成し、この積層体を熱圧
一体化して、当該積層体の表面に渦巻き状のコイル溝
（３）を前記各組のビアホール同士を結ぶ形で凹設する
とともに、当該積層体の裏面に裏側電極溝（５）を前記
各ビアホールから延伸する形で凹設し、前記コイル溝に
導体ペーストを塗布してコイル（７）を形成するととも
に、前記裏側電極溝に導体ペーストを塗布して裏側入出
力電極（９）を形成し、これらコイル、裏側入出力電極
を前記ビアホールに導体ペーストを塗布して導通させ、
さらに、前記積層体の表面および裏面に保護シート（１
９、２０）を貼着して熱圧一体化し、次に、この積層体
を円盤状に切断し、その後、この積層体を焼結し、次い
で、この積層体の表面を平坦に研磨することにより、こ
の表面上の保護シートを除去して前記コイルを露出させ
るようにして構成される。

【０００９】また本発明に係る同軸インダクタの製造方
法は、所定枚数のフェライトシート（１）に１組以上の
ビアホール（１ａ）を厚さ方向に貫通して形成し、これ
らフェライトシートをそのビアホールの位置が揃うよう
に積み重ねて積層体（２）を形成し、この積層体を熱圧
一体化して、当該積層体の表面に渦巻き状のコイル溝
（３）を前記各組のビアホール同士を結ぶ形で凹設する
とともに、当該積層体の裏面に裏側電極溝（５）を前記
各ビアホールから延伸する形で凹設し、この積層体の表
面と裏面にその全面にわたって導体ペーストを塗布し、
次に、この積層体を円盤状に切断し、その後、この積層
体を焼結し、次いで、この積層体の表面を平坦に研磨す
ることにより、この表面上の導体ペーストを除去してコ
イル（７）を形成し、この積層体の裏面を平坦に研磨す
ることにより、この裏面上の導体ペーストを除去して裏
側入出力電極（９）を形成するようにして構成される。

【００１０】さらに本発明に係る同軸インダクタの製造
方法は、上記積層体（２）の表面に導体ペーストを塗布
して表側入出力電極（８）を形成し、この表側入出力電
極を上記裏側入出力電極（９）に導通させるようにして
構成される。

【００１１】なお、括弧内の符号は図面において対応す
る要素を表す便宜的なものであり、従って、本発明は図
面上の記載に限定拘束されるものではない。このことは
「特許請求の範囲」の欄についても同様である。

【００１２】

【発明の実施の形態】以下、本発明のいくつかの実施形
態を図面に基づいて説明する。

【００１３】図１は本発明に係る同軸インダクタの製造
方法の第１の実施形態を示す工程図であり、（ａ）は積
層体形成工程図、（ｂ）は積層体熱圧工程図、（ｃ）は
コイル形成工程図、（ｄ）は（ｃ）の表裏反転図、
（ｅ）は切断工程図、（ｆ）は（ｅ）の断面図、図２は
本発明に係る同軸インダクタの製造方法の第２の実施形
態を示す工程図であり、（ａ）はコイル形成工程図、
（ｂ）は（ａ）の表裏反転図、（ｃ）は保護シート貼着
工程図、（ｄ）は（ｃ）の表裏反転図、（ｅ）は切断工
程図、（ｆ）は（ｅ）の表裏反転図、（ｇ）は研磨工程
図、（ｈ）は（ｇ）の断面図、図３は本発明に係る同軸
インダクタの製造方法の第３の実施形態を示す工程図で
あり、（ａ）は積層体形成工程図、（ｂ）は積層体熱圧
工程図、（ｃ）は導体ペースト塗布工程図、（ｄ）は
（ｃ）の表裏反転図、（ｅ）は切断工程図、（ｆ）は
（ｅ）の断面図、図４は本発明に係る同軸インダクタの
製造方法の第４の実施形態を示す工程図であり、（ａ）
は積層体形成工程図、（ｂ）は積層体熱圧工程図、
（ｃ）はコイル・電極形成工程図、（ｄ）は（ｃ）の表
裏反転図、（ｅ）は切断工程図、（ｆ）は（ｅ）の断面
図である。

【００１４】まず、本発明に係る同軸インダクタの製造
方法の第１の実施形態は次のとおりである。

【００１５】すなわち、図１（ａ）に示すように、複数
枚のフェライトシート１からなる積層体２を形成する。
それには、微粉末磁性材料または微粉末誘導体材料およ
び高分子樹脂、溶剤を混合して、厚さ２０〜２００μｍ
のフェライトシート１を所定枚数だけ作成し、各フェラ
イトシート１に１組以上のビアホール１ａを厚さ方向に
貫通して形成し、これらフェライトシート１をそのビア
ホール１ａの位置が揃うように積み重ねる。すると、積
層体２が出来上がる。

【００１６】次に、図１（ｂ）、（ｄ）に示すように、
この積層体２をホットプレス（図示せず）により熱圧一
体化して、積層体２の表面に渦巻き状のコイル溝３を凹
設するとともに、積層体２の裏面に裏側電極溝５を凹設
する。このとき、コイル溝３は各組のビアホール１ａを
結び、裏側電極溝５は各ビアホール１ａから延伸するよ
うにする。渦巻き状のコイル溝３が２つ以上の場合は、
互いに隣接するコイル溝３間に円環状のリング溝１０を
形成する。

【００１７】その後、図１（ｃ）に示すように、コイル
溝３に導体ペーストを塗布してコイル７を形成するとと
もに、図１（ｄ）に示すように、裏側電極溝５に導体ペ
ーストを塗布して裏側入出力電極９を形成する。この導
体ペーストは、Ａｇ粉末に高分子樹脂、溶剤を主成分と
して焼結助剤（ビスマス等）を添加したものであり、導
体がＡｇであるため作業性に優れる。なお、この導体と
してはＣｕ、Ａｕ、Ａｌ、Ｐｄ等を採用することも可能
である。

【００１８】次いで、各ビアホール１ａに導体ペースト
を充填し、コイル７と裏側入出力電極９とを導通させ
る。

【００１９】次に、図１（ｅ）、（ｆ）に示すように、
積層体２を円盤状に切断し、焼結する。

【００２０】最後に、積層体２の表面を平坦にラップ研
磨する。

【００２１】そうすると、同軸インダクタが出来上が
り、ここで同軸インダクタの製造が終了する。

【００２２】このように、同軸インダクタの所望の厚さ
に応じて必要最少枚数のフェライトシート１から同軸イ
ンダクタを製造することができるので、材料ロスが少な
くて済む。また、積層体２の熱圧一体化と同時にコイル
溝３および裏側電極溝５が形成されるので、工数を削減
することができる。その結果、同軸インダクタの薄型軽
量化に際してコスト低減を実現することが可能となる。

【００２３】次に、本発明に係る同軸インダクタの製造
方法の第２の実施形態について説明する。上述した第１
の実施形態との違いは、積層体２の焼結時に発生しうる
歪みや反りを抑制すべく、図２に示すように、焼結前に
積層体２の表面および裏面に保護シート１９、２０を貼
着した点である。

【００２４】すなわち、図２（ａ）、（ｂ）に示すよう
に、複数枚のフェライトシート１からなる積層体２を形
成し、この積層体２を熱圧一体化してコイル溝３および
裏側電極溝５を凹設した後、コイル７および裏側入出力
電極９を形成し、さらにコイル７と裏側入出力電極９と
を導通させる。

【００２５】次いで、図２（ｃ）に示すように、積層体
２の表面に保護シート１９を貼着するとともに、図２
（ｄ）に示すように、積層体２の裏面に保護シート２０
を貼着し、この状態で熱圧一体化する。この保護シート
１９、２０としては、積層体２を構成するフェライトシ
ート１と同種のものを用いることができる。

【００２６】次に、図２（ｅ）、（ｆ）に示すように、
積層体２を円盤状に切断し、焼結する。この際、積層体
２の表面および裏面には保護シート１９、２０が貼着さ
れているので、積層体２の焼結に伴う導体ペーストの収
縮応力が緩和され、積層体２に歪みや反りが発生するこ
とは少ない。

【００２７】最後に、積層体２の表面を平坦にラップ研
磨する。すると、図２（ｇ）、（ｈ）に示すように、保
護シート１９が除去され、コイル７が露出する。

【００２８】そうすると、同軸インダクタが出来上が
り、ここで同軸インダクタの製造が終了する。

【００２９】続いて、本発明に係る同軸インダクタの製
造方法の第３の実施形態について説明する。上述した第
１の実施形態との違いは、積層体２の焼結時に発生しう
る歪みや反りを大幅に抑制すると同時に作業性を改善す
べく、図３に示すように、積層体２の表面と裏面の全面
に導体ペーストを塗布した点である。

【００３０】すなわち、図３（ａ）に示すように、複数
枚のフェライトシート１からなる積層体２を形成する。

【００３１】次に、図３（ｂ）に示すように、この積層
体２を熱圧一体化して、積層体２の表面に渦巻き状のコ
イル溝３を凹設するとともに、積層体２の裏面に裏側電
極溝５を凹設する。渦巻き状のコイル溝３が２つ以上の
場合は、互いに隣接するコイル溝３間に円環状のリング
溝１０を形成する。

【００３２】その後、図３（ｃ）に示すように、コイル
溝３も含めて積層体２の表面にその全面にわたって導体
ペーストを塗布するとともに、図３（ｄ）に示すよう
に、裏側電極溝５も含めて積層体２の裏面にその全面に
わたって導体ペーストを塗布する。

【００３３】次いで、各ビアホール１ａに導体ペースト
を塗布して、コイル７と裏側入出力電極９とを導通させ
た後、図３（ｅ）、（ｆ）に示すように、積層体２を円
盤状に切断し、焼結する。この際、導体ペーストは積層
体２の表面と裏面に均等に塗布された状態となっている
ので、積層体２の焼結に伴う導体ペーストの収縮バラン
スが良好となり、積層体２に歪みや反りがほとんど発生
しない。

【００３４】最後に、積層体２の表面および裏面を平坦
にラップ研磨する。すると、積層体２の表面（コイル溝
３とリング溝１０を除く）上の導体ペーストが除去さ
れ、その結果コイル７が形成される。一方、積層体２の
裏面（裏側電極溝５を除く）上の導体ペーストが除去さ
れ、そのため裏側入出力電極９が形成される。この際、
積層体２には歪みや反りがきわめて少ないので、積層体
２の研磨作業は短時間で効率よく行われる。

【００３５】そうすると、同軸インダクタが出来上が
り、ここで同軸インダクタの製造が終了する。

【００３６】さらに、本発明に係る同軸インダクタの製
造方法の第４の実施形態について説明する。上述した第
１の実施形態との違いは、コスト低減および信頼性向上
を狙って、図４に示すように、積層体２の表面に表側入
出力電極８を形成した点である。

【００３７】すなわち、図４（ａ）に示すように、複数
枚のフェライトシート１からなる積層体２を形成する。

【００３８】次に、図４（ｂ）に示すように、この積層
体２を熱圧一体化して、積層体２の表面に渦巻き状のコ
イル溝３を凹設するとともに、積層体２の裏面に裏側電
極溝５を凹設する。渦巻き状のコイル溝３が２つ以上の
場合は、互いに隣接するコイル溝３間に、後述する各コ
イル７間のクロストーク（干渉）を防ぐために円環状の
リング溝１０を形成する。

【００３９】その後、図４（ｃ）に示すように、コイル
溝３に導体ペーストを塗布してコイル７を形成するとと
もに、積層体２の表面に導体ペーストを塗布して表側入
出力電極８を形成し、さらに、図４（ｄ）に示すよう
に、裏側電極溝５に導体ペーストを塗布して裏側入出力
電極９を形成する。

【００４０】次いで、各ビアホール１ａに導体ペースト
を塗布して、コイル７と裏側入出力電極９とを導通させ
た後、図４（ｅ）、（ｆ）に示すように、積層体２を円
盤状に切断し、焼結する。

【００４１】最後に、積層体２の表面を平坦にラップ研
磨する。

【００４２】そうすると、同軸インダクタが出来上が
り、ここで同軸インダクタの製造が終了する。こうして
製造された同軸インダクタは、積層体２の表裏両面に入
出力電極（表側入出力電極８、裏側入出力電極９）があ
るので、各回路部品に接続するためのリード線やプリン
ト基板が不要となり、コスト低減および信頼性向上に寄
与する。

【００４３】

【発明の効果】以上説明したように本発明によれば、所
定枚数のフェライトシート１に１組以上のビアホール１
ａを厚さ方向に貫通して形成し、これらフェライトシー
ト１をそのビアホール１ａの位置が揃うように積み重ね
て積層体２を形成し、この積層体２を熱圧一体化して、
当該積層体２の表面に渦巻き状のコイル溝３を前記各組
のビアホール１ａ同士を結ぶ形で凹設するとともに、当
該積層体２の裏面に裏側電極溝５を前記各ビアホール１
ａから延伸する形で凹設し、前記コイル溝３に導体ペー
ストを塗布してコイル７を形成するとともに、前記裏側
電極溝５に導体ペーストを塗布して裏側入出力電極９を
形成し、これらコイル７、裏側入出力電極９を前記ビア
ホール１ａに導体ペーストを塗布して導通させ、次に、
この積層体２を円盤状に切断し、その後、この積層体２
を焼結し、次いで、この積層体２の表面を平坦に研磨す
るようにして構成したので、同軸インダクタの所望の厚
さに応じて必要最少枚数のフェライトシート１から同軸
インダクタを製造できることから、材料ロスが少なくて
済むことに加えて、積層体２の熱圧一体化と同時にコイ
ル溝３および裏側電極溝５が形成されることから、工数
を削減することができる。その結果、同軸インダクタの
薄型軽量化に際してコスト低減を実現することが可能と
なる。

【００４４】また本発明によれば、所定枚数のフェライ
トシート１に１組以上のビアホール１ａを厚さ方向に貫
通して形成し、これらフェライトシート１をそのビアホ
ール１ａの位置が揃うように積み重ねて積層体２を形成
し、この積層体２を熱圧一体化して、当該積層体２の表
面に渦巻き状のコイル溝３を前記各組のビアホール１ａ
同士を結ぶ形で凹設するとともに、当該積層体２の裏面
に裏側電極溝５を前記各ビアホール１ａから延伸する形
で凹設し、前記コイル溝３に導体ペーストを塗布してコ
イル７を形成するとともに、前記裏側電極溝５に導体ペ
ーストを塗布して裏側入出力電極９を形成し、これらコ
イル７、裏側入出力電極９を前記ビアホール１ａに導体
ペーストを塗布して導通させ、さらに、前記積層体２の
表面および裏面に保護シート１９、２０を貼着して熱圧
一体化し、次に、この積層体２を円盤状に切断し、その
後、この積層体２を焼結し、次いで、この積層体２の表
面を平坦に研磨することにより、この表面上の保護シー
ト１９を除去して前記コイル７を露出させるようにして
構成したので、同軸インダクタの所望の厚さに応じて必
要最少枚数のフェライトシート１から同軸インダクタを
製造できることから、材料ロスが少なくて済むことに加
えて、積層体２の熱圧一体化と同時にコイル溝３および
裏側電極溝５が形成されることから、工数を削減するこ
とができ、さらに、積層体２の焼結に伴う導体ペースト
の収縮応力が緩和されることから、積層体２の焼結時に
発生しうる歪みや反りを抑制することが可能となる。そ
の結果、同軸インダクタの薄型軽量化に際してコスト低
減を実現することができる。

【００４５】また本発明によれば、所定枚数のフェライ
トシート１に１組以上のビアホール１ａを厚さ方向に貫
通して形成し、これらフェライトシート１をそのビアホ
ール１ａの位置が揃うように積み重ねて積層体２を形成
し、この積層体２を熱圧一体化して、当該積層体２の表
面に渦巻き状のコイル溝３を前記各組のビアホール１ａ
同士を結ぶ形で凹設するとともに、当該積層体２の裏面
に裏側電極溝５を前記各ビアホール１ａから延伸する形
で凹設し、この積層体２の表面と裏面にその全面にわた
って導体ペーストを塗布し、次に、この積層体２を円盤
状に切断し、その後、この積層体２を焼結し、次いで、
この積層体２の表面を平坦に研磨することにより、この
表面上の導体ペーストを除去してコイル７を形成し、こ
の積層体２の裏面を平坦に研磨することにより、この裏
面上の導体ペーストを除去して裏側入出力電極９を形成
するようにして構成したので、同軸インダクタの所望の
厚さに応じて必要最少枚数のフェライトシート１から同
軸インダクタを製造できることから、材料ロスが少なく
て済むことに加えて、積層体２の熱圧一体化と同時にコ
イル溝３および裏側電極溝５が形成されることから、工
数を削減することができ、さらに、積層体２の焼結に伴
う導体ペーストの収縮バランスが良好となることから、
積層体２の焼結時に発生しうる歪みや反りを大幅に抑制
することが可能となり、それに続く積層体２の研磨作業
を短時間で効率よく行うことができる。その結果、同軸
インダクタの薄型軽量化に際してコスト低減を実現する
ことが可能となる。

【００４６】さらに本発明によれば、上記積層体２の表
面に導体ペーストを塗布して表側入出力電極８を形成
し、この表側入出力電極８を上記裏側入出力電極９に導
通させるようにして構成したので、上述した作用効果に
加えて、各回路部品に接続するためのリード線やプリン
ト基板が不要となることから、コスト低減および信頼性
向上を図ることができる。

【図面の簡単な説明】

【図１】本発明に係る同軸インダクタの製造方法の第１
の実施形態を示す工程図であり、（ａ）は積層体形成工
程図、（ｂ）は積層体熱圧工程図、（ｃ）はコイル形成
工程図、（ｄ）は（ｃ）の表裏反転図、（ｅ）は切断工
程図、（ｆ）は（ｅ）の断面図である。

【図２】本発明に係る同軸インダクタの製造方法の第２
の実施形態を示す工程図であり、（ａ）はコイル形成工
程図、（ｂ）は（ａ）の表裏反転図、（ｃ）は保護シー
ト貼着工程図、（ｄ）は（ｃ）の表裏反転図、（ｅ）は
切断工程図、（ｆ）は（ｅ）の表裏反転図、（ｇ）は研
磨工程図、（ｈ）は（ｇ）の断面図である。

【図３】本発明に係る同軸インダクタの製造方法の第３
の実施形態を示す工程図であり、（ａ）は積層体形成工
程図、（ｂ）は積層体熱圧工程図、（ｃ）は導体ペース
ト塗布工程図、（ｄ）は（ｃ）の表裏反転図、（ｅ）は
切断工程図、（ｆ）は（ｅ）の断面図である。

【図４】本発明に係る同軸インダクタの製造方法の第４
の実施形態を示す工程図であり、（ａ）は積層体形成工
程図、（ｂ）は積層体熱圧工程図、（ｃ）はコイル・電
極形成工程図、（ｄ）は（ｃ）の表裏反転図、（ｅ）は
切断工程図、（ｆ）は（ｅ）の断面図である。

【図５】従来のロータリートランスのロータの一例を示
す分解斜視図である。

【符号の説明】

１……フェライトシート １ａ……ビアホール ２……積層体 ３……コイル溝 ５……裏側電極溝 ７……コイル ８……表側入出力電極 ９……裏側入出力電極 １９、２０……保護シート

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定枚数のフェライトシート（１）に１
   組以上のビアホール（１ａ）を厚さ方向に貫通して形成
   し、 これらフェライトシートをそのビアホールの位置が揃う
   ように積み重ねて積層体（２）を形成し、 この積層体を熱圧一体化して、当該積層体の表面に渦巻
   き状のコイル溝（３）を前記各組のビアホール同士を結
   ぶ形で凹設するとともに、当該積層体の裏面に裏側電極
   溝（５）を前記各ビアホールから延伸する形で凹設し、 前記コイル溝に導体ペーストを塗布してコイル（７）を
   形成するとともに、 前記裏側電極溝に導体ペーストを塗布して裏側入出力電
   極（９）を形成し、 これらコイル、裏側入出力電極を前記ビアホールに導体
   ペーストを塗布して導通させ、 次に、この積層体を円盤状に切断し、 その後、この積層体を焼結し、 次いで、この積層体の表面を平坦に研磨するようにした
   ことを特徴とする同軸インダクタの製造方法。
2. 【請求項２】 所定枚数のフェライトシート（１）に１
   組以上のビアホール（１ａ）を厚さ方向に貫通して形成
   し、 これらフェライトシートをそのビアホールの位置が揃う
   ように積み重ねて積層体（２）を形成し、 この積層体を熱圧一体化して、当該積層体の表面に渦巻
   き状のコイル溝（３）を前記各組のビアホール同士を結
   ぶ形で凹設するとともに、当該積層体の裏面に裏側電極
   溝（５）を前記各ビアホールから延伸する形で凹設し、 前記コイル溝に導体ペーストを塗布してコイル（７）を
   形成するとともに、 前記裏側電極溝に導体ペーストを塗布して裏側入出力電
   極（９）を形成し、 これらコイル、裏側入出力電極を前記ビアホールに導体
   ペーストを塗布して導通させ、 さらに、前記積層体の表面および裏面に保護シート（１
   ９、２０）を貼着して熱圧一体化し、 次に、この積層体を円盤状に切断し、 その後、この積層体を焼結し、 次いで、この積層体の表面を平坦に研磨することによ
   り、この表面上の保護シートを除去して前記コイルを露
   出させるようにしたことを特徴とする同軸インダクタの
   製造方法。
3. 【請求項３】 所定枚数のフェライトシート（１）に１
   組以上のビアホール（１ａ）を厚さ方向に貫通して形成
   し、 これらフェライトシートをそのビアホールの位置が揃う
   ように積み重ねて積層体（２）を形成し、 この積層体を熱圧一体化して、当該積層体の表面に渦巻
   き状のコイル溝（３）を前記各組のビアホール同士を結
   ぶ形で凹設するとともに、当該積層体の裏面に裏側電極
   溝（５）を前記各ビアホールから延伸する形で凹設し、 この積層体の表面と裏面にその全面にわたって導体ペー
   ストを塗布し、 次に、この積層体を円盤状に切断し、 その後、この積層体を焼結し、 次いで、この積層体の表面を平坦に研磨することによ
   り、この表面上の導体ペーストを除去してコイル（７）
   を形成し、 この積層体の裏面を平坦に研磨することにより、この裏
   面上の導体ペーストを除去して裏側入出力電極（９）を
   形成するようにしたことを特徴とする同軸インダクタの
   製造方法。
4. 【請求項４】 積層体（２）の表面に導体ペーストを塗
   布して表側入出力電極（８）を形成し、 この表側入出力電極を裏側入出力電極（９）に導通させ
   るようにしたことを特徴とする請求項１から請求項３ま
   でのいずれかに記載の同軸インダクタの製造方法。