JPH11145710A

JPH11145710A - 遅延線装置

Info

Publication number: JPH11145710A
Application number: JP32724197A
Authority: JP
Inventors: Taro Miura; 太郎三浦; Kenji Endo; 謙二遠藤; Yoshiyuki Yasukawa; 芳行安川; Tadao Fujii; 忠雄藤井
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1997-11-13
Filing date: 1997-11-13
Publication date: 1999-05-28

Abstract

(57)【要約】【課題】全体の寸法を大幅に小さくできる低損失の遅
延線装置を提供する。【解決手段】一方の面に長さ方向に沿って伸長する溝
を有しかつ他方の面のほぼ全面にアース導体層を有する
第１の誘電体基板を備えており、溝の少なくとも内表面
上に遅延線を構成する導体層が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話の基地局
等に使用される高周波の低歪み電力増幅器に使用される
遅延線装置に関する。

【０００２】

【従来の技術】携帯電話等の基地局においては、終段の
増幅器が複数の回線の振幅変調又は周波数変調された信
号を同時に増幅し空中線に供給することが要求される。
しかしながら、携帯電話の基地局等で使用される増幅器
のように大電力を出力することを要求される増幅器にお
いては、トランジスタ等の能動素子が有する非線形特性
の影響を受けるため、３次相互変調歪等（以下ＩＭＤと
略す）が発生し不要輻射を生じるため、何らかの線形化
処理が必要となる。

【０００３】このＩＭＤを防止するために、図１に示す
ようなフィードフォワード方式（以下ＦＦ方式と略す）
の増幅器が使用されている（特開平６−２２４６５０号
公報）。

【０００４】同図において、１０は増幅すべき高周波信
号の入力される入力端子、１１は入力端子１０に接続さ
れた第１の方向性結合器、１２は第１の方向性結合器１
１の出力に接続された主増幅器、１３は同じく第１の方
向性結合器１１の出力に接続された第１の遅延線装置、
１４は主増幅器１２の出力に接続された第２の方向性結
合器、１５は第１の遅延線装置１３及び第２の方向性結
合器１４の出力に接続された第３の方向性結合器、１６
は第３の方向性結合器１５の出力に接続された誤差増幅
器、１７は第２の方向性結合器１４の出力に接続された
第２の遅延線装置、１８は誤差増幅器１６及び第２の遅
延線装置１７の出力に接続された第４の方向性結合器、
１９は第４の方向性結合器１８の出力に接続された出力
端子をそれぞれ示している。

【０００５】同図からも明らかのように、ＦＦ方式で
は、入力端子１０を介して入力された高周波信号を第１
の方向性結合器１１によって２分配して一方を主増幅器
１２で増幅する。この主増幅器１２では、図１に示すよ
うに、主信号に付随してＩＭＤ（歪信号）が発生してい
る。第１の方向性結合器１１によって分配された他方の
入力信号は、主増幅器１２と同じだけの遅延特性を持た
せた第１の遅延線装置１３を通過する。この第１の遅延
線装置１３の出力信号と、第２の方向性結合器１４によ
り主増幅器１２の出力の一部を分配し図示しないレベル
調整器及び位相調整器によってレベル調整及び位相調整
した信号とを第３の方向性結合器１５において位相を反
転して合成することにより、本来の信号成分（主信号）
は互いに打ち消し合い、ＩＭＤ成分（歪信号）のみを得
ることができる。次にこのＩＭＤ成分を主増幅器１２が
発生しているレベルに見合うまで誤差増幅器１６で増幅
する。

【０００６】一方、主増幅器１２の出力信号は、誤差増
幅器１６と同じだけの遅延特性を持たせた第２の遅延線
装置１７を通過させ、第４の方向性結合器１８において
誤差増幅器１６から出力されたＩＭＤ成分の信号を位相
を反転させて合成する。その結果、ＩＭＤ成分が互いに
打ち消し合い、本来の希望する信号のみが出力端子１９
から出力される。このように構成することにより、歪特
性の大変良好な増幅器を得ることができる。

【０００７】

【発明が解決しようとする課題】この種の増幅器には、
以下のごとき問題が従来より存在していた。

【０００８】（１）増幅器補償用の遅延線装置として数
１０ｎｓｅｃの遅延時間が通常要求されるが、遅延線装
置に同軸線路型の遅延線素子を使用する場合、数１０ｎ
ｓｅｃの遅延時間を得るためには、数メートルの同軸ケ
ーブルが必要となり、形状が非常に大きくなる。また、
小型化のために細い同軸ケーブルを使用すると、損失が
著しく大きくなってしまう。

【０００９】（２）共振器を組み合わせたフィルタを遅
延線装置に使用する場合、数１０ｎｓｅｃの遅延時間を
得るためには、１０段又はそれ以上の段数の共振器が必
要となり、損失が大きくなることはもとより組立工数が
増大してしまい、さらに、特性の調整が困難を極めるこ
ととなる。

【００１０】（３）マイクロストリップラインを遅延素
子として使用する場合、ライン幅方向の両端部にエネル
ギが集中するため、損失が非常に大きくなってしまう。

【００１１】（４）電力増幅器内の主増幅器及び誤差増
幅器は個々に周波数特性上のばらつきを有しているが、
ＩＭＤを完全に除去するためには個々の増幅器毎にこの
ばらつきを修正する必要がある。このためには、主増幅
器及び誤差増幅器と遅延線装置とを組みあげた後に、主
増幅器及び誤差増幅器の周波数特性を調整することが要
求され、これは製造工程を著しく煩雑にする。

【００１２】従って本発明は、従来技術の上述した問題
点を解消するものであり、その目的は、全体の寸法を大
幅に小さくできかつ低損失の遅延線装置を提供すること
にある。

【００１３】本発明の他の目的は、電力増幅器内の主増
幅器及び誤差増幅器の個々の特性上のばらつきを容易に
修正可能な遅延線装置を提供することにある。

【００１４】

【課題を解決するための手段】本発明によれば、一方の
面に長さ方向に沿って伸長する溝を有しかつ他方の面の
ほぼ全面にアース導体層を有する第１の誘電体基板を備
えており、溝の少なくとも内表面上に遅延線を構成する
導体層が形成されている遅延線装置が提供される。

【００１５】高誘電率の誘電体基板の一方の面に遅延線
用の導体層を形成し、他方の面にアース導体パターンを
設けた構成としているので、遅延線全体の寸法を大幅に
小さくすることができる。また、遅延線を構成する導体
層が、溝の少なくとも内表面上に形成されているので、
その導体層の断面形状は通常のストリップラインのよう
に平坦とはならない。このため、エネルギの集中化が防
止でき、損失増大を防ぐことが可能となる。

【００１６】第１の誘電体基板と同様に一方の面に長さ
方向に沿って伸長すると共に少なくとも内表面上に遅延
線を構成する導体層が形成されている溝を有しかつ他方
の面のほぼ全面にアース導体層を有する第２のセラミッ
ク基板をさらに設け、これら第１及び第２の誘電体基板
は、溝を有する一方の面が互いに対向するように平行に
配置されていることが好ましい。

【００１７】この場合、溝が第１及び第２の誘電体基板
の長さ方向に沿って伸長する１本又は少なくとも１往復
の溝であり、これら第１及び第２の誘電体基板の溝は互
いに対称に対向していることが望ましい。

【００１８】一方の面に遅延線を構成する導体が形成さ
れておらずかつ他方の面のほぼ全面にアース導体層を有
する第２の誘電体基板をさらに備えており、これら第１
及び第２の誘電体基板は、一方の面が互いに対向するよ
うに平行に配置されていることも好ましい。

【００１９】第１及び第２の誘電体基板間の距離が可変
に構成されていることが非常に好ましい。このように、
誘電体基板間の距離を変えることにより、線路に関わる
実効誘電率を変化させ、実効電気長を変化させることが
できるので、遅延時間の調整を極めて容易に行うことが
できる。その結果、ＦＦ式電力増幅器に組み込んでから
個々の増幅器の特性上のバラツキに合わせて調整する事
が可能となりＩＭＤ成分の大変少ないＦＦ式電力増幅器
の量産が実現できる。

【００２０】溝の断面形状が、凹型多角形状であるか、
又は略半円形状、略Ｕ字形状もしくは放物線等の凹型曲
線形状であることが好ましい。

【００２１】遅延線を構成する導体の端部に接続された
帯域通過フィルタ又は整合回路をさらに有することも好
ましい。このように遅延線の端部に、帯域通過フィルタ
又は整合回路を設置すると、インピーダンス整合を行う
ことができる。また、帯域通過フィルタを設ければ、個
々の増幅器の周波数特性上のばらつきを修正することが
できる。

【００２２】

【発明の実施の形態】以下図面を用いて本発明の実施形
態を詳細に説明する。

【００２３】図２は本発明の一実施形態である遅延線装
置の構成を一部を拡大して概略的に示す図である。

【００２４】同図において、２０及び２１は高誘電率の
誘電体基板、２２及び２３は誘電体基板２０及び２１の
一方の面２０ａ及び２１ａ上にそれぞれ設けられた溝、
２４及び２５は溝２２及び２３の内表面（底面）上にそ
れぞれ形成されている遅延線を構成する導体層、２６及
び２７は誘電体基板２０及び２１の他方の面２０ｂ及び
２１ｂ上のほぼ全面にそれぞれ設けられたアース導体層
を示している。導体層２４及び２５は互いに並列接続さ
れており、これらの両端部には、インピーダンスの整合
を兼ねて通過損失に周波数特性を持たせるための帯域通
過フィルタ２８及び２９がそれぞれ接続されている。導
体層２４及び２５と帯域通過フィルタ２８及び２９との
接続は、基板上の遅延線との特性インピーダンスの差が
できるだけ小さくなるような同軸ケーブルで行う。この
場合、同軸ケーブルの外導体は、アース導体層２６及び
２７に接続する。同軸ケーブルは。その長さができるだ
け短く（波長の数分の１程度に）なるように配線する。

【００２５】誘電体基板２０及び２１の各々は、ε_r ＝
９２、材料Ｑ＝７０００を有する１６０ｍｍ（長さ）×
６ｍｍ（幅）×２ｍｍ（厚さ）のセラミック誘電体基板
から構成されており、その一方の面２０ａ及び２１ａ上
に断面形状が半径０．３ｍｍの凹型の半円形状である溝
２２及び２３が形成されている。これら溝２２及び２３
の各々は、誘電体基板２０及び２１の長さ方向に沿って
伸長する１本の溝である。本実施形態においては、セラ
ミックパウダを上述の基板形状にプレス成形した後、焼
成する前に機械加工によりこれらの溝を形成している。
溝２２及び２３の断面形状としては、半円形状に限定さ
れることなく、Ｕ字形状又はその他の凹型の曲線形状と
してもよいし凹型の多角形状としてもよい。

【００２６】遅延線を構成する導体層２４及び２５は、
基板を焼成した後、溝２２及び２３の内表面に銀ペース
トを塗布し、銀の溶融温度（９６０．５℃）にて焼成し
て形成している。これは、導体層の抵抗を最大限に減ら
すための手法である。アース導体層２６及び２７は、そ
の後、誘電体基板２０及び２１の他方の面２０ｂ及び２
１ｂ上に銀ペーストを印刷で塗布し、通常の銀ペースト
の焼き付け温度（約８５０℃) で焼成することによって
形成している。導体層２４及び２５を、溝２２及び２３
の断面全体を満たすように形成してもよい。

【００２７】誘電体基板２０及び２１上の溝２２及び２
３並びに導体層２４及び２５は、これら誘電体基板２０
及び２１の一方の面２０ａ及び２１ａを互いに対向させ
た際に、互いに向かい合うように対称形に作成されてい
る。このようにして作成した誘電体基板２０及び２１
は、それら一方の面２０ａ及び２１ａが対向するように
互いに平行に配置され、かつ基板間の対向する距離が可
変できるように設置されている。この可変機構について
は図示されていないが、例えばねじを回転することによ
って距離を可変する機構等により、本遅延線装置をＦＦ
増幅器に設置した後にも容易に微調整できるような機構
とする。

【００２８】誘電体基板２０及び２１の誘電率がε_r ＝
９２であるため、波長短縮率は√（９２）≒９．６とな
る。このため、例えば１０ｎｓｅｃの遅延時間を得るた
めには、真空中では３ｍの線路が必要になるが、この誘
電体基板中では約３１ｃｍで済むこととなる。本実施形
態のごとく誘電体基板２０及び２１が互いに対向して配
置されている場合、この対向する間隔をゼロより大きく
取ると、線路に関わる実効誘電率はε_eff は９２より小
さくなる。従って対向する間隔を変化させることによ
り、実効電気長が変化するので遅延時間の調整ができる
こととなる。

【００２９】図３の（Ｂ）に示すように、溝２２（２
３）の断面形状が、半円形状、Ｕ字形状もしくは放物線
等の凹型曲線形状又は凹型多角形状であるため、その内
表面上に形成される導体層２４（２５）も同様の形状と
なり、図３の（Ａ）に示す通常のストリップラインのよ
うに平坦とはならない。このため、エネルギの集中化を
防止することができる。

【００３０】図４は、図２の実施形態における帯域通過
フィルタ２８及び２９の各々の具体的な構成例を示す回
路図である。同図からも明らかのように、帯域通過フィ
ルタ２８（２９）は、例えばセラミック誘電体からなる
２段の共振器を容量結合したフィルタであり、そのねじ
を調整することによってキャパシタンスが可変となるよ
うに構成されており、これによって通過周波数帯域特性
が制御可能となる。なお、帯域通過フィルタの種類は、
誘電体共振器を使用したものの他に、キャビティ型、ヘ
リカル型等のいかなるものであってもよいし、段数も２
段に限定されることはない。

【００３１】電力増幅器は、通常、単峰型又は双峰型の
周波数特性を有しており、このばらつきを補正するため
に、帯域通過フィルタの周波数特性をチェビシェフ型又
はマキシマリ・フラット型に調整し、これによって電力
増幅器全体の周波数特性を調整する。これら帯域通過フ
ィルタ２８及び２９は、インピーダンスの整合をも兼ね
ている。これは、高周波回路では通常その特性インピー
ダンスを５０Ωに設定するが本実施形態における遅延線
は挿入損失を極力減らすため太いラインを設定している
のでその特性インピーダンスは１０Ω弱であり、何らか
の整合手段が必要となるためである。

【００３２】図５は、本実施形態における遅延線装置に
おいて帯域通過フィルタ２８（２９）により調整可能な
範囲の周波数特性を比較して示している。同図から明ら
かのように、例えば、実線Ａに示すような特性と１点鎖
線Ｂに示すような特性との間で帯域通過フィルタ２８
（２９）の周波数特性を調整するか又は適切な特性を有
する帯域通過フィルタ２８（２９）を選択することによ
って、電力増幅器全体の周波数特性を平坦な特性に簡単
に修正することができる。具体的には、通過損失は、
０．２ｄＢ程度の偏倚を制御することができる。

【００３３】図６は、本実施形態の遅延線装置の遅延特
性を示している。２つの誘電体基板２０及び２１の対向
する間隔を、実線Ｃ（５ｍｍ）及びＤ（０ｍｍ）に示す
ように、０〜５ｍｍに変化させることによって、遅延時
間を、４．０〜５．５ｎｓｅｃの範囲で可変制御するこ
とができる。

【００３４】以上説明したように、本実施形態によれ
ば、高誘電率のセラミック誘電体基板２０及び２１上に
設けた溝２２及び２３の内表面上に遅延線を構成する導
体層２４及び２５を形成した構成としているので、遅延
線全体の寸法を大幅に小さくすることができる。また、
遅延線を構成する導体層２４及び２５が、溝２２及び２
３の内表面上に形成されているので、その導体層２４及
び２５の断面形状は半円形状、Ｕ字形状又はその他の曲
線形状となり、通常のストリップラインのように平坦と
はならない。このため、エネルギの集中化が防止でき、
これによる損失増大を防ぐことが可能となる。さらに、
誘電体基板２０及び２１間の距離を変えることにより、
線路に関わる実効誘電率を変化させ、実効電気長を変化
させることができるので、遅延時間の調整を極めて容易
に行うことができ、電力増幅器内の主増幅器及び誤差増
幅器の個々の特性上のばらつきを容易に修正することが
可能となる。さらにまた、遅延線の端部に、帯域通過フ
ィルタ２８及び２９を設置しているので、インピーダン
ス整合を行うことができるのみならず、個々の増幅器の
周波数特性上のばらつきをもこの帯域通過フィルタ２８
及び２９で修正することができる。

【００３５】図７は本発明の他の実施形態である遅延線
装置の構成を一部を拡大して概略的に示す図である。

【００３６】同図において、７０及び７１は高誘電率の
誘電体基板、７２は誘電体基板２０の一方の面２０ａ上
に設けられた溝、７４は溝７２の内表面上に形成されて
いる遅延線を構成する導体層、７６及び７７は誘電体基
板７０及び７１の他方の面７０ｂ及び７１ｂ上のほぼ全
面にそれぞれ設けられたアース導体層を示している。誘
電体基板７１の一方の面７１ａ上には、溝及び導体層等
が設けられていない。導体層７４の両端部には、インピ
ーダンスの整合を兼ねて通過損失に周波数特性を持たせ
るための整合回路７８及び７９がそれぞれ接続されてい
る。導体層７４と整合回路７８及び７９との接続は、基
板上の遅延線との特性インピーダンスの差ができるだけ
小さくなるような同軸ケーブルで行う。この場合、同軸
ケーブルの外導体は、アース導体層７６及び７７に接続
する。同軸ケーブルは。その長さができるだけ短く（波
長の数分の１程度に）なるように配線する。

【００３７】誘電体基板７０及び７１の各々は、ε_r ＝
９２、材料Ｑ＝７０００を有する１６０ｍｍ（長さ）×
６ｍｍ（幅）×２ｍｍ（厚さ）のセラミック誘電体基板
から構成されており、その一方の面７０ａ上に断面形状
が半径０．３ｍｍの半円形状である溝７２が形成されて
いる。溝７２は、誘電体基板７０の長さ方向に沿って伸
長する１本の溝である。本実施形態においては、セラミ
ックパウダを上述の基板形状にプレス成形した後、焼成
する前に機械加工によりこれらの溝を形成している。溝
７２の断面形状としては、半円形状に限定されることな
く、Ｕ字形状又はその他の凹型の曲線形状としてもよい
し凹型の多角形状としてもよい。

【００３８】遅延線を構成する導体層７４は、基板を焼
成した後、溝７２の内表面に銀ペーストを塗布し、銀の
溶融温度（９６０．５℃）にて焼成して形成している。
これは、導体層の抵抗を最大限に減らすための手法であ
る。アース導体層７６及び７７は、その後、誘電体基板
７０及び７１の他方の面７０ｂ及び７１ｂ上に銀ペース
トを印刷で塗布し、通常の銀ペーストの焼き付け温度
（約８５０℃) で焼成することによって形成している。
導体層７４を、溝７２の断面全体を満たすように形成し
てもよい。

【００３９】このようにして作成した誘電体基板７０及
び７１は、それら一方の面７０ａ及び７１ａが対向する
ように互いに平行に配置され、かつ基板間の対向する距
離が可変できるように設置されている。この可変機構に
ついては図示されていないが、例えばねじを回転するこ
とによって距離を可変する機構等により、本遅延線装置
をＦＦ増幅器に設置した後にも容易に微調整できるよう
な機構とする。

【００４０】本実施形態によれば、誘電体基板７１の誘
電体基板７０に対向する側の面７１ａには遅延線（伝送
線）を形成しないで、その反対側の面７１ｂにアース導
体層７７を形成している。整合回路７８及び７９は、イ
ンダクタ及びキャパシタで構成されている。周波数特性
の調整機能が不要な場合には、本実施形態のように構成
することによって、図２の実施形態の場合より取り扱い
が容易でかつコストも安く適当な性能を得ることができ
る。本実施形態のその他の構成及び作用効果は、図２の
実施形態の場合と同様である。

【００４１】図８は本発明のさらに他の実施形態である
遅延線装置の構成を一部を拡大して概略的に示す図であ
る。

【００４２】同図において、８０及び８１は高誘電率の
誘電体基板、８２及び８３は誘電体基板８０及び８１の
一方の面８０ａ及び８１ａ上にそれぞれ設けられた溝、
８４及び８５は溝８２及び８３の内表面上にそれぞれ形
成されている遅延線を構成する導体層、８６及び８７は
誘電体基板８０及び８１の他方の面８０ｂ及び８１ｂ上
のほぼ全面にそれぞれ設けられたアース導体層を示して
いる。導体層８４及び８５は互いに並列接続されてお
り、これらの両端部には、インピーダンスの整合を兼ね
て通過損失に周波数特性を持たせるための帯域通過フィ
ルタ８８及び８９がそれぞれ接続されている。導体層８
４及び８５と帯域通過フィルタ８８及び８９との接続
は、基板上の遅延線との特性インピーダンスの差ができ
るだけ小さくなるような同軸ケーブルで行う。この場
合、同軸ケーブルの外導体は、アース導体層８６及び８
７に接続する。同軸ケーブルは。その長さができるだけ
短く（波長の数分の１程度に）なるように配線する。

【００４３】誘電体基板８０及び８１の各々は、ε_r ＝
９２、材料Ｑ＝７０００を有する１６０ｍｍ（長さ）×
８ｍｍ（幅）×１．６ｍｍ（厚さ）のセラミック誘電体
基板から構成されており、その一方の面８０ａ及び８１
ａ上に断面形状が半径０．３ｍｍの半円形状である溝８
２及び８３が形成されている。これら溝８２及び８３の
各々は、誘電体基板８０及び８１の長さ方向に沿って１
往復する１本の溝である。本実施形態においては、セラ
ミックパウダを上述の基板形状にプレス成形した後、焼
成する前に機械加工によりこれらの溝を形成している。
溝８２及び８３の断面形状としては、半円形状に限定さ
れることなく、Ｕ字形状又はその他の凹型の曲線形状と
してもよいし凹型の多角形状としてもよい。

【００４４】遅延線を構成する導体層８４及び８５は、
基板を焼成した後、溝８２及び８３の内表面に銀ペース
トを塗布し、銀の溶融温度（９６０．５℃）にて焼成し
て形成している。これは、導体層の抵抗を最大限に減ら
すための手法である。アース導体層８６及び８７は、そ
の後、誘電体基板８０及び８１の他方の面８０ｂ及び８
１ｂ上に銀ペーストを印刷で塗布し、通常の銀ペースト
の焼き付け温度（約８５０℃) で焼成することによって
形成している。導体層８４及び８５を、溝８２及び８３
の断面全体を満たすように形成してもよい。

【００４５】誘電体基板８０及び８１上の溝８２及び８
３並びに導体層８４及び８５は、これら誘電体基板８０
及び８１の一方の面８０ａ及び８１ａを互いに対向させ
た際に、互いに向かい合うように対称形に作成されてい
る。このようにして作成した誘電体基板８０及び８１
は、それら一方の面８０ａ及び８１ａが対向するように
互いに平行に配置され、かつ基板間の対向する距離が可
変できるように設置されている。この可変機構について
は図示されていないが、例えばねじを回転することによ
って距離を可変する機構等により、本遅延線装置をＦＦ
増幅器に設置した後にも容易に微調整できるような機構
とする。

【００４６】本実施形態では、遅延線（伝送線）が誘電
体基板８０及び８１上に１往復だけ形成されているが、
これら誘電体基板８０及び８１の幅を８ｍｍより大きく
することにより、伝送線を幾重にも折り返してメアンダ
状に長いラインを設置することが可能である。しかしな
がら、そのように構成すると、高次モードの共振周波数
が低下して使用を希望する２ＧＨｚ付近に影響を与える
ので本実施形態では、ライン配置は２重（１往復）まで
としている。しかしながら、使用を希望する周波数が低
く高次モードの影響を受けない場合は、幅のより広い誘
電体基板を使用してラインをメアンダ状に配置し、さら
に大きな遅延時間を得ることもできる。

【００４７】本実施形態によれば、遅延線（伝送線）が
誘電体基板８０及び８１上を１往復しているため、全体
の寸法をさほど増大させることなく、その往復の分大き
な遅延時間を得ることができる。本実施形態のその他の
構成及び作用効果は、図２の実施形態の場合と同様であ
る。

【００４８】本発明は、以上の実施形態に限定されるも
のではない。要求される装置の形状により伝送線は渦巻
き状に配置したり、ＦＦ式電力増幅器全体の筐体の隙間
部分に合わせて効率よく配置できる形状にしても良い。
また溝内の導体層は無電界メッキ、箔押し等の技法で形
成してもよい。さらに、遅延線（伝送線）の端部にカプ
ラを配置するとＦＦ式電力増幅器全体の設計が効率的に
実施できる。

【００４９】以上述べた実施形態は全て本発明を例示的
に示すものであって限定的に示すものではなく、本発明
は他の種々の変形態様及び変更態様で実施することがで
きる。従って本発明の範囲は特許請求の範囲及びその均
等範囲によってのみ規定されるものである。

【００５０】

【発明の効果】以上説明したように本発明によれば、高
誘電率の誘電体基板の一方の面に遅延線用の導体層を形
成し、他方の面にアース導体パターンを設けた構成とし
ているので、遅延線全体の寸法を大幅に小さくすること
ができる。また、遅延線を構成する導体層が、溝の少な
くとも内表面上に形成されているので、その導体層の断
面形状は通常のストリップラインのように平坦とはなら
ない。このため、エネルギの集中化が防止でき、これに
よる損失増大を防ぐことが可能となる。

【図面の簡単な説明】

【図１】ＦＦ式電力増幅器の構成の概略を示すブロック
図である。

【図２】本発明の一実施形態である遅延線装置の構成を
一部を拡大して概略的に示す図である。

【図３】図２の実施形態及び一般的なストリップライン
における導体層の形状とエネルギの分布とを説明する図
である。

【図４】図２の実施形態における帯域通過フィルタの具
体的な構成を示す回路図である。

【図５】図２の実施形態において調整可能な範囲の周波
数特性を比較して示す特性図である。

【図６】図２の実施形態において調整可能な範囲の遅延
時間特性の周波数特性を比較して示す特性図である。

【図７】本発明の他の実施形態である遅延線装置の構成
を一部を拡大して概略的に示す図である。

【図８】本発明のさらに他の実施形態である遅延線装置
の構成を一部を拡大して概略的に示す図である。

【符号の説明】

２０、２１、７０、７１、８０、８１誘電体基板２０ａ、２１ａ、７０ａ、７１ａ、８０ａ、８１ａ一
方の面２０ｂ、２１ｂ、７０ｂ、７１ｂ、８０ｂ、８１ｂ他
方の面２２、２３、７２、８２、８３溝２４、２５、７４、８４、８５遅延線を構成する導体
層２６、２７、７６、７７、８６、８７アース導体層２８、２９、８８、８９帯域通過フィルタ７８、７９整合回路

フロントページの続き (72)発明者藤井忠雄東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内

Claims

【特許請求の範囲】

【請求項１】一方の面に長さ方向に沿って伸長する溝
を有しかつ他方の面のほぼ全面にアース導体層を有する
第１の誘電体基板を備えており、前記溝の少なくとも内
表面上に遅延線を構成する導体層が形成されていること
を特徴とする遅延線装置。
【請求項２】前記第１の誘電体基板と同様に一方の面
に長さ方向に沿って伸長すると共に少なくとも内表面上
に遅延線を構成する導体層が形成されている溝を有しか
つ他方の面のほぼ全面にアース導体層を有する第２の誘
電体基板をさらに備えており、該第１及び第２の誘電体
基板は、溝を有する前記一方の面が互いに対向するよう
に平行に配置されていることを特徴とする請求項１に記
載の遅延線装置。
【請求項３】前記溝が前記第１及び第２の誘電体基板
の長さ方向に沿って伸長する１本の溝であり、該第１及
び第２の誘電体基板の該溝は互いに対称に対向している
ことを特徴とする請求項２に記載の遅延線装置。
【請求項４】前記溝が前記第１及び第２の誘電体基板
の長さ方向に沿って少なくとも１往復伸長する溝であ
り、該第１及び第２の誘電体基板の該溝は互いに対称に
対向していることを特徴とする請求項２に記載の遅延線
装置。
【請求項５】一方の面に遅延線を構成する導体層が形
成されておらずかつ他方の面のほぼ全面にアース導体層
を有する第２の誘電体基板をさらに備えており、該第１
及び第２の誘電体基板は、前記一方の面が互いに対向す
るように平行に配置されていることを特徴とする請求項
１に記載の遅延線装置。
【請求項６】前記第１及び第２の誘電体基板間の距離
が可変に構成されていることを特徴とする請求項２から
５のいずれか１項に記載の遅延線装置。
【請求項７】前記溝の断面形状が、凹型多角形状であ
ることを特徴とする請求項１から６のいずれか１項に記
載の遅延線装置。
【請求項８】前記溝の断面形状が、凹型曲線形状であ
ることを特徴とする請求項１から６のいずれか１項に記
載の遅延線装置。
【請求項９】前記遅延線を構成する導体層の端部に接
続された帯域通過フィルタ又は整合回路をさらに有する
ことを特徴とする請求項１から８のいずれか１項に記載
の遅延線装置。