JPH11133462A - Liquid crystal device and electronic instrument - Google Patents

Liquid crystal device and electronic instrument

Info

Publication number
JPH11133462A
JPH11133462A JP9301249A JP30124997A JPH11133462A JP H11133462 A JPH11133462 A JP H11133462A JP 9301249 A JP9301249 A JP 9301249A JP 30124997 A JP30124997 A JP 30124997A JP H11133462 A JPH11133462 A JP H11133462A
Authority
JP
Japan
Prior art keywords
liquid crystal
circuit
precharge
crystal device
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9301249A
Other languages
Japanese (ja)
Other versions
JP3792375B2 (en
Inventor
Masao Murade
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP30124997A priority Critical patent/JP3792375B2/en
Publication of JPH11133462A publication Critical patent/JPH11133462A/en
Application granted granted Critical
Publication of JP3792375B2 publication Critical patent/JP3792375B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To arrange peripheral circuits such as a precharging circuit, a sampling circuit and an inspection circuit at high spetial efficiency and to increase an effective display area in an active matrix driving type liquid cystal(LC) panel based on the driving of thin film transistors(TFTs). SOLUTION: An LC device 200 is provided with an LC layer held between a pair of substrates, pixel electrodes 11 formed on a substrate like a matrix and TFTs 30 for controlling the electrodes 11. A precharging circuit 201 for supplying precharge signals to plural data lines 35 prior to image signals and a sampling circuit 301 for sampling picture signals and supplying the sampled picture signals to respective data lines are formed under a light shielding peripheral partition 53.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、TFT(薄膜トラ
ンジスタ)駆動によるアクティブマトリクス駆動方式の
液晶装置及びこれを用いた電子機器の技術分野に属し、
特に、プリチャージ回路、サンプリング回路、検査回路
などの薄膜トランジスタからなる周辺回路がTFTアレ
イ基板上に形成される形式の液晶装置及びこれを用いた
電子機器の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of an active matrix driving type liquid crystal device driven by a TFT (thin film transistor) and an electronic apparatus using the same.
In particular, the invention belongs to the technical field of a liquid crystal device in which a peripheral circuit including a thin film transistor such as a precharge circuit, a sampling circuit, and an inspection circuit is formed on a TFT array substrate, and an electronic device using the same.

【0002】[0002]

【従来の技術】従来、TFT駆動によるアクティブマト
リクス駆動方式の液晶装置においては、縦横に夫々配列
された多数の走査線及びデータ線並びにこれらの各交点
に対応して多数の画素電極がTFTアレイ基板上に設け
られている。そして、これらに加えて、走査線駆動回
路、データ線駆動回路、プリチャージ回路、サンプリン
グ回路、検査回路などのTFTを構成要素とする各種の
周辺回路が、このようなTFTアレイ基板上に設けられ
る場合がある。
2. Description of the Related Art Conventionally, in a liquid crystal device of an active matrix driving system by TFT driving, a large number of scanning lines and data lines arranged vertically and horizontally and a large number of pixel electrodes corresponding to their intersections are provided on a TFT array substrate. It is provided above. In addition to these, various peripheral circuits including TFTs as components such as a scanning line driving circuit, a data line driving circuit, a precharge circuit, a sampling circuit, and an inspection circuit are provided on such a TFT array substrate. There are cases.

【0003】これらの周辺回路のうち、プリチャージ回
路は、コントラスト比の向上、データ線の電位レベルの
安定、表示画面上のラインむらの低減等を目的として、
データ線に対し、データ線駆動回路から供給される画像
信号に先行するタイミングで、プリチャージ信号(画像
補助信号)を供給することにより、画像信号をデータ線
に書き込む際の負荷を軽減する回路である。特に液晶を
交流駆動するために通常行われるデータ線の電圧極性を
所定周期で反転して駆動する所謂1H反転駆動方式にお
いては、プリチャージ信号をデータ線に予め書き込んで
おけば、画像信号をデータ線に書き込む際に必要な電気
量を顕著に少なくできる。例えば、特開平7−2955
20号公報に、このようなプリチャージ回路の一例が開
示されている。
Among these peripheral circuits, a precharge circuit is used to improve a contrast ratio, stabilize a potential level of a data line, reduce line unevenness on a display screen, and the like.
By supplying a precharge signal (image auxiliary signal) to the data line at a timing preceding the image signal supplied from the data line driving circuit, a circuit for reducing the load when the image signal is written to the data line. is there. In particular, in a so-called 1H inversion driving method in which the voltage polarity of a data line, which is usually performed for AC driving of a liquid crystal, is inverted at a predetermined cycle, a precharge signal is previously written on the data line, and an image signal is converted into a data signal. The amount of electricity required to write a line can be significantly reduced. For example, Japanese Patent Application Laid-Open No. Hei 7-2955
Japanese Patent Publication No. 20 discloses an example of such a precharge circuit.

【0004】サンプリング回路は、高周波数の画像信号
を各データ線に所定のタイミングで安定的に走査信号と
同期して供給するために、画像信号をサンプリングする
回路である。また、検査回路は、製造途中や出荷時の液
晶装置の品質、欠陥等を検査するための回路である。そ
の外にも、液晶表示における画質の向上、消費電力の低
減、コストの低減等の観点から、TFT等を用いた各種
の周辺回路をTFTアレイ基板上に設けることも可能で
ある。
The sampling circuit is a circuit that samples an image signal in order to stably supply a high-frequency image signal to each data line at a predetermined timing in synchronization with a scanning signal. The inspection circuit is a circuit for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or shipping. In addition, various peripheral circuits using TFTs or the like can be provided on the TFT array substrate from the viewpoints of improving image quality in liquid crystal displays, reducing power consumption, reducing costs, and the like.

【0005】ここで、液晶パネルやこれに周辺回路を加
えた液晶表示モジュールのサイズが同じであれば、マト
リクス状に配置された複数の画素電極により規定される
画面表示領域、即ち液晶パネル上で実際に液晶の配向状
態の変化により画像が表示される領域は、表示装置の基
本的要請として大きい程よいとされている。従って、周
辺回路は、画面表示領域の周囲に位置するTFTアレイ
基板の狭く細長い周辺部分に設けられるのが一般的であ
る。
Here, if the size of the liquid crystal panel or the liquid crystal display module including peripheral circuits is the same, a screen display area defined by a plurality of pixel electrodes arranged in a matrix, that is, on the liquid crystal panel. It is considered that the larger the area in which an image is actually displayed due to a change in the alignment state of the liquid crystal, the larger the basic requirement of the display device. Therefore, the peripheral circuit is generally provided in a narrow and narrow peripheral portion of the TFT array substrate located around the screen display area.

【0006】他方で、この種の液晶装置の液晶パネル内
に封止された液晶に直流電圧を印加すると、液晶の劣化
を招くことが知られている。このため一般には、液晶を
直流駆動することは行われておらず、各画素に対する走
査信号及び画像信号の電圧極性を例えば1フィールド毎
などの所定周期で反転することにより、液晶を交流駆動
するようにしている。しかるに、前述のデータ線駆動回
路、走査線駆動回路、サンプリング回路、プリチャージ
回路、検査回路等の周辺回路を、液晶に面する基板部分
に設けると、各周辺回路を駆動する際に用いられる直流
電圧成分が大なり小なり液晶に漏れ込んで印加されてし
まい、上記直流駆動した場合と同様に液晶の劣化を招い
てしまう。従って、これらの周辺回路を液晶に面する基
板部分に設けることは一般的ではない。また、周辺回路
を液晶に面する基板部分に設けることは、有効表示面積
を相対的に減じてしまう観点からも一般的ではない。
On the other hand, it is known that when a DC voltage is applied to liquid crystal sealed in a liquid crystal panel of a liquid crystal device of this type, the liquid crystal is deteriorated. Therefore, in general, the liquid crystal is not driven by a direct current, and the liquid crystal is driven by an alternating current by inverting a voltage polarity of a scanning signal and an image signal for each pixel at a predetermined period, for example, every one field. I have to. However, when peripheral circuits such as the data line driving circuit, the scanning line driving circuit, the sampling circuit, the precharge circuit, and the inspection circuit are provided on a substrate portion facing the liquid crystal, the direct current used for driving each peripheral circuit is reduced. As the voltage component becomes larger or smaller, the voltage component leaks and is applied to the liquid crystal, causing degradation of the liquid crystal as in the case of the above-described DC drive. Therefore, it is not common to provide these peripheral circuits on the substrate portion facing the liquid crystal. Providing the peripheral circuit on the substrate portion facing the liquid crystal is not common from the viewpoint of relatively reducing the effective display area.

【0007】尚、これらの周辺回路は、一般にTFT等
の半導体回路から構成されており、例えばTFTのa−
Si(アモルファスシリコン)膜やp−Si(ポリシリ
コン)膜から構成されたチャネル形成用の領域に光が入
射すると、この領域において光電変換効果により光電流
が発生してしまいTFTのトランジスタ特性が劣化す
る。このため、画面表示領域の周辺に位置し周辺回路が
形成される基板の周辺部分は、プラスチック等からなる
遮光性のケースの内部に納められているのが通常であ
る。
[0007] These peripheral circuits are generally composed of semiconductor circuits such as TFTs, for example, a-type TFTs.
When light enters a channel formation region formed of a Si (amorphous silicon) film or a p-Si (polysilicon) film, a photocurrent is generated in this region due to a photoelectric conversion effect, and the transistor characteristics of the TFT deteriorate. I do. For this reason, the peripheral portion of the substrate, which is located around the screen display area and on which the peripheral circuits are formed, is usually housed inside a light-shielding case made of plastic or the like.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、走査線
駆動回路やデータ線駆動回路に加えてサンプリング回
路、プリチャージ回路、検査回路等の周辺回路までも前
述の狭く細長い周辺部分に設けると、特定の仕様に沿う
ようにこれらの周辺回路を設計することが困難になると
いう問題点がある。
However, if peripheral circuits such as a sampling circuit, a precharge circuit, an inspection circuit, etc., in addition to the scanning line driving circuit and the data line driving circuit, are also provided in the aforementioned narrow and elongated peripheral portion, a specific There is a problem that it becomes difficult to design these peripheral circuits so as to meet the specifications.

【0009】画面表示領域にある液晶に面する基板部分
に周辺回路を設けることは、有効表示面積の減少を招く
と共に、直流電圧が周辺回路から液晶に印加されるのを
防ぐための特殊構成が必要となってしまい、更に画面表
示領域を介して入射される光に対する遮光を周辺回路に
施さねばならぬという問題点がある。
Providing a peripheral circuit on a portion of the substrate facing the liquid crystal in the screen display area causes a reduction in the effective display area, and a special configuration for preventing DC voltage from being applied to the liquid crystal from the peripheral circuit. In addition, there is a problem in that peripheral circuits must be shielded from light incident through the screen display area.

【0010】また、画面表示領域の周囲で両基板を貼り
合わせて液晶を包囲するシール部材は幅が1mm程度あ
るが、仮に、このシール部材に面する基板部分に周辺回
路の素子(例えば、TFT等)を形成すると、両基板間
の距離を所定値に保つためにシール部材に混入されたス
ペーサ(例えば、球形の微粒子)により素子が破壊され
る可能性がある。更に、一般に光硬化性の接着剤からな
るシール部材を光硬化させるためには、シール部材に面
する第1及び第2基板部分に十分な光透過性を与える必
要性があるため、遮光の必要がある周辺回路素子をこの
ようなシール部材に面する基板部分に設けることは、シ
ール部材の光硬化工程との関係からも都合が悪いという
問題点がある。
A seal member surrounding the liquid crystal by bonding both substrates around the screen display area has a width of about 1 mm. However, if a substrate portion facing the seal member is provided with a peripheral circuit element (for example, TFT) And the like), the element may be broken by spacers (for example, spherical fine particles) mixed into the seal member in order to keep the distance between the two substrates at a predetermined value. Furthermore, in order to generally light-cur a seal member made of a photo-curable adhesive, it is necessary to impart sufficient light transmittance to the first and second substrate portions facing the seal member. Providing a certain peripheral circuit element on a substrate portion facing such a sealing member has a problem that it is inconvenient from the viewpoint of the light curing step of the sealing member.

【0011】更にまた、表示装置の基本的要請に従え
ば、画面表示領域の周囲において安易に基板を大きくす
ることは全く望ましいことではない。
Furthermore, according to the basic requirements of the display device, it is not desirable at all to easily enlarge the substrate around the screen display area.

【0012】本発明は上述した問題点に鑑みなされたも
のであり、プリチャージ回路、サンプリング回路、検査
回路等の周辺回路が空間効率良く配置されており、液晶
パネルや液晶表示モジュールのサイズと比較して相対的
に有効表示面積が大きい液晶装置及び当該液晶装置を備
えた電子機器を提供することを課題とする。
The present invention has been made in view of the above-mentioned problems, and has peripheral circuits such as a precharge circuit, a sampling circuit, and an inspection circuit, which are arranged with good space efficiency, and can be compared with the size of a liquid crystal panel or a liquid crystal display module. It is another object of the present invention to provide a liquid crystal device having a relatively large effective display area and an electronic device including the liquid crystal device.

【0013】[0013]

【課題を解決するための手段】請求項1に記載の液晶装
置は上記課題を解決するために、一対の基板間に液晶が
挟持されてなり、前記一対の基板の一方の基板にはマト
リクス状に形成された画素電極と、前記一方の基板上で
前記複数の画素電極により規定される画面領域の周囲に
おいて前記一対の基板を貼り合わせて前記液晶を包囲す
るシール部材と、前記シール部材と前記画面表示領域と
の間において前記画面表示領域の輪郭に沿って前記他方
の基板に形成された遮光性見切りと、を備えており、前
記一方の基板上には前記他方の基板に形成された前記周
辺見切りに対向する位置において、薄膜トランジスタで
構成された周辺回路が配置されていることを特徴とす
る。
According to a first aspect of the present invention, there is provided a liquid crystal device comprising a liquid crystal sandwiched between a pair of substrates, wherein one of the substrates has a matrix shape. A sealing member surrounding the liquid crystal by bonding the pair of substrates around a screen area defined by the plurality of pixel electrodes on the one substrate, and the sealing member; A light blocking part formed on the other substrate along a contour of the screen display region between the screen display region, and the one formed on the other substrate on the one substrate. A peripheral circuit composed of a thin film transistor is arranged at a position facing the peripheral parting.

【0014】請求項1に記載の液晶装置によれば、遮光
性の周辺見切りは、シール部材と画面表示領域との間に
おいて画面表示領域の輪郭に沿って、他方の基板に形成
されている。ここで、周辺見切りとは、各種の素子、電
極、配線が形成された後の一対の基板が、画面表示領域
に対応して開口が開けられた遮光性のケースに入れられ
た場合に、当該画面表示領域が製造誤差等により当該ケ
ースの開口の縁に隠れてしまわないように、即ち、例え
ば一対の基板のケースに対する数百μm程度のずれを許
容するように、画面表示領域の周囲に500μm〜1m
m程度の幅を持つ帯状の遮光性材料から形成されたもの
である。そして、薄膜トランジスタで構成される周辺回
路は、周辺見切りに対向する位置(以下、“周辺見切り
下”という)において一方の基板に設けられている。こ
のように周辺見切り下に、周辺回路を設けることで、一
方の基板のスペースの有効利用ができ、特定の仕様に沿
うようにこれらの周辺回路を設計することが容易にな
る。また、言わばデッドスペースである周辺見切り下
に、周辺回路を設けることで、液晶装置における有効表
示面積の減少を招くこともなく、同時に、特に周辺見切
りは遮光性であるので、画面表示領域を介して入射され
る光に対する遮光を周辺回路に施す必要も無い。
According to the liquid crystal device of the first aspect, the light-shielding peripheral parting is formed on the other substrate along the contour of the screen display area between the seal member and the screen display area. Here, peripheral parting refers to a case where a pair of substrates after various elements, electrodes, and wirings are placed in a light-shielding case having an opening corresponding to a screen display area. 500 μm around the screen display area so that the screen display area is not hidden by the edge of the opening of the case due to a manufacturing error or the like, that is, for example, to allow a shift of about several hundred μm with respect to the case of the pair of substrates. ~ 1m
It is formed of a band-shaped light-shielding material having a width of about m. The peripheral circuit including the thin film transistor is provided on one substrate at a position facing the peripheral parting (hereinafter, referred to as “peripheral parting down”). By providing the peripheral circuits below the peripheral part, the space of one substrate can be effectively used, and it becomes easy to design these peripheral circuits so as to meet specific specifications. In addition, by providing the peripheral circuit under the peripheral partition which is a so-called dead space, the effective display area in the liquid crystal device is not reduced, and at the same time, particularly, the peripheral partition is light-shielding, so It is not necessary to shield the peripheral circuit from the light incident therethrough.

【0015】請求項2記載の液晶装置は、一対の基板間
に液晶が挟持されてなり、前記一対の基板の一方の基板
には走査信号が順次供給される複数の走査線と、前記複
数の走査線に交差し、画像信号が供給される複数のデー
タ線と、前記複数の走査線とデータ線に接続された複数
の薄膜トランジスタと、前記複数の薄膜トランジスタに
接続された複数の画素電極と、前記一方の基板上で前記
複数の画素電極により規定される画面領域の周囲におい
て前記一対の基板を貼り合わせて前記液晶を包囲するシ
ール部材と、前記シール部材と前記画面表示領域との間
において前記画面表示領域の輪郭に沿って前記他方の基
板に形成された遮光性見切りと、を備えており、前記一
方の基板上には前記他方の基板に形成された前記周辺見
切りに対向する位置において、前記複数のデータ線に所
定電圧レベルのプリチャージ信号を前記画像信号に先行
して夫々供給するプリチャージ回路と前記画像信号をサ
ンプリングして前記複数のデータ線に夫々供給するサン
プリング回路のうち少なくとも一方からなる周辺回路が
配置されていることを特徴とする。
According to a second aspect of the present invention, in the liquid crystal device, a liquid crystal is sandwiched between a pair of substrates, and one of the pair of substrates has a plurality of scanning lines to which scanning signals are sequentially supplied; A plurality of data lines that intersect with the scanning lines and are supplied with image signals, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, a plurality of pixel electrodes connected to the plurality of thin film transistors, A sealing member that surrounds the liquid crystal by bonding the pair of substrates around a screen area defined by the plurality of pixel electrodes on one substrate, and the screen between the sealing member and the screen display area. A light blocking part formed on the other substrate along the contour of the display area, and a position facing the peripheral part formed on the other substrate on the one substrate. A precharge circuit that supplies a precharge signal of a predetermined voltage level to each of the plurality of data lines prior to the image signal, and a sampling circuit that samples the image signal and supplies each of the plurality of data lines to the plurality of data lines It is characterized in that at least one peripheral circuit is arranged.

【0016】請求項2に記載の液晶装置によれば、遮光
性の周辺見切りは、シール部材と画面表示領域との間に
おいて画面表示領域の輪郭に沿って、他方の基板に形成
されている。ここで、プリチャージ回路及びサンプリン
グ回路は、基本的に交流駆動の回路である。このため、
シール部材により包囲され両基板間に挟持された液晶に
面する一方の基板部分にこれらのプリチャージ回路及び
サンプリング回路を設けても、前述したような直流電圧
印加による液晶の劣化という問題は生じない。そして、
このように周辺見切り下に、プリチャージ回路及びサン
プリング回路を設けることで、例えば、走査線駆動回路
やデータ線駆動回路を狭く細長い一方の基板の周辺部分
に余裕を持って形成することができ、特定の仕様に沿う
ようにこれらの周辺回路を設計することが容易になる。
また、言わばデッドスペースである周辺見切り下に、プ
リチャージ回路やサンプリング回路を設けることで、液
晶装置における有効表示面積の減少を招くこともなく、
同時に、特に周辺見切りは遮光性であるので、画面表示
領域を介して入射される光に対する遮光をプリチャージ
回路やサンプリング回路に施す必要も無い。加えて、シ
ール部材に面する基板部分にプリチャージ回路やサンプ
リング回路を形成する訳ではないので、これらの回路の
素子をスペーサにより破壊することはなく、またシール
部材を光硬化させる際にこれらの回路の遮光層が妨げと
なることもなく有利である。
According to the liquid crystal device of the present invention, the light-shielding peripheral parting is formed on the other substrate along the contour of the screen display area between the seal member and the screen display area. Here, the precharge circuit and the sampling circuit are basically AC driven circuits. For this reason,
Even if the precharge circuit and the sampling circuit are provided on one substrate portion facing the liquid crystal surrounded by the seal member and sandwiched between the two substrates, the problem of deterioration of the liquid crystal due to the application of the DC voltage as described above does not occur. . And
By providing the precharge circuit and the sampling circuit under the peripheral parting in this way, for example, a scanning line driving circuit or a data line driving circuit can be formed with a margin in the peripheral portion of one of the narrow and elongated substrates, It becomes easier to design these peripheral circuits to meet specific specifications.
In addition, by providing a precharge circuit and a sampling circuit below the parting around which is a so-called dead space, the effective display area in the liquid crystal device is not reduced,
At the same time, since the peripheral parting is particularly light-blocking, it is not necessary to block light incident through the screen display area on the precharge circuit and the sampling circuit. In addition, since the precharge circuit and the sampling circuit are not formed on the substrate portion facing the seal member, the elements of these circuits are not destroyed by the spacer, and when the seal member is light-cured, these elements are not destroyed. Advantageously, the light-blocking layer of the circuit does not interfere.

【0017】請求項3に記載の液晶装置は請求項2に記
載の液晶装置において、前記周辺はkろは前記プリチャ
ージ回路であり、前記プリチャージ回路の入出力配線の
少なくとも一部は、前記周辺見切りに対向する位置にお
いて前記一方の基板に設けられていることを特徴とす
る。
A liquid crystal device according to a third aspect is the liquid crystal device according to the second aspect, wherein the periphery is the precharge circuit, and at least a part of the input / output wiring of the precharge circuit is the same as the liquid crystal device. It is provided on the one substrate at a position facing the peripheral parting.

【0018】請求項3に記載の液晶装置によれば、プリ
チャージ回路の入出力配線の少なくとも一部は、一方の
基板の周辺見切り下に設けられている。ここで、プリチ
ャージ回路は、基本的に交流駆動の回路であるため、液
晶に面する一方の基板部分にこのような入出力配線を設
けても、直流電圧印加による液晶の劣化という問題は生
じない。そして、このように周辺見切り下に、入出力配
線を設けることで、液晶装置における有効表示面積の減
少を招くこともない。
According to the liquid crystal device of the third aspect, at least a part of the input / output wiring of the precharge circuit is provided below the periphery of one of the substrates. Here, since the precharge circuit is basically an AC drive circuit, even if such input / output wiring is provided on one of the substrate portions facing the liquid crystal, the problem of deterioration of the liquid crystal due to application of a DC voltage occurs. Absent. By providing the input / output wiring under the peripheral part, the effective display area in the liquid crystal device is not reduced.

【0019】請求項4に記載の液晶装置は請求項2又は
3に記載の液晶装置において、前記周辺回路は前記プリ
チャージ回路であり、前記プリチャージ回路の入出力配
線は、前記プリチャージ信号を発生させるための電源用
のプリチャージ信号線と、前記プリチャージ信号を前記
画像信号に先行させるタイミングで前記プリチャージ回
路を駆動させるためのプリチャージ回路駆動信号用のプ
リチャージ回路駆動信号線とを含むことを特徴とする。
A liquid crystal device according to a fourth aspect is the liquid crystal device according to the second or third aspect, wherein the peripheral circuit is the precharge circuit, and an input / output line of the precharge circuit transmits the precharge signal. A power supply precharge signal line for generating a precharge signal, and a precharge circuit drive signal line for a precharge circuit drive signal for driving the precharge circuit at a timing at which the precharge signal precedes the image signal. It is characterized by including.

【0020】請求項4に記載の液晶装置によれば、プリ
チャージ回路の入出力配線は、プリチャージ信号線とプ
リチャージ回路駆動信号線とを含む。ここで、プリチャ
ージ回路は、基本的に交流駆動の回路であるため、液晶
に面する一方の基板部分にこのようなプリチャージ信号
線とプリチャージ回路駆動信号線とを設けても、直流電
圧印加による液晶の劣化という問題は生じない。そし
て、このように周辺見切り下に、2種類のプリチャージ
回路の入出力配線を設ければ、液晶装置における有効表
示面積の減少を招くことはない。
According to the liquid crystal device of the present invention, the input / output wiring of the precharge circuit includes a precharge signal line and a precharge circuit drive signal line. Here, since the precharge circuit is basically an AC drive circuit, even if such a precharge signal line and a precharge circuit drive signal line are provided on one substrate portion facing the liquid crystal, the The problem of deterioration of the liquid crystal due to the application does not occur. If the input / output wirings of the two types of precharge circuits are provided below the periphery, the effective display area of the liquid crystal device is not reduced.

【0021】請求項5に記載の液晶装置は請求項4に記
載の液晶装置において、前記プリチャージ信号線の少な
くとも一部は、前記走査線との間で所定量の容量を持つ
ように前記走査線上に絶縁膜を介して形成された所定幅
の導電体からなることを特徴とする。
A liquid crystal device according to a fifth aspect of the present invention is the liquid crystal device according to the fourth aspect, wherein at least a part of the precharge signal line has a predetermined amount of capacitance with the scanning line. It is characterized by being made of a conductor of a predetermined width formed on the line via an insulating film.

【0022】請求項5に記載の液晶装置によれば、プリ
チャージ信号線の少なくとも一部は所定幅の導電体から
なり、プリチャージ信号線は低抵抗とされる。同時に、
この導電体は、走査線との間で所定量の容量を持つよう
に所定幅で走査線上に絶縁膜を介して形成されるので、
プリチャージ信号線には配線容量が付与され、プリチャ
ージ信号線は低インピーダンスとされる。例えば、この
導電体は、周辺見切りの幅内で、他の回路や配線の妨げ
とならない範囲で可能な限り広い幅に形成される。
According to the liquid crystal device of the present invention, at least a part of the precharge signal line is made of a conductor having a predetermined width, and the precharge signal line has a low resistance. at the same time,
Since the conductor is formed on the scanning line with a predetermined width via an insulating film so as to have a predetermined amount of capacitance between the scanning line and the conductor,
Wiring capacitance is given to the precharge signal line, and the precharge signal line has low impedance. For example, this conductor is formed as wide as possible within the width of the peripheral parting as long as it does not interfere with other circuits and wiring.

【0023】請求項6に記載の液晶装置は請求項4又は
5に記載の液晶装置において、前記複数の走査線は、前
記第1方向に対する前記画面表示領域の両側から前記周
辺見切りへ抜けるように夫々配線されており、前記プリ
チャージ信号線の少なくとも一部は、前記周辺見切りに
対向する位置において前記両側のうちの一方に沿って前
記走査線上に絶縁膜を介して配線されており、前記プリ
チャージ回路駆動信号線の少なくとも一部は、前記周辺
見切りに対向する位置において前記両側のうちの他方に
沿って前記走査線上に絶縁膜を介して配線されており、
前記プリチャージ信号線及び前記走査線が重なる面積
と、前記プリチャージ回路駆動信号線及び前記走査線が
重なる面積との差が、当該液晶装置の特性に基づいて予
め定められる所定値未満となるように、前記走査線、前
記プリチャージ信号線及び前記プリチャージ回路駆動信
号線は夫々構成されていることを特徴とする。
According to a sixth aspect of the present invention, in the liquid crystal device according to the fourth or fifth aspect, the plurality of scanning lines pass from both sides of the screen display area in the first direction to the peripheral parting. At least a portion of the precharge signal line is wired on the scanning line along one of the two sides via an insulating film at a position facing the peripheral parting, and At least a part of the charge circuit drive signal line is wired via an insulating film on the scanning line along the other of the two sides at a position facing the peripheral parting,
The difference between the area where the precharge signal line and the scan line overlap and the area where the precharge circuit drive signal line and the scan line overlap is less than a predetermined value based on the characteristics of the liquid crystal device. The scanning line, the precharge signal line, and the precharge circuit drive signal line are each configured.

【0024】請求項6に記載の液晶装置によれば、複数
の走査線は、画面表示領域の両側から周辺見切りへ抜け
るように夫々配線されており、画面表示領域の両側から
走査信号が供給される。このため、両側からの走査信号
に応じてスイッチング制御を行う、例えばTFT素子の
ゲート遅延の如き、スイッチング素子のスイッチング遅
延には、画面表示領域の一方側における配線容量を定め
るプリチャージ信号線及び走査線が重なる面積と、画面
表示領域の他方側における配線容量を定めるプリチャー
ジ回路駆動信号線及び走査線が重なる面積との差に依存
して、相互に差が出る。ここで、これらの面積の差は、
当該液晶装置の特性に基づいて予め定められる所定値未
満とされ、例えば、これらのスイッチング遅延を回路の
仕様、精度等との関係から実質的に均等とする零に近い
値とされる。この結果、画面表示領域の両側からの走査
信号についてのスイッチング遅延を合わせることが可能
となる。
According to the liquid crystal device of the sixth aspect, the plurality of scanning lines are respectively wired so as to pass from both sides of the screen display area to the peripheral partition, and a scanning signal is supplied from both sides of the screen display area. You. For this reason, switching control is performed in accordance with scanning signals from both sides. For example, a switching delay of a switching element such as a gate delay of a TFT element includes a precharge signal line and a scan which determine a wiring capacitance on one side of a screen display area. A difference occurs depending on the difference between the area where the lines overlap and the area where the precharge circuit drive signal lines and the scanning lines that determine the wiring capacitance on the other side of the screen display area overlap. Here, the difference between these areas is
The switching delay is set to be less than a predetermined value based on the characteristics of the liquid crystal device. For example, the switching delay is set to a value close to zero which makes the switching delay substantially equal in relation to the specifications and accuracy of the circuit. As a result, it is possible to adjust the switching delay of the scanning signals from both sides of the screen display area.

【0025】請求項7に記載の液晶装置は請求項2から
6のいずれか一項に記載の液晶装置において、前記プリ
チャージ回路が設けられており、前記複数のデータ線
は、前記データ線の一方側から前記画像信号が供給され
ると共に、前記データ線の他方側から前記プリチャージ
信号が供給されることを特徴とする。
A liquid crystal device according to a seventh aspect is the liquid crystal device according to any one of the second to sixth aspects, wherein the precharge circuit is provided, and the plurality of data lines are connected to the data lines. The image signal is supplied from one side, and the precharge signal is supplied from the other side of the data line.

【0026】請求項7に記載の液晶装置によれば、複数
のデータ線は、前記データ線の一方側から画像信号が供
給され、他方側からプリチャージ信号が供給される。従
って、プリチャージ回路を、画像信号を供給するための
データ線駆動回路、サンプリング回路等と画面表示領域
を挟んで反対の側に設けることができる。
According to the liquid crystal device of the present invention, the plurality of data lines are supplied with an image signal from one side of the data lines and a precharge signal from the other side. Therefore, the precharge circuit can be provided on the opposite side of the screen display area from the data line driving circuit for supplying the image signal, the sampling circuit, and the like.

【0027】請求項8に記載の液晶装置は請求項2から
7のいずれか一項に記載の液晶装置において、前記サン
プリング回路が設けられており、前記複数の走査線に前
記走査信号を順次供給する走査線駆動手段は、前記一方
の基板において前記シール部材よりも周辺に位置する周
辺部分に設けられ、前記サンプリング回路を駆動して前
記画像信号を発生させるデータ線駆動手段は、前記周辺
部分に設けられたことを特徴とする。
According to an eighth aspect of the present invention, in the liquid crystal device according to any one of the second to seventh aspects, the sampling circuit is provided, and the scanning signals are sequentially supplied to the plurality of scanning lines. Scanning line driving means is provided in a peripheral portion of the one substrate which is located closer to the periphery than the seal member, and data line driving means for driving the sampling circuit to generate the image signal is provided in the peripheral portion. It is characterized by being provided.

【0028】請求項8に記載の液晶装置によれば、走査
線駆動手段は、一方の基板の周辺部分に設けられ、デー
タ線駆動手段も同様に、一方の基板の周辺部分に設けら
れているので、両基板間に挟持されシール部材に包囲さ
れた液晶に、特に直流駆動されるデータ線駆動手段や走
査線駆動手段からの直流電圧成分が、漏れ込んで印加さ
れることを効果的に阻止できる。
According to the liquid crystal device of the present invention, the scanning line driving means is provided on the peripheral portion of one of the substrates, and the data line driving means is similarly provided on the peripheral portion of the one substrate. Therefore, it is possible to effectively prevent a DC voltage component from a DC-driven data line driving unit or a scanning line driving unit from leaking and being applied to the liquid crystal sandwiched between the two substrates and surrounded by the seal member. it can.

【0029】請求項9に記載の液晶装置は請求項1から
8のいずれか一項に記載の液晶装置において、当該液晶
装置に対し所定の検査を行うための薄膜トランジスタか
らなる検査回路が前記周辺見切りに対向する位置におい
て前記一方の基板に更に設けられたことを特徴とする。
According to a ninth aspect of the present invention, in the liquid crystal device according to any one of the first to eighth aspects, an inspection circuit including a thin film transistor for performing a predetermined inspection on the liquid crystal device includes the peripheral parting. And further provided on the one of the substrates at a position facing the first substrate.

【0030】請求項9に記載の液晶装置によれば、検査
回路は、一方の基板の周辺見切り下に設けられているの
で、例えば、走査線駆動回路やデータ線駆動回路を一方
の基板の周辺部分に余裕を持って形成することができ、
液晶装置における有効表示面積の減少を招くことなく、
同時に、特に周辺見切りは遮光性であるので、画面表示
領域を介して入射される光に対する遮光を検査回路に施
す必要も無い。
According to the liquid crystal device of the ninth aspect, the inspection circuit is provided below the periphery of the one substrate, so that, for example, a scanning line driving circuit and a data line driving circuit are provided around the one substrate. It can be formed with a margin in the part,
Without inviting a decrease in the effective display area of the liquid crystal device,
At the same time, since the peripheral parting is particularly light-shielding, it is not necessary to shield the inspection circuit from light incident through the screen display area.

【0031】請求項10に記載の液晶装置は請求項2に
記載の液晶装置において、前記プリチャージ回路と前記
サンプリング回路とのうちの少なくとも一方に代えて、
当該液晶装置を動作させるための任意の交流電圧駆動さ
れる周辺回路が前記周辺見切りに対向する位置において
前記第1基板に設けられたことを特徴とする。
According to a tenth aspect of the present invention, in the liquid crystal device according to the second aspect, at least one of the precharge circuit and the sampling circuit is replaced with at least one of the precharge circuit and the sampling circuit.
An arbitrary AC voltage driven peripheral circuit for operating the liquid crystal device is provided on the first substrate at a position facing the peripheral parting.

【0032】請求項10に記載の液晶装置によれば、例
えば、液晶表示における画質の向上、消費電力の低減、
コストの低減等の観点からTFT等を用いた各種の周辺
回路は、第1基板の周辺見切り下に設けられているの
で、例えば、液晶装置における有効表示面積の減少を招
くことなく、同時に、特に周辺見切りは遮光性であるの
で、画面表示領域を介して入射される光に対する遮光を
周辺回路に施す必要も無い。そして、周辺回路は交流電
圧駆動されるので、前述したような直流電圧印加による
液晶の劣化という問題は生じない。
According to the liquid crystal device of the tenth aspect, for example, improvement of image quality in a liquid crystal display, reduction of power consumption,
Since various peripheral circuits using TFTs and the like are provided below the periphery of the first substrate from the viewpoint of cost reduction and the like, for example, without reducing the effective display area in the liquid crystal device, Since the peripheral parting is light-shielding, it is not necessary to shield the peripheral circuit from light incident through the screen display area. Since the peripheral circuit is driven by an AC voltage, the problem of deterioration of the liquid crystal due to the application of the DC voltage does not occur.

【0033】請求項11に記載の電子機器は、請求項1
から10に記載の液晶装置を備えたことを特徴とする。
The electronic device according to the eleventh aspect is the electronic device according to the first aspect.
The liquid crystal device according to any one of Items 1 to 10, is provided.

【0034】請求項11に記載の電子機器によれば、電
子機器は、上述した本願発明の液晶装置を備えており、
液晶パネルやモジュールのサイズに対し画面表示領域が
大きいので、電子機器の全体のサイズに対しても画面表
示領域が大きくなり、且つ高品位の画像表示が可能とな
る。
According to an eleventh aspect of the present invention, an electronic apparatus includes the above-described liquid crystal device of the present invention,
Since the screen display area is larger than the size of the liquid crystal panel or the module, the screen display area is larger than the entire size of the electronic device, and a high-quality image can be displayed.

【0035】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0036】[0036]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0037】(液晶装置の構成)液晶装置の実施の形態
の構成について図1から図5に基づいて説明する。
(Structure of Liquid Crystal Device) The structure of the embodiment of the liquid crystal device will be described with reference to FIGS.

【0038】先ず、液晶装置の全体構成について、図1
から図3を参照して説明する。図1は、液晶装置の実施
の形態におけるTFTアレイ基板上に設けられた各種配
線、周辺回路等の構成を示すブロック図であり、図2
は、TFTアレイ基板をその上に形成された各構成要素
と共に対向基板の側から見た平面図であり、図3は、対
向基板を含めて示す図2のH−H’断面図である。
First, the overall structure of the liquid crystal device will be described with reference to FIG.
3 will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of various wirings, peripheral circuits, and the like provided on a TFT array substrate in the embodiment of the liquid crystal device.
FIG. 3 is a plan view of the TFT array substrate together with components formed thereon viewed from the counter substrate side, and FIG. 3 is a cross-sectional view taken along the line HH ′ of FIG. 2 including the counter substrate.

【0039】図1において、液晶装置200は、例えば
石英基板、ハードガラス等からなるTFTアレイ基板1
を備えている。TFTアレイ基板1上には、マトリクス
状に設けられた複数の画素電極11と、X方向に複数配
列されており夫々がY方向に沿って伸びるデータ線35
(ソース電極線)と、Y方向に複数配列されており夫々
がX方向に沿って伸びる走査線31(ゲート電極線)
と、各データ線35と画素電極11との間に夫々介在す
ると共に該間における導通状態及び非導通状態を、走査
線31を介して夫々供給される走査信号に応じて夫々制
御するスイッチング素子の一例としての複数のTFT3
0とが形成されている。またTFTアレイ基板1上に
は、後述の蓄積容量(図6参照)のための配線である容
量線31’(第2蓄積容量電極)が、走査線31と平行
に形成されている。
In FIG. 1, a liquid crystal device 200 is a TFT array substrate 1 made of, for example, a quartz substrate, hard glass, or the like.
It has. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix and a plurality of data lines 35 arranged in the X direction and each extending in the Y direction.
(Source electrode lines) and a plurality of scanning lines 31 (gate electrode lines) arranged in the Y direction and each extending along the X direction.
And a switching element interposed between each data line 35 and the pixel electrode 11 and controlling the conduction state and the non-conduction state between the data lines 35 and the pixel electrode 11 in accordance with a scanning signal supplied via the scanning line 31. Multiple TFTs 3 as an example
0 is formed. On the TFT array substrate 1, a capacitance line 31 ′ (second storage capacitance electrode), which is a wiring for a storage capacitor (see FIG. 6) described later, is formed in parallel with the scanning line 31.

【0040】TFTアレイ基板1上には更に、複数のデ
ータ線35に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給するプリチャージ回路201
と、画像信号をサンプリングして複数のデータ線35に
夫々供給するサンプリング回路301と、データ線駆動
回路101と、走査線駆動回路104とが形成されてい
る。
Further, on the TFT array substrate 1, a precharge circuit 201 for supplying a precharge signal of a predetermined voltage level to a plurality of data lines 35 in advance of an image signal, respectively.
And a sampling circuit 301 that samples an image signal and supplies the data signal to the plurality of data lines 35, a data line driving circuit 101, and a scanning line driving circuit 104.

【0041】走査線駆動回路104は、外部制御回路か
ら供給される電源、基準クロック等に基づいて、所定タ
イミングで走査線31(ゲート電極線)に走査信号をパ
ルス的に線順次で印加する。
The scanning line driving circuit 104 applies a scanning signal to the scanning line 31 (gate electrode line) in a pulse-wise line-sequential manner at a predetermined timing based on a power supply and a reference clock supplied from an external control circuit.

【0042】データ線駆動回路101は、外部制御回路
から供給される電源、基準クロック等に基づいて、走査
線駆動回路104が走査信号を印加するタイミングに合
わせて、6つの画像入力信号線VID1〜VID6夫々
について、データ線35毎にサンプリング回路駆動信号
をサンプリング回路301にサンプリング回路駆動信号
線306を介して所定タイミングで供給する。
The data line driving circuit 101 controls the six image input signal lines VID1 to VID1 in accordance with the timing at which the scanning line driving circuit 104 applies a scanning signal based on a power supply and a reference clock supplied from an external control circuit. For each VID 6, a sampling circuit drive signal is supplied to the sampling circuit 301 for each data line 35 at a predetermined timing via the sampling circuit drive signal line 306.

【0043】プリチャージ回路201は、TFT202
を各データ線35毎に備えており、プリチャージ信号線
204がTFT202のソース電極に接続されており、
プリチャージ回路駆動信号線206がTFT202のゲ
ート電極に接続されている。そして、プリチャージ信号
線204を介して、外部電源からプリチャージ信号を書
き込むために必要な所定電圧の電源が供給され、プリチ
ャージ回路駆動信号線206を介して、各データ線35
について画像信号に先行するタイミングでプリチャージ
信号を書き込むように、外部制御回路からプリチャージ
回路駆動信号が供給される。プリチャージ回路201
は、好ましくは中間階調レベルの画素データに相当する
プリチャージ信号(画像補助信号)を供給する。
The precharge circuit 201 includes a TFT 202
Is provided for each data line 35, the precharge signal line 204 is connected to the source electrode of the TFT 202,
The precharge circuit drive signal line 206 is connected to the gate electrode of the TFT 202. Then, power of a predetermined voltage required for writing a precharge signal is supplied from an external power supply via a precharge signal line 204, and each data line 35 is supplied via a precharge circuit drive signal line 206.
The precharge circuit drive signal is supplied from the external control circuit so that the precharge signal is written at a timing preceding the image signal. Precharge circuit 201
Supplies a precharge signal (image auxiliary signal) preferably corresponding to pixel data of an intermediate gradation level.

【0044】サンプリング回路301は、TFT302
を各データ線35毎に備えており、画像入力信号線VI
D1〜VID6がTFT302のソース電極に接続され
ており、サンプリング回路駆動信号線306がTFT3
02のゲート電極に接続されている。そして、画像入力
信号線VID1〜VID6を介して、6つのパラレルな
画像信号が入力されると、これらの画像信号をサンプリ
ングする。また、サンプリング回路駆動信号線306を
介して、データ線駆動回路101からサンプリング回路
駆動信号が入力されると、6つの画像入力信号線VID
1〜VID6夫々についてサンプリングされた画像信号
を、6つの隣接するデータ線35からなるグループ毎に
順次印加する。即ち、データ線駆動回路101とサンプ
リング回路301とは、入力信号線VID1〜VID6
から入力された6つのパラレルな外部ICにより6相展
開され、画像信号をデータ線35に供給するように構成
されている。本実施の形態では隣接する6つのデータ線
35に接続されるサンプリング回路301を同時に選択
し、6つのデータ線35からなるグループ毎に順次転送
していく方式を述べたが、データ線35を1本毎に選択
してもよいし、隣接する2、3、…、5本或いは7本以
上を同時に選択してもよい。また、データ線35に供給
される画像信号の相展開数は6相のみならず、サンプリ
ング回路301を構成するTFT302の書き込み特性
が良ければ、5相以下でもよいし、画像信号の周波数が
高ければ、7相以上に増やしてもよい。この際、少なく
とも画像信号の相展開数だけ画像入力信号線が必要なこ
とは言うまでもない。
The sampling circuit 301 includes a TFT 302
Is provided for each data line 35, and the image input signal line VI
D1 to VID6 are connected to the source electrode of the TFT 302, and the sampling circuit drive signal line 306 is connected to the TFT3.
02 is connected to the gate electrode 02. When six parallel image signals are input via the image input signal lines VID1 to VID6, these image signals are sampled. When a sampling circuit drive signal is input from the data line drive circuit 101 via the sampling circuit drive signal line 306, the six image input signal lines VID
Image signals sampled for each of 1 to VID 6 are sequentially applied to each group of six adjacent data lines 35. That is, the data line driving circuit 101 and the sampling circuit 301 are connected to the input signal lines VID1 to VID6.
6 are developed by six parallel external ICs input from the CPU, and image signals are supplied to the data lines 35. In the present embodiment, a method has been described in which the sampling circuits 301 connected to the six adjacent data lines 35 are simultaneously selected and sequentially transferred for each group of the six data lines 35. .., 5 or 7 or more adjacent lines may be selected simultaneously. The number of phase expansions of the image signal supplied to the data line 35 is not limited to six, but may be five or less if the writing characteristics of the TFT 302 forming the sampling circuit 301 are good, or if the frequency of the image signal is high. , Seven or more phases. At this time, it goes without saying that image input signal lines are required at least for the number of phase expansions of the image signal.

【0045】本実施の形態では特に、プリチャージ回路
201及びサンプリング回路301は、図1中斜線領域
で示すように且つ図2及び図3に示すように、対向基板
2に形成された遮光性の周辺見切り53に対向する位置
においてTFTアレイ基板1上に設けられており、デー
タ線駆動回路101及び走査線駆動回路104は、液晶
層50に面しないTFTアレイ基板1の狭く細長い周辺
部分上に設けられている。
In the present embodiment, in particular, the precharge circuit 201 and the sampling circuit 301 are provided with the light shielding property formed on the opposite substrate 2 as shown by the hatched area in FIG. 1 and as shown in FIGS. The data line drive circuit 101 and the scan line drive circuit 104 are provided on the narrow and elongated peripheral portion of the TFT array substrate 1 not facing the liquid crystal layer 50. Have been.

【0046】図2及び図3において、TFTアレイ基板
1の上には、複数の画素電極11により規定される画面
表示領域(即ち、実際に液晶層50の配向状態変化によ
り画像が表示される液晶パネルの領域)の周囲において
両基板を貼り合わせて液晶層50を包囲するシール部材
の一例としての光硬化性樹脂からなるシール剤52が、
画面表示領域に沿って設けられている。そして、対向基
板2上における画面表示領域とシール剤52との間に
は、遮光性の周辺見切り53が設けられている。
2 and 3, on the TFT array substrate 1, a screen display area defined by a plurality of pixel electrodes 11 (ie, a liquid crystal on which an image is actually displayed by a change in the orientation of the liquid crystal layer 50). A sealant 52 made of a photocurable resin as an example of a seal member that surrounds the liquid crystal layer 50 by bonding the two substrates together around the panel area)
It is provided along the screen display area. Further, a light-shielding peripheral partition 53 is provided between the screen display area on the counter substrate 2 and the sealant 52.

【0047】周辺見切り53は、後に画面表示領域に対
応して開口が開けられた遮光性のケースにTFTアレイ
基板1が入れられた場合に、当該画面表示領域が製造誤
差等により当該ケースの開口の縁に隠れてしまわないよ
うに、即ち、例えばTFTアレイ基板1のケースに対す
る数百μm程度のずれを許容するように、画面表示領域
の周囲に500μm〜1mm程度の幅を持つ帯状の遮光
性材料から形成されたものである。このような遮光性の
周辺見切り53は、例えば、Cr(クロム)、Ni(ニ
ッケル)、Al(アルミニウム)等の金属材料を用いた
スパッタリング、フォトリソグラフィ及びエッチングに
より対向基板2に形成される。或いは、カーボンやTi
(チタン)をフォトレジストに分散した樹脂ブラックな
どの材料から形成される。
When the TFT array substrate 1 is later placed in a light-shielding case having an opening corresponding to the screen display area, the peripheral display 53 may cause the screen display area to open due to a manufacturing error or the like. Of a screen having a width of about 500 μm to about 1 mm around the screen display area so as not to be hidden by the edge of the TFT array substrate 1, for example, to allow a shift of about several hundred μm with respect to the case of the TFT array substrate 1. It is formed from a material. Such a light-shielding peripheral partition 53 is formed on the counter substrate 2 by sputtering, photolithography, and etching using a metal material such as Cr (chromium), Ni (nickel), or Al (aluminum). Alternatively, carbon or Ti
It is formed from a material such as resin black in which (titanium) is dispersed in a photoresist.

【0048】シール剤52の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路101及び実装端
子102が設けられており、画面表示領域の左右の2辺
に沿って走査線駆動回路104が画面表示領域の両側に
設けられている。更に画面表示領域の上辺には、画面表
示領域の両側に設けられた走査線駆動回路104間をつ
なぐための複数の配線105が設けられている。また、
シール剤52の四隅には、TFTアレイ基板1と対向基
板2との間で電気的導通をとるための導通剤からなる銀
点106が設けられている。そして、シール剤52とほ
ぼ同じ輪郭を持つ対向基板2が当該シール剤52により
TFTアレイ基板1に固着されている。
In a region outside the sealant 52, a data line driving circuit 101 and a mounting terminal 102 are provided along a lower side of the screen display region, and a scanning line driving circuit is provided along two right and left sides of the screen display region. Circuits 104 are provided on both sides of the screen display area. Further, a plurality of wirings 105 for connecting the scanning line driving circuits 104 provided on both sides of the screen display area are provided on an upper side of the screen display area. Also,
At four corners of the sealant 52, silver dots 106 made of a conductive agent for establishing electrical continuity between the TFT array substrate 1 and the counter substrate 2 are provided. The opposite substrate 2 having substantially the same contour as the sealing agent 52 is fixed to the TFT array substrate 1 by the sealing agent 52.

【0049】プリチャージ回路201及びサンプリング
回路301は、基本的に交流駆動の回路である。このた
め、シール剤52により包囲され両基板間に挟持された
液晶層50に面するTFTアレイ基板1部分にこれらの
プリチャージ回路201及びサンプリング回路301を
設けても、直流電圧印加による液晶層50の劣化という
問題は生じない。これに対して、データ線駆動回路10
1及び走査線駆動回路104は、液晶層50に面するこ
とのないTFTアレイ基板1の周辺部分に設けられてい
る。従って、液晶層50に、特に直流駆動されるデータ
線駆動回路101や走査線駆動回路104からの直流電
圧成分が、漏れ込んで印加されることを未然に防止でき
る。
The precharge circuit 201 and the sampling circuit 301 are basically AC driven circuits. Therefore, even if the precharge circuit 201 and the sampling circuit 301 are provided in the portion of the TFT array substrate 1 facing the liquid crystal layer 50 surrounded by the sealant 52 and sandwiched between the two substrates, the liquid crystal layer 50 is not There is no problem of deterioration. On the other hand, the data line driving circuit 10
1 and the scanning line driving circuit 104 are provided on the periphery of the TFT array substrate 1 which does not face the liquid crystal layer 50. Therefore, it is possible to prevent a DC voltage component from the data line driving circuit 101 and the scanning line driving circuit 104, which are DC-driven in particular, from leaking and being applied to the liquid crystal layer 50 beforehand.

【0050】そして、このように周辺見切り53下に、
プリチャージ回路201及びサンプリング回路301を
設けることで、走査線駆動回路104やデータ線駆動回
路101をTFTアレイ基板1の周辺部分に余裕を持っ
て形成することができ、特定の仕様に沿うようにこれら
の周辺回路を設計することが容易になる。また、言わば
デッドスペースである周辺見切り53下に、プリチャー
ジ回路201やサンプリング回路301を設けること
で、液晶装置200における有効表示面積の減少を招く
こともなく、同時に、特に周辺見切り53は遮光性であ
るので、画面表示領域を介して入射される光に対する遮
光をプリチャージ回路201やサンプリング回路301
を構成するTFT202及び302に施す必要も無い。
加えて、シール剤52に面するTFTアレイ基板1部分
にプリチャージ回路201やサンプリング回路301を
形成する訳ではないので、これらの回路を構成するTF
T202及び302をシール剤52に混入されたスペー
サにより破壊する恐れはない。更に、これらの回路を構
成するTFT202及び302に対して、別途遮光層を
設ける必要も無いので、このような遮光層がシール剤5
2の光硬化の妨げになる事態も未然に防げる。即ち、両
基板のシール剤52に対向する位置には、遮光層を設け
る必要はないので、シール剤52を光硬化させる工程で
両基板側から光を十分に照射でき、良好に光硬化を行え
る。このため、基板の変形等が懸念される熱硬化性樹脂
をシール剤52として使用しなくて済み有利である。
Then, as described below, under the peripheral parting 53,
By providing the precharge circuit 201 and the sampling circuit 301, the scanning line driving circuit 104 and the data line driving circuit 101 can be formed with a margin in the peripheral portion of the TFT array substrate 1 so as to meet specific specifications. It becomes easy to design these peripheral circuits. Further, by providing the precharge circuit 201 and the sampling circuit 301 below the peripheral partition 53 which is a so-called dead space, the effective display area in the liquid crystal device 200 is not reduced, and at the same time, particularly, the peripheral partition 53 has a light shielding property. Therefore, the light blocking of the light incident through the screen display area is performed by the precharge circuit 201 and the sampling circuit 301.
Does not need to be applied to the TFTs 202 and 302 constituting the.
In addition, since the precharge circuit 201 and the sampling circuit 301 are not formed on the portion of the TFT array substrate 1 facing the sealant 52, the TFs constituting these circuits are not formed.
There is no possibility that T202 and T302 are broken by the spacer mixed in the sealant 52. Further, since there is no need to provide a separate light-shielding layer for the TFTs 202 and 302 constituting these circuits, such a light-shielding layer can be used as the sealant 5.
The situation that hinders the light curing of item 2 can also be prevented. That is, since it is not necessary to provide a light-shielding layer at a position facing the sealant 52 on both substrates, light can be sufficiently radiated from both substrates in the step of photocuring the sealant 52, and good photocuring can be performed. . For this reason, it is not necessary to use a thermosetting resin that may cause deformation of the substrate as the sealant 52, which is advantageous.

【0051】図1に示したように本実施の形態では、プ
リチャージ信号線204及びプリチャージ回路駆動信号
線206は、周辺見切り53に対向する位置においてT
FTアレイ基板1に設けられている。この場合、プリチ
ャージ回路201は、基本的に交流駆動の回路であるた
め、液晶層50に面するTFTアレイ基板1部分にこの
ようなプリチャージ信号線204とプリチャージ回路駆
動信号線206とを設けても、直流電圧印加による液晶
の劣化という問題は生じない。そして、このように周辺
見切り53下に、2種類の入出力配線を設ければ、液晶
装置における有効表示面積の減少を招くことはない。
As shown in FIG. 1, in the present embodiment, the precharge signal line 204 and the precharge circuit drive signal line 206
It is provided on the FT array substrate 1. In this case, since the precharge circuit 201 is basically an AC drive circuit, such a precharge signal line 204 and a precharge circuit drive signal line 206 are provided on the TFT array substrate 1 facing the liquid crystal layer 50. Even if it is provided, the problem of deterioration of the liquid crystal due to application of a DC voltage does not occur. If two types of input / output wirings are provided below the peripheral partition 53, the effective display area of the liquid crystal device is not reduced.

【0052】プリチャージ信号線204の一部は、走査
線31との間で所定量の容量を持つように走査線31上
に絶縁膜を介して形成された所定幅の導電体からなる。
このため、プリチャージ信号線204は低抵抗とされ
る。更に、この導電体は、走査線31との間で所定量の
容量を持つように形成されており、即ち、プリチャージ
信号線204には配線容量が付与されているので、プリ
チャージ信号線204は低インピーダンスとされる。例
えば、この導電体は、周辺見切り53の幅より若干幅が
狭くなるように形成され、他の回路や配線の妨げとなら
ない範囲で可能な限り広い幅に形成される。
A part of the precharge signal line 204 is made of a conductor having a predetermined width formed on the scanning line 31 via an insulating film so as to have a predetermined amount of capacitance with the scanning line 31.
Therefore, the precharge signal line 204 has a low resistance. Further, this conductor is formed so as to have a predetermined amount of capacitance with the scanning line 31. That is, since the precharge signal line 204 is provided with a wiring capacitance, the precharge signal line 204 Are low impedance. For example, the conductor is formed so as to have a width slightly smaller than the width of the peripheral partition 53, and is formed as wide as possible without interfering with other circuits and wiring.

【0053】また図1に示すように、複数の走査線31
は、画面表示領域の両側から周辺見切り53へ抜けるよ
うに夫々配線されている。そして、画面表示領域の一方
の側に沿って、プリチャージ信号線204の一部は、周
辺見切り53下において走査線31上に絶縁膜を介して
配線されている。他方、画面表示領域の他方の側に沿っ
て、プリチャージ回路駆動信号線206の一部は、周辺
見切り53下において走査線31上に絶縁膜を介して配
線されている。ここで、両側からの走査信号に応じてス
イッチング制御を行う各画素におけるTFT30のゲー
ト遅延は、プリチャージ信号線204及び走査線31が
重なる面積と、プリチャージ回路駆動信号線206及び
走査線31が重なる面積との差に応じて発生するおそれ
がある。しかるに本実施の形態では、この差は、これら
両側からの走査信号のゲート遅延を回路の仕様、精度等
との関係から実質的に均等とする程度に零に近い値とさ
れているので、このようなゲート遅延を合わせることが
可能となる。また、走査線毎にプリチャージ信号の極性
反転を行う1H反転駆動場合には、プリチャージ信号線
206は1本で良いが、データ線35毎に極性反転を行
う1S反転駆動や走査線31とデータ線35とを互いに
1ライン毎に極性反転するドット反転駆動の場合には、
プリチャージ信号線204に対し、奇数列のデータ線3
5のグループと偶数列のデータ線35のグループとで逆
極性のプリチャージ信号を印加する必要があるため、プ
リチャージ信号線206が少なくとも2本以上必要にな
る。このような場合でも、画面表示領域の一方の端を通
り、走査線31上に絶縁膜を介して重なるプリチャージ
信号線204の2本分の面積と画面表示領域の一方の端
を通るプリチャージ回路駆動信号線206との面積がほ
ぼ同じになるようにすると良い。
Further, as shown in FIG.
Are wired from both sides of the screen display area to the peripheral partition 53, respectively. Then, along one side of the screen display area, a part of the precharge signal line 204 is wired on the scanning line 31 under the peripheral parting 53 via an insulating film. On the other hand, along the other side of the screen display area, a part of the precharge circuit drive signal line 206 is wired on the scanning line 31 via the insulating film below the peripheral partition 53. Here, the gate delay of the TFT 30 in each pixel that performs switching control according to the scanning signals from both sides is determined by the area where the precharge signal line 204 and the scan line 31 overlap and the amount of the precharge circuit drive signal line 206 and the scan line 31. It may occur depending on the difference from the overlapping area. However, in the present embodiment, this difference is set to a value close to zero to such an extent that the gate delay of the scanning signal from both sides is substantially equalized from the relationship with the specification, accuracy and the like of the circuit. Such a gate delay can be adjusted. In the case of the 1H inversion drive for inverting the polarity of the precharge signal for each scanning line, one precharge signal line 206 may be used. In the case of dot inversion drive in which the polarity of the data line 35 is inverted with respect to each other line by line,
For the precharge signal line 204, the odd-numbered data lines 3
Since it is necessary to apply precharge signals of opposite polarities to the group of 5 and the group of the data lines 35 in the even-numbered columns, at least two or more precharge signal lines 206 are required. Even in such a case, the precharge signal passing through one end of the screen display area and passing through one end of the screen display area and the area of two precharge signal lines 204 overlapping the scanning line 31 via the insulating film via the insulating film. It is preferable that the area of the circuit drive signal line 206 be substantially the same as that of the circuit drive signal line 206.

【0054】更に図1に示すように、複数のデータ線3
5は、画面表示領域の下辺にある一端から画像信号が供
給され、他方の側にある他端からプリチャージ信号が供
給される。従って、プリチャージ回路201を、画像信
号を供給するためのデータ線駆動回路101及びサンプ
リング回路301と画面表示領域を挟んで反対の側に設
けることができ、周辺見切り53下のスペースをバラン
ス良く有効に利用できる。
Further, as shown in FIG.
Reference numeral 5 denotes an image signal supplied from one end on the lower side of the screen display area, and a precharge signal supplied from the other end on the other side. Therefore, the precharge circuit 201 can be provided on the opposite side of the screen display area from the data line driving circuit 101 and the sampling circuit 301 for supplying the image signal, and the space below the peripheral parting 53 can be effectively balanced. Available to

【0055】次に、プリチャージ回路201及びサンプ
リング回路301を構成するTFT202及び302の
具体的な回路構成について図4及び図5を参照して夫々
説明する。尚、図4は、プリチャージ回路201のTF
T202を構成する各種のTFTを示す回路図であり、
図5は、サンプリング回路301のTFT302を構成
する各種のTFTを示す回路図である。
Next, a specific circuit configuration of the TFTs 202 and 302 constituting the precharge circuit 201 and the sampling circuit 301 will be described with reference to FIGS. 4 and 5, respectively. FIG. 4 shows the TF of the precharge circuit 201.
FIG. 4 is a circuit diagram showing various TFTs constituting T202;
FIG. 5 is a circuit diagram showing various TFTs constituting the TFT 302 of the sampling circuit 301.

【0056】図4(1)に示すようにプリチャージ回路
201のTFT202(図1参照)は、NMOS(Nチ
ャネル)型のTFT202aから構成されてもよいし、
図4(2)に示すようにPMOS(Pチャネル)型のT
FT202bから構成されてもよいし、図4(3)に示
すようにCMOS(相補型MOS)型のTFT202c
から構成されてもよい。尚、図4(1)から図4(3)
において、図1に示したプリチャージ回路駆動信号線2
06を介して入力されるプリチャージ回路駆動信号20
6a、206bは、ゲート電圧として各TFT202a
〜202cに入力される。nチャネル型のTFT202
aにゲート電圧として印加されるプリチャージ回路駆動
信号206aと、pチャネル型のTFT202bにゲー
ト電圧として印加されるプリチャージ回路駆動信号20
6bとは、相互に反転信号であることは言うまでもな
い。従って、プリチャージ回路201をCMOS型のT
FT202cで構成する場合には、プリチャージ回路駆
動信号線206が少なくとも2本以上必要となる。この
ようにプリチャージ回路駆動信号線206が2本以上に
なる場合、画面表示領域の一方の側に集中して配線して
もよいし、プリチャージ信号線204と組み合わせて、
画面表示領域の両側から配線してもよい。図1に示した
プリチャージ信号線204を介して入力されるプリチャ
ージ信号は、ソース電圧として各TFT202a〜20
2cに入力され、ドレイン側に電気的に接続されたデー
タ線35に印加される。
As shown in FIG. 4A, the TFT 202 (see FIG. 1) of the precharge circuit 201 may be constituted by an NMOS (N-channel) type TFT 202a,
As shown in FIG. 4B, a PMOS (P-channel) type T
FT 202b, or a CMOS (complementary MOS) type TFT 202c as shown in FIG.
May be configured. 4 (1) to FIG. 4 (3)
In FIG. 1, the precharge circuit drive signal line 2 shown in FIG.
Precharge circuit drive signal 20 input through
6a and 206b are each a TFT 202a as a gate voltage.
To 202c. n-channel type TFT 202
a and a precharge circuit drive signal 206a applied as a gate voltage to the p-channel TFT 202b.
Needless to say, 6b is an inverted signal. Accordingly, the precharge circuit 201 is connected to the CMOS type T
In the case of using the FT 202c, at least two or more precharge circuit drive signal lines 206 are required. When the number of the precharge circuit drive signal lines 206 is two or more, wiring may be concentrated on one side of the screen display area, or in combination with the precharge signal line 204,
The wiring may be performed from both sides of the screen display area. The precharge signal input via the precharge signal line 204 shown in FIG.
2c is applied to the data line 35 electrically connected to the drain side.

【0057】図5(1)に示すようにサンプリング回路
301のTFT302(図1参照)は、NMOS(Nチ
ャネル)型のTFT302aから構成されてもよいし、
図5(2)に示すようにPMOS(Pチャネル)型のT
FT302bから構成されてもよいし、図5(3)に示
すようにCMOS型のTFT302cから構成されても
よい。尚、図5(1)から図5(3)において、図1に
示した画像信号線VIDn(例えばVID1〜VID
6)を介して入力される6つの画像信号は、ソース電圧
として各TFT302a〜302cに入力され、同じく
図1に示したデータ線駆動回路101からサンプリング
回路駆動信号線306を介して入力されるサンプリング
回路駆動信号306a、306bは、ゲート電圧として
各TFT302a〜302cに入力される。尚、サンプ
リング回路301においても、前述のプリチャージ回路
201の場合と同様に、nチャネル型のTFT302a
にゲート電圧として印加されるサンプリング回路駆動信
号306aと、pチャネル型のTFT302bにゲート
電圧として印加されるサンプリング回路駆動信号306
bとは、相互に反転信号である。従って、サンプリング
回路301をCMOS型のTFT302cで構成する場
合には、サンプリング回路駆動信号306a、306b
用のサンプリング回路駆動信号線306が2本必要とな
る。図1に示した画像入力信号線VID1〜VID6を
介して入力される画像信号は、ソース電圧として各TF
T302a〜302cに入力され、ドレイン側に電気的
に接続されたデータ線35に印加される。
As shown in FIG. 5A, the TFT 302 (see FIG. 1) of the sampling circuit 301 may be constituted by an NMOS (N-channel) type TFT 302a,
As shown in FIG. 5B, a PMOS (P-channel) type T
It may be composed of the FT 302b, or may be composed of the CMOS type TFT 302c as shown in FIG. 5A to 5C, the image signal lines VIDn (for example, VID1 to VIDn) shown in FIG.
6) are input to the TFTs 302a to 302c as source voltages, and are also sampled from the data line driving circuit 101 shown in FIG. 1 via the sampling circuit driving signal line 306. The circuit drive signals 306a and 306b are input to each of the TFTs 302a to 302c as a gate voltage. In the sampling circuit 301, similarly to the case of the precharge circuit 201, the n-channel TFT 302a
Circuit driving signal 306a applied as a gate voltage to the sampling circuit driving signal 306a applied as a gate voltage to the p-channel TFT 302b.
b is a mutually inverted signal. Therefore, when the sampling circuit 301 is constituted by the CMOS type TFT 302c, the sampling circuit driving signals 306a and 306b
Two sampling circuit drive signal lines 306 are required. An image signal input via the image input signal lines VID1 to VID6 shown in FIG.
The signals are input to T302a to 302c and applied to the data line 35 electrically connected to the drain side.

【0058】(液晶パネルの構成)次に、液晶装置20
0が含む液晶パネル部分の具体的構成について図6から
図10を参照して説明する。ここに、図6は液晶パネル
の断面図であり、図7は図6に示したTFTアレイ基板
上に形成される各種電極等の平面図であり、図8は液晶
パネル10のプリチャージ信号線204に沿った断面図
であり、図9はプリチャージ回路201の平面図であ
り、図10は検査回路の回路図である。尚、図6及び図
8においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならし
めてある。
(Structure of Liquid Crystal Panel) Next, the liquid crystal device 20
The specific configuration of the liquid crystal panel portion included in 0 will be described with reference to FIGS. 6 is a cross-sectional view of the liquid crystal panel, FIG. 7 is a plan view of various electrodes formed on the TFT array substrate shown in FIG. 6, and FIG. 8 is a precharge signal line of the liquid crystal panel 10. 9 is a plan view of the precharge circuit 201, and FIG. 10 is a circuit diagram of the inspection circuit. In FIGS. 6 and 8, the scale of each layer and each member is different so that each layer and each member have a size that can be recognized in the drawings.

【0059】尚、図6のTFT30部分の断面図は、図
7のA−A’に沿った断面に対応している。
The cross-sectional view of the TFT 30 in FIG. 6 corresponds to a cross-section along AA ′ in FIG.

【0060】図6の断面図において、液晶パネル10
は、各画素に設けられるTFT30部分において、TF
Tアレイ基板1並びにその上に積層された第1層間絶縁
層41、半導体層32、ゲート絶縁層33、走査線31
(ゲート電極)、第2層間絶縁層42、データ線35
(ソース電極)、第3層間絶縁層43、画素電極11及
び配向膜12を備えている。液晶パネル10はまた、例
えばガラス基板から成る対向基板2並びにその上に積層
された共通電極21、配向膜22及びブラックマトリク
ス23を備えている。液晶パネル10は更に、これらの
両基板間に挟持された液晶層50を備えている。
In the sectional view of FIG.
Represents TF in the portion of the TFT 30 provided for each pixel.
T array substrate 1 and first interlayer insulating layer 41, semiconductor layer 32, gate insulating layer 33, scanning line 31 laminated thereon
(Gate electrode), second interlayer insulating layer 42, data line 35
(Source electrode), a third interlayer insulating layer 43, a pixel electrode 11, and an alignment film 12. The liquid crystal panel 10 also includes a counter substrate 2 made of, for example, a glass substrate, and a common electrode 21, an alignment film 22, and a black matrix 23 laminated thereon. The liquid crystal panel 10 further includes a liquid crystal layer 50 sandwiched between these two substrates.

【0061】ここでは先ず、これらの層のうち、TFT
30を除く各層の構成について順に説明する。
First, of these layers, the TFT
The configuration of each layer except for 30 will be described in order.

【0062】TFT30の下地となる第1層間絶縁層4
1は、10000Å程度の厚みのNSG、PSG、BS
G、BPSGなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる。尚、第1層間絶縁層4
1に対し、約900℃のアニール処理を施すことによ
り、汚染を防ぐと共に平坦化してもよい。TFTアレイ
基板1が十分に研磨、洗浄されている場合には、工程削
減のため、第1層間絶縁層41は無くてもよい。また、
第2層間絶縁層42及び第3層間絶縁層43は夫々、5
000〜15000Å程度の層みを持つNSG、PS
G、BSG、BPSGなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる。
First interlayer insulating layer 4 serving as a base of TFT 30
1 is NSG, PSG, BS with a thickness of about 10,000Å
G, BPSG or other silicate glass film, silicon nitride film, silicon oxide film, or the like. The first interlayer insulating layer 4
By performing an annealing process at about 900 ° C., contamination may be prevented and flattened. When the TFT array substrate 1 has been sufficiently polished and cleaned, the first interlayer insulating layer 41 may not be provided in order to reduce the number of steps. Also,
The second interlayer insulating layer 42 and the third interlayer insulating layer 43 are
NSG, PS with a thickness of about 000 to 15,000Å
It is made of a silicate glass film such as G, BSG, BPSG, etc., a silicon nitride film, a silicon oxide film or the like.

【0063】画素電極11は例えば、ITO膜(インジ
ウム・ティン・オキサイド膜)などの透明導電性薄膜か
らなる。このような画素電極11は、スパッタリング処
理等によりITO膜等を約500〜2000Åの厚さに
堆積した後、フォトリソグラフィ工程、エッチング工程
を施すこと等により形成される。尚、当該液晶パネル1
0を反射型の液晶装置に用いる場合には、Al等の反射
率の高い不透明な材料から画素電極11を形成してもよ
い。
The pixel electrode 11 is made of, for example, a transparent conductive thin film such as an ITO film (indium tin oxide film). Such a pixel electrode 11 is formed by depositing an ITO film or the like to a thickness of about 500 to 2000 mm by a sputtering process or the like, and then performing a photolithography process, an etching process, or the like. The liquid crystal panel 1
When 0 is used in a reflection type liquid crystal device, the pixel electrode 11 may be formed from an opaque material having a high reflectance such as Al.

【0064】配向膜12は例えば、ポリイミド薄膜など
の有機薄膜からなる。このような配向膜12は、例えば
ポリイミド系の塗布液を塗布した後、所定のプレティル
ト角を持つように且つ所定方向でラビング処理を施すこ
と等により形成される。
The alignment film 12 is made of, for example, an organic thin film such as a polyimide thin film. Such an alignment film 12 is formed, for example, by applying a polyimide-based coating solution and then performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle.

【0065】共通電極21は、対向基板2の全面に渡っ
て形成されている。このような共通電極21は、例えば
スパッタリング処理等によりITO膜等を約500〜2
000Åの厚さに堆積した後、フォトリソグラフィ工
程、エッチング工程を施すこと等により形成される。
The common electrode 21 is formed over the entire surface of the counter substrate 2. Such a common electrode 21 is formed, for example, by sputtering an ITO film or the like by about 500 to 2
It is formed by performing a photolithography process, an etching process, and the like after depositing to a thickness of 000 mm.

【0066】配向膜22は、例えば、ポリイミド薄膜な
どの有機薄膜からなる。このような配向膜22は、例え
ばポリイミド系の塗布液を塗布した後、所定のプレティ
ルト角を持つように且つ所定方向でラビング処理を施す
こと等により形成される。
The alignment film 22 is made of, for example, an organic thin film such as a polyimide thin film. Such an alignment film 22 is formed, for example, by applying a polyimide-based coating solution and then performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle.

【0067】ブラックマトリクス23は、TFT30に
対向する所定領域に設けられている。このようなブラッ
クマトリクス23は、前述の周辺見切り53同様に、C
rやNiなどの金属材料を用いたスパッタリング、フォ
トリソグラフィ及びエッチングにより形成されたり、カ
ーボンやTiをフォトレジストに分散した樹脂ブラック
などの材料から形成される。ブラックマトリクス23
は、TFT30の半導体(ポリシリコン膜等)層32に
対する遮光の他に、コントラストの向上、色材の混色防
止などの機能を有する。
The black matrix 23 is provided in a predetermined area facing the TFT 30. Such a black matrix 23 has a C
It is formed by sputtering, photolithography and etching using a metal material such as r or Ni, or formed from a material such as resin black in which carbon or Ti is dispersed in a photoresist. Black matrix 23
Has a function of improving contrast, preventing color mixture of color materials, and the like, in addition to shading the semiconductor (polysilicon film or the like) layer 32 of the TFT 30.

【0068】液晶層50は、画素電極11と共通電極2
1とが対面するように配置されたTFTアレイ基板1と
対向基板2との間において、シール剤52(図2及び図
3参照)により囲まれた空間に液晶が真空吸引等により
封入されることにより形成される。液晶層50は、画素
電極11からの電界が印加されていない状態で配向膜1
2及び22により所定の配向状態を採る。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール剤52は、二つの基板1及び2
をそれらの周辺で貼り合わせるための、例えば光硬化性
樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の
距離を所定値とするためのスペーサが混入されている。
The liquid crystal layer 50 includes the pixel electrode 11 and the common electrode 2
Liquid crystal is sealed by vacuum suction or the like in a space surrounded by a sealant 52 (see FIGS. 2 and 3) between the TFT array substrate 1 and the opposing substrate 2 which are arranged so as to face each other. Formed by The liquid crystal layer 50 holds the alignment film 1 in a state where no electric field from the pixel electrode 11 is applied.
A predetermined orientation state is taken by 2 and 22. Liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing agent 52 includes two substrates 1 and 2
Are bonded to each other at the periphery thereof, for example, an adhesive made of a photo-curable resin or a thermo-curable resin, and a spacer for mixing the distance between the two substrates to a predetermined value is mixed.

【0069】次に、TFT30に係る各層の構成につい
て順に説明する。
Next, the structure of each layer of the TFT 30 will be described in order.

【0070】TFT30は、走査線31(ゲート電
極)、走査線31からの電界によりチャネルが形成され
る半導体層32、走査線31と半導体層32とを絶縁す
るゲート絶縁層33、半導体層32に形成されたソース
領域34、データ線35(ソース電極)、及び半導体層
32に形成されたドレイン領域36を備えている。ドレ
イン領域36には、複数の画素電極11のうちの対応す
る一つが接続されている。ソース領域34及びドレイン
領域36は後述のように、半導体層32に対し、n型又
はp型のチャネルを形成するかに応じて所定濃度のn型
用又はp型用のドーパントをドープすることにより形成
されている。n型チャネルのTFTは、動作速度が速い
という利点があり、画素のスイッチング素子であるTF
T30として用いられることが多い。
The TFT 30 includes a scanning line 31 (gate electrode), a semiconductor layer 32 in which a channel is formed by an electric field from the scanning line 31, a gate insulating layer 33 that insulates the scanning line 31 from the semiconductor layer 32, and a semiconductor layer 32. It has a source region 34 formed, a data line 35 (source electrode), and a drain region 36 formed in the semiconductor layer 32. A corresponding one of the plurality of pixel electrodes 11 is connected to the drain region 36. As described later, the source region 34 and the drain region 36 are formed by doping the semiconductor layer 32 with a predetermined concentration of n-type or p-type dopant depending on whether an n-type or p-type channel is formed. Is formed. The TFT of the n-type channel has an advantage that the operation speed is high, and TF which is a pixel switching element is used.
Often used as T30.

【0071】TFT30を構成する半導体層32は、例
えば、下地としての第1層間絶縁層41上にa−Si
(アモルファスシリコン)膜を形成後、アニール処理を
施して約500〜2000Åの厚さに固相成長させるこ
とにより形成する。この際、nチャネル型のTFT30
の場合には、Sb(アンチモン)、As(砒素)、P
(リン)などのV族元素のドーパントを用いたイオン注
入等によりドープする。また、pチャネル型のTFT3
0の場合には、B(ボロン)、Ga(ガリウム)、In
(インジウム)などのIII族元素のドーパントを用いた
イオン注入等によりドープする。特にTFT30をLD
D(Lightly Doped Drain)構造を
持つnチャネル型のTFTとする場合、半導体層32
に、ソース領域34及びドレイン領域36のうちチャネ
ル側に夫々隣接する一部にPなどのV族元素のドーパン
トにより低濃度ドープ領域を形成し、同じくPなどのV
族元素のドーパントにより高濃度ドープ領域を形成す
る。また、pチャネル型のTFT30とする場合、半導
体層32に、 BなどのIII族元素のドーパントを用いて
ソース領域34及びドレイン領域36を形成する。この
ようにLDD構造とした場合、ショートチャネル効果を
低減できる利点が得られる。尚、TFT30は、LDD
構造における低濃度ドープ領域に不純物イオンを注入し
ないオフセット構造のTFTとしてもよいし、ゲート電
極をマスクとして高濃度な不純物イオン注入することに
より、高濃度ドープ領域(ソース領域34及びドレイン
領域36)を形成してセルフアライン型のTFTとして
もよい。
The semiconductor layer 32 constituting the TFT 30 is formed, for example, by forming a-Si layer on the first interlayer insulating layer 41 as a base.
After the (amorphous silicon) film is formed, the film is formed by performing an annealing process and performing solid phase growth to a thickness of about 500 to 2000 °. At this time, the n-channel TFT 30
In the case of Sb (antimony), As (arsenic), P
Doping is performed by ion implantation using a dopant of a group V element such as (phosphorus). Also, a p-channel type TFT3
In the case of 0, B (boron), Ga (gallium), In
Doping is performed by ion implantation using a dopant of a group III element such as (indium). In particular, the TFT 30 is LD
When an n-channel TFT having a D (Lightly Doped Drain) structure is used, the semiconductor layer 32
Then, a lightly doped region is formed with a dopant of a group V element such as P in a part of the source region 34 and the drain region 36 adjacent to the channel side, respectively.
A heavily doped region is formed with a group element dopant. When a p-channel TFT 30 is to be formed, a source region 34 and a drain region 36 are formed in the semiconductor layer 32 by using a dopant of a group III element such as B. When the LDD structure is used as described above, an advantage that the short channel effect can be reduced can be obtained. The TFT 30 is an LDD
A TFT having an offset structure in which impurity ions are not implanted into the lightly doped region in the structure may be used, or a highly doped region (the source region 34 and the drain region 36) may be implanted by implanting a high concentration of impurity ions using the gate electrode as a mask. It may be formed to be a self-aligned TFT.

【0072】ゲート絶縁層33は、半導体層32を約9
00〜1300℃の温度により熱酸化することにより、
300〜1500Å程度の比較的薄い厚さの熱酸化膜を
形成して得る。
The gate insulating layer 33 has a thickness of about 9
By performing thermal oxidation at a temperature of 00 to 1300 ° C,
It is obtained by forming a relatively thin thermal oxide film having a thickness of about 300 to 1500 °.

【0073】走査線31(ゲート電極)は、減圧CVD
法等により半導体膜を堆積した後、マスクを用いたフォ
トリソグラフィ工程、エッチング工程等により形成され
る。或いは、W、Mo等の金属膜又は金属シリサイド膜
から形成されてもよい。この場合、走査線31(ゲート
電極)を、ブラックマトリクス23が覆う領域の一部又
は全部に対応する遮光膜として配置すれば、金属膜や金
属シリサイド膜の持つ遮光性により、ブラックマトリク
ス23の一部又は全部を省略することも可能となる。こ
の場合特に、対向基板2とTFTアレイ基板1との貼り
合わせずれによる画素開口率の低下を防ぐことが出来る
利点がある。
The scanning line 31 (gate electrode) is a low pressure CVD
After a semiconductor film is deposited by a method or the like, it is formed by a photolithography process using a mask, an etching process, or the like. Alternatively, it may be formed from a metal film such as W or Mo or a metal silicide film. In this case, if the scanning line 31 (gate electrode) is arranged as a light-shielding film corresponding to part or all of the area covered by the black matrix 23, the light-shielding property of the metal film or the metal silicide film causes It is also possible to omit parts or all. In this case, in particular, there is an advantage that the pixel aperture ratio can be prevented from lowering due to misalignment between the opposing substrate 2 and the TFT array substrate 1.

【0074】データ線35(ソース電極)は、画素電極
11と同様にITO膜等の透明導電性薄膜から形成して
もよい。或いは、スパッタリング処理等により、約10
00〜5000Åの厚さに堆積されたAl等の低抵抗金
属や金属シリサイド等から形成してもよい。
The data line 35 (source electrode) may be formed of a transparent conductive thin film such as an ITO film as in the case of the pixel electrode 11. Alternatively, about 10
It may be formed of a low-resistance metal such as Al or a metal silicide deposited to a thickness of 00 to 5000 °.

【0075】また、第2層間絶縁層42には、ソース領
域34へ通じるコンタクトホール37及びドレイン領域
36へ通じるコンタクトホール38が夫々形成されてい
る。このソース領域34へのコンタクトホール37を介
して、データ線35(ソース電極)はソース領域34に
電気的接続される。更に、第3層間絶縁層43には、ド
レイン領域36へのコンタクトホール38が形成されて
いる。このドレイン領域36へのコンタクトホール38
を介して、画素電極11はドレイン領域36に電気的接
続される。前述の画素電極11は、このように構成され
た第3層間絶縁層43の上面に設けられている。各コン
タクトホールは、例えば、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
される。
In the second interlayer insulating layer 42, a contact hole 37 leading to the source region 34 and a contact hole 38 leading to the drain region 36 are respectively formed. The data line 35 (source electrode) is electrically connected to the source region 34 via a contact hole 37 to the source region 34. Further, a contact hole 38 to the drain region 36 is formed in the third interlayer insulating layer 43. Contact hole 38 to this drain region 36
, The pixel electrode 11 is electrically connected to the drain region 36. The above-described pixel electrode 11 is provided on the upper surface of the third interlayer insulating layer 43 configured as described above. Each contact hole is formed by, for example, dry etching such as reactive etching or reactive ion beam etching.

【0076】尚、一般にはチャネルが形成される半導体
層32は、光が入射するとポリシリコン膜が有する光電
変換効果により光電流が発生してしまいTFT30のト
ランジスタ特性が劣化するが、本実施の形態では、対向
基板2には各TFT30に夫々対向する位置にブラック
マトリクス23が形成されているので、入射光が半導体
層32の少なくともチャネル領域に入射することが防止
される。更にこれに加えて又は代えて、ゲート電極を上
側から覆うようにデータ線35(ソース電極)をAl等
の不透明な金属薄膜から形成すれば、ブラックマトリク
ス23と共に又は単独で、半導体層32の少なくともチ
ャネル領域への入射光(即ち、図6で上側からの光)の
照射を効果的に防ぐことが出来る。
In general, when light enters the semiconductor layer 32 in which a channel is formed, a photocurrent is generated due to the photoelectric conversion effect of the polysilicon film, and the transistor characteristics of the TFT 30 are degraded. Since the black matrix 23 is formed on the counter substrate 2 at a position facing each TFT 30, incident light is prevented from entering at least the channel region of the semiconductor layer 32. Additionally or alternatively, if the data line 35 (source electrode) is formed of an opaque metal thin film such as Al so as to cover the gate electrode from above, at least the semiconductor layer 32 may be used together with the black matrix 23 or alone. Irradiation of incident light (that is, light from above in FIG. 6) to the channel region can be effectively prevented.

【0077】ここで、図7の平面図に示すように、以上
のように構成された画素電極11は、TFTアレイ基板
1上にマトリクス状に配列され、各画素電極11に隣接
してTFT30が設けられており、また画素電極11の
縦横の境界に夫々沿ってデータ線35(ソース電極)及
び走査線31(ゲート電極)が設けられている。また、
走査線31に沿って平行に容量線31’(第2蓄積容量
電極)が配設され、半導体層32から延設された第1蓄
積容量電極32’との間でゲート絶縁膜を介して蓄積容
量を形成する。データ線35と同一工程により形成され
る低抵抗なアルミニウム膜等からなる定電位配線501
が画面表示領域周辺に引き回され、半導体層32とデー
タ線35を電気的に接続するために開孔するコンタクト
ホール37と同一工程で形成されるコンタクトホール5
02において、定電位配線501と容量線31’が電気
的に接続される。この定電位配線501は、外部ICか
ら実装端子を介して専用の配線を引き回しても良いが、
データ線駆動回路101や走査線駆動回路104に供給
される電源(高電位側の定電圧電源でも良いし、低電位
側の定電圧電源でも良い。)を延設して形成しても良い
し、対向基板に対向電極電位を供給する配線を延設して
も良い。このような構成にすれば、専用の実装端子や配
線を形成する必要がないので、周辺領域を有効に利用す
ることができる。更に、従来デッドスペースであった周
辺見切り53下を通るように定電位配線501を設ける
ことで、スペースの有効利用が図れる。同様にして、プ
リチャージ信号線204(或いはプリチャージ回路駆動
信号線206)を図7に示すように、周辺見切り53下
に形成することで、スペースの有効利用を図り、シール
領域や周辺回路の領域を十分確保することができる。
Here, as shown in the plan view of FIG. 7, the pixel electrodes 11 configured as described above are arranged in a matrix on the TFT array substrate 1, and the TFT 30 is arranged adjacent to each pixel electrode 11. The data line 35 (source electrode) and the scanning line 31 (gate electrode) are provided along the vertical and horizontal boundaries of the pixel electrode 11. Also,
A capacitor line 31 ′ (second storage capacitor electrode) is disposed in parallel along the scanning line 31, and is stored via a gate insulating film between the capacitor line 31 ′ and a first storage capacitor electrode 32 ′ extending from the semiconductor layer 32. Form capacitance. Constant potential wiring 501 made of a low-resistance aluminum film or the like formed in the same step as data line 35
Are drawn around the screen display area and are formed in the same step as the contact holes 37 that are opened to electrically connect the semiconductor layer 32 and the data lines 35.
At 02, the constant potential wiring 501 and the capacitance line 31 'are electrically connected. As the constant potential wiring 501, a dedicated wiring may be routed from an external IC via a mounting terminal.
A power source (a constant voltage power source on the high potential side or a constant voltage power source on the low potential side) supplied to the data line driving circuit 101 or the scanning line driving circuit 104 may be extended. Alternatively, a wiring for supplying a counter electrode potential to the counter substrate may be extended. With such a configuration, there is no need to form a dedicated mounting terminal or wiring, so that the peripheral area can be effectively used. Further, by providing the constant potential wiring 501 so as to pass under the peripheral partition 53 which has been a dead space in the past, the space can be effectively used. Similarly, the precharge signal line 204 (or the precharge circuit drive signal line 206) is formed below the peripheral partition 53 as shown in FIG. A sufficient area can be secured.

【0078】尚、図7は、説明の都合上、画素電極11
のマトリクス状配列等を簡略化して示すためのものであ
り、実際の各電極は層間絶縁層の間や上をコンタクトホ
ール等を介して配線されており、図6から分かるように
3次元的により複雑な構成を有している。また、図6の
TFT30部分の断面図は図7のA−A’断面に対応し
ている。
FIG. 7 shows the pixel electrode 11 for convenience of explanation.
The actual electrodes are wired between and above the interlayer insulating layers via contact holes and the like, and as shown in FIG. It has a complicated configuration. Further, the cross-sectional view of the TFT 30 in FIG. 6 corresponds to the cross section AA ′ in FIG.

【0079】再び図6において、上述したように画素電
極11には蓄積容量70が夫々設けられている。この蓄
積容量70は、より具体的には、半導体層32と同一工
程により形成される第1蓄積容量電極32’、ゲート絶
縁層33と同一工程により形成される絶縁層33’、走
査線31と同一工程により形成される容量線31’(第
2蓄積容量電極)、第2及び第3層間絶縁層42及び4
3、並びに第2及び第3層間絶縁層42及び43を介し
て容量線31’に対向する画素電極11の一部から構成
されている。このように蓄積容量70が設けられている
ため、デューティー比が小さくても高精細な表示が可能
とされる。
Referring again to FIG. 6, the storage capacitor 70 is provided in each of the pixel electrodes 11 as described above. More specifically, the storage capacitor 70 includes a first storage capacitor electrode 32 ′ formed in the same step as the semiconductor layer 32, an insulating layer 33 ′ formed in the same step as the gate insulating layer 33, and a scanning line 31. The capacitance line 31 ′ (second storage capacitance electrode), the second and third interlayer insulating layers 42 and 4 formed by the same process
3, and a part of the pixel electrode 11 opposed to the capacitance line 31 ′ via the second and third interlayer insulating layers 42 and 43. Since the storage capacitor 70 is provided in this manner, high-definition display can be performed even when the duty ratio is small.

【0080】図6において、液晶パネル10には、プリ
チャージ回路201のTFT202(図1参照)がデー
タ線35毎に設けられている。図6に示されるTFT2
02は図9の平面図におけるB−B’に沿った断面図で
ある。このTFT202は、より具体的には、半導体層
32と同一工程により形成される半導体層32”、ゲー
ト絶縁層33と同一工程により形成されるゲート絶縁層
33”及び走査線31(ゲート電極)と同一工程により
形成されるプリチャージ回路駆動信号線206(ゲート
電極)を備えている。半導体層32”には、TFT30
の場合と同様に、ソース領域34”、チャネル形成領域
及びドレイン領域36”が設けられ、第2層間絶縁層4
2に開けられたコンタクトホール37”及び38”を夫
々通じてドレイン領域36”にはデータ線35が接続さ
れ、ソース領域34”にはプリチャージ信号線204が
接続されている。そして、このような層構造を持つTF
T202は、対向基板2に設けられた遮光性の周辺見切
り53に対向する位置において、TFTアレイ基板1上
に設けられている。
In FIG. 6, a TFT 202 (see FIG. 1) of a precharge circuit 201 is provided for each data line 35 on the liquid crystal panel 10. TFT2 shown in FIG.
02 is a cross-sectional view along BB 'in the plan view of FIG. More specifically, the TFT 202 includes a semiconductor layer 32 ″ formed in the same step as the semiconductor layer 32, a gate insulating layer 33 ″ formed in the same step as the gate insulating layer 33, and a scanning line 31 (gate electrode). A precharge circuit drive signal line 206 (gate electrode) formed by the same process is provided. In the semiconductor layer 32 ″, the TFT 30
The source region 34 ″, the channel formation region and the drain region 36 ″ are provided in the same manner as in the case of
2, a data line 35 is connected to the drain region 36 "and a precharge signal line 204 is connected to the source region 34" through the contact holes 37 "and 38" opened in FIG. TF having such a layer structure
T202 is provided on the TFT array substrate 1 at a position facing the light-shielding peripheral partition 53 provided on the counter substrate 2.

【0081】図8は図7C−C’に沿った断面図を示
す。図8の断面図に示すように、周辺見切り53に対向
する位置において複数の走査線31上の第2層間絶縁層
42上部をプリチャージ信号線204は通過する。プリ
チャージ回路駆動信号線206も、同様に走査線31上
の第2層間絶縁層42上部を通過する。そして、これら
のプリチャージ信号線204及びプリチャージ回路駆動
信号線206は、その殆どの部分がデータ線35と同一
工程で形成されたAl等の金属薄膜で形成された低抵抗
な配線である。
FIG. 8 is a sectional view taken along the line CC 'of FIG. As shown in the cross-sectional view of FIG. 8, the precharge signal line 204 passes over the second interlayer insulating layer 42 on the plurality of scanning lines 31 at a position facing the peripheral partition 53. The precharge circuit drive signal line 206 also passes over the second interlayer insulating layer 42 on the scanning line 31 in the same manner. Most of these precharge signal lines 204 and precharge circuit drive signal lines 206 are low-resistance wirings formed of a metal thin film of Al or the like formed in the same process as the data lines 35.

【0082】また図9の平面図に示すように、プリチャ
ージ回路201は、プリチャージ信号線204、プリチ
ャージ回路駆動信号線206及びデータ線35が平行に
配置されている。プリチャージ信号線204は、各コン
タクトホール37”を介して各TFT202のソース領
域に電気的接続されており、データ線35は各コンタク
トホール38”を介して各TFT202のドレイン領域
に電気的接続されている。また、プリチャージ回路駆動
信号線206はTFT202のゲート電極として、これ
らのソース領域とドレイン領域とを結ぶチャネル部分に
ゲート絶縁層33”を介して対向配置されている。
As shown in the plan view of FIG. 9, in the precharge circuit 201, a precharge signal line 204, a precharge circuit drive signal line 206 and a data line 35 are arranged in parallel. The precharge signal line 204 is electrically connected to the source region of each TFT 202 via each contact hole 37 ", and the data line 35 is electrically connected to the drain region of each TFT 202 via each contact hole 38". ing. In addition, the precharge circuit drive signal line 206 is disposed as a gate electrode of the TFT 202 to face a channel portion connecting these source region and drain region via a gate insulating layer 33 ″.

【0083】尚、図6には図示していないが、サンプリ
ング回路301のTFT302(図1参照)は、プリチ
ャージ回路201のTFT202と同様に構成されてお
り、対向基板2に設けられた遮光性の周辺見切り53に
対向する位置において、TFTアレイ基板1上に設けら
れている。
Although not shown in FIG. 6, the TFT 302 (see FIG. 1) of the sampling circuit 301 has the same configuration as the TFT 202 of the precharge circuit 201, and is provided with a light shielding property provided on the opposite substrate 2. Is provided on the TFT array substrate 1 at a position facing the peripheral partition 53.

【0084】本実施の形態では特に、TFT30はポリ
シリコンタイプのTFTであるので、TFT30の形成
時に同一薄膜形成工程で、サンプリング回路201、プ
リチャージ回路301、データ線駆動回路101、走査
線駆動回路104等の同じくポリシリコンTFTタイプ
のTFT202、302等から構成された周辺回路を形
成できるので製造上有利である。例えば、データ線駆動
回路101及び走査線駆動回路104は、図4(3)及
び図5(3)に示したプリチャージ回路201やサンプ
リング回路301の場合と同様に、nチャネル型ポリシ
リコンTFT及びpチャネル型ポリシリコンTFTから
構成されるCMOS構造の複数のTFTからTFTアレ
イ基板1上の周辺部分に形成される。
In the present embodiment, in particular, since the TFT 30 is a polysilicon type TFT, the sampling circuit 201, the precharge circuit 301, the data line drive circuit 101, the scan line drive circuit A peripheral circuit composed of TFTs 202 and 302 of the same polysilicon TFT type such as 104 can be formed, which is advantageous in manufacturing. For example, the data line driving circuit 101 and the scanning line driving circuit 104 include an n-channel polysilicon TFT and a n-channel polysilicon TFT as in the case of the precharge circuit 201 and the sampling circuit 301 shown in FIGS. A plurality of TFTs having a CMOS structure composed of p-channel polysilicon TFTs are formed in a peripheral portion on the TFT array substrate 1.

【0085】尚、図6には示されていないが、対向基板
2の投射光が入射する側及びTFTアレイ基板1の投射
光が出射する側には夫々、例えば、TN(ツイステッド
ネマティック)モード、 STN(スーパーTN)モー
ド、D−STN(ダブル−STN)モード等の動作モー
ドや、ノーマリーホワイトモード/ノーマリーブラック
モードの別に応じて、偏光フィルム、位相差フィルム、
偏光板などが所定の方向で配置される。
Although not shown in FIG. 6, for example, a TN (twisted nematic) mode may be provided on the side of the opposite substrate 2 on which the projected light is incident and on the side of the TFT array substrate 1 on which the projected light is emitted. Depending on operation modes such as STN (super TN) mode, D-STN (double-STN) mode, and normally white mode / normally black mode, a polarizing film, a retardation film,
A polarizing plate and the like are arranged in a predetermined direction.

【0086】以上説明した液晶パネル10は、カラー液
晶プロジェクタに適用されるため、3つの液晶パネル1
0がRGB用のライトバルブとして夫々用いられ、各パ
ネルには夫々RGB色分解用のダイクロイックミラーを
介して分解された各色の光が入射光として夫々入射され
ることになる。従って、各実施の形態では、対向基板2
に、カラーフィルタは設けられていない。しかしなが
ら、液晶パネル10においてもブラックマトリックス2
3の形成されていない画素電極11に対向する所定領域
にRGBのカラーフィルタをその保護膜と共に、対向基
板2上に形成してもよい。このようにすれば、液晶プロ
ジェクタ以外の直視型や反射型のカラー液晶テレビなど
のカラー液晶装置に本実施の形態の液晶パネルを適用で
きる。更に、対向基板2上に1画素1個対応するように
マイクロレンズを形成してもよい。このようにすれば、
入射光の集光効率を向上することで、明るい液晶パネル
が実現できる。更にまた、対向基板2上に、何層もの屈
折率の相違する干渉層を堆積することで、光の干渉を利
用して、RGB色を作り出すダイクロイックフィルタを
形成してもよい。このダイクロイックフィルタ付き対向
基板によれば、より明るいカラー液晶パネルが実現でき
る。
Since the liquid crystal panel 10 described above is applied to a color liquid crystal projector, three liquid crystal panels 1 are used.
0 is used as a light valve for RGB, and light of each color separated via a dichroic mirror for RGB color separation is incident on each panel as incident light. Therefore, in each embodiment, the counter substrate 2
No color filter is provided. However, the liquid crystal panel 10 also has the black matrix 2
An RGB color filter may be formed on the opposing substrate 2 together with its protective film in a predetermined area facing the pixel electrode 11 where the pixel electrode 3 is not formed. By doing so, the liquid crystal panel of the present embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector. Further, a micro lens may be formed on the counter substrate 2 so as to correspond to one pixel. If you do this,
By improving the efficiency of collecting incident light, a bright liquid crystal panel can be realized. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing many layers of interference layers having different refractive indices on the counter substrate 2. According to the counter substrate with a dichroic filter, a brighter color liquid crystal panel can be realized.

【0087】液晶パネル10において、TFTアレイ基
板1側における液晶分子の配向不良を抑制するために、
第3層間絶縁層43の上に更に平坦化膜をスピンコート
等で塗布してもよく、又はCMP処理を施してもよい。
或いは、第3層間絶縁層43を平坦化膜で形成してもよ
い。
In the liquid crystal panel 10, in order to suppress poor alignment of liquid crystal molecules on the TFT array substrate 1 side,
A flattening film may be further applied on the third interlayer insulating layer 43 by spin coating or the like, or may be subjected to a CMP process.
Alternatively, the third interlayer insulating layer 43 may be formed of a flattening film.

【0088】また、液晶パネル10のスイッチング素子
は、正スタガ型又はコプラナー型のポリシリコンTFT
であるとして説明したが、逆スタガ型のTFTやアモル
ファスシリコンTFT等の他の形式のTFTに対して
も、本実施の形態は有効である。
The switching element of the liquid crystal panel 10 is a positive stagger type or coplanar type polysilicon TFT.
However, the present embodiment is effective for other types of TFTs such as an inverted stagger type TFT and an amorphous silicon TFT.

【0089】更に、液晶パネル10においては、一例と
して液晶層50をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜12及び22、並びに前述の偏光
フィルム、偏光板等が不要となり、光利用効率が高まる
ことによる液晶パネル10の高輝度化や低消費電力化の
利点が得られる。更に、画素電極11をAl等の反射率
の高い金属膜から構成することにより、液晶パネル10
を反射型液晶装置に適用する場合には、電圧無印加状態
で液晶分子がほぼ垂直配向されたSH(スーパーホメオ
トロピック)型液晶などを用いても良い。更にまた、液
晶パネル10においては、液晶層50に対し垂直な電界
(縦電界)を印加するように対向基板2の側に共通電極
21を設けているが、液晶層50に平行な電界(横電
界)を印加するように一対の横電界発生用の電極から画
素電極11を夫々構成する(即ち、対向基板2の側には
縦電界発生用の電極を設けることなく、TFTアレイ基
板1の側に横電界発生用の電極を設ける)ことも可能で
ある。このように横電界を用いると、縦電界を用いた場
合よりも視野角を広げる上で有利である。その他、各種
の液晶材料(液晶相)、動作モード、液晶配列、駆動方
法等に本実施の形態を適用することが可能である。
Further, in the liquid crystal panel 10, the liquid crystal layer 50 is made of, for example, a nematic liquid crystal. However, if a polymer dispersed liquid crystal in which the liquid crystal is dispersed as fine particles in a polymer is used, the alignment films 12 and 22 are formed. In addition, the above-described polarizing film, polarizing plate, and the like are not required, and the advantages of higher brightness and lower power consumption of the liquid crystal panel 10 due to an increase in light use efficiency can be obtained. Further, by forming the pixel electrode 11 from a metal film having a high reflectivity such as Al, the liquid crystal panel 10 is formed.
Is applied to a reflection type liquid crystal device, an SH (super homeotropic) type liquid crystal in which liquid crystal molecules are almost vertically aligned in a state where no voltage is applied may be used. Further, in the liquid crystal panel 10, the common electrode 21 is provided on the side of the counter substrate 2 so as to apply a vertical electric field (vertical electric field) to the liquid crystal layer 50. Each of the pixel electrodes 11 is composed of a pair of electrodes for generating a horizontal electric field so as to apply an electric field (i.e., without providing an electrode for generating a vertical electric field on the side of the counter substrate 2, the side of the TFT array substrate 1). It is also possible to provide an electrode for generating a horizontal electric field at the same time. The use of the horizontal electric field is advantageous in widening the viewing angle as compared with the case of using the vertical electric field. In addition, the present embodiment can be applied to various liquid crystal materials (liquid crystal phases), operation modes, liquid crystal alignment, a driving method, and the like.

【0090】(液晶装置の動作)次に、以上のように構
成された液晶装置200の動作について図1を参照して
説明する。
(Operation of Liquid Crystal Device) Next, the operation of the liquid crystal device 200 configured as described above will be described with reference to FIG.

【0091】先ず、走査線駆動回路104は、所定タイ
ミングで走査線31に走査信号をパルス的に線順次で印
加する。
First, the scanning line driving circuit 104 applies a scanning signal to the scanning line 31 in a pulsed line-sequential manner at a predetermined timing.

【0092】これと並行して、6つの画像入力信号線V
ID1〜VID6から6つのパラレルな画像信号を受け
ると、サンプリング回路301は、これらの画像信号を
サンプリングする。データ線駆動回路101は、走査線
駆動回路104がゲート電圧を印加するタイミングに合
わせて、6つの画像入力信号線VID1〜VID6夫々
について一つのデータ線毎にサンプリング回路駆動信号
を供給して、サンプリング回路301のTFT302を
オン状態とする。これにより、隣接する6つのデータ線
35に対して、サンプリング回路301にサンプリング
された画像信号を順次印加する。即ち、データ線駆動回
路101とサンプリング回路301により、画像入力信
号線VID1〜VID6から入力された6つの6相展開
されたパラレルな画像信号は、データ線35に供給され
る。
In parallel with this, six image input signal lines V
Upon receiving six parallel image signals from ID1 to VID6, the sampling circuit 301 samples these image signals. The data line driving circuit 101 supplies a sampling circuit driving signal for each data line for each of the six image input signal lines VID1 to VID6 in accordance with the timing at which the scanning line driving circuit 104 applies a gate voltage, and performs sampling. The TFT 302 of the circuit 301 is turned on. As a result, the sampled image signals are sequentially applied to the sampling circuit 301 to the six adjacent data lines 35. That is, the data line driving circuit 101 and the sampling circuit 301 supply the parallel six-phase expanded image signals input from the image input signal lines VID1 to VID6 to the data line 35.

【0093】他方で、各画像信号に先行するタイミング
で、プリチャージ回路201は、プリチャージ信号を各
データ線35に供給する。より具体的には、プリチャー
ジ回路201は、プリチャージ信号をデータ線35に書
き込むための電源をプリチャージ信号線206から受け
つつ、プリチャージ回路駆動信号線206を介して入力
されるプリチャージ回路駆動信号に応じてTFT202
をオン状態とし、プリチャージ信号をデータ線35に書
き込む。
On the other hand, the precharge circuit 201 supplies a precharge signal to each data line 35 at a timing preceding each image signal. More specifically, the precharge circuit 201 receives a power supply for writing a precharge signal to the data line 35 from the precharge signal line 206 and receives a power supply through the precharge circuit drive signal line 206. TFT 202 according to the drive signal
Is turned on, and a precharge signal is written to the data line 35.

【0094】このように、走査信号(ゲート電圧)及び
画像信号(ソース電圧)の両方が印加されたTFT30
においては、ソース領域34、半導体層32に形成され
たチャネル及びドレイン領域36を介して画素電極11
に電圧が印加される。そして、この画素電極11の電圧
は、ソース電圧が印加された時間よりも例えば3桁も長
い時間だけ蓄積容量70(図6参照)により保持され
る。特に本実施の形態では、液晶を交流駆動するため
に、1フィールド或いは1フレームといった所定周期毎
にソース電圧の電圧極性が反転されるが、上述のように
各画像信号がTFT30に供給される前に、各データ線
35には、好ましくは中間階調レベルの画素データに相
当するプリチャージ信号が供給されているので、画像信
号を書込む際の負荷は軽減されており、データ線35の
電位レベルは、前回に印加された電圧レベルによらずに
安定している。このため、今回の画像信号を各データ線
35(ソース電極)に安定した電位により供給すること
ができる。
As described above, the TFT 30 to which both the scanning signal (gate voltage) and the image signal (source voltage) are applied.
In the first embodiment, the pixel electrode 11 is connected via the source region 34, the channel formed in the semiconductor layer 32, and the drain region 36.
Is applied with a voltage. Then, the voltage of the pixel electrode 11 is held by the storage capacitor 70 (see FIG. 6) for a time longer than the time when the source voltage is applied, for example, by three digits. In particular, in the present embodiment, the voltage polarity of the source voltage is inverted every predetermined period such as one field or one frame in order to drive the liquid crystal by AC, but before each image signal is supplied to the TFT 30 as described above. In addition, since a precharge signal preferably corresponding to pixel data of an intermediate gradation level is supplied to each data line 35, the load when writing an image signal is reduced, and the potential of the data line 35 is reduced. The level is stable regardless of the previously applied voltage level. Therefore, the current image signal can be supplied to each data line 35 (source electrode) at a stable potential.

【0095】以上のように、画素電極11に電圧が印加
されると、液晶層50におけるこの画素電極11と共通
電極21とに挟まれた部分における液晶の配向状態が変
化し、ノーマリーホワイトモードであれば、印加された
電圧に応じて入射光がこの液晶部分を通過不可能とさ
れ、ノーマリーブラックモードであれば、印加された電
圧に応じて入射光がこの液晶部分を通過可能とされ、全
体として液晶パネル10からは画像信号に応じたコント
ラストを持つ光が出射する。この際、本実施の形態では
特に、外部ICにより多相展開された画像信号をサンプ
リング回路301によりサンプリングし、データ線に供
給するので、高周波数の画像信号を各データ線に所定の
タイミングで安定的に走査信号と同期して供給できる。
更に、プリチャージ回路201から画像信号に先行して
プリチャージ信号が供給されているので、コントラスト
比の向上、データ線の電位レベルの安定、表示画面上の
ラインむらの低減等が図られ、液晶パネル10の画面表
示領域には、高品位の画像が表示される。
As described above, when a voltage is applied to the pixel electrode 11, the alignment state of the liquid crystal in the portion of the liquid crystal layer 50 between the pixel electrode 11 and the common electrode 21 changes, and the normally white mode In this case, the incident light cannot pass through the liquid crystal portion according to the applied voltage, and in the normally black mode, the incident light can pass through the liquid crystal portion according to the applied voltage. As a whole, light having a contrast corresponding to the image signal is emitted from the liquid crystal panel 10. At this time, in this embodiment, in particular, since the image signal expanded in multiple phases by the external IC is sampled by the sampling circuit 301 and supplied to the data lines, the high-frequency image signal is stably applied to each data line at a predetermined timing. Can be supplied synchronously with the scanning signal.
Further, since the precharge signal is supplied from the precharge circuit 201 prior to the image signal, the contrast ratio is improved, the potential level of the data line is stabilized, the line unevenness on the display screen is reduced, and the like. In the screen display area of the panel 10, a high-quality image is displayed.

【0096】以上説明した実施の形態では、プリチャー
ジ回路201及びサンプリング回路301を設けるよう
にしたが、これらに代えて又は加えて周辺見切り53下
に、製造途中や出荷時の当該液晶装置の品質、欠陥等を
検査するための検査回路を設けてもよい。図10に、こ
のような検査回路の一例を示す。
In the above-described embodiment, the precharge circuit 201 and the sampling circuit 301 are provided. However, instead of or in addition to the above, the quality of the liquid crystal device during manufacture or shipping may be provided below the peripheral partition 53. An inspection circuit for inspecting a defect or the like may be provided. FIG. 10 shows an example of such an inspection circuit.

【0097】図10において、検査回路401は、複数
のTFT402を備えている。TFT402のゲートに
は、検査回路駆動信号TX1及びTX2を夫々供給する
ための駆動信号線403a及び403bが接続されてい
る。TFT402のソースには、検査信号CX1〜CX
4を夫々供給するための検査信号線404a〜404d
が接続されている。そして、TFT402のドレインに
は、データ線35が接続されている。検査の際には、検
査回路駆動信号TX1及びTX2によりTFT402
が、選択的にオンオフされ、所定電圧の検査信号CX1
〜CX4、所定電圧のプリチャージ信号及び所定電圧の
画像信号が印加される。そして、検査信号線404a〜
404dに流れる電流値が測定され、予め経験的又は理
論的に得られた無欠陥品における電流値と比較される。
この結果、所定種類の組み合わせでこれらの印加電圧を
印加して電流を測定することにより、例えば配線間にお
ける断線の検査、配線間におけるショート(短絡)の検
査、プリチャージ回路201やサンプリング回路301
における回路リークの検査等を比較的簡単に行うことが
できる。
In FIG. 10, the inspection circuit 401 has a plurality of TFTs 402. Drive signal lines 403a and 403b for supplying test circuit drive signals TX1 and TX2, respectively, are connected to the gate of the TFT 402. The inspection signals CX1 to CX are provided to the source of the TFT 402.
Test signal lines 404a to 404d for supplying
Is connected. The data line 35 is connected to the drain of the TFT 402. At the time of inspection, the TFT 402 is controlled by the inspection circuit drive signals TX1 and TX2.
Are selectively turned on and off, and a test signal CX1 having a predetermined voltage is provided.
To CX4, a precharge signal of a predetermined voltage and an image signal of a predetermined voltage are applied. Then, the inspection signal lines 404a to
The value of the current flowing through 404d is measured and compared with the current value of a defect-free product obtained empirically or theoretically in advance.
As a result, by applying these applied voltages in a predetermined combination and measuring the current, for example, inspection of disconnection between wirings, inspection of short-circuit (short circuit) between wirings, precharge circuit 201 and sampling circuit 301
Inspection of circuit leaks and the like can be performed relatively easily.

【0098】このように検査回路を周辺見切り53下に
設ければ、走査線駆動回路104やデータ線駆動回路1
01をTFTアレイ基板1の周辺部分に余裕を持って形
成することができ、液晶装置における有効表示面積の減
少を招くことなく、同時に、特に周辺見切り53は遮光
性であるので、画面表示領域を介して入射される光に対
する遮光を検査回路を構成するTFTに施す必要も無
い。更に、プリチャージ回路201及びサンプリング回
路301に代えて又は加えて周辺見切り53下に、当該
液晶装置を動作させるための、例えば画質の向上、消費
電力の低減、コストの低減等の観点からTFT等を用い
た各種の周辺回路のうち、交流電圧駆動されるタイプの
回路を設けてもよい。このように周辺回路を設ければ、
液晶装置における有効表示面積の減少を招くことなく、
同時に、特に周辺見切り53は遮光性であるので、画面
表示領域を介して入射される光に対する遮光を周辺回路
を構成するTFTに施す必要も無い。そして、周辺回路
は交流電圧駆動されるので、直流電圧印加による液晶層
50の劣化という問題は生じない。
When the inspection circuit is provided below the peripheral parting line 53, the scanning line driving circuit 104 and the data line driving circuit 1
01 can be formed in the peripheral portion of the TFT array substrate 1 with a margin, and the effective display area in the liquid crystal device is not reduced. There is no need to block light incident through the TFT on the TFTs constituting the inspection circuit. Further, in place of or in addition to the precharge circuit 201 and the sampling circuit 301, the TFT or the like is provided under the peripheral partition 53 in order to operate the liquid crystal device, for example, from the viewpoint of improving image quality, reducing power consumption, reducing costs, and the like. Of the various peripheral circuits using, a circuit driven by an AC voltage may be provided. By providing peripheral circuits in this way,
Without inviting a decrease in the effective display area of the liquid crystal device,
At the same time, since the peripheral partition 53 is particularly light-shielding, it is not necessary to shield the TFT constituting the peripheral circuit from light incident through the screen display area. Since the peripheral circuit is driven by an AC voltage, the problem of deterioration of the liquid crystal layer 50 due to application of a DC voltage does not occur.

【0099】また、データ線駆動回路101及び走査線
駆動回路104をTFTアレイ基板1の上に設ける代わ
りに、例えばTAB(テープオートメイテッドボンディ
ング基板)上に実装された駆動用LSIに、TFTアレ
イ基板1の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。ま
た、サンプリング回路301、プリチャージ回路201
及び検査回路のうちのいずれか一つのみを周辺見切り5
3下に形成し、残りをTFTアレイ基板1上の周辺部分
等に形成しても、デッドスペースの有効利用の効果は多
少なりとも得られる。
Further, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 1, for example, a driving LSI mounted on a TAB (tape automated bonding substrate) is mounted on the TFT array substrate. 1 may be electrically and mechanically connected via an anisotropic conductive film provided in a peripheral portion. Further, the sampling circuit 301 and the precharge circuit 201
And one of the test circuits is closed off 5
3 and the remaining portion is formed in a peripheral portion or the like on the TFT array substrate 1, the effect of effectively utilizing the dead space can be obtained to some extent.

【0100】更にまた、以上の実施の形態において、特
開平9−127497号公報、特公平3−52611号
公報、特開平3−125123号公報、特開平8−17
1101号公報等に開示されているように、TFTアレ
イ基板1上においてTFT30に対向する位置(即ち、
TFT30の下側)にも、例えば高融点金属からなる遮
光層を設けてもよい。このようにTFT30の下側にも
遮光層を設ければ、TFTアレイ基板1の側からの戻り
光等がTFT30に入射するのを未然に防ぐことがで
き、TFT30の光によるリーク電流を防ぐことができ
る。
Further, in the above embodiments, Japanese Patent Application Laid-Open Nos. 9-127497, 3-52611, 3-125123, and 8-17
As disclosed in Japanese Unexamined Patent Publication No. 1101 and the like, a position facing the TFT 30 on the TFT array substrate 1 (that is,
A light-shielding layer made of, for example, a refractory metal may also be provided on the TFT 30). By providing the light shielding layer under the TFT 30 in this way, it is possible to prevent return light and the like from the TFT array substrate 1 from entering the TFT 30 beforehand, and to prevent leakage current due to the light of the TFT 30. Can be.

【0101】(電子機器)次に、以上詳細に説明した液
晶装置200を備えた電子機器の実施の形態について図
11から図15を参照して説明する。
(Electronic Apparatus) Next, an embodiment of an electronic apparatus including the liquid crystal device 200 described in detail above will be described with reference to FIGS.

【0102】先ず図11に、このように液晶装置200
を備えた電子機器の概略構成を示す。
First, FIG. 11 shows a liquid crystal device 200
1 shows a schematic configuration of an electronic device provided with.

【0103】図11において、電子機器は、表示情報出
力源1000、表示情報処理回路1002、前述の走査
線駆動回路104及びデータ線駆動回路101を含む駆
動回路1004、前述のように周辺見切り下にプリチャ
ージ回路及びサンプリング回路が設けられた液晶パネル
10、クロック発生回路1008並びに電源回路101
0を備えて構成されている。表示情報出力源1000
は、ROM(Read OnlyMemory)、RAM(Random Ac
cess Memory)、光ディスク装置などのメモリ、同調回
路等を含み、クロック発生回路1008からのクロック
信号に基づいて、所定フォーマットの画像信号などの表
示情報を表示情報処理回路1002に出力する。表示情
報処理回路1002は、増幅・極性反転回路、相展開回
路、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種処理回路を含んで構成されており、ク
ロック信号に基づいて入力された表示情報からデジタル
信号を順次生成し、クロック信号CLKと共に駆動回路1
004に出力する。駆動回路1004は、走査線駆動回
路104及びデータ線駆動回路101によって前述の駆
動方法により液晶パネル10を駆動する。電源回路10
10は、上述の各回路に所定電源を供給する。尚、液晶
パネル10を構成するTFTアレイ基板の上に、駆動回
路1004を搭載してもよく、これに加えて表示情報処
理回路1002を搭載してもよい。
In FIG. 11, the electronic apparatus includes a display information output source 1000, a display information processing circuit 1002, a driving circuit 1004 including the above-described scanning line driving circuit 104 and data line driving circuit 101, and a peripheral parting down as described above. A liquid crystal panel 10 provided with a precharge circuit and a sampling circuit, a clock generation circuit 1008, and a power supply circuit 101
0. Display information output source 1000
Are ROM (Read Only Memory), RAM (Random Ac
cess memory), a memory such as an optical disk device, a tuning circuit, and the like, and outputs display information such as an image signal of a predetermined format to the display information processing circuit 1002 based on a clock signal from the clock generation circuit 1008. The display information processing circuit 1002 includes various well-known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. A digital signal is sequentially generated from information, and a driving circuit 1 is generated together with a clock signal CLK.
004. The driving circuit 1004 drives the liquid crystal panel 10 by the above-described driving method using the scanning line driving circuit 104 and the data line driving circuit 101. Power supply circuit 10
Reference numeral 10 supplies a predetermined power to each of the above-described circuits. Note that the driving circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal panel 10, and in addition, the display information processing circuit 1002 may be mounted.

【0104】次に図12から図15に、このように構成
された電子機器の具体例を夫々示す。
Next, FIG. 12 to FIG. 15 show specific examples of the electronic apparatus thus configured.

【0105】図12において、電子機器の一例たる液晶
プロジェクタ1100は、上述した駆動回路1004が
TFTアレイ基板上に搭載された液晶パネル10を含む
液晶モジュールを3個用意し、夫々RGB用のライトバ
ルブ10R、10G及び10Bとして用いた投写型プロ
ジェクタとして構成されている。液晶プロジェクタ11
00では、白色光源のランプユニット1102から投射
光が発せられると、ライトガイド1104の内部で、複
数のミラー1106を介して、2枚のダイクロイックミ
ラー1108によって、RGBの3原色に対応する光成
分R、G、Bに分けられ、各色に対応するライトバルブ
10R、10G及び10Bに夫々導かれる。そして、ラ
イトバルブ10R、10G及び10Bにより夫々変調さ
れた3原色に対応する光成分は、ダイクロイックプリズ
ム1112により再度合成された後、投写レンズ111
4を介してスクリーンなどにカラー画像として投写され
る。
In FIG. 12, a liquid crystal projector 1100, which is an example of an electronic device, prepares three liquid crystal modules each including the liquid crystal panel 10 in which the above-described drive circuit 1004 is mounted on a TFT array substrate, and each of them has a light valve for RGB. It is configured as a projection type projector used as 10R, 10G and 10B. LCD projector 11
In 00, when the projection light is emitted from the lamp unit 1102 of the white light source, the light components R corresponding to the three primary colors of RGB are generated by the two dichroic mirrors 1108 through the plurality of mirrors 1106 inside the light guide 1104. , G, and B, and are led to light valves 10R, 10G, and 10B corresponding to each color, respectively. The light components corresponding to the three primary colors modulated by the light valves 10R, 10G, and 10B are combined again by the dichroic prism 1112, and then the projection lens 111
4, the image is projected as a color image on a screen or the like.

【0106】図13において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ1200は、上
述した液晶パネル10がトップカバーケース内に備えら
れており、更にCPU、メモリ、モデム等を収容すると
共にキーボード1202が組み込まれた本体1204を
備えている。
Referring to FIG. 13, a laptop personal computer 1200, which is another example of electronic equipment, has the above-described liquid crystal panel 10 provided in a top cover case, and further accommodates a CPU, a memory, a modem, and the like. A main body 1204 incorporating a keyboard 1202 is provided.

【0107】図14において、電子機器の他の例たるペ
ージャ1300は、金属フレーム1302内に前述の駆
動回路1004がTFTアレイ基板上に搭載されて液晶
表示モジュールをなす液晶パネル10が、バックライト
1306aを含むライトガイド1306、回路基板13
08、第1及び第2のシールド板1310及び131
2、二つの弾性導電体1314及び1316、並びにフ
ィルムキャリアテープ1318と共に収容されている。
この例の場合、前述の表示情報処理回路1002(図1
1参照)は、回路基板1308に搭載してもよく、液晶
パネル10のTFTアレイ基板上に搭載してもよい。更
に、前述の駆動回路1004を回路基板1308上に搭
載することも可能である。
In FIG. 14, a pager 1300, which is another example of electronic equipment, includes a liquid crystal panel 10 having a driving circuit 1004 mounted on a TFT array substrate in a metal frame 1302 and forming a liquid crystal display module. Light guide 1306 including the circuit board 13
08, first and second shield plates 1310 and 131
It is housed together with two or two elastic conductors 1314 and 1316 and a film carrier tape 1318.
In the case of this example, the display information processing circuit 1002 (FIG.
1) may be mounted on the circuit board 1308 or on the TFT array substrate of the liquid crystal panel 10. Further, the above-described drive circuit 1004 can be mounted on a circuit board 1308.

【0108】尚、図14に示す例はページャであるの
で、回路基板1308等が設けられている。しかしなが
ら、駆動回路1004や更に表示情報処理回路1002
を搭載して液晶モジュールをなす液晶パネル10の場合
には、金属フレーム1302内に液晶パネル10を固定
したものを液晶装置として、或いはこれに加えてライト
ガイド1306を組み込んだバックライト式の液晶装置
として、生産、販売、使用等することも可能である。
Since the example shown in FIG. 14 is a pager, a circuit board 1308 and the like are provided. However, the driving circuit 1004 and further the display information processing circuit 1002
In the case of the liquid crystal panel 10 having a liquid crystal module mounted thereon, a liquid crystal device in which the liquid crystal panel 10 is fixed in a metal frame 1302 is used as a liquid crystal device, or in addition to this, a backlight type liquid crystal device in which a light guide 1306 is incorporated. It is also possible to produce, sell, use, etc.

【0109】また図15に示すように、駆動回路100
4や表示情報処理回路1002を搭載しない液晶パネル
10の場合には、駆動回路1004や表示情報処理回路
1002を含むIC1324がポリイミドテープ132
2上に実装されたTCP(Tape Carrier Package)1
320に、TFTアレイ基板1の周辺部に設けられた異
方性導電フィルムを介して物理的且つ電気的に接続し
て、液晶装置として、生産、販売、使用等することも可
能である。
Further, as shown in FIG.
In the case of the liquid crystal panel 10 on which the display circuit 4 and the display information processing circuit 1002 are not mounted, the driving circuit 1004 and the IC 1324 including the display information processing circuit 1002
TCP (Tape Carrier Package) 1 mounted on 2
320 can be physically, electrically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 1 to produce, sell, use, etc. as a liquid crystal device.

【0110】以上図12から図15を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、ワー
クステーション、携帯電話、テレビ電話、POS端末、
タッチパネルを備えた装置等などが図11に示した電子
機器の例として挙げられる。
In addition to the electronic devices described with reference to FIGS. 12 to 15, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, a workstation , Mobile phones, videophones, POS terminals,
A device including a touch panel or the like is an example of the electronic apparatus illustrated in FIG.

【0111】以上説明したように、本実施の形態によれ
ば、相対的に画面表示領域が大きく且つ高品位の画像表
示が可能な液晶装置200を備えた各種の電子機器を実
現できる。
As described above, according to the present embodiment, it is possible to realize various electronic apparatuses including the liquid crystal device 200 having a relatively large screen display area and capable of displaying high-quality images.

【0112】[0112]

【発明の効果】請求項1及び2に記載の液晶装置によれ
ば、一方の基板上において、他方の基板に形成された周
辺見切り下という特定スペースの有効利用を、液晶に対
する直流電圧印加という問題を起こさないようにしなが
ら図ることにより、液晶パネルやモジュールのサイズに
対し画面表示領域を相対的に大きくしつつ、高品位の画
像表示を行うことが可能となる。
According to the liquid crystal device of the first and second aspects of the present invention, the effective use of a specific space on one of the substrates, which is a part of the periphery formed on the other substrate, is a problem of applying a DC voltage to the liquid crystal. By preventing the image from occurring, it is possible to display a high-quality image while increasing the screen display area relatively to the size of the liquid crystal panel or the module.

【0113】請求項3に記載の液晶装置によれば、プリ
チャージ回路の入出力配線を周辺見切り下に設けたの
で、一方の基板上のスペースの有効利用をより図ること
ができる。
According to the liquid crystal device of the third aspect, since the input / output wiring of the precharge circuit is provided below the peripheral part, the space on one substrate can be more effectively used.

【0114】請求項4に記載の液晶装置によれば、プリ
チャージ信号線とプリチャージ回路駆動信号線を周辺見
切り下に設けたので、一方の基板上のスペースの有効利
用をより図ることができる。
According to the liquid crystal device of the present invention, since the precharge signal line and the precharge circuit drive signal line are provided below the peripheral part, the space on one substrate can be more effectively used. .

【0115】請求項5に記載の液晶装置によれば、プリ
チャージ回路にプリチャージ信号を発生させるための電
源を低抵抗且つ低インピーダンスのプリチャージ信号線
を介して供給することが可能となり、効率的且つ迅速に
当該電源を供給することが可能となる。
According to the liquid crystal device of the fifth aspect, it is possible to supply power for generating a precharge signal to the precharge circuit via the low-resistance and low-impedance precharge signal line, thereby improving efficiency. The power can be supplied appropriately and quickly.

【0116】請求項6に記載の液晶装置によれば、画面
表示領域の両側からの走査信号についてのスイッチング
遅延を合わせることができるので、時間的に高精度でス
イッチング制御を行うことが可能となり、高密度画素や
高周波駆動に対応した高品位画像を表示できる。
According to the liquid crystal device of the present invention, the switching delay of the scanning signals from both sides of the screen display area can be adjusted, so that the switching control can be performed with high accuracy in terms of time. A high-quality image corresponding to high-density pixels and high-frequency driving can be displayed.

【0117】請求項7に記載の液晶装置によれば、プリ
チャージ回路を、画像信号を供給するためのデータ線駆
動回路、サンプリング回路等と画面表示領域を挟んで反
対の側に設けることができるので、周辺見切り下のスペ
ースをバランス良く効率的に有効利用することが可能と
なる。
According to the liquid crystal device of the present invention, the precharge circuit can be provided on the side opposite to the data line drive circuit for supplying the image signal, the sampling circuit, etc. across the screen display area. Therefore, it is possible to effectively use the space below the peripheral parting well in a well-balanced manner.

【0118】請求項8に記載の液晶装置によれば、走査
線駆動手段やデータ線駆動手段からの直流電圧成分が液
晶に印加されることを阻止できるので、直流電圧印加に
よる液晶の劣化を効果的に阻止でき、更に画面表示領域
の周囲にある一方の基板の狭く細長い周辺部分を周辺回
路用の基板として有効に利用できる。
According to the liquid crystal device of the present invention, since the DC voltage component from the scanning line driving means and the data line driving means can be prevented from being applied to the liquid crystal, the deterioration of the liquid crystal due to the application of the DC voltage can be effectively prevented. In addition, the narrow and elongated peripheral portion of one of the substrates around the screen display area can be effectively used as a peripheral circuit substrate.

【0119】請求項9に記載の液晶装置によれば、検査
回路を周辺見切り下に設けたので、第1基板上のスペー
スの有効利用をより図ることができる。
According to the liquid crystal device of the ninth aspect, since the inspection circuit is provided below the peripheral part, the space on the first substrate can be more effectively used.

【0120】請求項10に記載の液晶装置によれば、交
流電圧駆動される周辺回路を周辺見切り下に設けたの
で、一方の基板上のスペースの有効利用をより図ること
ができる。
According to the liquid crystal device of the tenth aspect, the peripheral circuit driven by the AC voltage is provided below the peripheral part, so that the space on one substrate can be more effectively used.

【0121】請求項11に記載の電子機器によれば、電
子機器の全体のサイズに対して画面表示領域が大きく且
つ高品位の画像表示が可能な、液晶プロジェクタ、パー
ソナルコンピュータ、ページャ等の様々な電子機器を実
現可能となる。
According to the electronic device of the eleventh aspect, various types of devices such as a liquid crystal projector, a personal computer, and a pager, which have a large screen display area with respect to the entire size of the electronic device and can display high-quality images. Electronic devices can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 液晶装置の実施の形態におけるTFTアレイ
基板上に形成された各種配線、周辺回路等のブロック図
である。
FIG. 1 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate in an embodiment of a liquid crystal device.

【図2】 図1の液晶装置の全体構成を示す平面図であ
る。
FIG. 2 is a plan view showing an overall configuration of the liquid crystal device of FIG.

【図3】 図1の液晶装置の全体構成を示す断面図であ
る。
FIG. 3 is a cross-sectional view illustrating an overall configuration of the liquid crystal device of FIG.

【図4】 液晶装置に設けられたプリチャージ回路を構
成するTFTの回路図である。
FIG. 4 is a circuit diagram of a TFT constituting a precharge circuit provided in the liquid crystal device.

【図5】 液晶装置に設けられたサンプリング回路を構
成するTFTの回路図である。
FIG. 5 is a circuit diagram of a TFT constituting a sampling circuit provided in a liquid crystal device.

【図6】 液晶装置に備えられた液晶パネルの構成を示
す断面図である。
FIG. 6 is a cross-sectional view illustrating a configuration of a liquid crystal panel provided in the liquid crystal device.

【図7】 図6の液晶パネルを構成するTFTアレイ基
板の平面図である。
FIG. 7 is a plan view of a TFT array substrate constituting the liquid crystal panel of FIG.

【図8】 図6の液晶パネルのプリチャージ信号線に沿
った断面図である。
8 is a cross-sectional view of the liquid crystal panel of FIG. 6 along a precharge signal line.

【図9】 図6の液晶パネルに設けられるプリチャージ
回路の平面図である。
9 is a plan view of a precharge circuit provided in the liquid crystal panel of FIG.

【図10】 検査回路の一例の回路図である。FIG. 10 is a circuit diagram of an example of an inspection circuit.

【図11】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。
FIG. 11 is a block diagram illustrating a schematic configuration of an electronic device according to an embodiment of the present invention.

【図12】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。
FIG. 12 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.

【図13】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。
FIG. 13 is a front view showing a personal computer as another example of the electronic apparatus.

【図14】 電子機器の一例としてのページャを示す分
解斜視図である。
FIG. 14 is an exploded perspective view showing a pager as an example of the electronic apparatus.

【図15】 電子機器の一例としてのTCPを用いた液
晶装置を示す斜視図である。
FIG. 15 is a perspective view illustrating a liquid crystal device using TCP as an example of an electronic apparatus.

【符号の説明】[Explanation of symbols]

1…TFTアレイ基板 2…対向基板 10…液晶パネル 11…画素電極 12…配向膜 21…共通電極 22…配向膜 23…ブラックマトリクス 30…TFT 31…走査線(ゲート電極) 32…半導体層 33…ゲート絶縁層 34…ソース領域 35…データ線(ソース電極) 36…ドレイン領域 37、38…コンタクトホール 41…第1層間絶縁層 42…第2層間絶縁層 43…第3層間絶縁層 50…液晶層 52…シール剤 53…周辺見切り 70…蓄積容量 101…データ線駆動回路 102…実装端子 104…走査線駆動回路 200…液晶装置 201…プリチャージ回路 202…TFT 204…プリチャージ信号線 206…プリチャージ回路駆動信号線 301…サンプリング回路 302…TFT 401…検査回路 402…TFT DESCRIPTION OF SYMBOLS 1 ... TFT array substrate 2 ... Counter substrate 10 ... Liquid crystal panel 11 ... Pixel electrode 12 ... Alignment film 21 ... Common electrode 22 ... Alignment film 23 ... Black matrix 30 ... TFT 31 ... Scanning line (gate electrode) 32 ... Semiconductor layer 33 ... Gate insulating layer 34 Source region 35 Data line (source electrode) 36 Drain region 37, 38 Contact hole 41 First interlayer insulating layer 42 Second interlayer insulating layer 43 Third interlayer insulating layer 50 Liquid crystal layer 52: sealant 53: peripheral parting 70: storage capacitor 101: data line driving circuit 102: mounting terminal 104: scanning line driving circuit 200: liquid crystal device 201: precharge circuit 202: TFT 204: precharge signal line 206: precharge Circuit drive signal line 301: sampling circuit 302: TFT 401: inspection circuit 402: TFT

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板間に液晶が挟持されてなり、 前記一対の基板の一方の基板にはマトリクス状に形成さ
れた画素電極と、 前記一方の基板上で前記複数の画素電極により規定され
る画面領域の周囲において前記一対の基板を貼り合わせ
て前記液晶を包囲するシール部材と、 前記シール部材と前記画面表示領域との間において前記
画面表示領域の輪郭に沿って前記他方の基板に形成され
た遮光性見切りと、 を備えており、 前記一方の基板上には前記他方の基板に形成された前記
周辺見切りに対向する位置において、薄膜トランジスタ
からなる周辺回路が配置されていることを特徴とする液
晶装置。
1. A liquid crystal is sandwiched between a pair of substrates, wherein one of the pair of substrates is defined by pixel electrodes formed in a matrix and the plurality of pixel electrodes on the one substrate. A seal member that surrounds the liquid crystal by bonding the pair of substrates around a screen area to be formed, and the other substrate along the contour of the screen display area between the seal member and the screen display area. And a peripheral circuit formed of a thin film transistor is disposed on the one substrate at a position facing the peripheral partition formed on the other substrate. Liquid crystal device.
【請求項2】一対の基板間に液晶が挟持されてなり、 前記一対の基板の一方の基板には走査信号が順次供給さ
れる複数の走査線と、前記複数の走査線に交差し、画像
信号が供給される複数のデータ線と、 前記複数の走査線とデータ線に接続された複数の薄膜ト
ランジスタと、 前記複数の薄膜トランジスタに接続された複数の画素電
極と、 前記一方の基板上で前記複数の画素電極により規定され
る画面領域の周囲において前記一対の基板を貼り合わせ
て前記液晶を包囲するシール部材と、 前記シール部材と前記画面表示領域との間において前記
画面表示領域の輪郭に沿って前記他方の基板に形成され
た遮光性見切りと、 を備えており、 前記一方の基板上には前記他方の基板に形成された前記
周辺見切りに対向する位置において、前記複数のデータ
線に所定電圧レベルのプリチャージ信号を前記画像信号
に先行して夫々供給するプリチャージ回路と前記画像信
号をサンプリングして前記複数のデータ線に夫々供給す
るサンプリング回路のうち少なくとも一方からなる周辺
回路が配置されていることを特徴とする液晶装置。
2. A liquid crystal is sandwiched between a pair of substrates. One of the pair of substrates has a plurality of scanning lines to which scanning signals are sequentially supplied, and the plurality of scanning lines intersect with the plurality of scanning lines. A plurality of data lines to which signals are supplied; a plurality of thin film transistors connected to the plurality of scan lines and the data lines; a plurality of pixel electrodes connected to the plurality of thin film transistors; and a plurality of pixel electrodes on the one substrate. A sealing member that surrounds the liquid crystal by bonding the pair of substrates around a screen area defined by the pixel electrodes, and along a contour of the screen display area between the seal member and the screen display area. A light blocking part formed on the other substrate; and a plurality of the plurality of light shielding parts on the one substrate facing the peripheral part formed on the other substrate. A peripheral circuit comprising at least one of a precharge circuit for supplying a precharge signal of a predetermined voltage level to the data line prior to the image signal, and a sampling circuit for sampling the image signal and supplying the precharge signal to the plurality of data lines, respectively; A liquid crystal device in which a circuit is arranged.
【請求項3】 前記周辺回路が前記プリチャージ回路で
あり、 前記プリチャージ回路の入出力配線の少なくとも一部
は、前記周辺見切りに対向する位置において前記第1基
板に設けられていることを特徴とする請求項2に記載の
液晶装置。
3. The peripheral circuit is the precharge circuit, and at least a part of input / output wiring of the precharge circuit is provided on the first substrate at a position facing the peripheral parting. The liquid crystal device according to claim 2, wherein
【請求項4】 前記周辺回路が前記プリチャージ回路で
あり、 前記プリチャージ回路の入出力配線は、前記プリチャー
ジ信号を発生させるための電源用のプリチャージ信号線
と、前記プリチャージ信号を前記画像信号に先行させる
タイミングで前記プリチャージ回路を駆動させるための
プリチャージ回路駆動信号用のプリチャージ回路駆動信
号線とを含むことを特徴とする請求項2又は3に記載の
液晶装置。
4. The precharge circuit according to claim 1, wherein the peripheral circuit is the precharge circuit, and an input / output line of the precharge circuit includes a power supply precharge signal line for generating the precharge signal and the precharge signal. 4. The liquid crystal device according to claim 2, further comprising a precharge circuit drive signal line for a precharge circuit drive signal for driving the precharge circuit at a timing preceding the image signal.
【請求項5】 前記プリチャージ信号線の少なくとも一
部は、前記走査線との間で所定量の容量を持つように前
記走査線上に絶縁膜を介して形成された所定幅の導電体
からなることを特徴とする請求項4に記載の液晶装置。
5. At least a part of the precharge signal line is made of a conductor having a predetermined width formed on the scanning line via an insulating film so as to have a predetermined amount of capacitance with the scanning line. The liquid crystal device according to claim 4, wherein:
【請求項6】 前記複数の走査線は、前記走査線が延在
する方向に対する前記画面表示領域の両側から前記周辺
見切りへ抜けるように夫々配線されており、 前記プリチャージ信号線の少なくとも一部は、前記周辺
見切りに対向する位置において前記両側のうちの一方に
沿って前記走査線上に絶縁膜を介して配線されており、 前記プリチャージ回路駆動信号線の少なくとも一部は、
前記周辺見切りに対向する位置において前記両側のうち
の他方に沿って前記走査線上に絶縁膜を介して配線され
ており、 前記プリチャージ信号線及び前記走査線が重なる面積
と、前記プリチャージ回路駆動信号線及び前記走査線が
重なる面積との差が、当該液晶装置の特性に基づいて予
め定められる所定値未満となるように、前記走査線、前
記プリチャージ信号線及び前記プリチャージ回路駆動信
号線は夫々構成されていることを特徴とする請求項4又
は5に記載の液晶装置。
6. The plurality of scanning lines are respectively wired so as to pass through the peripheral partition from both sides of the screen display area in a direction in which the scanning lines extend, and at least a part of the precharge signal lines. Is arranged on the scanning line via an insulating film along one of the two sides at a position facing the peripheral parting, and at least a part of the precharge circuit drive signal line is
An area where the precharge signal line and the scan line overlap each other, and an area where the precharge signal line and the scan line overlap each other; The scan line, the precharge signal line, and the precharge circuit drive signal line such that a difference between an area where the signal line and the scan line overlap with each other is less than a predetermined value based on characteristics of the liquid crystal device. The liquid crystal device according to claim 4, wherein each of the liquid crystal devices is configured.
【請求項7】 前記周辺回路が前記プリチャージ回路で
あり、 前記複数のデータ線は、前記データ線の一方側から前記
画像信号が供給されると共に、前記データ線の他方側か
ら前記プリチャージ信号が供給されることを特徴とする
請求項3から6のいずれか一項に記載の液晶装置。
7. The precharge circuit, wherein the peripheral circuit is the precharge circuit, and the plurality of data lines are supplied with the image signal from one side of the data line and the precharge signal from the other side of the data line. The liquid crystal device according to claim 3, wherein the liquid crystal device is supplied.
【請求項8】 前記サンプリング回路が設けられてお
り、 前記複数の走査線に前記走査信号を順次供給する走査線
駆動手段は、前記第1基板において前記シール部材より
も周辺に位置する周辺部分に設けられ、 前記サンプリング回路を駆動して前記画像信号を発生さ
せるデータ線駆動手段は、前記周辺部分に設けられたこ
とを特徴とする請求項2から6のいずれか一項に記載の
液晶装置。
8. A scanning line driving means for sequentially supplying the scanning signals to the plurality of scanning lines, wherein the sampling circuit is provided in a peripheral portion of the first substrate which is located closer to the periphery than the seal member. 7. The liquid crystal device according to claim 2, wherein a data line driving unit provided to drive the sampling circuit to generate the image signal is provided in the peripheral part.
【請求項9】 当該液晶装置に対し所定の検査を行うた
めの薄膜トランジスタからなる検査回路が前記周辺見切
りに対向する位置において前記一方の基板に更に設けら
れたことを特徴とする請求項1から8のいずれか一項に
記載の液晶装置。
9. The liquid crystal device according to claim 1, further comprising an inspection circuit including a thin film transistor for performing a predetermined inspection on the one of the substrates at a position facing the peripheral parting. The liquid crystal device according to claim 1.
【請求項10】 前記プリチャージ回路と前記サンプリ
ング回路とのうちの少なくとも一方に代えて、当該液晶
装置を動作させるための任意の交流電圧駆動される周辺
回路が前記周辺見切りに対向する位置において前記第1
基板に設けられたことを特徴とする請求項2に記載の液
晶装置。
10. An AC voltage-driven peripheral circuit for operating the liquid crystal device, in place of at least one of the precharge circuit and the sampling circuit, at a position facing the peripheral parting. First
The liquid crystal device according to claim 2, wherein the liquid crystal device is provided on a substrate.
【請求項11】 請求項1から10に記載の液晶装置を
備えたことを特徴とする電子機器。
11. An electronic apparatus comprising the liquid crystal device according to claim 1.
JP30124997A 1997-10-31 1997-10-31 Liquid crystal device and electronic device Expired - Fee Related JP3792375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30124997A JP3792375B2 (en) 1997-10-31 1997-10-31 Liquid crystal device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30124997A JP3792375B2 (en) 1997-10-31 1997-10-31 Liquid crystal device and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003205774A Division JP3671971B2 (en) 2003-08-04 2003-08-04 Liquid crystal device and electronic device

Publications (2)

Publication Number Publication Date
JPH11133462A true JPH11133462A (en) 1999-05-21
JP3792375B2 JP3792375B2 (en) 2006-07-05

Family

ID=17894570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30124997A Expired - Fee Related JP3792375B2 (en) 1997-10-31 1997-10-31 Liquid crystal device and electronic device

Country Status (1)

Country Link
JP (1) JP3792375B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683592B1 (en) 1999-08-20 2004-01-27 Seiko Epson Corporation Electro-optical device
JP2007293077A (en) * 2006-04-26 2007-11-08 Sony Corp Drive substrate and liquid crystal display element, and liquid crystal display device
US7505021B2 (en) 2004-01-06 2009-03-17 Nec Electronics Corporation Capacitive load driving circuit and display panel driving circuit
JP2011191772A (en) * 2003-06-02 2011-09-29 Seiko Epson Corp Electro-optical device and electronic apparatus including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683592B1 (en) 1999-08-20 2004-01-27 Seiko Epson Corporation Electro-optical device
US7064735B2 (en) 1999-08-20 2006-06-20 Seiko Epson Corporation Electro-optical device
JP2011191772A (en) * 2003-06-02 2011-09-29 Seiko Epson Corp Electro-optical device and electronic apparatus including the same
US7505021B2 (en) 2004-01-06 2009-03-17 Nec Electronics Corporation Capacitive load driving circuit and display panel driving circuit
JP2007293077A (en) * 2006-04-26 2007-11-08 Sony Corp Drive substrate and liquid crystal display element, and liquid crystal display device

Also Published As

Publication number Publication date
JP3792375B2 (en) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100518923B1 (en) Electro-optical device and electronic apparatus
JP3900714B2 (en) Electro-optical device and electronic apparatus
US6703997B2 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JP3589005B2 (en) Electro-optical devices and electronic equipment
JP3707472B2 (en) Electro-optical device and electronic apparatus
JP4396599B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP4050377B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP3648976B2 (en) Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate
JPH11265162A (en) Electro-optical device and electronic equipment
JP3674273B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP3792375B2 (en) Liquid crystal device and electronic device
JP5257531B2 (en) Electro-optical device and electronic apparatus
JP4544239B2 (en) Electro-optical device and electronic apparatus
JP5168254B2 (en) Liquid crystal device and electronic device
JP3649205B2 (en) Electro-optical device and electronic apparatus
JP3671971B2 (en) Liquid crystal device and electronic device
JP2003195356A (en) Liquid crystal device, electronic equipment, and projection type display device
JP3674618B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP3564990B2 (en) Electro-optical devices and electronic equipment
JP5256938B2 (en) Electro-optical device and electronic apparatus
JP4400420B2 (en) Electro-optical device and electronic apparatus
JPH11202293A (en) Driving circuit for electro-optical device, electro-optical device and electronic equipment
JP5018903B2 (en) Electro-optical device and electronic apparatus
JP4185620B2 (en) Electro-optical device and projection display device
JP3988734B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees