JPH11126882A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11126882A JPH11126882A JP9292106A JP29210697A JPH11126882A JP H11126882 A JPH11126882 A JP H11126882A JP 9292106 A JP9292106 A JP 9292106A JP 29210697 A JP29210697 A JP 29210697A JP H11126882 A JPH11126882 A JP H11126882A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- ferroelectric
- ferroelectric film
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 強誘電体をエッチングする際のオーバーエッ
チングによる残渣の発生を防ぐことが困難であった。 【解決手段】 下部電極４及び強誘電体膜５を順次形成
した後、強誘電体膜５上に所定の形状のレジストパター
ン６を形成する。次に、レジストパターン６をマスクに
ドライエッチングにより、強誘電体膜５をエッチングす
る。次に、純水に浸すことにより、強誘電体膜５のエッ
チングの際に生じた生成物を除去する。次に、ヒドロキ
シルアミンを含む有機剥離剤に浸すことにより、ドライ
エッチングの際のオーバーエッチングによるＰｔ膜のス
パッタエッチによる堆積物１４を除去する。
チングによる残渣の発生を防ぐことが困難であった。 【解決手段】 下部電極４及び強誘電体膜５を順次形成
した後、強誘電体膜５上に所定の形状のレジストパター
ン６を形成する。次に、レジストパターン６をマスクに
ドライエッチングにより、強誘電体膜５をエッチングす
る。次に、純水に浸すことにより、強誘電体膜５のエッ
チングの際に生じた生成物を除去する。次に、ヒドロキ
シルアミンを含む有機剥離剤に浸すことにより、ドライ
エッチングの際のオーバーエッチングによるＰｔ膜のス
パッタエッチによる堆積物１４を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に詳しくは、不揮発性メモリ素子やＤＲＡＭ用
キャパシタ等に用いられる、下地金属膜を有する強誘電
体膜のエッチング方法に関するものである。
方法、特に詳しくは、不揮発性メモリ素子やＤＲＡＭ用
キャパシタ等に用いられる、下地金属膜を有する強誘電
体膜のエッチング方法に関するものである。
【０００２】
【従来の技術】自発分極を有する強誘電体薄膜をキャパ
シタに用いたメモリデバイスの研究開発が活発である。
強誘電体材料としては、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3／チタン酸ジルコン酸鉛）、ＰＬＺＴ（（Ｐｂ，Ｌ
ａ）（Ｚｒ，Ｔｉ）Ｏ3／チタン酸ジルコン酸ランタン
鉛）、ＢＴＯ（Ｂｉ4Ｔｉ3Ｏ12／チタン酸ビスマス）
や、Ｙ１と呼ばれるビスマス系ペロブスカイト化合物等
の酸化物が多く用いられている。中でもＹ１材料の１
つ、ＳＢＴ（Ｂｉ−Ｓｒ−Ｔａ−Ｏ系）は有望視されて
いる。強誘電体薄膜を不揮発性メモリに応用する場合、
微細加工が重要である。強誘電体薄膜のドライエッチン
グ方法として、Ａｒを用いたイオンミリングやＨＣｌ／
ＣＦ4混合ガスを用いたプラズマエッチングＣＣｌ4を用
いた反応性イオンエッチング、Ａｒ／ＣnＦm／ＣＨ4混
合ガスを用いたＥＣＲエッチング等の方法が用いられて
いる。
シタに用いたメモリデバイスの研究開発が活発である。
強誘電体材料としては、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3／チタン酸ジルコン酸鉛）、ＰＬＺＴ（（Ｐｂ，Ｌ
ａ）（Ｚｒ，Ｔｉ）Ｏ3／チタン酸ジルコン酸ランタン
鉛）、ＢＴＯ（Ｂｉ4Ｔｉ3Ｏ12／チタン酸ビスマス）
や、Ｙ１と呼ばれるビスマス系ペロブスカイト化合物等
の酸化物が多く用いられている。中でもＹ１材料の１
つ、ＳＢＴ（Ｂｉ−Ｓｒ−Ｔａ−Ｏ系）は有望視されて
いる。強誘電体薄膜を不揮発性メモリに応用する場合、
微細加工が重要である。強誘電体薄膜のドライエッチン
グ方法として、Ａｒを用いたイオンミリングやＨＣｌ／
ＣＦ4混合ガスを用いたプラズマエッチングＣＣｌ4を用
いた反応性イオンエッチング、Ａｒ／ＣnＦm／ＣＨ4混
合ガスを用いたＥＣＲエッチング等の方法が用いられて
いる。
【０００３】以下、図３を用いて、従来の半導体装置の
製造方法について説明する。
製造方法について説明する。
【０００４】まず、シリコン基板２１上にシリコン酸化
膜２２を１０００Å乃至１００００Å程度形成する。こ
のシリコン酸化膜は熱酸化膜でも、ＣＶＤ法による酸化
膜でも、これらの組み合わせの積層膜でもよい。
膜２２を１０００Å乃至１００００Å程度形成する。こ
のシリコン酸化膜は熱酸化膜でも、ＣＶＤ法による酸化
膜でも、これらの組み合わせの積層膜でもよい。
【０００５】次に、シリコン酸化膜２２上にシリコン酸
化膜と下部電極となるＰｔとの密着性を向上させるため
にＴｉ／ＴｉＮ膜からなる密着層２３を形成する。ここ
では、Ｔｉ膜を２５０Å程度、ＴｉＮ膜を２０００Å程
度形成する。
化膜と下部電極となるＰｔとの密着性を向上させるため
にＴｉ／ＴｉＮ膜からなる密着層２３を形成する。ここ
では、Ｔｉ膜を２５０Å程度、ＴｉＮ膜を２０００Å程
度形成する。
【０００６】次に、密着層２３上に下部電極２４となる
金属膜を形成する。この金属膜には、強誘電体膜の結晶
化のためのアニール時に密着層２３が酸化されるのを防
ぐため、Ｐｔ膜を用いる。尚、このＰｔ膜はスパッタ法
を用いて形成する。また、本発明においては、白金を含
む合金、例えばＰｔＲｈ等を用いても同様の効果を得ら
れる。
金属膜を形成する。この金属膜には、強誘電体膜の結晶
化のためのアニール時に密着層２３が酸化されるのを防
ぐため、Ｐｔ膜を用いる。尚、このＰｔ膜はスパッタ法
を用いて形成する。また、本発明においては、白金を含
む合金、例えばＰｔＲｈ等を用いても同様の効果を得ら
れる。
【０００７】次に、下部電極２４上にＭＯＤ法を用いて
ＳｒＢｉ2Ｔａ2Ｏ9（以下、「ＳＢＴ」とする。）から
なる強誘電体膜２５を形成する。すなわち、Ｓｒ、Ｂ
ｉ、Ｔａを含む塩若しくはアルコキシド化合物を含んだ
有機溶媒の混合溶液、例えば、２−エチルヘキサン酸ス
トロンチウムと２−エチルヘキサン酸ビスマスと２−エ
チルヘキサン酸タンタルと酢酸ブチルとからなる混合溶
液やこの混合液に安定剤を含んだ混合溶液を基板上に塗
布し、約２００℃でベークして乾燥させた後、ＲＴＡ装
置を用いて６００℃で５分間アニールを行う。この塗布
からアニール間での工程を４回繰り返し、２０００Åの
強誘電体膜２５を得る（図３（ａ））。
ＳｒＢｉ2Ｔａ2Ｏ9（以下、「ＳＢＴ」とする。）から
なる強誘電体膜２５を形成する。すなわち、Ｓｒ、Ｂ
ｉ、Ｔａを含む塩若しくはアルコキシド化合物を含んだ
有機溶媒の混合溶液、例えば、２−エチルヘキサン酸ス
トロンチウムと２−エチルヘキサン酸ビスマスと２−エ
チルヘキサン酸タンタルと酢酸ブチルとからなる混合溶
液やこの混合液に安定剤を含んだ混合溶液を基板上に塗
布し、約２００℃でベークして乾燥させた後、ＲＴＡ装
置を用いて６００℃で５分間アニールを行う。この塗布
からアニール間での工程を４回繰り返し、２０００Åの
強誘電体膜２５を得る（図３（ａ））。
【０００８】次に、この強誘電体膜２５上にレジストパ
ターン２６を形成し、このレジストパターン２６をマス
クにドライエッチングにより、強誘電体膜２５のパター
ニングを行う。このドライエッチングの方法として、Ｅ
ＣＲエッチングを用いる。エッチングガスには、Ａｒと
Ｃｌ2とＣＨ4とをそれぞれ流量が４２．５ＳＣＣＭ、４
２．５ＳＣＣＭ、５．０ＳＣＣＭとなるように導入し、
トータル圧力を０．１８〜０．２７Ｐａとする。また、
マイクロ波パワーは１０００Ｗ、ＲＦパワーは１０００
Ｗでエッチング時間を約４分３０秒程度とする（図３
（ｂ））。
ターン２６を形成し、このレジストパターン２６をマス
クにドライエッチングにより、強誘電体膜２５のパター
ニングを行う。このドライエッチングの方法として、Ｅ
ＣＲエッチングを用いる。エッチングガスには、Ａｒと
Ｃｌ2とＣＨ4とをそれぞれ流量が４２．５ＳＣＣＭ、４
２．５ＳＣＣＭ、５．０ＳＣＣＭとなるように導入し、
トータル圧力を０．１８〜０．２７Ｐａとする。また、
マイクロ波パワーは１０００Ｗ、ＲＦパワーは１０００
Ｗでエッチング時間を約４分３０秒程度とする（図３
（ｂ））。
【０００９】次に、シリコン基板２１を純水中に温度２
５℃程度として２０分間浸した後、スピンドライする。
これにより、強誘電体膜のエッチングにより生じる不純
物３３が除去される。
５℃程度として２０分間浸した後、スピンドライする。
これにより、強誘電体膜のエッチングにより生じる不純
物３３が除去される。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
従来技術によるエッチングでは、残渣が発生するために
キャパシタ電極間でリークが発生したり、要求通りの加
工ができないなどの問題点があった。この残渣には、下
部電極のＰｔがオーバーエッチングされるため、スパッ
タされて生じる堆積物が含まれる。Ｐｔのエッチングで
残渣の発生を防ぐ方法として、ＰｔとＴｉとを積層し、
Ｔｉをレジストマスクでパターニングした後、Ｔｉをマ
スクに用いてＰｔをエッチングする方法や、Ｓ2Ｆ2ガス
を用いてエッチングする方法があるが、これらはいずれ
も白金をエッチングすることを主たる目的としており、
強誘電体をエッチングする際のオーバーエッチングによ
る残渣の発生を防ぐ方法への適用は難しい。すなわち、
これら、現状の技術においては、下部電極（Ｐｔ等）上
に形成された強誘電体材料をエッチングする際には、プ
ロセスや設計上のマージンを確保するために、オーバー
エッチングはどうしても必要となる。したがって、オー
バーエッチングをすることが前提となっており、残渣発
生は必然的に生じてしまうものである。
従来技術によるエッチングでは、残渣が発生するために
キャパシタ電極間でリークが発生したり、要求通りの加
工ができないなどの問題点があった。この残渣には、下
部電極のＰｔがオーバーエッチングされるため、スパッ
タされて生じる堆積物が含まれる。Ｐｔのエッチングで
残渣の発生を防ぐ方法として、ＰｔとＴｉとを積層し、
Ｔｉをレジストマスクでパターニングした後、Ｔｉをマ
スクに用いてＰｔをエッチングする方法や、Ｓ2Ｆ2ガス
を用いてエッチングする方法があるが、これらはいずれ
も白金をエッチングすることを主たる目的としており、
強誘電体をエッチングする際のオーバーエッチングによ
る残渣の発生を防ぐ方法への適用は難しい。すなわち、
これら、現状の技術においては、下部電極（Ｐｔ等）上
に形成された強誘電体材料をエッチングする際には、プ
ロセスや設計上のマージンを確保するために、オーバー
エッチングはどうしても必要となる。したがって、オー
バーエッチングをすることが前提となっており、残渣発
生は必然的に生じてしまうものである。
【００１１】また、図３（ｃ）に示すように、強誘電体
膜のパターニングによってパターン側壁に不純物が付着
するが、シリコン基板を純水中に浸しただけでは、不純
物は完全には除去されていない可能性がある。これは、
強誘電体膜のパターニング時に、下部電極となる金属膜
Ｐｔもエッチングされることで、純水中に浸しただけで
は除去されないＰｔを含む不純物３４がパターン側壁に
付着する不純物３３中に含まれているためである。
膜のパターニングによってパターン側壁に不純物が付着
するが、シリコン基板を純水中に浸しただけでは、不純
物は完全には除去されていない可能性がある。これは、
強誘電体膜のパターニング時に、下部電極となる金属膜
Ｐｔもエッチングされることで、純水中に浸しただけで
は除去されないＰｔを含む不純物３４がパターン側壁に
付着する不純物３３中に含まれているためである。
【００１２】本発明は、強誘電体材料のエッチングによ
り生じる反応生成物と、下部電極のスパッタによる堆積
物との両方を効果的に除去する手段を提供することを目
的とするものである。
り生じる反応生成物と、下部電極のスパッタによる堆積
物との両方を効果的に除去する手段を提供することを目
的とするものである。
【００１３】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法において、金属膜上に形成された強誘電体
膜をパターニングする工程を有する半導体装置の製造方
法において、上記金属膜及び上記強誘電体膜を順次形成
した後、該強誘電体膜上に所定の形状のレジストパター
ンを形成する工程と、上記レジストパターンをマスクに
ドライエッチングにより、上記強誘電体膜をエッチング
する工程と、少なくとも上記金属膜及び上記強誘電体膜
を純水に浸すことにより、上記強誘電体膜のエッチング
の際に生じる上記強誘電体膜とエッチングガスとの反応
生成物を除去する工程と、少なくとも上記金属膜及び上
記強誘電体膜をヒドロキシルアミンを含む有機剥離剤に
浸すことにより、上記ドライエッチングの際のオーバー
エッチングにより生じる上記金属膜とエッチングガスと
の反応生成物を除去する工程とを有することを特徴とす
るものである。
置の製造方法において、金属膜上に形成された強誘電体
膜をパターニングする工程を有する半導体装置の製造方
法において、上記金属膜及び上記強誘電体膜を順次形成
した後、該強誘電体膜上に所定の形状のレジストパター
ンを形成する工程と、上記レジストパターンをマスクに
ドライエッチングにより、上記強誘電体膜をエッチング
する工程と、少なくとも上記金属膜及び上記強誘電体膜
を純水に浸すことにより、上記強誘電体膜のエッチング
の際に生じる上記強誘電体膜とエッチングガスとの反応
生成物を除去する工程と、少なくとも上記金属膜及び上
記強誘電体膜をヒドロキシルアミンを含む有機剥離剤に
浸すことにより、上記ドライエッチングの際のオーバー
エッチングにより生じる上記金属膜とエッチングガスと
の反応生成物を除去する工程とを有することを特徴とす
るものである。
【００１４】また、請求項２記載の半導体装置の製造方
法は、上記純水に浸した後、アッシングにより上記レジ
ストパターンを除去し、その後、上記有機剥離剤に浸す
ことを行う工程を有することを特徴とする、請求項１に
記載の半導体装置の製造方法である。
法は、上記純水に浸した後、アッシングにより上記レジ
ストパターンを除去し、その後、上記有機剥離剤に浸す
ことを行う工程を有することを特徴とする、請求項１に
記載の半導体装置の製造方法である。
【００１５】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００１６】図１は本発明の一実施の形態の半導体装置
の製造工程図、図２はエッチング装置の構成図である。
図１及び図２において、１はシリコン基板、２はシリコ
ン酸化膜、３はＴｉ／ＴｉＮ密着層、４はＰｔからなる
下部電極（金属膜）、５はＳＢＴ膜からなる強誘電体
膜、６はレジスト、７はマイクロ波、８は高周波電源、
９はソレノイドコイル、１０は試料ウエハ、１１は電
極、１２はガス導入口、１３は強誘電体膜のエッチング
による反応生成物、１４はＰｔ膜のスパッタエッチによ
る堆積物を示す。
の製造工程図、図２はエッチング装置の構成図である。
図１及び図２において、１はシリコン基板、２はシリコ
ン酸化膜、３はＴｉ／ＴｉＮ密着層、４はＰｔからなる
下部電極（金属膜）、５はＳＢＴ膜からなる強誘電体
膜、６はレジスト、７はマイクロ波、８は高周波電源、
９はソレノイドコイル、１０は試料ウエハ、１１は電
極、１２はガス導入口、１３は強誘電体膜のエッチング
による反応生成物、１４はＰｔ膜のスパッタエッチによ
る堆積物を示す。
【００１７】以下、図１及び図２を用いて、本発明の一
実施の形態の半導体装置の製造方法について説明する。
実施の形態の半導体装置の製造方法について説明する。
【００１８】まず、シリコン基板１上にシリコン酸化膜
２を１０００Å乃至１００００Å程度形成する。このシ
リコン酸化膜は熱酸化膜でも、ＣＶＤ法による酸化膜で
も、これらの組み合わせの積層膜でもよい。
２を１０００Å乃至１００００Å程度形成する。このシ
リコン酸化膜は熱酸化膜でも、ＣＶＤ法による酸化膜で
も、これらの組み合わせの積層膜でもよい。
【００１９】次に、シリコン酸化膜２上にシリコン酸化
膜と下部電極となるＰｔとの密着性を向上させるために
Ｔｉ／ＴｉＮ膜からなる密着層３を形成する。ここで
は、Ｔｉ膜を２５０Å程度、ＴｉＮ膜を２０００Å程度
形成する。
膜と下部電極となるＰｔとの密着性を向上させるために
Ｔｉ／ＴｉＮ膜からなる密着層３を形成する。ここで
は、Ｔｉ膜を２５０Å程度、ＴｉＮ膜を２０００Å程度
形成する。
【００２０】次に、密着層３上に下部電極４となる金属
膜を形成する。この金属膜には、強誘電体膜の結晶化の
ためのアニール時に密着層３が酸化されるのを防ぐた
め、Ｐｔ膜を用いる。尚、このＰｔ膜はスパッタ法を用
いて形成する。また、本発明においては、白金を含む合
金、例えばＰｔＲｈ等を用いても同様の効果を得られ
る。
膜を形成する。この金属膜には、強誘電体膜の結晶化の
ためのアニール時に密着層３が酸化されるのを防ぐた
め、Ｐｔ膜を用いる。尚、このＰｔ膜はスパッタ法を用
いて形成する。また、本発明においては、白金を含む合
金、例えばＰｔＲｈ等を用いても同様の効果を得られ
る。
【００２１】次に、下部電極４上にＭＯＤ法を用いてＳ
ｒＢｉ2Ｔａ2Ｏ9（以下、「ＳＢＴ」とする。）からな
る強誘電体膜５を形成する。すなわち、Ｓｒ、Ｂｉ、Ｔ
ａを含む塩若しくはアルコキシド化合物を含んだ有機溶
媒の混合溶液、例えば、２−エチルヘキサン酸ストロン
チウムと２−エチルヘキサン酸ビスマスと２−エチルヘ
キサン酸タンタルと酢酸ブチルとからなる混合溶液やこ
の混合液に安定剤を含んだ混合液を基板上に塗布し、約
２００℃でベークして乾燥させた後、ＲＴＡ装置を用い
て６００℃で５分間アニールを行う。この塗布からアニ
ール間での工程を４回繰り返し、２０００Åの強誘電体
膜５を得る。尚、本発明において、強誘電体膜５はＳＢ
Ｔ膜に限定されるものではなく、ＰＺＴ膜、ＰＬＺＴ膜
等を用いてもよい。また、強誘電体膜の成膜法には、Ｍ
ＯＤ法の他、ゾル−ゲル法、ＭＯＣＶＤ法、スパッタ法
などがあるが、いずれの成膜法を用いても、エッチング
残渣の除去は可能である。
ｒＢｉ2Ｔａ2Ｏ9（以下、「ＳＢＴ」とする。）からな
る強誘電体膜５を形成する。すなわち、Ｓｒ、Ｂｉ、Ｔ
ａを含む塩若しくはアルコキシド化合物を含んだ有機溶
媒の混合溶液、例えば、２−エチルヘキサン酸ストロン
チウムと２−エチルヘキサン酸ビスマスと２−エチルヘ
キサン酸タンタルと酢酸ブチルとからなる混合溶液やこ
の混合液に安定剤を含んだ混合液を基板上に塗布し、約
２００℃でベークして乾燥させた後、ＲＴＡ装置を用い
て６００℃で５分間アニールを行う。この塗布からアニ
ール間での工程を４回繰り返し、２０００Åの強誘電体
膜５を得る。尚、本発明において、強誘電体膜５はＳＢ
Ｔ膜に限定されるものではなく、ＰＺＴ膜、ＰＬＺＴ膜
等を用いてもよい。また、強誘電体膜の成膜法には、Ｍ
ＯＤ法の他、ゾル−ゲル法、ＭＯＣＶＤ法、スパッタ法
などがあるが、いずれの成膜法を用いても、エッチング
残渣の除去は可能である。
【００２２】次に、この強誘電体膜５上にレジストパタ
ーン６を形成し、このレジストパターン６をマスクにド
ライエッチングにより、強誘電体膜５のパターニングを
行う。このドライエッチングの方法として、ＥＣＲエッ
チングを用いる。図２に示すエッチング装置を用い、エ
ッチングガスには、ＡｒとＣｌ2とＣＨ4とをそれぞれ流
量が４２．５ＳＣＣＭ、４２．５ＳＣＣＭ、５．０ＳＣ
ＣＭとなるように導入し、トータル圧力を０．１８〜
０．２７Ｐａとする。また、マイクロ波パワーは１００
０Ｗ、ＲＦパワーは１０００Ｗでエッチング時間を約４
分３０秒程度とする。尚、本発明は上記条件に限定され
るものではない。
ーン６を形成し、このレジストパターン６をマスクにド
ライエッチングにより、強誘電体膜５のパターニングを
行う。このドライエッチングの方法として、ＥＣＲエッ
チングを用いる。図２に示すエッチング装置を用い、エ
ッチングガスには、ＡｒとＣｌ2とＣＨ4とをそれぞれ流
量が４２．５ＳＣＣＭ、４２．５ＳＣＣＭ、５．０ＳＣ
ＣＭとなるように導入し、トータル圧力を０．１８〜
０．２７Ｐａとする。また、マイクロ波パワーは１００
０Ｗ、ＲＦパワーは１０００Ｗでエッチング時間を約４
分３０秒程度とする。尚、本発明は上記条件に限定され
るものではない。
【００２３】次に、シリコン基板１を純水中に温度２５
℃程度として２０分間浸した後、スピンドライする。そ
して、レジストパターンを以下の条件でアッシングす
る。
℃程度として２０分間浸した後、スピンドライする。そ
して、レジストパターンを以下の条件でアッシングす
る。
【００２４】アッシング条件として、チャンバー温度を
３００℃、Ｏ3のガス流量を１０（ｌ／分）、プリヒー
ト時間を１０秒、アッシング時間を１２０秒、バージ時
間を２０秒とする。
３００℃、Ｏ3のガス流量を１０（ｌ／分）、プリヒー
ト時間を１０秒、アッシング時間を１２０秒、バージ時
間を２０秒とする。
【００２５】次に、シリコン基板１を有機剥離剤に温度
７０℃として２０分間浸す。この有機剥離剤には、ヒド
ロキシルアミンを有するものが好ましく、本実施の形態
では、ヒドロキシルアミンと緩衝アルカリ溶剤とを配合
した、米イーケーシー テクノロジー社の商品名「ＥＫ
Ｃ２６５」を用いる。ここで、Ｐｔとヒドロキシルアミ
ンとが反応して、堆積物１４が除去される。そして、最
後にレジスト剥離液により、レジストパターン６を完全
に除去する。
７０℃として２０分間浸す。この有機剥離剤には、ヒド
ロキシルアミンを有するものが好ましく、本実施の形態
では、ヒドロキシルアミンと緩衝アルカリ溶剤とを配合
した、米イーケーシー テクノロジー社の商品名「ＥＫ
Ｃ２６５」を用いる。ここで、Ｐｔとヒドロキシルアミ
ンとが反応して、堆積物１４が除去される。そして、最
後にレジスト剥離液により、レジストパターン６を完全
に除去する。
【００２６】この有機剥離剤は、レジストの除去作用も
有する溶剤であるが、レジストを予めアッシングしてお
く方が、良好な残渣除去効果が得られる。最後にＯＭＲ
剥離液により、レジストパターン６を完全に除去する。
尚、水洗を省略した場合、アッシングによりＳＢＴ残渣
が固着し、その後の有機剥離剤による処理のみでは完全
に除去することができない。
有する溶剤であるが、レジストを予めアッシングしてお
く方が、良好な残渣除去効果が得られる。最後にＯＭＲ
剥離液により、レジストパターン６を完全に除去する。
尚、水洗を省略した場合、アッシングによりＳＢＴ残渣
が固着し、その後の有機剥離剤による処理のみでは完全
に除去することができない。
【００２７】また、本発明において、有機剥離剤とし
て、ＥＫＣ２６５の代わりに、モノエタノールアミンと
ヒドロキシルアミンとを主成分とする、米アシュランド
ケミカル社の有機剥離剤である商品名「ＡＣＴ−９３
５」を用いてもよい。
て、ＥＫＣ２６５の代わりに、モノエタノールアミンと
ヒドロキシルアミンとを主成分とする、米アシュランド
ケミカル社の有機剥離剤である商品名「ＡＣＴ−９３
５」を用いてもよい。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、レジストマスク除去後の強誘電体膜
側壁に残渣がなく、高精度な強誘電体薄膜の微細加工が
可能となり、例えば、白金からなる下部電極と上部電極
との間に強誘電体膜を有するキャパシタを備えた不揮発
性半導体記憶素子を形成することができる。
用いることにより、レジストマスク除去後の強誘電体膜
側壁に残渣がなく、高精度な強誘電体薄膜の微細加工が
可能となり、例えば、白金からなる下部電極と上部電極
との間に強誘電体膜を有するキャパシタを備えた不揮発
性半導体記憶素子を形成することができる。
【００２９】更に、請求項２記載の本発明を用いること
により、より良好な残渣除去効果が得られる。
により、より良好な残渣除去効果が得られる。
【図１】本発明の実施の形態の半導体装置の製造工程図
である。
である。
【図２】エッチング装置の構成図である。
【図３】従来技術における半導体装置の製造工程図であ
る。
る。
１ シリコン基板 ２ シリコン酸化膜 ３ Ｔｉ／ＴｉＮ密着層 ４ Ｐｔからなる下部電極 ５ 強誘電体膜 ６ レジストパターン ７ マイクロ波 ８ 高周波電源 ９ ソレノイドコイル １０ 試料ウエハ １１ 電極 １２ ガス導入口 １３ 強誘電体膜のエッチングによる反応生成物 １４ Ｐｔ膜のスパッタエッチによる堆積物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (2)
- 【請求項１】 金属膜上に形成された強誘電体膜をパタ
ーニングする工程を有する半導体装置の製造方法におい
て、 上記金属膜及び上記強誘電体膜を順次形成した後、該強
誘電体膜上に所定の形状のレジストパターンを形成する
工程と、 上記レジストパターンをマスクにドライエッチングによ
り、上記強誘電体膜をエッチングする工程と、 少なくとも上記金属膜及び上記強誘電体膜を純水に浸す
ことにより、上記強誘電体膜のエッチングの際に生じる
上記強誘電体膜とエッチングガスとの反応生成物を除去
する工程と、 少なくとも上記金属膜及び上記強誘電体膜をヒドロキシ
ルアミンを含む有機剥離剤に浸すことにより、上記ドラ
イエッチングの際のオーバーエッチングにより生じる上
記金属膜とエッチングガスとの反応生成物を除去する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記純水に浸した後、アッシングにより
上記レジストパターンを除去し、その後、上記有機剥離
剤に浸すことを行う工程を有することを特徴とする、請
求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29210697A JP3403031B2 (ja) | 1997-10-24 | 1997-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29210697A JP3403031B2 (ja) | 1997-10-24 | 1997-10-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126882A true JPH11126882A (ja) | 1999-05-11 |
| JP3403031B2 JP3403031B2 (ja) | 2003-05-06 |
Family
ID=17777632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29210697A Expired - Fee Related JP3403031B2 (ja) | 1997-10-24 | 1997-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3403031B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159952A (ja) * | 2006-12-25 | 2008-07-10 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1997
- 1997-10-24 JP JP29210697A patent/JP3403031B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159952A (ja) * | 2006-12-25 | 2008-07-10 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3403031B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258093A (en) | Procss for fabricating a ferroelectric capacitor in a semiconductor device | |
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| US6495413B2 (en) | Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits | |
| US6420190B1 (en) | Method of manufacturing ferroelectric memory device | |
| JP2001313282A (ja) | ドライエッチング方法 | |
| JP2003517192A (ja) | 誘電体の腐食防止方法 | |
| JP2003282844A (ja) | ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング | |
| KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
| JPH11126778A (ja) | 構造化方法 | |
| KR100816597B1 (ko) | 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스 | |
| US6391119B1 (en) | Method for cleaning PZT thin film | |
| JP2002025967A (ja) | 強誘電体膜の損傷層を除去するための清浄液及びこれを利用した清浄方法 | |
| US6524868B2 (en) | Method for fabricating semiconductor memory device | |
| JPH11145124A (ja) | 構造化方法 | |
| JP3159257B2 (ja) | 半導体装置の製造方法 | |
| JP3403031B2 (ja) | 半導体装置の製造方法 | |
| KR20000067642A (ko) | 강유전체 캐패시터 구조체의 건식식각 방법 | |
| JP2000058770A (ja) | 半導体装置のキャパシタ―の形成方法 | |
| US7041511B2 (en) | Pt/PGO etching process for FeRAM applications | |
| JP2000183287A (ja) | 誘電体薄膜のエッチング方法及び半導体装置 | |
| KR100390833B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2001118829A (ja) | 金属パターンの形成方法 | |
| JP2004241692A (ja) | 強誘電体メモリ素子の製造方法 | |
| JP3678771B2 (ja) | ドライエッチング方法 | |
| JP2003174095A (ja) | 容量素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |