JPH11126795A - Mounting board and manufacture thereof and mounting method of electronic component - Google Patents

Mounting board and manufacture thereof and mounting method of electronic component

Info

Publication number
JPH11126795A
JPH11126795A JP9290641A JP29064197A JPH11126795A JP H11126795 A JPH11126795 A JP H11126795A JP 9290641 A JP9290641 A JP 9290641A JP 29064197 A JP29064197 A JP 29064197A JP H11126795 A JPH11126795 A JP H11126795A
Authority
JP
Japan
Prior art keywords
land
wiring
solder
solder ball
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9290641A
Other languages
Japanese (ja)
Other versions
JP3424526B2 (en
Inventor
Toshikazu Matsuo
俊和 松尾
Keiichi Zenmei
啓一 善明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29064197A priority Critical patent/JP3424526B2/en
Publication of JPH11126795A publication Critical patent/JPH11126795A/en
Application granted granted Critical
Publication of JP3424526B2 publication Critical patent/JP3424526B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent an occurrence of cracks caused by the thermal stress generated by the bonding of a solder ball to a land, by providing the constitution wherein the side surface is surrounded without gaps at the specified height by solder resist and the solder ball having the fixed land can cover the entire side surface of the protruded land. SOLUTION: At the back surface of a back-surface bonding type electronic part 6 such as BAG.CSP, a solder ball 7 connecting the electronic part 6 and a land 8 is formed. The diameter of the land 8 is made smaller than the diameter of the solder ball 7 so that the entire land 8 is covered by the solder ball 7 when the land 8 and the solder ball 7 are bonded. Since the boundary part of the land 8 and the solder ball 7 is formed at the side surface of the land 8 vertically extending for the surface of a base material 2, the interface angle between the solder ball 7 and the land 8 becomes the obtuse angle not only at an interface angle α of a boundary part A in the wiring direction but also at an interface angle βof an wiring-direction interface part B. The interface angles become the abtuse angles at all places.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半田ボールを介して
電子部品を実装する実装基板およびその製造方法ならび
に電子部品の実装方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting board for mounting electronic components via solder balls, a method for manufacturing the same, and a method for mounting electronic components.

【0002】[0002]

【従来の技術】近年、半導体製品の小型化・高機能化に
伴い、BGA(Ball GridArray)・CS
P(Chip Size Package)等のように
実装面に半田ボールの形成された裏面接合タイプの電子
部品を実装基板上に実装することが多くなっている。
2. Description of the Related Art In recent years, as semiconductor products have become smaller and more sophisticated, BGA (Ball Grid Array) / CS
2. Description of the Related Art An electronic component of a back surface bonding type having a solder ball formed on a mounting surface, such as P (Chip Size Package), is often mounted on a mounting substrate.

【0003】ここで、このような裏面接合タイプの電子
部品が実装される実装基板の構造について説明する。
Here, the structure of a mounting board on which such a back surface bonding type electronic component is mounted will be described.

【0004】図11(a)は従来の実装基板を示す斜視
図、図11(b)は図11(a)の一部を拡大して示す
斜視図である。また、図12は図11(a)におけるXI
I−XII線に沿った断面図である。
FIG. 11A is a perspective view showing a conventional mounting board, and FIG. 11B is an enlarged perspective view showing a part of FIG. 11A. FIG. 12 shows the XI in FIG.
It is sectional drawing along the I-XII line.

【0005】図11(a)に示すように、実装基板10
1は絶縁性を有する基材102を有している。基材10
2上にはソルダーレジスト103が積層されている。こ
のソルダーレジスト103に覆われるようにして配線1
05が基材102上に形成されている。そして、ランド
104がソルダーレジスト103から露出して配線10
5と一体に形成されている。
[0005] As shown in FIG.
1 has a base material 102 having an insulating property. Base material 10
2, a solder resist 103 is laminated. The wiring 1 is covered with the solder resist 103.
05 is formed on the base material 102. Then, the land 104 is exposed from the solder resist 103 and the wiring 10
5 are formed integrally.

【0006】図11(b)に示すように、ランド104
はソルダーレジスト103に形成された貫通孔から露出
しており、ソルダーレジスト103は所定量の隙間を空
けてランド104の周囲を包囲している。そして、図1
2に示すように、相互に一体に形成されたランド104
と配線105の上面は同一平面上にあり、断面において
両者の境界ははっきりしていない。
[0006] As shown in FIG.
Are exposed from the through holes formed in the solder resist 103, and the solder resist 103 surrounds the periphery of the land 104 with a predetermined gap. And FIG.
As shown in FIG. 2, the lands 104 are formed integrally with each other.
And the upper surface of the wiring 105 are on the same plane, and the boundary between them is not clear in the cross section.

【0007】このように構成された従来の実装基板に電
子部品を実装した場合について説明する。
A case in which electronic components are mounted on a conventional mounting board configured as described above will be described.

【0008】図13は図11の実装基板に裏面接合タイ
プの電子部品が実装された状態を示す断面図である。
FIG. 13 is a cross-sectional view showing a state in which a back surface bonding type electronic component is mounted on the mounting board of FIG.

【0009】図13に示すように、裏面接合タイプの電
子部品6の裏面には、電子部品6とランド104とを電
気的・機械的に接続する半田ボール7が形成されてい
る。そして、一般にランド104の直径は半田ボール7
の直径よりも小さいため、ランド104は半田ボール7
によってその全体が覆われる構造になる。したがって、
ランド104の配線105と反対方向における半田ボー
ル7との境界部Aにおける半田ボール7とランド104
とでなす界面角αは鈍角となる。一方、ランド104の
上面と配線5の上面は同一平面であるために半田ボール
7は配線5の上面に向けて濡れようとするが、レジスト
103が妨げとなる。したがって、ランド104の配線
方向における半田ボール7との境界部Bにおける半田ボ
ール7とランド104とでなす界面角βは鋭角となる。
As shown in FIG. 13, a solder ball 7 for electrically and mechanically connecting the electronic component 6 and the land 104 is formed on the back surface of the electronic component 6 of the back surface bonding type. In general, the diameter of the land 104 is
Is smaller than the diameter of the solder ball 7.
The entire structure is thereby covered. Therefore,
The solder ball 7 and the land 104 at the boundary A between the land 105 and the solder ball 7 in the direction opposite to the wiring 105
Is an obtuse angle. On the other hand, since the upper surface of the land 104 and the upper surface of the wiring 5 are flush with each other, the solder ball 7 tends to wet toward the upper surface of the wiring 5, but the resist 103 hinders. Therefore, the interface angle β between the solder ball 7 and the land 104 at the boundary B between the land 104 and the solder ball 7 in the wiring direction is an acute angle.

【0010】ところで、半導体製品の実際の使用時や信
頼性試験時に半田ボール7とランド104とで構成され
る接合部が高温あるいは低温になると、電子部品6と基
材102との線膨張係数の差により接合部に熱応力が生
じる。ここで、熱応力について説明する。
By the way, when the junction formed by the solder ball 7 and the land 104 becomes high or low temperature during the actual use or reliability test of the semiconductor product, the linear expansion coefficient between the electronic component 6 and the base material 102 becomes lower. The difference causes thermal stress in the joint. Here, the thermal stress will be described.

【0011】図14は図13における半田ボールと実装
基板との接合部に作用する熱応力を示す説明図である。
FIG. 14 is an explanatory diagram showing the thermal stress acting on the joint between the solder ball and the mounting board in FIG.

【0012】図14に示すように、熱応力の作用時には
相対的に接合部に対して剪断力Fが作用する。この剪断
力Fは材料内部で剪断応力τとなり、半田ボール7とラ
ンド104との界面に剪断応力τが作用することにな
る。図14において、実装基板101の平面に沿った方
向にx軸を、平面と直交する方向にy軸をとると、x軸
方向の面には剪断応力τyxが、y軸方向の面には剪断応
力τxyがそれぞれ作用する。
As shown in FIG. 14, when a thermal stress is applied, a shearing force F relatively acts on the joint. This shear force F becomes a shear stress τ inside the material, and the shear stress τ acts on the interface between the solder ball 7 and the land 104. In FIG. 14, when the x-axis is taken in a direction along the plane of the mounting substrate 101 and the y-axis is taken in a direction perpendicular to the plane, the shear stress τ yx is applied to the surface in the x-axis direction, and the y-axis is applied to the surface in the y-axis direction. Shear stress τ xy acts on each.

【0013】[0013]

【発明が解決しようとする課題】ここで、前述した境界
部Aにおける界面角αが鈍角となり、境界部Bにおける
界面角βが鋭角となっているので、境界部Bにおいて界
面角βが鋭角となる界面端が存在する。異種材の界面端
の応力場は界面角が小さいほど応力集中が生じ、鋭角の
場合には応力特異場となる。そして、応力特異場では熱
応力作用時に極度の応力集中を生じる。
Here, since the interface angle α at the boundary portion A is an obtuse angle and the interface angle β at the boundary portion B is an acute angle, the interface angle β at the boundary portion B is an acute angle. There is an interface edge of The stress field at the interface end of the dissimilar material has a higher stress concentration as the interface angle is smaller. Then, in the stress singular field, extreme stress concentration occurs during the action of thermal stress.

【0014】このため、実使用時あるいは信頼性試験時
において繰り返し熱応力が作用した場合や実装時の半田
溶融温度からの冷却過程において、鋭角となった界面端
βで剪断応力τyxによる極度の応力集中を生じ、境界部
Bに亀裂が生じる。これでは、実装信頼性が著しく損な
われてしまう。
For this reason, when thermal stress is repeatedly applied during actual use or during a reliability test, or during the cooling process from the solder melting temperature during mounting, an extreme angle β due to the shear stress τ yx at the interface edge β becomes acute. Stress concentration occurs, and a crack occurs at the boundary portion B. In this case, mounting reliability is significantly impaired.

【0015】特に、電子部品6と基材102の膨張方向
と配線105の延在方向が一致する場合には亀裂の発生
が顕著になるので、これを防止するためには配線105
の引き回し方向に制約が生じ、自由度の高い配線設計が
できなくなっていた。
In particular, when the direction of expansion of the electronic component 6 and the base material 102 and the direction of extension of the wiring 105 coincide with each other, the occurrence of cracks becomes remarkable.
In this case, there is a restriction in the wiring direction, and it is impossible to design wiring with a high degree of freedom.

【0016】そこで、本発明は、半田ボールとランドと
の接合により生じる熱応力に起因した亀裂の発生を防止
することのできる実装基板についての技術を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a technology for a mounting substrate which can prevent cracks caused by thermal stress generated by joining a solder ball and a land.

【0017】[0017]

【課題を解決するための手段】この課題を解決するため
に、本発明の実装基板は、電子部品がその一方面に形成
された半田ボールを介して実装されるものであり、絶縁
性を有する基材上に形成された配線と、基材および配線
を覆うソルダーレジストと、配線から連続し且つソルダ
ーレジストから突出して形成されるとともにソルダーレ
ジストにより側面が所定の高さにわたって隙間なく包囲
され、半田ボールが固定されるランドとを有し、半田ボ
ールが突出したランドの側面全周を覆い得るようにした
ものである。
In order to solve this problem, a mounting board according to the present invention has an insulating property in which an electronic component is mounted via a solder ball formed on one surface thereof. The wiring formed on the base material, the solder resist covering the base material and the wiring, and formed continuously from the wiring and protruding from the solder resist, and the side surfaces are surrounded by the solder resist without any gap over a predetermined height, and the solder is formed. And a land to which the ball is fixed, so that the solder ball can cover the entire periphery of the protruding land.

【0018】これにより、半田ボールとランドとでなす
界面角は全ての箇所で鈍角になるので、半田ボールとラ
ンドとの接合により熱応力が生じた場合にも亀裂が発生
しない。
As a result, since the interface angle between the solder ball and the land becomes obtuse at all points, no crack occurs even when thermal stress is generated by joining the solder ball and the land.

【0019】[0019]

【発明の実施の形態】本発明の請求項1に記載の発明
は、電子部品がその一方面に形成された半田ボールを介
して実装される実装基板であって、絶縁性を有する基材
上に形成された配線と、基材および配線を覆うソルダー
レジストと、配線から連続し且つソルダーレジストから
突出して形成されるとともにソルダーレジストにより側
面が所定の高さにわたって隙間なく包囲され、半田ボー
ルが固定されるランドとを有し、半田ボールが突出した
ランドの側面全周を覆い得るようにした実装基板であ
り、半田ボールとランドとでなす界面角は全ての箇所で
鈍角になるので、半田ボールとランドとの接合により熱
応力が生じた場合にも亀裂が発生しないという作用を有
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a mounting board on which an electronic component is mounted via solder balls formed on one surface of the mounting board. And the solder resist that covers the base material and the wiring, is formed continuously from the wiring and protrudes from the solder resist, and the side surface is surrounded by the solder resist without any gap over a predetermined height, and the solder ball is fixed. The mounting board has a land to be formed, and the solder ball can cover the entire side surface of the protruding land. Since the interface angle between the solder ball and the land becomes obtuse at all points, the solder ball This has the effect that cracks do not occur even when thermal stress is generated by the bonding between the metal and the land.

【0020】本発明の請求項2に記載の発明は、導体か
らなる薄膜の形成された絶縁性を有する基材を用意し、
ランド形成位置を残して薄膜を深さ方向に所定量除去し
てランドを形成し、ランドと配線形成位置とを残して薄
膜を除去してランドに連続する配線を形成し、ランドが
突出するようにして配線および基材を覆うソルダーレジ
ストを形成する実装基板の製造方法であり、半田ボール
とランドとの接合により熱応力が生じた場合にも亀裂が
発生しないという作用を有する。
According to a second aspect of the present invention, there is provided an insulating base material on which a thin film made of a conductor is formed,
A predetermined amount of the thin film is removed in the depth direction while leaving the land formation position to form a land, and the thin film is removed leaving the land and the wiring formation position to form a wiring continuous with the land, so that the land protrudes. And forming a solder resist that covers the wiring and the base material, and has an effect that no crack is generated even when thermal stress is generated by joining the solder ball and the land.

【0021】本発明の請求項3に記載の発明は、導体か
らなる薄膜の形成された絶縁性を有する基材を用意し、
配線形成位置およびランド形成位置を残して薄膜を除去
して配線を形成し、配線上の所定位置に配線から連続す
るランドを形成し、ランドが突出するようにして配線お
よび基材を覆うソルダーレジストを形成する実装基板の
製造方法であり、半田ボールとランドとの接合により熱
応力が生じた場合にも亀裂が発生しないという作用を有
する。
According to a third aspect of the present invention, there is provided an insulating base material on which a thin film made of a conductor is formed,
A thin film is formed by removing the thin film while leaving the wiring formation position and land formation position, forming a continuous land from the wiring at a predetermined position on the wiring, and a solder resist covering the wiring and the base material such that the land protrudes. Is a method of manufacturing a mounting substrate, which has a function of preventing a crack from being generated even when thermal stress is generated by joining a solder ball and a land.

【0022】本発明の請求項4に記載の発明は、ソルダ
ーレジストに覆われた基材および配線、ならびに基材を
覆うソルダーレジストとの間に隙間を空けて配線と同じ
高さに露出形成された陥没ランドを有する実装基板を用
意し、ソルダーレジスト上にマスクを形成し、前記隙間
を埋めるようにして陥没ランド上にソルダーレジストよ
りも高さの高いランドを形成し、ランド形成後、メッキ
マスクを除去することを特徴とする実装基板の製造方法
であり、従来の実装基板を用いてランドの突出した亀裂
の発生しない実装基板を作成することができるという作
用を有する。
According to a fourth aspect of the present invention, the substrate and the wiring covered with the solder resist, and the solder resist covering the substrate are formed so as to be exposed at the same height as the wiring with a gap therebetween. Prepare a mounting substrate having a depressed land, form a mask on the solder resist, form a land higher than the solder resist on the depressed land so as to fill the gap, after forming the land, plating mask This is a method of manufacturing a mounting board characterized by removing the above-mentioned problem, and has an effect that a mounting board free from cracks with protruding lands can be produced using a conventional mounting board.

【0023】本発明の請求項5に記載の発明は、請求項
3または4記載の発明において、ランドがメッキまたは
ペースト材塗布により形成された実装基板の製造方法で
あり、半田ボールとランドとの接合により熱応力が生じ
た場合にも亀裂が発生しないという作用を有する。
According to a fifth aspect of the present invention, there is provided a method for manufacturing a mounting substrate according to the third or fourth aspect, wherein the lands are formed by plating or applying a paste material, and the method comprises the steps of: This has the effect that no crack is generated even when thermal stress is generated by joining.

【0024】本発明の請求項6に記載の発明は、請求項
3、4または5記載の発明において、ランドおよび配線
の材料がともに銅である実装基板の製造方法であり、ラ
ンドと配線とが同材料で構成されているので、ランドと
配線間の剥離強度を大きくすることができるという作用
を有する。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a mounting substrate according to the third, fourth or fifth aspect, wherein both the land and the wiring are made of copper. Since it is made of the same material, it has an effect that the peel strength between the land and the wiring can be increased.

【0025】本発明の請求項7に記載の発明は、請求項
1記載の実装基板を用意し、ランドに対応した位置に貫
通孔が形成されるとともに実装基板を取り付けた際にお
けるランドとの干渉を避ける回避部が少なくとも貫通孔
の周囲に形成されたプレートを用意し、ランドが貫通孔
から露出するように位置合わせしてプレートを実装基板
に取り付け、貫通孔内に半田ペーストを充填した後にプ
レートを実装基板から取り外し、一方面に半田ボールの
形成された電子部品を、半田ペーストが形成されたラン
ドに半田ボールを位置合わせして搭載し、ランドの側面
全周を覆うように半田ボールと半田ペーストとをリフロ
ーすることを特徴とする電子部品の実装方法であり、半
田ボールとランドとの接合により熱応力が生じた場合に
も亀裂が発生しないという作用を有する。
According to a seventh aspect of the present invention, there is provided the mounting board according to the first aspect, wherein a through hole is formed at a position corresponding to the land and interference with the land when the mounting board is mounted. Prepare a plate where the avoidance part is formed at least around the through-hole, align the land so that the land is exposed from the through-hole, attach the plate to the mounting board, fill the through-hole with solder paste, and then place the plate The electronic component with the solder ball formed on one side is mounted on the land where the solder paste is formed, and the solder ball is soldered so as to cover the entire side of the land. This is a method of mounting electronic components characterized by reflowing paste and preventing cracks from occurring even when thermal stress is generated by joining solder balls and lands. It has the effect of.

【0026】以下、本発明の実施の形態について、図1
から図10を用いて説明する。なお、これらの図面にお
いて同一の部材には同一の符号を付しており、また、重
複した説明は省略されている。
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. In these drawings, the same members are denoted by the same reference numerals, and duplicate description is omitted.

【0027】(実施の形態1)図1は本発明の一実施の
形態における実装基板を示す断面図、図2は図1の実装
基板に電子部品が実装された状態を示す断面図、図3は
図2における熱応力の作用を示す説明図、図4は図1の
実装基板の製造プロセスを連続して示す断面図である。
(Embodiment 1) FIG. 1 is a sectional view showing a mounting board according to an embodiment of the present invention, FIG. 2 is a sectional view showing a state where electronic components are mounted on the mounting board of FIG. 1, and FIG. FIG. 4 is an explanatory view showing the action of thermal stress in FIG. 2, and FIG.

【0028】図1に示すように、本実施の形態の実装基
板1は、たとえばガラス布基材エポキシ樹脂積層板等で
構成された絶縁性を有する基材2を有している。基材2
上には、たとえば銅から構成されて所定の形状を有する
配線5が形成されている。そして、配線5および配線5
の形成されていない箇所の基材2を覆うようにしてソル
ダーレジスト3が積層されている。
As shown in FIG. 1, the mounting board 1 of the present embodiment has a base material 2 having an insulating property, for example, made of a glass cloth base epoxy resin laminate or the like. Substrate 2
A wiring 5 made of, for example, copper and having a predetermined shape is formed thereon. Then, the wiring 5 and the wiring 5
The solder resist 3 is laminated so as to cover the base material 2 at the portion where no is formed.

【0029】配線5から連続し、且つソルダーレジスト
3から突出して、後述する電子部品の半田ボールが接合
されるランド8が形成されている。したがって、ランド
8の高さは配線5の高さよりも高くなっている。そし
て、たとえば円形の形状を有するこのランド8は、ソル
ダーレジスト3によりその側面が所定の高さにわたって
隙間なく包囲されている。
A land 8 is formed which is continuous from the wiring 5 and protrudes from the solder resist 3 and to which solder balls of electronic components to be described later are joined. Therefore, the height of the land 8 is higher than the height of the wiring 5. The land 8 having, for example, a circular shape has its side surface surrounded by the solder resist 3 over a predetermined height without any gap.

【0030】このような構造を有する本実施の形態の実
装基板に裏面接合タイプの電子部品を実装した場合につ
いて説明する。
A case in which a back surface bonding type electronic component is mounted on the mounting board of this embodiment having such a structure will be described.

【0031】図2に示すように、たとえばBGA・CS
P等の裏面接合タイプの電子部品6の裏面には、電子部
品6とランド8とを電気的・機械的に接続する半田ボー
ル7が形成されている。そして、ランド8と半田ボール
7とが接合したときにランド8の全体が半田ボール7に
よって覆われるように、ランド8の直径は半田ボール7
の直径よりも小さくなっている。
As shown in FIG. 2, for example, BGA / CS
A solder ball 7 for electrically and mechanically connecting the electronic component 6 and the land 8 is formed on the back surface of the electronic component 6 of the back surface joining type such as P. The diameter of the land 8 is adjusted so that the entire land 8 is covered with the solder ball 7 when the land 8 and the solder ball 7 are joined.
Is smaller than the diameter.

【0032】ここで、前述のように、ランド8の側面は
ソルダーレジスト3によって隙間なく包囲され、ランド
8はソルダーレジスト3より突出した形状になってい
る。したがって、図示するように、ランド8に接合され
た半田ボール7は、配線5の方向とは無関係にランド8
の上面全体から側面の全周を覆う。これにより、ランド
8と半田ボール7との境界部分は、基材2の表面に対し
て垂直に延びるランド8の側面に形成される。このた
め、半田ボール7とランド8とでなす界面角は、配線方
向以外の境界部Aの界面角αのみならず、配線方向の境
界部Bの界面角βにおいても鈍角になる。すなわち、半
田ボール7とランド8のなす界面角は全ての箇所におい
て鈍角になる。
Here, as described above, the side surface of the land 8 is surrounded by the solder resist 3 without any gap, and the land 8 has a shape protruding from the solder resist 3. Therefore, as shown in the figure, the solder balls 7 bonded to the lands 8
Cover the entire circumference of the side surface from the entire top surface of the device. As a result, the boundary between the land 8 and the solder ball 7 is formed on the side surface of the land 8 extending perpendicular to the surface of the base material 2. For this reason, the interface angle between the solder ball 7 and the land 8 becomes obtuse not only at the interface angle α of the boundary portion A other than the wiring direction but also at the interface angle β of the boundary portion B in the wiring direction. That is, the interface angle between the solder ball 7 and the land 8 becomes obtuse at all points.

【0033】このような接合形状における熱応力の作用
について以下に説明する。実際の使用時や信頼性試験時
などにおける熱応力作用時には、図3に示すように、相
対的に接合部に対して剪断力Fが作用する。そして、剪
断力Fは材料内部で剪断応力τとなり、半田ボール7と
ランド8の界面にこの剪断応力τが作用する。
The action of thermal stress in such a joint shape will be described below. At the time of thermal stress during actual use or during a reliability test, as shown in FIG. 3, a shear force F relatively acts on the joint. Then, the shear force F becomes a shear stress τ inside the material, and this shear stress τ acts on the interface between the solder ball 7 and the land 8.

【0034】ここで、前述のように、半田ボール7とラ
ンド8とでなす界面角は、全ての箇所において鈍角とな
っているので、実装基板1の平面に沿った方向にx軸
を、平面と直交する方向にy軸をとると、剪断応力τは
y軸方向の面に作用する剪断応力τxyのみとなる。
Here, as described above, since the interface angle between the solder ball 7 and the land 8 is obtuse at all points, the x-axis is set in the direction along the plane of the mounting When the y-axis is taken in a direction orthogonal to the above, the shear stress τ is only the shear stress τ xy acting on the surface in the y-axis direction.

【0035】したがって、熱応力が作用した場合でも応
力特異場が形成されて極度の応力集中が生じることがな
くなり、半田ボール7とランド8との接合により熱応力
が生じた場合にも亀裂が発生しない。また、配線5の方
向とは無関係に半田ボール7とランド8とでなす界面角
は鈍角になるので、配線5を任意の方向に引き回すこと
ができる。
Therefore, even when a thermal stress is applied, a stress singular field is not formed and an extreme stress concentration does not occur. Even when a thermal stress is generated by joining the solder ball 7 and the land 8, a crack is generated. do not do. Further, since the interface angle between the solder ball 7 and the land 8 becomes obtuse irrespective of the direction of the wiring 5, the wiring 5 can be routed in any direction.

【0036】次に、このような構造を有する実装基板1
の製造方法について図4を参照して説明する。
Next, the mounting board 1 having such a structure will be described.
Will be described with reference to FIG.

【0037】先ず、図4(a)に示すように、基材2お
よびこの基材2に導体である銅箔(薄膜)10が形成さ
れた銅張り積層板9を用意する。なお、銅箔10の厚さ
は後述する配線5の厚さのたとえば約2倍から3倍であ
る。
First, as shown in FIG. 4A, a substrate 2 and a copper-clad laminate 9 having a copper foil (thin film) 10 as a conductor formed on the substrate 2 are prepared. The thickness of the copper foil 10 is, for example, about two to three times the thickness of the wiring 5 described later.

【0038】次に、図4(b)に示すように、ドライフ
ィルムフォトレジスト等からなりエッチング時にエッチ
ング不要部を保護するためのエッチングマスク11を銅
箔10の上面のランド形成位置に形成する。そして、図
4(c)に示すように、ランド形成位置を残して、銅箔
10を深さ方向に所定量ハーフエッチングを行い、必要
な配線高さにする。これにより、ランド8が形成され
る。ここで、必要な配線高さとは一般に9μmから18
μmである。なお、エッチングにはたとえば塩化鉄や塩
化銅等が用いられる。
Next, as shown in FIG. 4B, an etching mask 11 made of a dry film photoresist or the like and protecting an unnecessary portion during etching is formed at the land forming position on the upper surface of the copper foil 10. Then, as shown in FIG. 4C, the copper foil 10 is half-etched by a predetermined amount in the depth direction, leaving a land formation position, to obtain a required wiring height. Thereby, the lands 8 are formed. Here, the required wiring height generally ranges from 9 μm to 18 μm.
μm. For the etching, for example, iron chloride or copper chloride is used.

【0039】次に、図4(d)に示すように、ランド8
および配線形成位置上にエッチングマスク11を形成す
る。このとき、ランド8の形成時に用いられたエッチン
グマスク11は、前もって除去していてもいなくても良
い。
Next, as shown in FIG.
Then, an etching mask 11 is formed on the wiring formation position. At this time, the etching mask 11 used in forming the land 8 may or may not have been removed in advance.

【0040】次に、図4(e)に示すように、ランド8
と配線形成位置を残して銅箔10をエッチングにて完全
に除去する。これにより、ランド8に連続する配線5が
形成される。
Next, as shown in FIG.
The copper foil 10 is completely removed by etching except for the wiring formation position. As a result, the wiring 5 continuous to the land 8 is formed.

【0041】ランド8および配線5が形成されたなら
ば、図4(f)に示すように、エッチングマスク11の
除去を行う。
After the lands 8 and the wirings 5 are formed, the etching mask 11 is removed as shown in FIG.

【0042】最後に、図4(g)に示すように、ランド
8が突出するようにして、基材2および配線5上にソル
ダーレジスト3を形成する。ここで、ソルダーレジスト
3はランド8の側面まで隙間なく形成するとともに、ラ
ンド8はソルダーレジスト3の上面からたとえば5μm
以上突出するようにする。
Finally, as shown in FIG. 4G, a solder resist 3 is formed on the substrate 2 and the wiring 5 so that the lands 8 protrude. Here, the solder resist 3 is formed without any gap up to the side surface of the land 8, and the land 8 is, for example, 5 μm from the upper surface of the solder resist 3.
So that it protrudes.

【0043】このようにして、図1に示す実装基板1が
製造される。 (実施の形態2)図5は本発明の他の実施の形態におけ
る実装基板の製造プロセスを連続して示す断面図であ
る。
Thus, the mounting board 1 shown in FIG. 1 is manufactured. (Embodiment 2) FIG. 5 is a cross-sectional view showing successively a manufacturing process of a mounting board according to another embodiment of the present invention.

【0044】本実施の形態においては、ランド8が配線
5の材質である銅とメッキ性の良い金属、たとえば、半
田やニッケル等で形成されたものである。
In the present embodiment, the lands 8 are formed of copper, which is the material of the wiring 5, and a metal having good plating properties, such as solder or nickel.

【0045】このような構造を有する実装基板の製造方
法について説明する。先ず、前述した実施の形態1の場
合と同様に、図5(a)に示すように、基材2およびこ
の基材2に導体である銅箔(薄膜)10が形成された銅
張り積層板9を用意する。なお、銅箔10をハーフエッ
チングすることなくそのまま配線5の厚さとする本実施
の形態の場合では、銅箔10の厚さはたとえば9μmか
ら18μmとなっている。
A method for manufacturing a mounting board having such a structure will be described. First, in the same manner as in the first embodiment, as shown in FIG. 5A, a copper-clad laminate in which a base material 2 and a copper foil (thin film) 10 as a conductor are formed on the base material 2 9 is prepared. Note that, in the case of the present embodiment in which the thickness of the wiring 5 is directly changed without half-etching the copper foil 10, the thickness of the copper foil 10 is, for example, 9 μm to 18 μm.

【0046】次に、図5(b)に示すように、銅箔10
の上面のランド形成位置および配線形成位置にエッチン
グマスク11を形成する。なお、このとき、ランド形成
位置のエッチングマスク11の寸法はランド8の寸法よ
り小さくても良い。
Next, as shown in FIG.
An etching mask 11 is formed at the land formation position and the wiring formation position on the upper surface of the substrate. At this time, the dimension of the etching mask 11 at the land formation position may be smaller than the dimension of the land 8.

【0047】次に、図5(c)に示すように、ランド形
成位置および配線形成位置を残して銅箔10を完全に除
去し、その後、図5(d)に示すように、エッチングマ
スク11を除去する。これにより、配線5が形成され
る。
Next, as shown in FIG. 5C, the copper foil 10 is completely removed except for the land formation position and the wiring formation position, and thereafter, as shown in FIG. Is removed. Thereby, the wiring 5 is formed.

【0048】次に、図5(e)に示すように、配線の一
部をなすランド形成位置以外にメッキマスク12を形成
する。ランド形成位置はメッキマスク12に形成された
開口部13から露出した状態にする。そして、図5
(f)に示すように、開口部13内をメッキで充填する
ようにしてランド8を形成する。なお、このようにラン
ド8をメッキにて形成するために、メッキマスク12に
はメッキ耐性のある高分子材料などが用いられる。この
ようにしてランド8を形成した後に、図5(g)に示す
ように、メッキマスク12を除去する。
Next, as shown in FIG. 5E, a plating mask 12 is formed at a position other than the land forming part of the wiring. The land formation position is set so as to be exposed from the opening 13 formed in the plating mask 12. And FIG.
As shown in (f), the land 8 is formed so as to fill the inside of the opening 13 with plating. In order to form the lands 8 by plating, a polymer material having plating resistance is used for the plating mask 12. After the lands 8 are thus formed, the plating mask 12 is removed as shown in FIG.

【0049】最後に、図5(h)に示すように、ランド
8が突出するようにして、基材2および配線5上にソル
ダーレジスト3を形成する。ここで、本実施の形態にお
いても、ソルダーレジスト3はランド8の側面まで隙間
なく形成するとともに、ランド8はソルダーレジスト3
の上面からたとえば5μm以上突出するようにする。
Finally, as shown in FIG. 5H, the solder resist 3 is formed on the base material 2 and the wiring 5 so that the lands 8 protrude. Here, also in the present embodiment, the solder resist 3 is formed without any gap up to the side surface of the land 8 and the land 8 is
Projecting from the upper surface of, for example, 5 μm or more.

【0050】このように、配線5上にランド8を形成す
るようにしてもよい。そして、配線5上にランド8を形
成するようにすれば、銅箔10の厚さがそのまま配線5
の厚さになるので、厚い特殊仕様の銅張り積層板を用い
る必要がない。
As described above, the land 8 may be formed on the wiring 5. If the land 8 is formed on the wiring 5, the thickness of the copper foil
Therefore, it is not necessary to use a thick copper-clad laminate of special specification.

【0051】なお、ランド8は、メッキではなく、金属
のペースト材を用いて形成することもできる。この場合
には、前述したメッキによるランド形成のプロセスがペ
ースト塗布によるランド形成のプロセスになり、開口部
13にペースト材を塗布することでランド8が形成され
る。
The lands 8 can be formed by using a metal paste instead of plating. In this case, the land forming process by plating described above becomes a land forming process by paste application, and the land 8 is formed by applying a paste material to the opening 13.

【0052】(実施の形態3)図6は本発明のさらに他
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
(Embodiment 3) FIG. 6 is a cross-sectional view showing a manufacturing process of a mounting board according to still another embodiment of the present invention.

【0053】本実施の形態においては、ランド8および
配線5がともに銅により形成されたものである。なお、
このような構造を有する実装基板の製造方法において、
図6(a)〜(e)に示す工程および図6(g),
(h)に示す工程は実施の形態2における図5(a)〜
(e)に示す工程および図5(g),(h)に示す工程
と同様である。したがって、図6(f)に示す工程のみ
について説明する。
In this embodiment, both the lands 8 and the wirings 5 are formed of copper. In addition,
In a method of manufacturing a mounting board having such a structure,
The steps shown in FIGS. 6A to 6E and FIGS.
Steps shown in (h) are shown in FIGS.
This is the same as the step shown in (e) and the steps shown in FIGS. 5 (g) and 5 (h). Therefore, only the step shown in FIG.

【0054】すなわち、図6(f)に示すように、開口
部13内を配線5の材質と同じ銅メッキで充填するよう
にしてランド8を形成するものである。なお、本実施の
形態においても、ランド8をペースト材により形成する
ことができる。
That is, as shown in FIG. 6F, the lands 8 are formed by filling the inside of the opening 13 with the same copper plating as the material of the wiring 5. Note that, also in the present embodiment, the lands 8 can be formed of a paste material.

【0055】このように、ランド8と配線5の材質を同
じ銅にすると、ランド8と配線5との間の剥離強度が大
きくなる。
As described above, when the material of the land 8 and the wiring 5 is the same copper, the peel strength between the land 8 and the wiring 5 increases.

【0056】(実施の形態4)図7は本発明のさらに他
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
(Embodiment 4) FIG. 7 is a cross-sectional view showing successively a manufacturing process of a mounting board according to still another embodiment of the present invention.

【0057】本実施の形態においては、あらかじめ配線
パターンが構成された実装基板を用意し、これに突出し
たランド8を形成するものである。
In the present embodiment, a mounting substrate on which a wiring pattern has been formed is prepared in advance, and a protruding land 8 is formed on the mounting substrate.

【0058】つまり、図7(a)に示すように、基材2
および配線5がソルダーレジスト3に覆われ、基材2を
覆うソルダーレジスト3との間に隙間を空けて配線5と
同じ高さに露出形成された陥没ランドを有する実装基板
を用意する。
That is, as shown in FIG.
The wiring 5 is covered with the solder resist 3, and a mounting board having a depressed land exposed at the same height as the wiring 5 is prepared with a gap between the wiring 5 and the solder resist 3 covering the base material 2.

【0059】次に、図7(b)に示すように、ランド形
成位置以外にメッキマスク12を形成する。そして、ラ
ンド形成位置には開口部13を形成しておく。
Next, as shown in FIG. 7B, a plating mask 12 is formed at a position other than the land formation position. An opening 13 is formed at the land formation position.

【0060】次に、図7(c)に示すように、開口部1
3内をメッキで充填し、ランド8を形成する。このと
き、ランド8がソルダーレジスト3の上面からたとえば
5μm以上突出するまでメッキを成長させる。なお、ラ
ンド8は、配線5の材質である銅とメッキ性の良い金
属、たとえば、半田やニッケル等で構成される。
Next, as shown in FIG.
3 is filled with plating to form lands 8. At this time, plating is grown until the land 8 protrudes from the upper surface of the solder resist 3 by, for example, 5 μm or more. The lands 8 are made of copper, which is a material of the wiring 5, and a metal having good plating properties, such as solder or nickel.

【0061】そして、図7(d)に示すように、最後に
メッキマスク12を除去すると、ランド8の突出した実
装基板が得られる。
Then, as shown in FIG. 7D, when the plating mask 12 is finally removed, a mounting board with the lands 8 protruding is obtained.

【0062】このようにすれば、従来の実装基板を用い
てランド8の突出した亀裂の発生しない実装基板を作成
することができる。
In this way, it is possible to prepare a mounting board in which the protruding crack of the land 8 does not occur using the conventional mounting board.

【0063】なお、ここにおいても、ランド8は、メッ
キではなく、金属のペースト材を用いて形成することも
できる。この場合には、前述したメッキによるランド形
成のプロセスがペースト塗布によるランド形成のプロセ
スになり、開口部13にペースト材を塗布することでラ
ンド8が形成される。
Here, also in this case, the land 8 can be formed by using a metal paste material instead of plating. In this case, the land forming process by plating described above becomes a land forming process by paste application, and the land 8 is formed by applying a paste material to the opening 13.

【0064】(実施の形態5)図8は本発明のさらに他
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
(Embodiment 5) FIG. 8 is a cross-sectional view showing successively a manufacturing process of a mounting board according to still another embodiment of the present invention.

【0065】本実施の形態においては、ランド8および
配線5がともに銅により形成されたものである。なお、
この実施の形態5に示す実装基板の製造方法において、
図8(a),(b),(d)に示す工程は前述の実施の
形態4における図7(a),(b),(h)に示す工程
と同様である。したがって、ここでは図8(c)に示す
工程のみについて説明する。
In the present embodiment, the lands 8 and the wirings 5 are both formed of copper. In addition,
In the method for manufacturing a mounting board according to the fifth embodiment,
The steps shown in FIGS. 8A, 8B, and 8D are the same as the steps shown in FIGS. 7A, 7B, and 7H in the fourth embodiment. Therefore, only the step shown in FIG. 8C will be described here.

【0066】すなわち、図8(c)に示すように、開口
部13内を配線5の材質と同じ銅メッキで充填するよう
にしてランド8を形成するものである。なお、本実施の
形態においても、ランド8をペースト材により形成する
ことができる。
That is, as shown in FIG. 8C, the lands 8 are formed by filling the inside of the opening 13 with the same copper plating as the material of the wiring 5. Note that, also in the present embodiment, the lands 8 can be formed of a paste material.

【0067】このように、ランド8と配線5の材質を同
じ銅にすると、従来の実装基板を用いてランド8の突出
した亀裂の発生しない実装基板を作成することが可能に
なることに加えて、ランド8と配線5との間の剥離強度
が大きくなる。
As described above, when the material of the land 8 and the wiring 5 is made of the same copper, it becomes possible to prepare a mounting board in which the protruding crack of the land 8 does not occur using a conventional mounting board. In addition, the peel strength between the land 8 and the wiring 5 increases.

【0068】(実施の形態6)図9は本発明の一実施の
形態における電子部品実装用のプレートを示す断面図、
図10は図9のプレートを用いて電子部品を実装基板に
実装して行くプロセスを連続して示す断面図である。
(Embodiment 6) FIG. 9 is a sectional view showing an electronic component mounting plate according to an embodiment of the present invention.
FIG. 10 is a cross-sectional view continuously showing a process of mounting an electronic component on a mounting board using the plate of FIG.

【0069】図9に示すプレート15はたとえばステン
レス等の金属で形成されている。プレート15には、実
装基板1のランド8に対応した位置に貫通孔16が形成
されており、プレート15を実装基板1に位置合わせし
て貫通孔16内に半田ペーストが充填される。なお、こ
の貫通孔16の直径はランド8の直径より小さくなって
いる。
The plate 15 shown in FIG. 9 is formed of, for example, a metal such as stainless steel. A through hole 16 is formed in the plate 15 at a position corresponding to the land 8 of the mounting substrate 1, and the plate 15 is aligned with the mounting substrate 1, and the through hole 16 is filled with a solder paste. The diameter of the through hole 16 is smaller than the diameter of the land 8.

【0070】貫通孔16の周囲には、ランド8とプレー
ト15との干渉を避けるためにプレート15の裏面をハ
ーフエッチングした回避部17が形成されている。な
お、回避部17のハーフエッチング深さは、ランド8の
ソルダーレジスト3からの突出寸法と同じになってい
る。
Around the through hole 16, an avoiding portion 17 is formed by half-etching the back surface of the plate 15 in order to avoid interference between the land 8 and the plate 15. Note that the half etching depth of the avoidance portion 17 is the same as the protrusion size of the land 8 from the solder resist 3.

【0071】このようなプレート15を用いて電子部品
を実装基板に実装して行く手順を説明する。
A procedure for mounting an electronic component on a mounting board using such a plate 15 will be described.

【0072】先ず、図10(a)に示すように、ランド
8が貫通孔16から露出するように位置合わせしてプレ
ート15を実装基板に取り付ける。ここで、プレート1
5に形成された回避部17のハーフエッチング深さは、
ランド8がソルダーレジスト3の上面から突出している
寸法と同じとなっているので、ランド8がプレート15
を突き上げることによるプレート15の反りは発生しな
い。また、貫通孔16の直径はランド8の直径より小さ
く、回避部17のハーフエッチング深さがランド8の突
出寸法と同じでなので、貫通孔16とランド8の上面と
の間には隙間が存在しない。これにより、半田ペースト
18が回避部17に入り込んで隣接するランド8との間
に短絡を生じる恐れもない。
First, as shown in FIG. 10A, the plate 15 is mounted on the mounting board by aligning the lands 8 so that the lands 8 are exposed from the through holes 16. Here, plate 1
The half-etching depth of the avoidance portion 17 formed at 5 is:
Since the land 8 has the same size as that protruding from the upper surface of the solder resist 3, the land 8 is
No warping of the plate 15 due to pushing up occurs. Further, since the diameter of the through hole 16 is smaller than the diameter of the land 8 and the half etching depth of the avoidance portion 17 is the same as the protrusion size of the land 8, a gap exists between the through hole 16 and the upper surface of the land 8. do not do. Accordingly, there is no possibility that the solder paste 18 enters the avoidance portion 17 and causes a short circuit between the adjacent land 8.

【0073】そして、この状態でスキージ19を用いて
半田ペースト18を貫通孔に充填する)。
Then, in this state, the through-hole is filled with the solder paste 18 using the squeegee 19).

【0074】次に、図10(b)に示すようにプレート
15を実装基板1から取り外すと、ランド8の上面にの
み半田ペースト18が印刷された状態となる。
Next, when the plate 15 is removed from the mounting board 1 as shown in FIG. 10B, the solder paste 18 is printed only on the upper surface of the land 8.

【0075】このように半田ペースト18をランド8上
に形成したならば、図10(c)に示すように、半田ボ
ール7が半田ペースト18の印刷されたランド8上に位
置するようにして裏面接合タイプの電子部品6を実装基
板1上に搭載する。このとき、印刷された半田ペースト
18の厚さの50%以上の深さまで半田ボール7が入り
込むまで電子部品6を実装基板1側に押圧する。これに
より、半田ペースト18はランド8の上面からはみ出し
て、ランド8の側面を取り囲む形状となる。
When the solder paste 18 is formed on the land 8 as described above, the solder ball 7 is positioned on the land 8 on which the solder paste 18 is printed, as shown in FIG. The bonding type electronic component 6 is mounted on the mounting board 1. At this time, the electronic component 6 is pressed toward the mounting board 1 until the solder ball 7 enters into a depth of 50% or more of the thickness of the printed solder paste 18. As a result, the solder paste 18 protrudes from the upper surface of the land 8 and has a shape surrounding the side surface of the land 8.

【0076】最後に、図10(d)に示すように、リフ
ロー装置によって半田ボール7と半田ペースト18とを
溶融、冷却すると、半田ペースト18が半田ボール7に
吸収されて突出したランド8の側面を取り囲んだ形状の
半田ボール7が形成される。
Finally, as shown in FIG. 10D, when the solder ball 7 and the solder paste 18 are melted and cooled by the reflow device, the solder paste 18 is absorbed by the solder ball 7 and the side surface of the land 8 protrudes. Is formed in a shape surrounding the solder ball 7.

【0077】これにより、半田ボール7とランド8とで
なす界面角は全ての箇所で鈍角になり、半田ボール7と
ランド8との接合により熱応力が生じた場合にも亀裂は
発生しない。
As a result, the interface angle between the solder ball 7 and the land 8 becomes obtuse at all points, and no crack occurs even when thermal stress is generated by joining the solder ball 7 and the land 8.

【0078】[0078]

【発明の効果】以上のように、本発明によれば、ランド
を突出形成することによって半田ボールによって電子部
品を実装基板に実装した際に、半田ボールが突出したラ
ンドの側面を全周にわたって覆うようにしているので、
半田ボールとランドとでなす界面角は全ての箇所で鈍角
になる。これにより、半田ボールとランドとの接合によ
り熱応力が生じた場合にも、当該熱応力による亀裂は発
生しないという有効な効果が得られる。
As described above, according to the present invention, when an electronic component is mounted on a mounting board by solder balls by forming lands so as to protrude, the side surfaces of the lands where the solder balls protrude are covered over the entire circumference. So that
The interface angle between the solder ball and the land becomes obtuse at all points. Thus, even when a thermal stress is generated due to the joining between the solder ball and the land, an effective effect that a crack due to the thermal stress does not occur can be obtained.

【0079】また、ランドおよび配線をともに銅で構成
することにより、ランドと配線間の剥離強度を大きくす
ることができるという有効な効果が得られる。
Further, when both the land and the wiring are made of copper, an effective effect that the peel strength between the land and the wiring can be increased can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における実装基板を示す
断面図
FIG. 1 is a sectional view showing a mounting board according to a first embodiment of the present invention.

【図2】図1の実装基板に電子部品が実装された状態を
示す断面図
FIG. 2 is a cross-sectional view showing a state where electronic components are mounted on the mounting board of FIG. 1;

【図3】図2における熱応力の作用を示す説明図FIG. 3 is an explanatory view showing the action of thermal stress in FIG. 2;

【図4】(a)〜(g)は図1の実装基板の製造プロセ
スを連続して示す断面図
FIGS. 4A to 4G are cross-sectional views successively showing a manufacturing process of the mounting board of FIG. 1;

【図5】(a)〜(h)は本発明の実施の形態2におけ
る実装基板の製造プロセスを連続して示す断面図
FIGS. 5A to 5H are cross-sectional views successively showing a manufacturing process of a mounting board according to a second embodiment of the present invention;

【図6】(a)〜(h)は本発明の実施の形態3におけ
る実装基板の製造プロセスを連続して示す断面図
FIGS. 6A to 6H are cross-sectional views sequentially showing a manufacturing process of a mounting substrate according to a third embodiment of the present invention;

【図7】(a)〜(d)は本発明の実施の形態4におけ
る実装基板の製造プロセスを連続して示す断面図
FIGS. 7A to 7D are cross-sectional views sequentially showing a manufacturing process of a mounting board according to a fourth embodiment of the present invention;

【図8】(a)〜(d)は本発明の実施の形態5におけ
る実装基板の製造プロセスを連続して示す断面図
FIGS. 8A to 8D are cross-sectional views sequentially showing a manufacturing process of a mounting board according to a fifth embodiment of the present invention.

【図9】本発明の一実施の形態における電子部品実装用
のプレートを示す断面図
FIG. 9 is a sectional view showing a plate for mounting electronic components according to an embodiment of the present invention.

【図10】(a)〜(d)は図9のプレートを用いて電
子部品を実装基板に実装して行くプロセスを連続して示
す断面図
10 (a) to 10 (d) are cross-sectional views successively showing a process of mounting an electronic component on a mounting board using the plate of FIG. 9;

【図11】(a)は従来の実装基板を示す斜視図、
(b)は(a)の一部を拡大して示す斜視図
FIG. 11A is a perspective view showing a conventional mounting board,
(B) is an enlarged perspective view showing a part of (a).

【図12】図11(a)におけるXII−XII線に沿った断
面図
FIG. 12 is a sectional view taken along the line XII-XII in FIG.

【図13】図11の実装基板に裏面接合タイプの電子部
品が実装された状態を示す断面図
13 is a cross-sectional view showing a state where a back surface bonding type electronic component is mounted on the mounting board of FIG. 11;

【図14】図13における半田ボールと実装基板との接
合部に作用する熱応力を示す説明図
FIG. 14 is an explanatory diagram showing thermal stress acting on a joint between a solder ball and a mounting board in FIG. 13;

【符号の説明】[Explanation of symbols]

1 実装基板 2 基材 3 ソルダーレジスト 5 配線 6 電子部品 7 半田ボール 8 ランド 15 プレート 16 貫通孔 17 回避部 18 半田ペースト DESCRIPTION OF SYMBOLS 1 Mounting board 2 Base material 3 Solder resist 5 Wiring 6 Electronic component 7 Solder ball 8 Land 15 Plate 16 Through hole 17 Avoidance part 18 Solder paste

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/92 604B ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/92 604B

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】電子部品がその一方面に形成された半田ボ
ールを介して実装される実装基板であって、 絶縁性を有する基材上に形成された配線と、 前記基材および前記配線を覆うソルダーレジストと、 前記配線から連続し且つ前記ソルダーレジストから突出
して形成されるとともに前記ソルダーレジストにより側
面が所定の高さにわたって隙間なく包囲され、前記半田
ボールが固定されるランドとを有し、 前記半田ボールが突出した前記ランドの側面全周を覆い
得るようにしたことを特徴とする実装基板。
1. A mounting board on which an electronic component is mounted via solder balls formed on one surface thereof, wherein a wiring formed on an insulating base material, and the base material and the wiring are connected to each other. A covering solder resist, and a land formed continuously from the wiring and projecting from the solder resist, and a side surface is surrounded by the solder resist over a predetermined height without any gap, and the solder ball is fixed. A mounting board, wherein the solder ball can cover the entire periphery of the side surface of the land from which the solder ball protrudes.
【請求項2】導体からなる薄膜の形成された絶縁性を有
する基材を用意し、 ランド形成位置を残して前記薄膜を深さ方向に所定量除
去してランドを形成し、 前記ランドと配線形成位置とを残して前記薄膜を除去し
て前記ランドに連続する配線を形成し、 前記ランドが突出するようにして前記配線および前記基
材を覆うソルダーレジストを形成することを特徴とする
実装基板の製造方法。
2. An insulative base material on which a thin film made of a conductor is formed is prepared, and a predetermined amount of the thin film is removed in a depth direction while leaving a land forming position to form a land. A mounting board, wherein the thin film is removed while leaving a formation position to form a wiring continuous with the land, and a solder resist covering the wiring and the base material is formed so that the land protrudes. Manufacturing method.
【請求項3】導体からなる薄膜の形成された絶縁性を有
する基材を用意し、 配線形成位置およびランド形成位置を残して前記薄膜を
除去して配線を形成し、 前記配線上の所定位置に前記配線から連続するランドを
形成し、 前記ランドが突出するようにして前記配線および前記基
材を覆うソルダーレジストを形成することを特徴とする
実装基板の製造方法。
3. An insulating substrate on which a thin film made of a conductor is formed is prepared, and the thin film is removed except for a wiring forming position and a land forming position to form a wiring, and a predetermined position on the wiring is formed. Forming a continuous land from the wiring, and forming a solder resist covering the wiring and the base such that the land protrudes.
【請求項4】ソルダーレジストに覆われた基材および配
線、ならびに前記基材を覆う前記ソルダーレジストとの
間に隙間を空けて前記配線と同じ高さに露出形成された
陥没ランドを有する実装基板を用意し、 前記ソルダーレジスト上にマスクを形成し、 前記隙間を埋めるようにして前記陥没ランド上に前記ソ
ルダーレジストよりも高さの高いランドを形成し、 前記ランド形成後、前記メッキマスクを除去することを
特徴とする実装基板の製造方法。
4. A mounting substrate having a substrate and wiring covered with a solder resist, and a depressed land exposed and formed at the same height as the wiring with a gap provided between the substrate and the solder resist covering the substrate. Preparing a mask on the solder resist, forming a land higher than the solder resist on the depressed land so as to fill the gap, removing the plating mask after the land formation A method of manufacturing a mounting board, comprising:
【請求項5】前記ランドはメッキまたはペースト材塗布
により形成されることを特徴とする請求項3または4記
載の実装基板の製造方法。
5. The method according to claim 3, wherein the lands are formed by plating or applying a paste material.
【請求項6】前記ランドの材料は銅であることを特徴と
する請求項3、4または5記載の実装基板の製造方法。
6. The method according to claim 3, wherein the land is made of copper.
【請求項7】請求項1記載の実装基板を用意し、 前記ランドに対応した位置に貫通孔が形成されるととも
に前記実装基板を取り付けた際における前記ランドとの
干渉を避ける回避部が少なくとも前記貫通孔の周囲に形
成されたプレートを用意し、 前記ランドが前記貫通孔から露出するように位置合わせ
して前記プレートを前記実装基板に取り付け、 前記貫通孔内に半田ペーストを充填した後に前記プレー
トを前記実装基板から取り外し、 一方面に半田ボールの形成された電子部品を、前記半田
ペーストが形成された前記ランドに前記半田ボールを位
置合わせして搭載し、 前記ランドの側面全周を覆うように前記半田ボールと前
記半田ペーストとをリフローすることを特徴とする電子
部品の実装方法。
7. The mounting board according to claim 1, wherein a through hole is formed at a position corresponding to the land, and at least the avoiding portion for avoiding interference with the land when the mounting board is attached is provided. Prepare a plate formed around the through hole, attach the plate to the mounting board by positioning the land so as to be exposed from the through hole, and fill the through hole with the solder paste. The electronic component having the solder ball formed on one surface thereof is mounted on the land on which the solder paste is formed by positioning the solder ball on the land, and covering the entire periphery of the side surface of the land. And reflowing the solder ball and the solder paste.
JP29064197A 1997-10-23 1997-10-23 Electronic component mounting method Expired - Fee Related JP3424526B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29064197A JP3424526B2 (en) 1997-10-23 1997-10-23 Electronic component mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29064197A JP3424526B2 (en) 1997-10-23 1997-10-23 Electronic component mounting method

Publications (2)

Publication Number Publication Date
JPH11126795A true JPH11126795A (en) 1999-05-11
JP3424526B2 JP3424526B2 (en) 2003-07-07

Family

ID=17758603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29064197A Expired - Fee Related JP3424526B2 (en) 1997-10-23 1997-10-23 Electronic component mounting method

Country Status (1)

Country Link
JP (1) JP3424526B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065915A3 (en) * 1999-06-30 2003-05-02 Murata Manufacturing Co., Ltd. Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
JP2006339351A (en) * 2005-06-01 2006-12-14 Daisho Denshi:Kk Printed wiring board
JP2009117600A (en) * 2007-11-06 2009-05-28 Nippon Mektron Ltd Method of manufacturing wiring circuit board with bumps
JP2010135347A (en) * 2008-10-28 2010-06-17 Kyocer Slc Technologies Corp Wiring substrate, and method for manufacturing the same
JP2011258921A (en) * 2010-06-10 2011-12-22 Stats Chippac Ltd Semiconductor device and method of forming flip chip interconnection structure with bump on partial pad
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
JPWO2015050164A1 (en) * 2013-10-03 2017-03-09 シャープ株式会社 Light emitting device and method for manufacturing light emitting device
CN107613666A (en) * 2017-07-28 2018-01-19 青岛海尔智能技术研发有限公司 A kind of QFN chips PCB method for packing and pcb board
WO2019111573A1 (en) * 2017-12-08 2019-06-13 オリンパス株式会社 Method for manufacturing molded circuit component and molded circuit component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743233B1 (en) * 2005-07-18 2007-07-27 엘지전자 주식회사 Pad of printed circuit board and making method the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065915A3 (en) * 1999-06-30 2003-05-02 Murata Manufacturing Co., Ltd. Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
JP2006339351A (en) * 2005-06-01 2006-12-14 Daisho Denshi:Kk Printed wiring board
JP4732009B2 (en) * 2005-06-01 2011-07-27 株式会社 大昌電子 Printed wiring board
JP2009117600A (en) * 2007-11-06 2009-05-28 Nippon Mektron Ltd Method of manufacturing wiring circuit board with bumps
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
JP2010135347A (en) * 2008-10-28 2010-06-17 Kyocer Slc Technologies Corp Wiring substrate, and method for manufacturing the same
JP2011258921A (en) * 2010-06-10 2011-12-22 Stats Chippac Ltd Semiconductor device and method of forming flip chip interconnection structure with bump on partial pad
JPWO2015050164A1 (en) * 2013-10-03 2017-03-09 シャープ株式会社 Light emitting device and method for manufacturing light emitting device
US9728697B2 (en) 2013-10-03 2017-08-08 Sharp Kabushiki Kaisha Light emitting device including a metal substrate for high heat dissipation and increased light efficiency
CN107613666A (en) * 2017-07-28 2018-01-19 青岛海尔智能技术研发有限公司 A kind of QFN chips PCB method for packing and pcb board
CN107613666B (en) * 2017-07-28 2021-06-22 青岛海尔智能技术研发有限公司 QFN chip PCB packaging method and PCB
WO2019111573A1 (en) * 2017-12-08 2019-06-13 オリンパス株式会社 Method for manufacturing molded circuit component and molded circuit component
JP2019106394A (en) * 2017-12-08 2019-06-27 オリンパス株式会社 Molding circuit component manufacturing method and molding circuit component

Also Published As

Publication number Publication date
JP3424526B2 (en) 2003-07-07

Similar Documents

Publication Publication Date Title
US6140707A (en) Laminated integrated circuit package
US6495909B2 (en) Low-pin-count chip package and manufacturing method thereof
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US6594891B1 (en) Process for forming multi-layer electronic structures
US6316830B1 (en) Bumpless flip chip assembly with strips and via-fill
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
GB2286084A (en) Electronic package with thermally conductive support
JPH0888245A (en) Semiconductor device
JP2000031327A (en) Semiconductor device and its manufacture
US6441486B1 (en) BGA substrate via structure
JP3424526B2 (en) Electronic component mounting method
JP3925752B2 (en) Bumped wiring board and manufacturing method of semiconductor package
JP3394479B2 (en) Semiconductor device
JP3331146B2 (en) Manufacturing method of BGA type semiconductor device
JP3117688B2 (en) Semiconductor package for surface mounting
JP3030605B2 (en) Semiconductor device
JP3258564B2 (en) Semiconductor device and manufacturing method thereof
JP3039485B2 (en) Semiconductor package for surface mounting and method of manufacturing the same
JPH04142095A (en) Connecting structure for member
JP3063733B2 (en) Semiconductor package
JP3903025B2 (en) Manufacturing method of semiconductor device
KR101133126B1 (en) Semiconductor package and manufacturing method thereof
JP2898678B2 (en) Substrate for mounting electronic components
JP2674394B2 (en) Tape carrier package mounting device
JPH04350989A (en) Hybrid integrated circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees