JPH11122134A - 信号処理システム - Google Patents
信号処理システムInfo
- Publication number
- JPH11122134A JPH11122134A JP10212233A JP21223398A JPH11122134A JP H11122134 A JPH11122134 A JP H11122134A JP 10212233 A JP10212233 A JP 10212233A JP 21223398 A JP21223398 A JP 21223398A JP H11122134 A JPH11122134 A JP H11122134A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- quadrature
- pulse
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0064—Pulse width, duty cycle or on/off ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0017—Intermediate frequency filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
- H03D2200/0027—Gain control circuits including arrangements for assuring the same gain in two paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0078—Mixing using a switched phase shifter or delay line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0082—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
波器およびイメージ除去器を備えたイメージ除去受信機
において、時分割I−Qミクサは分配スイッチ、同位相
及び直角位相極性反転器とクロック発生器とを備える。
分配スイッチは入力信号をパルス化して、同位相、直角
位相、反転位相および反転直角位相パルスを極性反転器
に分配する。この分配において、パルス間の滲出を生じ
る状態でも目標信号の同位相成分と直角位相成分との直
交性は劣化しない。分配スイッチに蓄積する電荷をパル
ス間で廃棄しさらに劣化を少なくする。電流モードの電
界効果トランジスタにより施工して利得の整合をはかっ
ている。
Description
に関するものであり、とりわけ、同位相及び直角位相の
信号成分が発生する信号処理に関するものである。
と受信機が含まれている。送信機は、情報(例えば、サ
ウンド、ビデオ、及び、データ情報)を備えた信号によ
って搬送波信号の振幅、周波数、及び/または、位相を
変調する。受信機は、被変調搬送波信号を受信して復調
し、情報を備えた信号を抽出する。
号だけでなく、密集した周波数スペクトルにまたがる他
の被変調搬送波信号も受信する。こうした受信機の難題
は、選択すること、すなわち、「目標」搬送波信号に
「同調」し、その一方で、不要信号を除去することであ
る。
受信信号は、一般に、復調前に、低周波に変換される。
「ヘテロダイン」受信機には、一般に、ミクサと局部発
振器が含まれている。局部発振器は、一定周波数の波形
を出力する。また、局部発振器は、異なる搬送波周波数
を備えた目標信号に「同調」するように調整可能であ
る。ミクサは、入力信号と局部発振器波形を混合して、
差信号(または、より稀ではあるが、和信号)を生じさ
せる。差信号には、受信目標信号と同じ変調を施された
周波数変換目標信号が含まれており、変換目標信号の搬
送波周波数は、受信目標信号の搬送波周波数と局部発振
器波形の周波数の差である。従って、搬送波周波数が8
05MHzの受信信号と800MHzの局部発振器波形
を混合すると、結果として、搬送波周波数が5MHzの
信号が生じる。従って、805MHzの信号の代わり
に、5MHzの信号を復調することが可能になる。
数変換される。帯域幅の割り当てが適正であると仮定す
ると、これら不要信号は、周波数によって目標信号から
区別することが可能である。適合する帯域濾波器を用い
ることによって、周波数変換前または後に不要信号の大
部分を除去することが可能である。
の搬送波周波数に変換されるイメージ信号は、特に考慮
しなければならない。上記例の場合、795MHzの受
信時搬送波周波数を備えたイメージ信号は、−5MHz
の搬送波周波数に変換される。大部分の信号処理装置
は、符号によって周波数を弁別しないので、5MHzの
目標信号から−5MHzのイメージ信号を除去するのは
困難である。
数が十分に異なる場合、帯域濾波によって、混合前にイ
メージ信号を除去することが可能である。従って、ミク
サ出力には不要イメージ信号が発生しない。しかし、目
標信号の周波数に近い搬送波周波数を備える受信イメー
ジ信号を帯域濾波して除くことが実際的でないことがあ
る。例えば、805MHzの目標信号から795MHz
のイメージ信号を帯域濾波器で除去するのは、一般には
実行しがたい。
することが可能な複合濾波器が、「ベクトル」または
「多相」濾波器として公知である。こうした濾波器が、
JanCrols及びMichiel Steyaer
tによる「完全集積化900メガヘルツCMOS二重平
行型直交逓降変換器(A Fully Integra
ted 900MHz CMOS Double Qu
adrature Downconverter)」
(ISSCC Digest of Technica
l Papers and Slide Supple
ment,February 16,1995,pp.
100−101.136−137)に開示されている。
複合濾波器の各出力は、2つの濾波器入力の関数であ
る。この関数は、2つの入力間の位相関係を考慮に入れ
ている。
位相成分より先になる信号を通過させ、その一方で、同
位相成分が直角位相成分に遅れる、同じ周波数を備えた
信号を減衰させることが可能である。こうした複合濾波
器に対する入力が、同相分が先になる目標信号の同位相
成分及び直角位相成分である場合、該濾波器は、イメー
ジ信号では、同位相成分が遅れるので、イメージ信号を
減衰させる。
ともイメージ信号の強度に匹敵する場合には、十分なイ
メージ減衰を施すことが可能であるが、この条件が当て
はまらない重要な用途がある。移動受信機において特に
そうであり、たとえば、送信機が近接して差がなくなる
と、イメージ信号が目標信号より60dBも強くなる可
能性がある。こうした場合、イメージ信号の除去は、多
段複合濾波器を用いて実施することが可能であるが、こ
うした解決法はコストが高くつく。
ジ信号をより経済的に除去することが可能である。ミク
サ出力の同相分と直角位相成分(濾波が施されているか
否かに関係なく)を分離して、これら2成分の一方を1
/4サイクルだけシフトすることによって、目標信号の
成分が積み上げ加算され、イメージ信号の成分が相殺さ
れるようにすることが可能である。例えば、目標信号の
同位相成分が、1/4サイクルだけ直角位相成分より進
んでいる場合、前者を1/4サイクルだけ遅延させるこ
とによって、目標直角位相成分との時間合わせをするこ
とが可能である。総和をとると、時間合わせした目標信
号成分が積み上げ加算される。同じ例において、イメー
ジ信号の同相分が、その直角位相成分に遅れる場合、イ
メージ信号の同相分を遅延させることによって、同相分
がイメージ信号の直角位相成分と反転位相関係になり、
総和をとると、同相分と直角位相成分が相殺される。従
って、目標信号のほうを選んで、イメージ信号を除去す
ることが可能になる。
来、同じ発振器によって直角位相で駆動される2つのミ
クサを利用して実施される。イメージ除去の有効性は、
複合濾波器、イメージ除去器、及び、その両方のいずれ
によって実施されるかに関係なく、ミクサの利得の均等
性及び同相分及び直角位相成分の直交性によって決ま
る。実際、信号ミクサ間において利得の均等性を得るの
は困難である。従って、従来のミクサを用いたシステム
の場合、イメージ除去の有効性は制限された。
4,169として公告された、米国原特許出願08/3
21,502には、I−Q復調器とイメージ除去受信機
の両方において用いられるいくつかの時分割ミクサが開
示されている。I−Q復調器の実施例において、第1の
ミクサ段の出力とすることが可能な入力信号は、入力信
号のそれぞれの位相に対応する1/4サイクル区間に分
割される。この区間には、例えば、同位相区間、直角位
相区間、反転位相区間、及び、反転直角位相区間が順次
含まれている。(代替案として、変調器に従って、区間
の順序は、直角位相、同位相、反転直角位相、及び、反
転位相とすることも可能である。)
対をなす区間を反転することができるので、反転位相区
間が同位相区間になり、反転直角位相区間は直角位相区
間になることが可能である。このため、極性反転器は、
入力信号の周波数で切り替えられる。極性反転器は、信
号入力、発振器入力、または、第1段ミクサの出力に挿
入することが可能である。混合及び極性反転の結果は、
同位相区間と直角位相区間が交互になった信号である。
ッチによって、同位相区間が「同位相」経路に沿って送
り出され、直角位相区間が「直交位相」経路に沿って送
り出される。これによって、同位相と直角位相の信号成
分の所望の分離が生じる。これらの成分は、連続した形
ではなく、パルスの形をとる。しかし、不要信号周波数
を除去するために用いられる濾波によって、これらの成
分のパルス特性に関連した高調波も除去されることにな
る。換言すれば、同位相及び直角位相パルス列に濾波を
施すと、連続した同位相成分信号と直角位相成分信号が
生じる。従って、極性反転器と分配スイッチの組み合わ
せは、同位相成分と直角位相成分を発生するミクサ段の
働きをすることが可能になる。
は同様である。しかし、これらの実施例では、極性反転
器の周波数は、極性反転器の出力周波数だけ信号周波数
からオフセットする。極性反転器の出力周波数がゼロで
なければ、極性反転器によって決まる入力信号区間の位
相は、厳密には、入力信号の1/4サイクルとは等しく
なく、周波数オフセットのために相違が生じる。しか
し、実際には、この相違は小さく、分配スイッチが、区
間を「同位相」信号経路と「直交位相」信号経路にスイ
ッチするので、今後は「同位相」、「直交位相」、「反
転位相」、及び、「反転直角位相」の用語を利用して、
I−Q復調器の場合のように、順次区間を区別すること
にする。
分配する所要時間が、分配スイッチが直角位相経路に沿
って信号を分配する所要時間と正確に一致することを確
かめるのは、困難である可能性がある。これらの所要時
間が一致しなければ、経路に沿った時間平均利得が異な
ることになる。時間平均利得が異なると、イメージ除去
能力が損なわれることになる。
ィ・サイクル等化スイッチを配置することが可能であ
る。デューティ・サイクル等化スイッチは、交互に、入
力信号を分配スイッチ入力に送り、入力信号を分配スイ
ッチ入力から進路変更する。従って、分配スイッチに到
達するのは、連続信号ではなく、持続時間の等しい等間
隔パルスから成るパルス列である。スイッチ・タイミン
グは、パルスが「同位相」パルスと「直交位相」パルス
の間で交番するようにとられる。同位相パルスは、目標
信号の同位相成分の区間であり、直角位相パルスは、目
標信号の直角位相の区間である。
路に沿って送って、同位相パルス列を形成し、直角位相
パルスを直角位相経路に沿って送って、直角位相パルス
列を形成する。不要周波数の除去に用いられる帯域濾波
は、パルスを平滑化して、連続した同位相成分信号及び
直角位相成分信号にする働きもする。複合濾波器または
イメージ除去器によってこれらに処理を施すことによっ
て、比較的有効にイメージを除去することが可能にな
り、同時に、いわゆる整合ミクサを用いたミクサ段を悩
ませる利得整合問題が回避される。
−Qミクサは、イメージ除去性能を確実に改善できる。
しかし、これも新たな性能向上も横ばい状態に達してい
るので、より有効なイメージ除去に目標が設定されよう
として。
は、イメージ除去性能が改善された、無線周波数通信の
ための集積回路受信機を提供することにある。
程において、開示の時分割I−Qミクサの限界が認識さ
れた。すなわち、分配スイッチの入力における寄生キャ
パシタンスによって、パルス毎に滲出が生じる。例え
ば、前記米国出願の図12の実施例の場合、同位相パル
スに関連した信号の一部は、寄生キャパシタンスによっ
て「捕捉」されたままであり、その後、後続の直角位相
パルスに伝達される。従って、同位相パルス及び直角位
相パルス・ストリームは、互いに滲出を生じるので、そ
の直交性が損なわれる。この直交性の損失によって、イ
メージ除去が制限される。
配スイッチの入力から進路変更している間に、寄生キャ
パシタンスを放電させることである。これによって、直
交性の劣化が軽減される。しかし、寄生キャパシタンス
を完全に放電するのは実行不能である。従って、本発明
では、寄生キャパシタンスによる同相分と直角位相成分
の直交性に対する影響を阻止しようと努力している。
チの上流における極性を反転しないことによって制限す
ることが可能である。その場合、分配スイッチによって
受信されるパルス列は、同位相パルスに、直角位相パル
ス、反転位相パルス、及び、反転直角位相パルスが順次
後続する繰り返しパターンから構成される。従来の時分
割I−Qミクサのように、反転位相パルスは、後続の直
角位相パルスに対する滲出を生じる。しかし、直角位相
パルスが滲出す後続のパルスは、同位相パルスではなく
反転位相パルスである。反転位相パルスは、後続の反転
直角位相パルスに滲出する。滲出の全体効果は、I座標
とQ座標が等しく回転し、座標の直交性が保持されるこ
とである。従って、複合濾波器、イメージ除去器、また
は、その両方といった、イメージ減衰器の性能が損なわ
れることがない。
チは、同位相パルスと反転位相パルスを両方とも同位相
経路に沿って分配し、直角位相パルスと反転直角位相パ
ルスを両方とも直角位相経路に沿って分配する。従っ
て、所望の同位相成分び直角位相成分を生じさせるに
は、同位相経路及び直角位相経路に沿って、極性反転器
が必要になる。
同位相及び直角位相ミクサに関連した利得不整合が再導
入されないという保証が得られるようにすることが必要
である。このため、極性反転器は、電界効果トランジス
タによる電流モードで動作する。これによって、各極性
反転器毎に利得が1になるという保証が得られるので、
利得が等しくなる。
の部品を駆動するクロック信号を発生する。極性反転器
は、反転周波数で駆動される。分配スイッチは、反転周
波数の2倍の周波数で駆動される。デューティ・サイク
ル等化スイッチは、反転周波数の4倍、すなわち、分配
スイッチの速度の2倍で駆動される。
化スイッチが、入力信号を分配スイッチから進路変更し
ているか、または、切り離している間に、遷移する。同
様に、極性反転器は、デューティ・サイクル等化スイッ
チが入力信号を進路変更しているか、または、切り離し
ている間に、切り替えられることが可能である。これ
は、極性反転器が同時に切り替えられる場合の要件であ
る。
転器は同時には切り替えられない。同時という制約を取
り除くと、極性反転器の遷移に関するタイミング許容誤
差は大幅に緩和される。同位相極性反転器の遷移は、同
位相極性反転器にパルスが生じない間に、実行すること
が可能である。同位相極性反転器に加えられるパルスの
各間隔には、順次、1)分配スイッチにパルスが生じな
い第1の区間、2)分配スイッチによって、直角位相ま
たは反転直角位相パルスが直角位相極性反転器に送られ
る、第2の区間、3)分配スイッチにパルスが生じない
第3の区間が含まれる。直角位相極性反転器に加えられ
るパルス間の同様の持続時間間隔は、直角位相極性反転
器の切り替えに利用可能である。
るため、極性反転器は、異なる時間にスイッチしなけれ
ばならない。極性反転器は、ちょうど1/4サイクル位
相をずらしてスイッチするのが最適である。しかし、タ
イミング許容誤差が緩和されるため、極性反転器の遷移
間の位相は、変動する可能性がある。より一般的には、
本発明は、極性反転器が、本明細書では、同位相極性反
転器と直角位相極性反転器の遷移間の位相が、同位相
(0゜)または反転位相(180゜)よりも直角位相
(90゜)または反転直角位相(−90゜)に近いこと
を意味する、「直交位相」で切り替えられることを必要
とする。
相をずらして切り替えられ場合、極性反転器の遷移のタ
イミング及び持続時間に利用可能なタイミング・ウィン
ドウは、極性反転器が同時に切り替えられる場合の約3
倍になる。遷移許容誤差が大きくなると、タイミング及
び遷移のスルー・レートに関する要求が弱まる。こうし
た許容誤差の緩和によって、設計が単純化され、チップ
のコストが低下し、電力要件が緩和される。
チの入力における寄生電荷の滲出を減少させ、残留寄生
電荷の滲出によってI−Q直交性が損なわれないように
することによって、イメージ除去が改善される。これ
は、分配スイッチの下流に極性反転機能を移動させるこ
とによって実現される。極性反転器の利得整合は、電流
モード信号を利用し、電界効果トランジスタの実施例に
よって、強制的に各極性反転器の利得を1にすることに
よって実現する。チップ・コストの低下及び電力要件の
緩和は、極性反転器を直交位相で駆動することによって
達成される。以上の及びその他の特徴及び利点について
は、添付の図面に関連した以下の説明から明らかになる
であろう。
アナログ信号処理システムAP1には、従来のミクサ段
MX1、時分割I−Qミクサ段TSM、複合濾波器CX
F、及び、イメージ除去器IMRが含まれている。ミク
サ段MX1には、ミクサMIX及び局部発振器OSCが
含まれている。システムAP1は、受信機のフロント・
エンドの働きをすることが可能であり、発振器OSCの
周波数を調整することによって、同調に影響を与えるこ
とが可能である。時分割I−Qミクサ段TSMには、ス
イッチ・アセンブリSWA、「同位相」極性反転器PI
I、「直交位相」極性反転器PIQ、及び、クロック発
生器CKGが含まれている。
に対する入力である入力信号S1を受信する。信号S1
は、それぞれが、それぞれの周波数及び信号強度を備え
る、多くの異なる信号を重畳したものである。本明細書
での諸目的のため、受信が所望される目標信号は、22
05MHzの「送信時」搬送波周波数を備えているもの
と仮定することができる。
器OSCは、2000MHzの周波数に設定される。ミ
クサMIXは、信号S1と発振器波形を混合して、信号
S2を生じさせる。混合によって、各受信搬送波は、そ
の「送信時」周波数より2000MHz低い周波数に変
換されるので、目標信号の搬送波周波数は、205MH
zに変換される。
時」搬送波周波数を備えるイメージ信号を−205MH
zの負の中間周波数に変換する。しかし、1795MH
z信号は、濾波によってミクサMIXの上流で除去され
るので、信号S1から排除されており、結果として、イ
メージ信号は生じない。
5MHzの目標信号を含む広帯域信号である。信号S2
は、時変差動電流として、時分割I−Qミクサ段TSM
のスイッチ・アセンブリSWAに入力される。スイッチ
・アセンブリSWAの目的は、4相、すなわち、同位
相、直角位相、反転位相、及び、反転直角位相のパルス
を発生し、分配することである。これは、単一スイッチ
を用いて実施することが可能であるが、分配デューティ
・サイクルの等化に関する潜在的な問題がある。
は、デューティ・サイクル等化スイッチESWと、分配
スイッチDSWが含まれている。信号S2は、等化スイ
ッチESWに加えられる。等化スイッチESWは、その
「通過」位置(図1の実線で表示)につくと、入力信号
S2が分配スイッチDSWに到達するのを可能にする。
等化スイッチESWは、その「廃棄」位置(図1の点線
で表示)につくと、電流モード信号S2を電流廃棄DM
Pに進路変更する。実際、信号S2は、分配スイッチD
SWに対する入力であるパルス列P4に変換される。
の入力から切り離すのではなく、信号S2の進路を低イ
ンピーダンス経路に沿って電流廃棄DMPに変更する。
従って、電流が廃棄されている間に、電荷(分配スイッ
チDSWの入力に寄生キャパシタンスとして蓄積され
る)も廃棄される。これによって、I−Q滲出及びクロ
ストークが最小限に抑えられる。分配スイッチの下流に
極性反転器が配置されていなくても、この寄生キャパシ
タンスの放電が、I−Qの直交性の維持に役立ち、従っ
て、有効なイメージ除去に貢献する。
動する、すなわち、205MHzの目標信号の搬送波周
波数の1サイクル当たり約4回作動する。目標信号の1
サイクル当たり約4つのパルスが発生する。4つの直列
パルスの先頭パルスが目標信号の同位相成分(I)に相
当する場合、それに続くパルスは、直角位相成分(Q)
の区間であり、第3のパルスは、反転位相成分(I*)の
区間であり、第4のパルスは、反転直角位相成分(Q*)
の区間である。従って、4相パルス列P4は、Q*、
I*、Q、I、Q*、I*、Q、Iの形をとるが、ここ
で、最も右(最後)のパルスは時間的に最初のものであ
る。
ャパシタンスによって、各パルス毎に次のパルスに対す
る滲出が生じる限り、同位相パルスによって、直角位相
パルスに対する滲出が生じ(Q←I)、直角位相パルス
によって、反転位相パルスに対する滲出が生じ(I*←
Q)、反転位相パルスによって、反転直角位相パルスに
対する滲出が生じ(Q*←I*)、反転直角位相パルスに
よって、同相パルスに対する滲出が生じる(I←
Q*)。この滲出によって、I及びQ座標の等回転が生
じるが、その直交性は損なわれない。従って、後続のイ
メージ除去は、損なわれない。
ルスが、交互に、同位相極性反転器PII及び直角位相
極性反転器PIQに分配される。このため、分配スイッ
チDSWは、等化スイッチESWの速度の1/2の40
0MHzで切り替えられる。分配スイッチの遷移は、等
化スイッチESWによって、信号S2の分配スイッチD
SWへの到達が阻止され、パルスが損なわれないままで
ある、すなわち、遷移タイミングによる影響を受けない
間に、実行されるように調時される。
同位相極性反転器PIIに分配され、Q及びQ*は、直
角位相極性反転器PIQに分配される。従って、同相極
性反転器PIIに対する入力は、I*、I、I*、Iの形
で交番する「同位相」パルス列IIであり、同様に、直
角位相極性反転器PIQに対する入力は、Q*、Q、
Q*、Qの形で交番する「直交位相」パルス列IQであ
る。
信した交番パルス列II及びIQを非交番パルス列PI
及びPQに変換することにある。このため、極性反転器
PII及びPIQは、分配スイッチDSWの速度の1/
2の200MHzでスイッチされ、極性反転器の遷移が
受信パルス間で生じるので、パルスは損なわれない状態
のままである。本発明の実施例の1つでは、反転器は同
時に切り替えられるが、この場合、遷移は、等化スイッ
チESWが信号S2を廃棄している間に実施しなければ
ならない。
合、極性反転器PII及びPIQは、直交位相で切り替
えられる。換言すれば、直角位相極性反転器PIQの遷
移は、同位相極性反転器PIIの遷移に対して、それら
が切り替えられる200MHzの速度で、約1/4サイ
クルだけ遅れる。(パルスの順序が反転すると、直角位
相極性反転器は、遅れるのではなく、1/4サイクルだ
け進む。)等化スイッチESWが信号S2を廃棄してい
る間か、または、分配スイッチDSWが他の極性反転器
にパルスを分配している間に、極性反転器が切り替えら
れる場合には、パルスの完全性を維持することが可能で
ある。同時ではなく、直角位相で極性反転器を切り替え
ることによって、極性反転器の遷移に利用可能な時間ウ
ィンドウの持続時間はほぼ3倍になる。タイミング制約
条件の緩和によって、システム設計が単純化され、チッ
プ・コストが低下し、電力要件が緩和される。
位相パルスは反転されるが(I*→I)、入力同位相パ
ルスは反転されずに放置される(I→I)。結果とし
て、同位相極性反転器PIIの出力は、I、I、I、I
の形をとる同相パルス列PIになる(目標信号の成分だ
けを考慮すると)。同様に、直角位相極性反転器PIQ
によって、入力反転直角位相パルスは反転されるが(Q
*→Q)、入力直角位相パルスは反転されずに放置され
る(Q→Q)。結果として、直角位相極性反転器PIQ
の出力は、Q、Q、Q、Qの形をとる直角位相パルス列
PQになる。パルス列PI及びPQは、時分割I−Qミ
クサTSMの出力である。
の搬送波周波数が5MHzに偏移した、目標信号の所望
の同位相成分及び直角位相成分が含まれている。もちろ
ん、信号S2で示される他の搬送波周波数も、パルス列
で示されるが、パルスと位相が単純には対応しない。パ
ルス列には、搬送波周波数が−5MHzのイメージ信号
の同位相成分と直角位相成分も含まれている。これは、
信号S2における195MHzのイメージ搬送波に相当
する。後続の濾波及びイメージ除去によって、不要信号
から目標信号が分離される。
の5MHz成分を通過させて、近接周波数(例えば、6
MHzを超える周波数及び4MHz未満の周波数)、と
りわけ、−5MHzのイメージ搬送波周波数を含む負の
周波数が相対的に排除されるようにする。従って、複合
濾波器CXFによって、不要周波数の部分的除去が可能
になる。濾波によって、パルス列PI及びPQのパルス
形状に関連した高調波も除去される。従って、複合濾波
器CXFの出力は、平滑同位相信号SI及び平滑直角位
相信号SQである。
濾波器として機能するイメージ除去器IMRによって、
より完全な除去が可能になる。イメージ除去器IMRに
は、1/4サイクルの相対的移相によって、同位相信号
SIと直角位相信号SQの時間合わせをする移相器が含
まれており、同じ移相によって、イメージ信号の同相分
と直角位相成分が反転位相関係になる。総合すると、同
位相目標成分は、積み上げ加算され、対立位相イメージ
成分は、相殺される。従って、イメージ信号が除去され
る。
成分より1/4サイクルだけ進む場合、移相器は、同位
相成分を1/4サイクルだけ遅らすことが可能であり、
これによって、目標成分の時間合わせがなされる。この
例の場合、イメージ信号の同位相相成分は、その直角位
相成分に遅れる。従って、その遅延によって、イメージ
信号の成分が反転位相関係になる。上述のように、総合
すると、目標信号のほうを選んで、イメージ信号は相殺
される。
の働きによって、同相経路と直角位相経路に沿った利得
の整合がとれるので、除去は有効である。さらに、極性
反転器を分配スイッチの下流に配置することによって、
同位相成分と直角位相成分の直交性が維持される。もち
ろん、同位相及び直角位相信号経路によって導入される
遅延を整合させることも必要である。利得及び遅延の整
合、及び、直交性の維持は、全て、複合濾波器CXFに
よる有効なイメージ減衰及びイメージ除去器IMRによ
る除去に寄与する。
流モードで動作する。ミクサMIXは、図2に示すよう
に、「真」信号S2T及び「偽」信号S2Fの差の形
で、I−Q時分割ミクサTSMに入力S2を供給する。
本明細書において、「真」及び「偽」という用語は、反
対方向に変動する信号を区別するために用いられる(そ
して、信号の存在または真実性に関しては何も示さな
い)。信号は、図2の下部から上部への電子電流の方向
に流れる。
に、nタイプのMOSFETトランジスタT1〜T11
とpタイプのMOSFETトランジスタT12〜T23
から構成される。トランジスタT1及び電流源IBB
は、トランジスタT2およびT3のゲートにVSS(V
SS=0ボルト)を超えるバイアス電圧オフセットを加
える。これにより、トランジスタT2及びT3は、それ
ぞれ、時分割I−QミクサTSMの真及び偽信号経路に
関する定バイアス電流源の働きをする。方向及び大きさ
が同じである、これらのバイアス電流が、入力信号に加
えられると、結果として生じる電流は、常に正である
が、振幅は相補モードで変動する。従って、真入力信号
S2Tとバイアス電流を総合すると、バイアス真信号S
3Tになり、同様に、偽入力信号S2Fとバイアス電流
を総合すると、バイアス偽信号S3Fになる。
ド」・トランジスタの働きをする。これらのトランジス
タT4、T5は、それぞれ、そのゲートが定電圧VBB
に結合され、そのソースがバイアス入力信号S3T及び
S3Fに結合される。結果として、カスコード・トラン
ジスタT4及びT5を通る電流は、それぞれ、S3T及
びS3Fになる。デューティ・サイクル等化スイッチE
SWは、トランジスタT6及びT7から構成される。ゲ
ートは、ゼロ・ボルト〜VDDの範囲で揺動する、80
0MHzのクロック4C1によって駆動される。クロッ
ク4C1は、その800MHzの速度でトランジスタT
6及びT7をオン/オフする。トランジスタT6及びT
7は、そのドレインがVDDに結合され、そのソースが
それぞれのカスコード・トランジスタT4及びT5に結
合されている。例示の実施例の場合、VDD=3.0ボ
ルトであり、VBB=2.0ボルトである。トランジス
タT6及びT7がオンになると、その電子流がVDDに
廃棄され、従って、VDDは入力電流S2T及びS2F
の電流廃棄DMPの働きをする。トランジスタT6及び
T7がオフになると、カスコード電流S3T及びS3F
が分配スイッチDSWに送られる。
の効果は、連続した真及び偽信号S3T及びS3Fを分
割して、真及び偽の4相パルス列P4T及びP4F(図
1のパルス列P4の相補成分)を発生することにある。
パルス列P4Tのパルスは、目標信号のQ*、I*、Q、
I(右から左に時間が進む)成分の順次区間であるが、
パルス列P4Fのパルスは、目標信号のQ、I、Q*、
I*成分の順次区間である。これは、真Iの偽をとると
I*の真に同じであり、その逆も同じであるためであ
る。同じ関係が、直角位相成分にも当てはまる。
〜T11から構成される。トランジスタT8及びT9
は、400MHzのクロック2C1によって駆動される
ので、それぞれ、受信したパルス列P4T及びP4Fの
パルスI及びI*だけしか通さない。トランジスタT1
0及びT11は、クロック2C1を補足する、400M
Hzのクロック2C3によって駆動される。従って、ト
ランジスタT10及びT11は、それぞれ、受信したパ
ルス列P4T及びP4FのQ及びQ*だけしか通さな
い。従って、トランジスタT8によって、「真」の交番
する(I、I*、I、I*等)バイアス同位相パルス列B
ITが生じ、トランジスタT9によって、「偽」の交番
するバイアス同位相パルス列BIFが生じ、トランジス
タT10によって、「真」の交番するバイアス直角位相
パルス列BQTが生じ、トランジスタT11によって、
「偽」の交番するバイアス直角位相パルス列BQFが生
じる。
流バイアス・エリミネータCBEが構成されるが、その
目的は、極性反転器PII及びPIQに入力されること
になる定電流(DC)を除去することにある。さもなけ
れば、極性反転器の両端間における電圧降下が、必要以
上に大きくなり、極性反転器に給電するトランジスタT
2〜T5及びT8〜T11に利用可能な電圧が減少す
る。各トランジスタT12〜T15は、そのソースがV
DDに結合され、そのドレインがそれぞれの交番信号B
IT、BIF、BQT、BQFに結合される。
同位相エラー信号IESによって駆動され、トランジス
タT14及びT15は、共通の直角位相エラー信号QE
Sによって駆動される。エラー信号IES及びQES
は、定電流バイアスに関連する。バイアスが大きくなる
ほど、VDDに廃棄される電流の量も増大する。代わり
に、I経路とQ経路の定電流バイアスは、ほぼ同じなの
で、共通エラー信号を利用して、電流バイアス除去トラ
ンジスタを駆動することも可能である。電流バイアス・
エリミネータCBEによるバイアスの除去が済むと、交
番信号BIT、BIF、BQT、BQFは、それぞれ、
真の交番する非バイアス同位相パルス列UIT、偽の交
番する非バイアス同位相パルス列UIF、真の交番する
非バイアス直角位相パルス列UQT、及び、偽の交番す
る非バイアス直角位相パルス列UQFになる。
T16〜T19から構成される。トランジスタT16及
びT18は、I*、I、I*、Iの形をとる、真の交番す
る非バイアス同位相パルス列UITを受信する。トラン
ジスタT16は、200MHzのクロック1C0によっ
て駆動されるので、パルス列UITのIパルスだけしか
通さず、トランジスタT18は、クロック1C0を補足
するクロック1C2によって駆動されるので、パルス列
UITのI*パルスだけしか通さない。同様に、トラン
ジスタT19は、パルス列UIFのIパルスだけしか通
さず、トランジスタT17は、パルス列UIFのI*パ
ルスだけしか通さない。トランジスタT16及びT19
によって通されるIパルスを「インターリーブする」こ
とによって、真の非交番同位相パルス列PITが形成さ
れ、トランジスタT17及びT18によって通されるI
*パルスをインターリーブすることによって、偽の非交
番同位相パルス列PIFが形成される。図2のパルス列
PIT及びPIFは、パルス列PIの差動(真及び偽)
形式である。
タT20〜T23から構成される。直角位相極性反転器
PIQの構造及び動作は、直角位相極性反転器PIIの
動作とほぼ同じである。しかし、反転器PIQは、それ
ぞれ、クロックIC0及びIC2と直角位相をなす、ク
ロック1C1及びその相補クロックIC3によって駆動
される。従って、トランジスタT20〜T23は、受信
した真の交番する非バイアス直角位相パルス列UQT及
び偽の交番する非バイアス直角位相パルス列UQFのQ
及びQ*列だけしか通さない。
によって、直角位相極性反転器PIQの差動出力に、真
の非交番直角位相パルス列PQT、及び、偽の非交番直
角位相パルス列PQFが生じる。パルス列PQT及びP
QFは、図1に示すパルス列PQの差動バージョンであ
る。非交番出力PIT、PIF、QIT、及び、QIF
は、時分割ミクサTSMの差動同相及び直角位相パルス
列出力を構成する。
に示す複合濾波器CXF及びイメージ除去器IMRによ
って濾波が施される。さらに、差動出力PIT及びPI
Fに濾波を施し、和をとることによって、エラー信号I
ESを生じさせることが可能であり、同様に、差動出力
PQT及びPQFを加算することによって、エラー信号
QESを生じさせることが可能である。上述のように、
電流バイアス・エリミネータCBEは、これらのエラー
信号を利用して、極性反転器PII及びPIQにおける
時間平均定電流バイアスを最小限に抑える。
3のタイミング図に関連してさらに述べることにする。
図3において、クロック識別子(参照記号)の先行数字
は、極性反転器の駆動に用いられるクロック・レートの
倍数としてのクロック・レートを示している。クロック
識別子の後続数字は、図3に示す時間t=0に対するク
ロックの位相を示している。例えば、クロック2C3
は、クロック1C0の2倍のクロック・レートを有して
おり、その第1の上方遷移がt=0から3/4サイクル
後に生じる。時間の起点(t=0)は、同位相基準とし
て扱われる。例えば、t=0において正の遷移を生じる
クロック1C0は、同位相とみなされる。クロック1C
1は、クロック1C0から1/4サイクルだけ遅れ、ク
ロック1C2は、クロック1C0から2/4サイクルだ
け遅れ、クロックIC3は、クロック1C0から3/4
サイクルだけ遅れる。従って、クロック1C2は、クロ
ック1C0の相補クロックであり、クロック1C3は、
クロック1C1の相補クロックである。クロック1C1
は、同位相相クロック1C0と直角位相をなし、相補直
角位相クロック1C3は、相補同位相相クロック1C2
と直角位相をなす。従って、クロック1C0とその相補
クロック1C2によって駆動される同位相極性反転器P
II、及び、クロック1C1及びその相補クロック1C
3によって駆動される直角位相極性反転器PIQは、互
いに直角位相で駆動される。
ロック2C1及びその相補クロック2C3によって駆動
される。クロック2C1の第1の上方遷移が、ゼロ位相
(θ=0゜)から1/4サイクル後に生じ、一方、40
0MHzの相補クロック2C3の第1の上方遷移が、タ
イミング・チャートにおけるゼロ位相から3/4サイク
ル後に生じる点に留意されたい。最後に、デューティ・
サイクルの等化に用いられる800MHzのクロック4
C1は、ゼロ位相時点t=0からその1/4サイクル後
に、その第1の上方遷移を生じる。図1のパルス列P4
のパルスは、クロック4C1が低いために、トランジス
タT6及びT7がオフになる場合に限って、分配スイッ
チDSWに送られる。
ル等化スイッチESWが信号S2を廃棄している間に、
分配スイッチDSWの遷移が生じるように、また、分配
スイッチDSWが他の極性反転器PIQ、PIIにパル
スを分配している間に、各極性反転器PII、PIQの
遷移が生じるように選択される。このため、極性反転器
は、互いに直角位相で動作することが必要になる。
M1は、図4にフローチャートで示されている。ステッ
プS11には、入力無線周波数信号S1(目標搬送波信
号を含む)と発振器の波形とを混合して、周波数が偏移
した広帯域信号S2を生じさせることが含まれる。ステ
ップS12には、「デューティ・サイクル等化」周波数
(800MHz)でデューティ・サイクル等化スイッチ
ESWを動作させ、信号S2を4相パルス列P4に変換
することが含まれる。これらのパルスは、順次、目標搬
送波信号の同位相、直角位相、反転位相、及び、反転直
角位相で示される。
パルスを同位相極性反転器PIIに分配し、直角位相及
び反転直角位相パルスを直角位相極性反転器PIQに分
配することが含まれる。この分配は、「デューティ・サ
イクル等化」周波数の1/2の「分配」周波数(400
MHz)でI−Q分配スイッチDSWを動作させること
によって実施される。ステップS14には、互いに直角
位相をなすようにして、前記分配周波数の1/2の周波
数である、「反転」周波数(200MHz)で極性反転
器PII及びPIQを動作させ、それぞれの同位相及び
直角位相パルス列PI及びPQを生じさせることが含ま
れる。
びPQに濾波を施すことによって、不要周波数及びパル
ス高調波が除去され、結果として、濾波を施された狭帯
域の同位相及び直角位相信号成分が生じる。複合濾波器
を用いることによって、イメージ成分の減衰を助けるこ
とが可能である。ステップS16には、移相し、加算す
ることによって、目標信号成分が積み上げ加算され、イ
メージ信号成分が相殺されるようにすることが含まれ
る。
でない場合、省略することが可能である。その場合、ミ
クサMIX及び発振器OSCは利用されず、信号S2が
システム入力になる。同調は、クロック・レートを比例
して調整することによって、省略または実施することが
可能である。I−Q復調器の用途の場合、ステップS1
6を省略することが可能である。
極性反転器を備える時分割ミクサの場合、パルス間滲出
によって、I−Q座標の等しい回転が生じることにな
る。パルスに加えられる変調がパルス間で一定である限
りにおいて、座標の直交性は、回転しても保持される。
もちろん、変調は、情報を表すので、一般に時間ととも
に変化する。しかし、変調の変化速度は、一般にパルス
速度よりもはるかに遅く、その場合、直交性からの偏差
は無視することができる。場合によっては、パルス間滲
出を最小限に抑えることによって、イメージ除去をさら
に改良することが可能である。これは、とりわけ、変調
速度がパルス速度のわずか何分の1にしかならない場合
に当てはまる。
力における寄生キャパシタンスのために蓄積された電荷
を放電することによって低減することが可能である。例
示の実施例の場合、デューティ・サイクル等化スイッチ
ESWによって、分配スイッチDSWの入力が電流廃棄
DMPに結合されるので、寄生キャパシタンスのために
蓄積された電荷は、放電される。
転器PII及びPIQに対する入力が電流廃棄DMPに
結合されないことが必要になる。このため、等化スイッ
チESWが廃棄している間に、分配スイッチDSWは自
動的にオフになる。トランジスタT6及びT7を駆動す
るクロック4C1の高レベルは、クロック2C1及び2
C3の高レベルよりも十分に高いので、クロック4C1
が高の場合、トランジスタT8〜T11はオフの状態に
保たれる。短時間の間、クロック4C1の瞬時電圧がク
ロック2C1及び2C3の高レベルに近づく(その結
果、トランジスタT6、T7が、トランジスタT8、T
9、または、T10、T11と同時にオンになる)、ク
ロック4C1の遷移中でさえ、極性反転器PII及びP
IQから廃棄DMPへの伝導経路は生じない。
Pへの電流は、トランジスタT8及びT11から構成さ
れる分配スイッチDSW、及び、トランジスタT6及び
T7から構成されるデューティ・サイクル等化スイッチ
ESWを通って流れなければならない。トランジスタT
6〜T11は、飽和状態、すなわち、単方向モードに保
持される。極性反転器PII及びPIQと電流廃棄DM
Pの間における任意の方向の電流は、電流経路における
その背面接続のため、トランジスタT8〜T11とトラ
ンジスタT6及びT7のいずれかによって阻止される。
化スイッチ及び/または分配スイッチ用に双方向素子を
利用する。極性反転器入力と電流廃棄の間の直接接続を
阻止するため、デューティ・サイクル等化機能と、分配
スイッチの入力に寄生キャパシタンスのために蓄積され
た電荷の放電機能とは分離される。デューティ・サイク
ル等化スイッチは、前記米国特許出願に解説のように、
交互に、入力信号を下流信号経路に結合し、下流信号経
路から切り離す。分配スイッチは、入力信号が切り離さ
れている間にその入力を電流廃棄に結合する中間位置を
備えている。
直角位相極性反転器に対する結合の間におけるいずれか
の方向への各遷移中に、電流廃棄への結合が生じる。分
配スイッチの入力のこの結合は、分配スイッチがいずれ
の極性反転器にも結合されていない場合に限って生じ
る。分配スイッチの全ての遷移は、デューティ・サイク
ル等化スイッチが入力信号を切り離している間に限って
生じる。極性反転器の入力と電流廃棄の間が接続される
ことは決してない。
配スイッチがいずれの極性反転器にも結合されていない
間に、分配スイッチ入力を電流廃棄に結合する、独立し
た放電スイッチを用いることも可能である。最後に、本
発明によれば、寄生電荷が廃棄されない実施例も可能で
ある。このアプローチは、分配スイッチの下流に極性反
転器を配置することによって、電荷の滲出によって誘発
されるI及びQ軸の回転にもかかわらず、I−Qの直交
性が保持されるので、受け入れることが可能である。
きたが、本発明には、異なる周波数範囲及び異なる数の
ミクサ段を備えた代替受信機を組み込むことが可能であ
る。解説の時分割I−Qミクサ段は、同調不能ミクサの
働きをし、先行ミクサ段のない同調不能受信機として利
用することが可能である。代替案として、本発明による
時分割I−Qミクサは、可変速度クロックを用いて、同
調可能にすることも可能である。デューティ・サイクル
等化スイッチを省略することも可能であり、この場合、
分配スイッチは、パルスの発生と分配の両方を行う。時
分割ミクサ段は、単独でI−Q復調器として用いること
が可能である。
の修正及び変更はが本発明によっておこなえ、付属の請
求項によってのみその範囲が制限される。本発明の実施
に資するため以下に本発明の実施態様を例示する。
送波に関する成分を含む信号を処理するための信号処理
システム(AP1)であって、同位相極性反転器と、直
角位相極性反転器と、前記信号を、交番する同位相パル
スと反転位相パルスとから成る同位相パルス列と、交番
する直角位相パルスと反転直角位相パルスとから成る直
角位相パルス列に変換し、前記パルス列を、それぞれ、
前記同位相極性反転器及び直角位相極性反転器に分配す
るためのパルス発生及び分配手段と、前記極性反転器を
駆動するクロック信号を送り出し、前記同位相極性反転
器によって、前記反転位相パルスは反転されるが、前記
同位相パルスは反転されずに、同位相パルス列が生じる
ようにし、また、前記直角位相極性反転器によって、前
記反転直角位相パルスは反転されるが、前記直角位相パ
ルスは反転されずに、直角位相パルス列が生じるように
し、前記同位相パルス列によって、前記目標搬送波の同
位相成分が表され、前記直角位相パルス列によって、前
記目標搬送波の直角位相成分が表されるようにするため
のタイミング手段が含まれている、システム。
記極性反転器を直角位相で駆動することを特徴とする、
実施態様1に記載の信号処理システム。 (実施態様3)前記極性反転器が、それぞれ、それを通
過するパルスの電流利得が1になるように構成された電
界効果トランジスタから成ることを特徴とする、実施態
様1に記載の信号処理システム。 (実施態様4)さらに、前記同位相パルス列及び前記直
角位相パルス列に存在するイメージ信号成分を減衰させ
るイメージ減衰器が含まれることを特徴とする、実施態
様1に記載の信号処理システム。 (実施態様5)前記パルス発生及び分配手段に、持続時
間の等しい均一に間隔をあけた4相パルス列を発生する
ためのデューティ・サイクル等化スイッチと、前記同相
及び直角位相極性反転器に交互に前記4相パルス列のパ
ルスを分配し、前記同位相パルス列及び前記直角位相パ
ルス列を生じさせるための分配スイッチが含まれること
を特徴とする、実施態様1に記載の信号処理システム。
て、均一な極性の複合パルス列が形成されるように、前
記信号に定バイアスが加えられることと、分配スイッチ
に、前記複合パルス列の極性と同じ極性の信号だけを通
過させる単方向素子が含まれていることと、前記デュー
ティ・サイクル等化スイッチが、前記単方向素子に対し
て交互に通過状態と阻止状態になるように極性を与える
ことを特徴とする、実施態様5に記載の信号処理システ
ム。 (実施態様7)分配スイッチに、ゲート可能三端子素子
が含まれていることと、前記デューティ・サイクル等化
スイッチが、前記ゲート可能三端子素子を交互に通過状
態と阻止状態にすることを特徴とする、実施態様5に記
載の信号処理システム。
がどこにも接続されない第3の位置が含まれていること
と、デューティ・サイクル等化器が、前記信号源と、信
号の流れを交互に通過させ、阻止する分配スイッチの入
力との間に直列をなす第1のスイッチから成ることと、
第2のスイッチが、分配スイッチの入力を低インピーダ
ンス回路ノードに接続し、分配スイッチ入力のキャパシ
タンスを放電させることと、前記分配スイッチ及びデュ
ーティ・サイクル等化器が、 a.前記分配スイッチが同位相極性反転器に通じ、 b.前記第1のスイッチが、不導通状態になって、信号
の流れを阻止し、 c.前記分配スイッチがその第3の位置につき、 d.前記第2のスイッチが導通状態になって、分配スイ
ッチの入力キャパシタンスを放電させ、 e.前記第2のスイッチが不導通状態になり、 f.前記分配スイッチが直角位相極性反転器に接続し、 g.前記第1のスイッチが導通状態になり、信号を通過
させるようにして、前記同相及び直角位相極性反転器に
交互に信号をつなぐことを特徴とする、実施態様5に記
載の信号処理システム。
位相、反転位相、及び、反転直角位相パルスを含む4相
パルス列を発生することと、前記4相パルス列のパルス
を交互に分配して、前記同位相パルスと前記反転位相パ
ルスから成る反転同位相パルス列と、前記直角位相パル
スと前記反転直角位相パルスから成る反転直角位相パル
ス列を形成することと、前記反転位相パルスを反転し
て、前記同位相パルスを反転せず、前記反転直角位相パ
ルスを反転するが、前記直角位相パルスをせずにおい
て、非反転同位相パルス列と非反転直角位相パルス列を
形成することが含まれる、信号処理方法。
信号の発生、及び、前記同相タイミング信号と直角位相
をなす直角位相タイミング信号の発生が含まれること
と、前記反転ステップにおいて、前記同相タイミング信
号によって、前記反転位相パルスの前記反転タイミング
が決まり、前記直角位相タイミング信号によって、前記
反転直角位相パルスの前記反転タイミングが決まること
を特徴とする、実施態様9に記載の信号処理方法。 (実施態様11)さらに、前記非反転同位相及び直角位
相パルス列に濾波を施して、連続した同相及び直角位相
信号を生じさせ、不要周波数成分を除去するステップが
含まれることを特徴とする、実施態様9に記載の信号処
理方法。 (実施態様12)さらに、前記同相及び直角位相パルス
列に存在するイメージ信号成分を減衰させるステップが
含まれていることを特徴とする、実施態様9に記載の信
号処理方法。
だアナログ信号処理システムのブロック図である。
レベル図である。
ために発生させるクロックのタイミング・チャートであ
る。
ーチャートである。
Claims (1)
- 【請求項1】所定周波数を有する目標搬送波に関する成
分を含む信号を処理するための信号処理システム(AP
1)であって、 同位相極性反転器と、 直角位相極性反転器と、 前記信号を、交番する同位相パルスと反転位相パルスと
から成る同位相パルス列と、交番する直角位相パルスと
反転直角位相パルスとから成る直角位相パルス列に変換
し、前記パルス列を、それぞれ、前記同位相極性反転器
及び直角位相極性反転器に分配するためのパルス発生及
び分配手段と、 前記極性反転器を駆動するクロック信号を送り出し、前
記同位相極性反転器によって、前記反転位相パルスは反
転されるが、前記同位相パルスは反転されずに、同位相
パルス列が生じるようにし、また、前記直角位相極性反
転器によって、前記反転直角位相パルスは反転される
が、前記直角位相パルスは反転されずに、直角位相パル
ス列が生じるようにし、前記同位相パルス列によって、
前記目標搬送波の同位相成分が表され、前記直角位相パ
ルス列によって、前記目標搬送波の直角位相成分が表さ
れるようにするためのタイミング手段が含まれている、
システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US908,995 | 1997-08-08 | ||
US08/908,995 US5974306A (en) | 1994-10-12 | 1997-08-08 | Time-share I-Q Mixer system with distribution switch feeding in-phase and quadrature polarity inverters |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11122134A true JPH11122134A (ja) | 1999-04-30 |
Family
ID=25426483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10212233A Pending JPH11122134A (ja) | 1997-08-08 | 1998-07-28 | 信号処理システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US5974306A (ja) |
EP (1) | EP0896424B1 (ja) |
JP (1) | JPH11122134A (ja) |
DE (1) | DE69819626T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010027092A1 (ja) * | 2008-09-08 | 2010-03-11 | 日本電気株式会社 | 受信装置及び方法並びに信号供給装置及び方法 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5937341A (en) * | 1996-09-13 | 1999-08-10 | University Of Washington | Simplified high frequency tuner and tuning method |
GB2331193B (en) * | 1997-11-07 | 2001-07-11 | Plessey Semiconductors Ltd | Image reject mixer arrangements |
JP2943803B1 (ja) * | 1998-08-11 | 1999-08-30 | 日本電気株式会社 | 受信装置 |
US6226509B1 (en) * | 1998-09-15 | 2001-05-01 | Nortel Networks Limited | Image reject mixer, circuit, and method for image rejection |
US6738601B1 (en) * | 1999-10-21 | 2004-05-18 | Broadcom Corporation | Adaptive radio transceiver with floating MOSFET capacitors |
US7548726B1 (en) * | 1999-10-21 | 2009-06-16 | Broadcom Corporation | Adaptive radio transceiver with a bandpass filter |
US6400224B2 (en) * | 2000-01-31 | 2002-06-04 | Texas Instruments Incorporated | Two stage low noise amplifier |
US7088765B1 (en) * | 2000-03-15 | 2006-08-08 | Ndsu Research Foundation | Vector calibration system |
DE60130836T2 (de) * | 2000-06-12 | 2008-07-17 | Broadcom Corp., Irvine | Architektur und Verfahren zur Kontextumschaltung |
US6560449B1 (en) * | 2000-06-12 | 2003-05-06 | Broadcom Corporation | Image-rejection I/Q demodulators |
US6778594B1 (en) | 2000-06-12 | 2004-08-17 | Broadcom Corporation | Receiver architecture employing low intermediate frequency and complex filtering |
US6711397B1 (en) | 2000-11-20 | 2004-03-23 | Ami Semiconductor, Inc. | Structures and methods for direct conversion from radio frequency modulated signals to baseband signals |
US20040125240A1 (en) * | 2001-05-11 | 2004-07-01 | Stikvoort Edward Ferdinand | Integrated tuner circuit |
US20030072389A1 (en) * | 2001-08-13 | 2003-04-17 | Li Frank Xiaohui | Precision inphase / Quadrature up-down converter structures and methods |
CN100340068C (zh) | 2002-04-22 | 2007-09-26 | Ipr许可公司 | 多输入多输出无线通信方法及具有无线前端部件的收发机 |
US6728517B2 (en) * | 2002-04-22 | 2004-04-27 | Cognio, Inc. | Multiple-input multiple-output radio transceiver |
US6892060B2 (en) * | 2002-06-28 | 2005-05-10 | Institute Of Microelectronics | Fully integrated self-tuned image rejection downconversion system |
KR100790858B1 (ko) * | 2002-09-04 | 2008-01-02 | 삼성전자주식회사 | 시공유 i 채널 및 q 채널을 가진 직접변환 수신기 및수신방법 |
US7187736B2 (en) * | 2003-02-13 | 2007-03-06 | Motorola Inc. | Reducing interference in a GSM communication system |
US20050143038A1 (en) * | 2003-12-29 | 2005-06-30 | Transcore | Very low intermediate frequency image rejection receiver with image interference detection and avoidance |
US7272375B2 (en) | 2004-06-30 | 2007-09-18 | Silicon Laboratories Inc. | Integrated low-IF terrestrial audio broadcast receiver and associated method |
US7904036B2 (en) | 2005-12-02 | 2011-03-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Modulation method and apparatus |
US7519349B2 (en) * | 2006-02-17 | 2009-04-14 | Orca Systems, Inc. | Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones |
US7733980B2 (en) * | 2006-07-14 | 2010-06-08 | International Business Machines Corporation | Quadrature modulation circuits and systems supporting multiple modulation modes at gigabit data rates |
US7576584B2 (en) | 2007-12-14 | 2009-08-18 | Analog Devices, Inc. | Clock generators for generation of in-phase and quadrature clock signals |
US8099070B2 (en) * | 2008-04-23 | 2012-01-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer and four phase clocking method and apparatus |
US8433277B2 (en) * | 2008-04-23 | 2013-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer and four-phase clocking method and apparatus |
KR101511785B1 (ko) | 2008-11-26 | 2015-04-13 | 삼성전자주식회사 | 첩 확산 스펙트럼 방식을 사용하는 네트워크에서의 신호 송/수신 장치 및 방법과 그 시스템 |
US9252743B2 (en) * | 2012-09-28 | 2016-02-02 | Intel Corporation | Distributed polyphase filter |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4545061A (en) * | 1962-09-28 | 1985-10-01 | Sylvania Electric Products Inc. | Synchronizing system |
US3614627A (en) * | 1968-10-15 | 1971-10-19 | Data Control Systems Inc | Universal demodulation system |
US3984777A (en) * | 1973-04-20 | 1976-10-05 | Nippon Electric Company, Ltd. | Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave |
US4119926A (en) * | 1977-12-08 | 1978-10-10 | Nasa | Apparatus and method for stabilized phase detection for binary signal tracking loops |
US4253067A (en) * | 1978-12-11 | 1981-02-24 | Rockwell International Corporation | Baseband differentially phase encoded radio signal detector |
US4320531A (en) * | 1979-04-02 | 1982-03-16 | Dimon Donald F | Time shared frequency conversion system |
US4321549A (en) * | 1980-05-06 | 1982-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Switching quadrature detector |
US4888557A (en) * | 1989-04-10 | 1989-12-19 | General Electric Company | Digital subharmonic sampling down-converter |
US4992736A (en) * | 1989-08-04 | 1991-02-12 | General Electric Company | Radio frequency receiver for a NMR instrument |
EP0691733A2 (en) * | 1994-07-08 | 1996-01-10 | Victor Company Of Japan, Ltd. | Frequency converting circuit |
US5678222A (en) * | 1994-10-12 | 1997-10-14 | Hewlett-Packard Company | Modulation and frequency conversion by time sharing |
JP3414052B2 (ja) * | 1995-05-18 | 2003-06-09 | 三菱電機株式会社 | 位相変調信号復調方式 |
WO1998038732A1 (en) * | 1997-02-27 | 1998-09-03 | National Research Council | Quadrature modulation and demodulation circuit for an oscillating waveform |
-
1997
- 1997-08-08 US US08/908,995 patent/US5974306A/en not_active Expired - Fee Related
-
1998
- 1998-05-29 EP EP98109851A patent/EP0896424B1/en not_active Expired - Lifetime
- 1998-05-29 DE DE69819626T patent/DE69819626T2/de not_active Expired - Fee Related
- 1998-07-28 JP JP10212233A patent/JPH11122134A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010027092A1 (ja) * | 2008-09-08 | 2010-03-11 | 日本電気株式会社 | 受信装置及び方法並びに信号供給装置及び方法 |
JPWO2010027092A1 (ja) * | 2008-09-08 | 2012-02-02 | 日本電気株式会社 | 受信装置及び方法並びに信号供給装置及び方法 |
US8315586B2 (en) | 2008-09-08 | 2012-11-20 | Nec Corporation | Signal receiving device and signal receiving method using same, and signal supplying unit and signal supplying method using same |
JP5585449B2 (ja) * | 2008-09-08 | 2014-09-10 | 日本電気株式会社 | 受信装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69819626T2 (de) | 2004-09-16 |
US5974306A (en) | 1999-10-26 |
DE69819626D1 (de) | 2003-12-18 |
EP0896424B1 (en) | 2003-11-12 |
EP0896424A1 (en) | 1999-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11122134A (ja) | 信号処理システム | |
US7457605B2 (en) | Low noise image reject mixer and method therefor | |
US7248850B2 (en) | Passive subharmonic mixer design | |
CN1774868B (zh) | 用于射频接收器的调谐器和相关方法 | |
US6313688B1 (en) | Mixer structure and method of using same | |
EP2033305B1 (en) | Mixer circuit and method to operate this mixer circuit | |
EP1278301A2 (en) | Direct conversion receiver employing subharmonic frequency translator architecture and related preprocessor | |
KR100470008B1 (ko) | 수신기회로 | |
JPH0691477B2 (ja) | Rf同調回路 | |
US8340617B2 (en) | Sampling mixer, quadrature demodulator, and wireless device | |
US6545516B2 (en) | Frequency conversion | |
US7312669B2 (en) | Oscillation circuit | |
EP2047591A1 (en) | Multi-function passive frequency mixer | |
EP2041864A1 (en) | Multi-function passive frequency mixer | |
WO2000005815A1 (en) | Single chip cmos transmitter/receiver and vco-mixer structure | |
WO2009130209A2 (en) | Passive mixer and four-phase clocking method and apparatus | |
US8274338B2 (en) | Methods and systems for generating local oscillator signals | |
US7183833B2 (en) | Three-phase mixer-systems | |
WO1997041644A1 (en) | Method and apparatus for mixing signals | |
EP2391000B1 (en) | Digital Signal Generator | |
US7471134B2 (en) | Mixer with clock resynchronization and method therefor | |
WO2008018033A2 (en) | Signal processor comprising a frequency converter | |
KR100274447B1 (ko) | 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조 | |
US20020172298A1 (en) | Radio frequency receiver | |
US20090045850A1 (en) | Rtwo-based down converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050509 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090403 |