JPH11121461A - Hetero junction bipolar transistor - Google Patents

Hetero junction bipolar transistor

Info

Publication number
JPH11121461A
JPH11121461A JP27585397A JP27585397A JPH11121461A JP H11121461 A JPH11121461 A JP H11121461A JP 27585397 A JP27585397 A JP 27585397A JP 27585397 A JP27585397 A JP 27585397A JP H11121461 A JPH11121461 A JP H11121461A
Authority
JP
Japan
Prior art keywords
base layer
layer
type
base
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27585397A
Other languages
Japanese (ja)
Inventor
Hisao Shigematsu
寿生 重松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27585397A priority Critical patent/JPH11121461A/en
Publication of JPH11121461A publication Critical patent/JPH11121461A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain small base resistance and large maximum oscillation frequency, by constituting a base layer of a hetero junction bipolar transistor of a composition gradient type base layer consisting of In, Ga, As of specific composition ratio, and providing the base layer with impurity concentration gradient. SOLUTION: A base layer of a hetero junction bipolar transistor is constituted of a composition gradient type base layer 2 consisting of In0.x Ga1-x As, and the base layer 2 is provided with impurity concentration gradient. Therefore, it is possible to reduce base resistance by forming a region of high impurity concentration. Since drift electrolysis is generated by using the composition gradient type base layer 2, a base traveling time is reduced. As a result, shielding frequency fT is improved and a maximum oscillation frequency fmax is thereby enlarged, and a base traveling time is also reduced. Therefore, surface recombination in a base layer is reduced and reliability is improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はヘテロ接合バイポー
ラトランジスタ(HBT)に関するものであり、特に、
InP/InGaAs系ヘテロ接合バイポーラトランジ
スタのベース抵抗を低減するための構成に特徴のあるヘ
テロ接合バイポーラトランジスタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heterojunction bipolar transistor (HBT).
The present invention relates to a heterojunction bipolar transistor characterized by a configuration for reducing the base resistance of an InP / InGaAs heterojunction bipolar transistor.

【0002】[0002]

【従来の技術】従来、GaAsやInGaAs等の電子
移動度の大きなIII-V族化合物半導体を用いたヘテロ接
合バイポーラトランジスタ等の化合物半導体装置は、高
周波素子或いは高速スイッチング素子として広く用いら
れている。
2. Description of the Related Art Conventionally, compound semiconductor devices such as heterojunction bipolar transistors using III-V compound semiconductors having high electron mobility such as GaAs and InGaAs have been widely used as high-frequency devices or high-speed switching devices.

【0003】ここで、図4を参照して、従来のnpnエ
ミッタアップ型のInP/InGaAs系HBTを説明
する。 図4参照 まず、半絶縁性InP基板31上に、有機金属気相成長
法(MOVPE法)を用いて、n+ 型In0.53Ga0.47
Asサブコレクタ層32、i型In0.53Ga0. 47As真
性コレクタ層33、p+ 型In0.53Ga0.47Asベース
層34、n型InPエミッタ層35、n+ 型InP第2
エミッタ層36、及び、n+ 型In0.53Ga0.47Asコ
ンタクト層37を順次エピタキシャル成長させる。
A conventional npn emitter-up type InP / InGaAs-based HBT will now be described with reference to FIG. First, an n + -type In 0.53 Ga 0.47 is formed on a semi-insulating InP substrate 31 by metal organic chemical vapor deposition (MOVPE).
As the sub-collector layer 32, i-type In 0.53 Ga 0. 47 As intrinsic collector layer 33, p + -type an In 0.53 Ga 0.47 As the base layer 34, n-type InP emitter layer 35, n + -type InP second
The emitter layer 36 and the n + -type In 0.53 Ga 0.47 As contact layer 37 are sequentially epitaxially grown.

【0004】次いで、WSiからなるエミッタ電極38
をマスクとしてn+ 型In0.53Ga 0.47Asコンタクト
層37乃至n型InPエミッタ層35をエッチングして
エミッタメサを形成してp+ 型In0.53Ga0.47Asベ
ース層34を露出させ、次いで、ベース電極39をエミ
ッタ電極38及びエミッタメサにおける段切れを利用し
てエミッタ電極38に対して自己整合的に形成する。
Next, an emitter electrode 38 made of WSi is used.
With n as the mask+Type In0.53Ga 0.47As contact
Etching the layers 37 to n-type InP emitter layer 35
Forming an emitter mesa+Type In0.53Ga0.47Asbe
Then, the base layer 39 is exposed.
Utilizing the step disconnection in the emitter electrode 38 and the emitter mesa
To form an emitter electrode 38 in a self-aligned manner.

【0005】次いで、ベース電極39、p+ 型In0.53
Ga0.47Asベース層34、i型In0.53Ga0.47As
真性コレクタ層33、及び、n+ 型In0.53Ga0.47
sサブコレクタ層32の一部をエッチングしてベースメ
サを形成し、次いで、フォトレジストパターンを利用し
たリフトオフ法によってコレクタ電極40を形成するこ
とによってHBTの基本構造が完成する。
Then, a base electrode 39, p + -type In 0.53
Ga 0.47 As base layer 34, i-type In 0.53 Ga 0.47 As
Intrinsic collector layer 33 and n + -type In 0.53 Ga 0.47 A
A part of the s sub-collector layer 32 is etched to form a base mesa, and then a collector electrode 40 is formed by a lift-off method using a photoresist pattern to complete the basic structure of the HBT.

【0006】この様な電子デバイスにとって、寄生抵抗
の低減は素子の高性能化にとって本質的な問題となる
が、真性な速度性能が高いInP/InGaAs系HB
Tにおいては、寄生容量や抵抗の影響をより受けやすく
なる。
For such an electronic device, reduction of the parasitic resistance is an essential problem for improving the performance of the device, but an InP / InGaAs-based HB having a high intrinsic speed performance is used.
T becomes more susceptible to parasitic capacitance and resistance.

【0007】例えば、HBTの動作特性を表す指標とな
る最大発振周波数fmax は、fT を遮断周波数、RB
ベース抵抗、CBCをベース/コレクタ間容量とすると、 fmax ={fT /(8πRB ・CBC)}1/2 で表され、ベース抵抗RB が小さいほど、且つ、寄生容
量となるベース/コレクタ間容量CBCが小さいほど、最
大発振周波数fmax を大きくすることができる。
[0007] For example, the maximum oscillation frequency f max which is an index representing the operation characteristics of the HBT, the frequency cut off f T, the base resistance of R B, when the C BC and base / collector capacitance, f max = {f T / is represented by (8πR B · C BC)} 1/2, as the base resistance R B is small, and, as a parasitic capacitance base / collector capacitance C BC is small, to increase the maximum oscillation frequency f max Can be.

【0008】したがって、最大発振周波数fmax を大き
くするためにはベース抵抗RB を小さくする必要がある
が、そのためにはベース層を1×1020cm-3程度の高
不純物濃度にドープする必要があり、且つ、動作特性の
信頼性を高めるためには、拡散係数の小さな不純物を用
いることが必要になり、最近では、InGaAs層に対
するp型不純物としては、拡散係数の大きなZn(亜
鉛)よりC(カーボン)を用いることが主流になってき
ている。
Accordingly, the maximum oscillation frequency to the f max is increased, it is necessary to reduce the base resistance R B, but need to be doped to a high impurity concentration of about 1 × 10 20 cm -3 base layer in order that In order to improve the reliability of the operating characteristics, it is necessary to use an impurity having a small diffusion coefficient. Recently, as a p-type impurity for the InGaAs layer, Zn (zinc) having a large diffusion coefficient has been used. The use of C (carbon) has become mainstream.

【0009】[0009]

【発明が解決しようとする課題】しかし、従来のInP
/InGaAs系HBTにおいては、ベース層としてI
nP基板と格子整合するIn0.53Ga0.47As層を用い
ているが、In0.53Ga 0.47As層中へのカーボンドー
ピングは非常に難しく、p型In0.53Ga0.47Asベー
ス層の低抵抗化が困難であるという問題がある。
However, the conventional InP
/ InGaAs-based HBT, I
In lattice matched to nP substrate0.53Ga0.47Using an As layer
But In0.53Ga 0.47Carbon dope into As layer
Ping is very difficult, p-type In0.53Ga0.47As Ba
There is a problem that it is difficult to lower the resistance of the semiconductor layer.

【0010】即ち、MOVPE法を用いる場合には、I
0.53Ga0.47As層を構成するV族元素源となるAs
3 及びPH3 と共にカーボンをドープすることになる
が、カーボンがキャリアガスとしてのH(水素)、或い
は、AsH3 及びPH3 が分解されて生成するH(水
素)と反応して不活性化し、成長層中に取り込まれにく
くなるためであり、現在の技術では2×1019cm-3
度の濃度に落ち着いている。
That is, when the MOVPE method is used, I
As serving as a group V element source constituting the n 0.53 Ga 0.47 As layer
Although carbon is doped together with H 3 and PH 3 , the carbon reacts with H (hydrogen) as a carrier gas or H (hydrogen) generated by the decomposition of AsH 3 and PH 3 to deactivate the carbon. This is because it is difficult to be taken into the growth layer, and the current technology has settled to a concentration of about 2 × 10 19 cm −3 .

【0011】しかし、この様な不純物濃度では、p型I
0.53Ga0.47Asベース層の抵抗は、シート抵抗にし
て1000Ω/□以上にもなり、ベース抵抗もかなり高
くなるため、最大発振周波数fmax を大きくすることが
できなかった。
However, at such an impurity concentration, the p-type I
The resistance of the n 0.53 Ga 0.47 As base layer was 1000 Ω / □ or more in sheet resistance and the base resistance was considerably high, so that the maximum oscillation frequency f max could not be increased.

【0012】したがって、本発明は、p型InGaAs
ベース層の不純物濃度を高くして、ベース抵抗を小さく
することにより素子特性を向上させることを目的とす
る。
Therefore, the present invention provides a p-type InGaAs
An object of the present invention is to improve element characteristics by increasing the impurity concentration of a base layer and reducing the base resistance.

【0013】[0013]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。なお、図1は、
HBTの概略的バンドダイヤグラムを示したものであ
る。 図1参照 (1)本発明は、ヘテロ接合バイポーラトランジスタに
おいて、ベース層をInx Ga1-x Asからなる組成傾
斜型のベース層2で構成し、ベース層に不純物濃度傾斜
を持たせたことを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. In addition, FIG.
2 is a schematic band diagram of an HBT. FIG. 1 (1) In the present invention, in a heterojunction bipolar transistor, the base layer is composed of a compositionally graded base layer 2 made of In x Ga 1 -x As, and the base layer has an impurity concentration gradient. It is characterized by.

【0014】不純物の取込み効率は、成長層の組成比に
依存するので、ベース層をInx Ga1-x Asからなる
組成傾斜型のベース層2で構成することにより、ベース
層に不純物濃度傾斜を持たせ、不純物濃度の高い領域を
形成してベース抵抗を低減することができる。
Since the impurity taking-up efficiency depends on the composition ratio of the grown layer, the base layer is composed of the composition-graded base layer 2 made of In x Ga 1 -x As, so that the impurity concentration in the base layer is reduced. And a region having a high impurity concentration can be formed to reduce the base resistance.

【0015】また、組成傾斜型のベース層2を用いるこ
とにより、ドリフト電界が発生しベース走行時間が短縮
されるので遮断周波数fT が向上し、それによって、最
大発振周波数fmax を大きくすることができ、且つ、ベ
ース走行時間が短縮されるのでベース層における表面再
結合が減り、信頼性が向上する。
Further, by using a base layer 2 of the composition gradient type, cutoff frequency f T is improved because drift field is reduced is generated base transit time, thereby increasing the maximum oscillation frequency f max And the base transit time is reduced, so that surface recombination in the base layer is reduced and reliability is improved.

【0016】(2)また、本発明は、ヘテロ接合バイポ
ーラトランジスタにおいて、ベース層をInx Ga1-x
Asからなる組成傾斜型のベース層2で構成し、ベース
層の導電型決定不純物として炭素を用いることを特徴と
する。
(2) Further, according to the present invention, in a heterojunction bipolar transistor, the base layer is made of In x Ga 1 -x
It is composed of a composition-graded base layer 2 made of As, and is characterized in that carbon is used as a conductivity type determining impurity of the base layer.

【0017】InGaAsの組成がGaAsに近い方
が、即ち、GaリッチなInGaAsの方が炭素の取込
み効率が大きくなるので、ベース層をInx Ga1-x
sからなる組成傾斜型のベース層2で構成することによ
って、導電型決定不純物として、取込み率が低い炭素を
用いても低抵抗のベース層を形成することができる。
When the composition of InGaAs is closer to GaAs, that is, Ga-rich InGaAs has a higher carbon uptake efficiency, the base layer is made of In x Ga 1 -x A.
By using the composition gradient type base layer 2 made of s, a low-resistance base layer can be formed even when carbon having a low incorporation rate is used as the conductivity-type determining impurity.

【0018】(3)また、本発明は、上記(1)または
(2)において、組成傾斜型のベース層2が、組成が連
続的に変化するベース層であることを特徴とする。
(3) The present invention is characterized in that in the above (1) or (2), the composition gradient type base layer 2 is a base layer whose composition changes continuously.

【0019】(4)また、本発明は、上記(1)または
(2)において、組成傾斜型のベース層2が、組成が階
段状に変化するベース層であることを特徴とする。
(4) The present invention is characterized in that in the above (1) or (2), the composition gradient type base layer 2 is a base layer whose composition changes stepwise.

【0020】この様に、組成傾斜型のベース層2は、組
成が連続的に変化するベース層であっても、或いは、組
成が階段状に変化するベース層であっても良い。
As described above, the composition gradient type base layer 2 may be a base layer whose composition continuously changes or a base layer whose composition changes stepwise.

【0021】(5)また、本発明は、上記(4)におい
て、階段状の組成傾斜構造を構成する複数の層の個々の
層厚が、ホットエレクトロン注入による非平衡輸送が可
能になる層厚としたことを特徴とする。
(5) According to the present invention, in the above (4), the thickness of each of the plurality of layers constituting the step-like composition gradient structure is such that the non-equilibrium transport by hot electron injection becomes possible. It is characterized by having.

【0022】この様に、階段状の組成傾斜構造を採用す
る場合には、階段状の組成傾斜構造を構成する複数の層
の個々の層厚が、ホットエレクトロン注入による非平衡
輸送が可能になる層厚、即ち、ホットエレクトロン状態
を保てる厚さにすることが望ましい。
As described above, when the step-like composition gradient structure is adopted, the non-equilibrium transport by hot electron injection becomes possible depending on the thickness of each of the plurality of layers constituting the step-like composition gradient structure. It is desirable to make the layer thickness, that is, a thickness capable of maintaining a hot electron state.

【0023】[0023]

【発明の実施の形態】ここで、図2を参照して、本発明
の第1の実施の形態を説明する。なお、図2(a)は、
HBTの要部断面図であり、また、図2(b)はHBT
のバンドダイヤグラムである。 図2(a)参照 まず、半絶縁性InP基板11上に、MOVPE法を用
いて、厚さ350nmで、不純物濃度が1×1019cm
-3のn+ 型In0.53Ga0.47Asサブコレクタ層12、
厚さ300nmでアンドープのi型In0.53Ga0.47
s真性コレクタ層13、厚さ30〜200nm、例え
ば、50nmでCをドープしたp+ 型In x Ga1-x
sグレーデッドベース層14、及び、厚さ50nmで、
不純物濃度が3×1017cm-3のn型InPエミッタ層
15、厚さ25nmで、不純物濃度が5×1018cm-3
のn+ 型InP第2エミッタ層16、及び、厚さが50
nmで、不純物濃度が1×1019cm-3のn+ 型In
0.53Ga0.47Asコンタクト層17を順次成長させる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring now to FIG.
The first embodiment will be described. In addition, FIG.
FIG. 2B is a sectional view of a main part of the HBT, and FIG.
It is a band diagram of. First, the MOVPE method is used on the semi-insulating InP substrate 11 as shown in FIG.
With a thickness of 350 nm and an impurity concentration of 1 × 1019cm
-3N+Type In0.53Ga0.47As subcollector layer 12,
300 nm thick undoped i-type In0.53Ga0.47A
s intrinsic collector layer 13, thickness 30 to 200 nm, for example
For example, p doped with C at 50 nm+Type In xGa1-xA
s graded base layer 14 and a thickness of 50 nm,
3 × 10 impurity concentration17cm-3N-type InP emitter layer
15, 25 nm thick and 5 × 10 impurity concentration18cm-3
N+Type InP second emitter layer 16 and a thickness of 50
nm and the impurity concentration is 1 × 1019cm-3N+Type In
0.53Ga0.47As contact layers 17 are sequentially grown.

【0024】なお、この場合のp+ 型Inx Ga1-x
sグレーデッドベース層14の組成変化は、n型InP
エミッタ層15側のIn比xが0.01〜0.52、例
えば、0.46でなり、i型In0.53Ga0.47As真性
コレクタ層13側のIn比が0.53になるように連続
的に変化させるものであり、n型InPエミッタ層15
側の近傍における不純物濃度は、In0.53Ga0.47As
で3×1019cm-3とすると、In0.46Ga0.54Asで
3.6×1019cm-3のドーピングが可能となる。
In this case, the p + type In x Ga 1 -x A
The composition change of the s graded base layer 14 is caused by n-type InP
Continuously, the In ratio x on the emitter layer 15 side is 0.01 to 0.52, for example, 0.46, and the In ratio on the i-type In 0.53 Ga 0.47 As intrinsic collector layer 13 side is 0.53. The n-type InP emitter layer 15
The impurity concentration in the vicinity of the side is In 0.53 Ga 0.47 As
In When 3 × 10 19 cm -3, it is possible to doping of In 0.46 Ga 0.54 As at 3.6 × 10 19 cm -3.

【0025】次いで、WSiからなるエミッタ電極18
をマスクとしてn+ 型In0.53Ga 0.47Asコンタクト
層17乃至n型InPエミッタ層15をエッチングして
エミッタメサを形成してp+ 型Inx Ga1-x Asグレ
ーデッドベース層14を露出させ、次いで、Pt/Ti
/Pt/Auからなるベース電極19をエミッタ電極1
8及びエミッタメサにおける段切れを利用してエミッタ
電極18に対して自己整合的に形成する。
Next, the emitter electrode 18 made of WSi
With n as the mask+Type In0.53Ga 0.47As contact
Etching layers 17 to n-type InP emitter layer 15
Forming an emitter mesa+Type InxGa1-xAs Gre
Exposed base layer 14 and then Pt / Ti
Base electrode 19 made of / Pt / Au is connected to emitter electrode 1
8 and emitter using the step break in the mesa
The electrode 18 is formed in a self-aligned manner.

【0026】次いで、ベース電極19、p+ 型Inx
1-x Asグレーデッドベース層14、i型In0.53
0.47As真性コレクタ層13、及び、n+ 型In0.53
Ga 0.47Asサブコレクタ層12の一部をエッチングし
てベースメサを形成し、次いで、フォトレジストパター
ンを利用したリフトオフ法によってTi/Pt/Auか
らなるコレクタ電極20を形成することによってHBT
の基本構造が完成する。
Next, the base electrode 19, p+Type InxG
a1-xAs graded base layer 14, i-type In0.53G
a0.47As intrinsic collector layer 13 and n+Type In0.53
Ga 0.47Etching a part of the As subcollector layer 12
To form a base mesa, and then a photoresist pattern
Ti / Pt / Au by lift-off method using
Forming a collector electrode 20 made of HBT
The basic structure of is completed.

【0027】この本発明の第1の実施の形態において
は、ベース層としてp+ 型Inx Ga 1-x Asグレーデ
ッドベース層14を用いているので、ベース層の不純物
濃度を2×1019以上にドーピングすることができる。
In the first embodiment of the present invention,
Is p as a base layer+Type InxGa 1-xAs Grede
Since the base layer 14 is used, impurities in the base layer
2 × 1019Doping can be performed as described above.

【0028】即ち、GaリッチなInGaAs(GaA
sライクなInGaAs)においては、安定なGa−C
結合ができやすいので、カーボンの取込み効率が高くな
り、したがって、ベース層の一部をi型In0.53Ga
0.47As真性コレクタ層13と格子整合する組成の層で
構成しても、エミッタ側の組成をGaリッチにすること
によって、高濃度のドーピングが可能になり、したがっ
て、ベース抵抗RB を小さくすることができるので、ベ
ース抵抗RB の平方根に逆比例する最大発振周波数f
max を大きくすることができる。
That is, Ga-rich InGaAs (GaAs)
In s-like InGaAs), stable Ga-C
Since the bond is easily formed, the efficiency of capturing carbon is increased, and therefore, a part of the base layer is made of i-type In 0.53 Ga.
0.47 be constituted by a layer of As intrinsic collector layer 13 lattice-matched to the composition by the composition of the emitter side to the Ga-rich, enables high concentrations of doping, therefore, possible to reduce the base resistance R B since it is, the maximum oscillation frequency f is inversely proportional to the square root of the base resistor R B
max can be increased.

【0029】図2(b)参照 また、ベース層はグレーデッドバンド・ギャップ構造に
なっているので、ベース層において6kV/cm程度の
ドリフト電界が発生し、このドリフト電界によってベー
ス走行時間が短縮されるので遮断周波数fT が向上す
る。
Since the base layer has a graded band gap structure, a drift electric field of about 6 kV / cm is generated in the base layer, and the drift electric field shortens the base transit time. cut-off frequency f T is improved since that.

【0030】上述したように、最大発振周波数fmax
遮断周波数fT の平方根に比例するので、遮断周波数f
T が向上することによって最大発振周波数fmax はさら
に向上する。
As described above, since the maximum oscillation frequency f max is proportional to the square root of the cut-off frequency f T , the cut-off frequency f max
As T increases, the maximum oscillation frequency f max further increases.

【0031】さらに、ドリフト電界によってベース走行
時間が短縮される結果、p型InxGa1-x Asグレー
デッドベース層14における表面再結合が少なくなるの
で、素子の信頼性が向上する。
Further, as a result of shortening the base transit time by the drift electric field, the surface recombination in the p-type In x Ga 1 -x As graded base layer 14 is reduced, so that the reliability of the device is improved.

【0032】次に、図3を参照して、本発明の第2の実
施の形態を説明する。なお、図3(a)は、HBTの要
部断面図であり、また、図3(b)はHBTのバンドダ
イヤグラムである。 図3(a)及び(b)参照 この本発明の第2の実施の形態のHBTにおいては、ベ
ース層の構成が異なるだけで、その他は上記の第1の実
施の形態と全く同様であるので、ベース層の構成のみを
説明する。この第2の実施の形態におけるp+ 型InG
aAsベース層21は、エミッタ側から、Cドープのp
+ 型In0.46Ga0.54As層22、Cドープのp+ 型I
0.5 Ga0.5 As層23、及び、Cドープのp+ 型I
0.53Ga0.47As層24で構成される。
Next, referring to FIG. 3, a second embodiment of the present invention will be described.
An embodiment will be described. FIG. 3 (a) shows the essentials of the HBT.
FIG. 3B is a partial cross-sectional view, and FIG.
It is an eargram. 3 (a) and 3 (b) In the HBT according to the second embodiment of the present invention,
Only the configuration of the source layer is different.
Since it is completely the same as the embodiment, only the configuration of the base layer is changed.
explain. P in the second embodiment+Type InG
The aAs base layer 21 is formed by a C-doped p-type layer from the emitter side.
+Type In0.46Ga0.54As layer 22, C-doped p+Type I
n 0.5Ga0.5As layer 23 and C-doped p+Type I
n0.53Ga0.47It is composed of an As layer 24.

【0033】この場合のp+ 型In0.46Ga0.54As層
22の不純物濃度は3.6×1019cm-3程度であり、
また、p+ 型In0.53Ga0.47As層24の不純物濃度
は3.0×1019cm-3程度となり、さらに、p+ 型I
0.5 Ga0.5 As層23の不純物濃度はこれらの中間
を示す。
In this case, the impurity concentration of the p + -type In 0.46 Ga 0.54 As layer 22 is about 3.6 × 10 19 cm −3 ,
Further, p + -type In 0.53 Ga 0.47 As layer 24 impurity concentration becomes about 3.0 × 10 19 cm -3, further, p + -type I
The impurity concentration of the n 0.5 Ga 0.5 As layer 23 is intermediate between these.

【0034】また、この場合のp+ 型In0.46Ga0.54
As層22の厚さt1 は、5〜30nm、例えば、20
nmで、p+ 型In0.5 Ga0.5 As層23の厚さt2
は、5〜30nm、例えば、20nmで、また、p+
In0.53Ga0.47As層24の厚さt3 は、5〜30n
m、例えば、10nmとするものであり、これらの個々
の層厚t1 乃至t3 は、ホットエレクトロン注入による
非平衡輸送が可能になる厚さ、即ち、電子の平均自由工
程毎にホットエレクトロン注入が行われる厚さにするこ
とが望ましく、それによって、ベース走行時間が短縮さ
れるので遮断周波数fT が向上する。
In this case, the p + type In 0.46 Ga 0.54
The thickness t 1 of the As layer 22 is 5 to 30 nm, for example, 20 nm.
and the thickness t 2 of the p + -type In 0.5 Ga 0.5 As layer 23 in nm.
Is 5 to 30 nm, for example, 20 nm, and the thickness t 3 of the p + -type In 0.53 Ga 0.47 As layer 24 is 5 to 30 n.
m, for example, 10 nm. Each of these individual layer thicknesses t 1 to t 3 is a thickness that enables non-equilibrium transport by hot electron injection, that is, hot electron injection for each electron mean free path. It is desirable to make the thickness such that the base travel time is shortened, and thus the cutoff frequency f T is improved.

【0035】この本発明の第2の実施の形態において
も、コレクタ側の層としては半絶縁性InP基板と格子
整合するp+ 型In0.53Ga0.47As層24を用いてい
るが、エミッタ側の層としてはGaリッチな p+ 型I
0.46Ga0.54As層22を用いているので炭素濃度を
2×1019cm-3以上にすることができる。
In the second embodiment of the present invention as well, the p + -type In 0.53 Ga 0.47 As layer 24 lattice-matched to the semi-insulating InP substrate is used as the collector-side layer. Ga-rich p + type I
Since the n 0.46 Ga 0.54 As layer 22 is used, the carbon concentration can be made 2 × 10 19 cm −3 or more.

【0036】なお、この場合のp+ 型InGaAsベー
ス層21を構成する半導体層は3層である必要はなく、
2層で構成しても良いし、或いは、4層以上で構成して
も良く、いずれにしても、禁制帯幅がエミッタ側からコ
レクタ側に向かって順次小さくなるようにすれば良い。
In this case, the number of the semiconductor layers constituting the p + -type InGaAs base layer 21 does not need to be three.
It may be composed of two layers, or may be composed of four or more layers. In any case, the forbidden band width may be gradually reduced from the emitter side to the collector side.

【0037】以上、本発明の各実施の形態を説明してき
たが、本発明は、上記の各実施の形態の構成に限られる
ものではなく、コレクタ層としてはInPやInGaA
sPを用いてダブルヘテロ接合としても良く、さらに、
エミッタ層もInPに限られるものではなく、InGa
AsPで構成しても良い。
Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations of the above embodiments, and the collector layer may be made of InP or InGaAs.
A double hetero junction using sP may be used.
The emitter layer is not limited to InP.
It may be composed of AsP.

【0038】また、本発明の実施の形態の説明において
は、説明を簡単にするために単体のHBTとして説明し
ているが、実際には、集積化して使用する場合が多く、
その場合には、素子間分離のために、水素イオン、即
ち、プロトン、或いは酸素イオンをコレクタ層の周辺部
に打ち込んで半絶縁化する必要がある。
In the description of the embodiment of the present invention, a single HBT is described for the sake of simplicity. However, in practice, it is often used in an integrated manner.
In this case, it is necessary to perform semi-insulation by implanting hydrogen ions, that is, protons or oxygen ions, into the periphery of the collector layer for isolation between elements.

【0039】[0039]

【発明の効果】本発明によれば、InP/InGaAs
HBTのベース層を組成傾斜型のベース層で構成してい
るので、取込み効率の低いカーボンを導電型決定不純物
として用いても高濃度にドープすることができ、それに
よって、ベース抵抗を小さくすることができるので素子
特性を向上させることができる。
According to the present invention, InP / InGaAs is used.
Since the base layer of the HBT is composed of a compositionally graded base layer, it can be doped at a high concentration even if carbon having low incorporation efficiency is used as a conductivity-type determining impurity, thereby reducing the base resistance. Therefore, device characteristics can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の第1の実施の形態の説明図である。FIG. 2 is an explanatory diagram of the first embodiment of the present invention.

【図3】本発明の第2の実施の形態の説明図である。FIG. 3 is an explanatory diagram of a second embodiment of the present invention.

【図4】従来のHBTの説明図である。FIG. 4 is an explanatory diagram of a conventional HBT.

【符号の説明】[Explanation of symbols]

1 エミッタ層 2 組成傾斜型のベース層 3 コレクタ層 11 半絶縁性InP基板 12 n+ 型In0.53Ga0.47Asサブコレクタ層 13 i型In0.53Ga0.47As真性コレクタ層 14 p+ 型Inx Ga1-x Asグレーデッドベース層 15 n型InPエミッタ層 16 n+ 型InP第2エミッタ層 17 n+ 型In0.53Ga0.47Asコンタクト層 18 エミッタ電極 19 ベース電極 20 コレクタ電極 21 p+ 型InGaAsベース層 22 p+ 型In0.46Ga0.54As層 23 p+ 型In0.5 Ga0.5 As層 24 p+ 型In0.53Ga0.47As層 31 半絶縁性InP基板 32 n+ 型In0.53Ga0.47Asサブコレクタ層 33 i型In0.53Ga0.47As真性コレクタ層 34 p+ 型In0.53Ga0.47Asベース層 35 n型InPエミッタ層 36 n+ 型InP第2エミッタ層 37 n+ 型In0.53Ga0.47Asコンタクト層 38 エミッタ電極 39 ベース電極 40 コレクタ電極REFERENCE SIGNS LIST 1 emitter layer 2 composition-graded base layer 3 collector layer 11 semi-insulating InP substrate 12 n + -type In 0.53 Ga 0.47 As sub-collector layer 13 i-type In 0.53 Ga 0.47 As intrinsic collector layer 14 p + -type In x Ga 1 -x As graded base layer 15 n-type InP emitter layer 16 n + -type InP second emitter layer 17 n + -type In 0.53 Ga 0.47 As contact layer 18 emitter electrode 19 base electrode 20 collector electrode 21 p + -type InGaAs base layer 22 p + -type In 0.46 Ga 0.54 As layer 23 p + -type In 0.5 Ga 0.5 As layer 24 p + -type In 0.53 Ga 0.47 As layer 31 semi-insulating InP substrate 32 n + -type In 0.53 Ga 0.47 As sub-collector layer 33 i-type In 0.53 Ga 0.47 As intrinsic collector layer 34 p + -type In 0.53 Ga 0.47 As the base layer 35 n-type InP emitter layer 36 + -Type InP second emitter layer 37 n + -type In 0.53 Ga 0.47 As contact layer 38 emitter electrode 39 base electrode 40 collector electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ベース層をIn0.x Ga1-x Asからな
る組成傾斜型のベース層で構成し、前記ベース層に不純
物濃度傾斜を持たせたことを特徴とするヘテロ接合バイ
ポーラトランジスタ。
1. A hetero-junction bipolar transistor, wherein a base layer is composed of a composition-graded base layer of In 0.x Ga 1-x As, and the base layer has an impurity concentration gradient.
【請求項2】 ベース層をIn0.x Ga1-x Asからな
る組成傾斜型のベース層で構成し、前記ベース層の導電
型決定不純物として炭素を用いることを特徴とするヘテ
ロ接合バイポーラトランジスタ。
2. A heterojunction bipolar transistor comprising a base layer comprising a compositionally graded base layer of In.sub.xGa.sub.1 - xAs and using carbon as a conductivity type determining impurity of the base layer. .
【請求項3】 上記組成傾斜型のベース層が、組成が連
続的に変化するベース層であることを特徴とする請求項
1または2に記載のヘテロ接合バイポーラトランジス
タ。
3. The heterojunction bipolar transistor according to claim 1, wherein the composition gradient type base layer is a base layer whose composition changes continuously.
【請求項4】 上記組成傾斜型のベース層が、組成が階
段状に変化するベース層であることを特徴とする請求項
1または2に記載のヘテロ接合バイポーラトランジス
タ。
4. The heterojunction bipolar transistor according to claim 1, wherein the composition gradient type base layer is a base layer whose composition changes stepwise.
【請求項5】 上記階段状の組成傾斜構造を構成する複
数の層の個々の層厚を、ホットエレクトロン注入による
非平衡輸送が可能になる層厚としたことを特徴とする請
求項4記載のヘテロ接合バイポーラトランジスタ。
5. The method according to claim 4, wherein the thickness of each of the plurality of layers constituting the stepwise composition gradient structure is a layer thickness that enables non-equilibrium transport by hot electron injection. Heterojunction bipolar transistor.
JP27585397A 1997-10-08 1997-10-08 Hetero junction bipolar transistor Pending JPH11121461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27585397A JPH11121461A (en) 1997-10-08 1997-10-08 Hetero junction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27585397A JPH11121461A (en) 1997-10-08 1997-10-08 Hetero junction bipolar transistor

Publications (1)

Publication Number Publication Date
JPH11121461A true JPH11121461A (en) 1999-04-30

Family

ID=17561353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27585397A Pending JPH11121461A (en) 1997-10-08 1997-10-08 Hetero junction bipolar transistor

Country Status (1)

Country Link
JP (1) JPH11121461A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006003845A1 (en) * 2004-07-01 2008-04-10 日本電信電話株式会社 Heterojunction bipolar transistor
JP2012514870A (en) * 2009-01-08 2012-06-28 ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ Light emitting and laser semiconductor device and method
JP2015099859A (en) * 2013-11-19 2015-05-28 日本電信電話株式会社 Method for manufacturing semiconductor thin film and heterojunction bipolar transistor
JP2017050521A (en) * 2015-09-04 2017-03-09 ウィン セミコンダクターズ コーポレーション Heterojunction bipolar transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006003845A1 (en) * 2004-07-01 2008-04-10 日本電信電話株式会社 Heterojunction bipolar transistor
JP4575378B2 (en) * 2004-07-01 2010-11-04 日本電信電話株式会社 Heterojunction bipolar transistor
JP2012514870A (en) * 2009-01-08 2012-06-28 ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ Light emitting and laser semiconductor device and method
JP2015099859A (en) * 2013-11-19 2015-05-28 日本電信電話株式会社 Method for manufacturing semiconductor thin film and heterojunction bipolar transistor
JP2017050521A (en) * 2015-09-04 2017-03-09 ウィン セミコンダクターズ コーポレーション Heterojunction bipolar transistor

Similar Documents

Publication Publication Date Title
JP3594482B2 (en) Heterojunction bipolar transistor
JPH038340A (en) Hetero junction bipolar transistor
JPH07283234A (en) Duplex epitaxial heterozygous bipolar transistor for high-speed performance
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
JP2006294700A (en) Hetero-junction bipolar transistor
JP2004088107A (en) Heterojunction bipolar transistor(hbt) having improved emitter/base grading structure
JP3565274B2 (en) Bipolar transistor
JPH11121461A (en) Hetero junction bipolar transistor
JP2002359249A (en) Compound semiconductor device and manufacturing method therefor
JPS63200567A (en) Hetero junction bipolar transistor and manufacture thereof
Yanagihara et al. 253-GHz f/sub max/AlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-contact and L-shaped base electrode
JP2002076012A (en) Hetero junction bipolar transistor
JP4405060B2 (en) Heterojunction bipolar transistor
JP4158683B2 (en) Epitaxial wafer for heterojunction bipolar transistor
JP2621854B2 (en) High mobility transistor
JP3228431B2 (en) Method of manufacturing collector-up structure heterojunction bipolar transistor
JP2780328B2 (en) Heterojunction bipolar transistor
JPH05175225A (en) Manufacture of hetero junction bipolar transistor
JP6240061B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPH07263460A (en) Hbt type compound semiconductor device and its manufacture
JP2004022835A (en) Epitaxial wafer for heterojunction bipolar transistor, and the heterojunction bipolar transistor
JP2504767B2 (en) Method of manufacturing heterojunction bipolar transistor
JPH0738392B2 (en) Semiconductor device
JP5290909B2 (en) Heterojunction Bipolar Transistor Manufacturing Method
JPH11330087A (en) Heterojunction bipolar transistor and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A977 Report on retrieval

Effective date: 20060303

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070911

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129