JPH11121371A - 半導体デバイスにおける反射防止層の形成方法 - Google Patents

半導体デバイスにおける反射防止層の形成方法

Info

Publication number
JPH11121371A
JPH11121371A JP10226643A JP22664398A JPH11121371A JP H11121371 A JPH11121371 A JP H11121371A JP 10226643 A JP10226643 A JP 10226643A JP 22664398 A JP22664398 A JP 22664398A JP H11121371 A JPH11121371 A JP H11121371A
Authority
JP
Japan
Prior art keywords
refractive index
dielectric layer
region
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10226643A
Other languages
English (en)
Other versions
JP3321100B2 (ja
Inventor
Kurt G Steiner
ジー．ステイナー カート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11121371A publication Critical patent/JPH11121371A/ja
Application granted granted Critical
Publication of JP3321100B2 publication Critical patent/JP3321100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/003—Light absorbing elements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Abstract

(57)【要約】 【課題】 干渉機能または吸収機能を改善した反射防止
層をを提供する。 【解決手段】 本発明は、基板１１２の上に形成された
金属製または誘電体製の層１１８，１２０上に反射防止
層を形成する半導体デバイスにおける反射防止層の形成
方法において、金属製または誘電体製の層１１８，１２
０の上に所定の厚さの誘電体層１２０を形成するステッ
プと、前記誘電体層１２０を放射吸収領域と放射透過領
域を有する反射防止層に変換するために酸化プロセスに
より前記所定の厚さの誘電体層の少なくとも一部の厚さ
に屈折率の傾斜領域を形成するステップとからなること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に半導体基板に開口を形成するためにハ
ードマスクを用いる方法に関する。
【０００２】
【従来の技術】微細回路の製造方法は、シリコン基板の
非常に小さな領域に不純物を正確に制御しながら導入す
ることが必要であり、そしてこれらの領域はその後相互
に接続され、ＶＬＳＩ回路あるいはＵＬＳＩ回路を形成
する。このような領域を規定するパターンは、光学リソ
グラフプロセスにより通常形成され、このプロセスは、
マスクと放射（紫外線，電子線，Ｘ線）を用いてフォト
レジスト材料内にパターンを露出する。このフォトレジ
スト内の露出したパターンは、ウェハがその後現像ステ
ップにさらされると形成され、そしてパターンがカバー
している基板領域を保護する。フォトレジストが除去さ
れる場所はその後様々な処理ステップが行われる。
【０００３】今日のミクロン以下（サブミクロン）の技
術においては、このようなリソグラフプロセスにより達
成される解像度は、常に極小のサイズの画像をプリント
する際の重要なファクタである。ＶＬＳＩにますます小
さくなっていく特徴を形成することは、より高い解像度
のリソグラフ装置あるいはプロセスが必要である。より
高い解像度は、様々な方法で達成される。例えば、照射
波長を短くする、あるいはシステムのレンズの開口数を
増やすことである。
【０００４】フォトレジストのコントラストの増加は、
フォトレジストの性質を変化させること、全く新たなレ
ジスト材料を開発すること、あるいはコントラストを強
化した層を用いることにより行われるが、これらにより
より小さな転写機能が可能となり十分な画像が得られ
る。別法として光学システムのコヒーレンスを調整する
ことによってもできる。
【０００５】解像度は、０．５μｍ以下の特徴を有する
サブミクロン回路においてさらにまた重要な事項であ
る。特徴物のサイズが小さくなるにつれて、フォトレジ
ストの露光量を制御することの困難さが、これらの小さ
な特徴物をパターン化する際の迷光（stray light） 問
題に起因して増加する。ある場合には、所望のフォトレ
ジスト領域の過剰な露光が行われ、また別の場合にはフ
ォトレジスト領域の露光不足が発生する。いずれの場合
にも臨界寸法（critical dimension−ＣＤ）のライン幅
の制御がより難しくなる。
【０００６】特徴サイズが３５０ｎｍ（０．３５μｍ）
以下のディープサブミクロン集積回路用の光学リソグラ
フは、回路を規定するのに用いられるフォトレジスト材
料をさらに短い波長（３６５ｎｍあるいは２４８ｎｍ）
に露光する必要がある。フォトレジスト材料が透明であ
るような短い波長の使用により、パターンの解像度が迷
光の基板の反射性に依存することになる。そのため臨界
寸法（ＣＤ）のライン幅制御を正確に行うことは、反射
性基板からの迷光を完全になくすことが必要である。
【０００７】迷光の量を低減するために、有機および無
機の反射防止コーティング（ＡＲＣ）および反射防止層
（ＡＲＬ）が開発されている。有機材料は、基板上にス
ピンコートで塗布され、その結果前に規定した回路の特
徴物の平面化が得られる。しかし、この平面化により厚
さの大幅な変動を引き起こし、パターンを転写する（即
ち、エッチングする）ことが難しくなる。
【０００８】一方無機ＡＲＣおよびＡＲＬ材料は、シリ
コンリッチのアモルファスシリコン−酸化−窒化物であ
り、これはシラン一酸化二窒素化学材料を用いたプラズ
マ強化ＣＶＤ法で堆積して形成される。このようにして
得られた無機材料は、パターン転写性能を改善する等写
性ステップカバレッジを有するが、上記の有機材料と同
様にそのマトリックス内にアミノ基を含有し、これは最
深紫外線（２４８ｎｍ）のフォトレジスト材料とは適合
しない。
【０００９】しかし、シリコンリッチのシリコン酸素含
有窒化物（silicon oxy-nitride）製の薄膜フィルム
は、Ｉ線（３６５ｎｍ）と深紫外線（２４８ｎｍ）にお
けるリソグラフ性能を改善するために、ＡＲＣとして用
いるための利点は５つある。これらのシリコン酸化窒化
物（ＳｉＯＮ）製の薄膜フィルムは、基本的に２つのス
キーム、即ち干渉スキームと全吸収スキームを有する。
この干渉スキームは、フィルムの厚さおよび光学特性を
調整することにより位相シフト相殺を用い、その結果反
射光の波長は、ソース光とは位相がずれることになる。
【００１０】一方、全吸収スキームは、積層構造のフィ
ルムを用いて上部層の光学特性を調整してフォトレジス
ト層の光学特性に適合させ、底部層の光学特性は高い吸
収率を有するよう調整し、中間層は遷移層となるように
している。ＳｉＯＮの光学特性は、それぞれ底部層，中
間層，上部層の堆積特性を調整することにより変化させ
ることができる。これらのスキームは、迷光量を低減す
るためには極めてよく機能するが、堆積特性を極めて厳
密に制御する必要があり、その結果得られたフィルムの
厚さと、厚さの均一性を達成することが難しい。
【００１１】
【発明が解決しようとする課題】したがって本発明の目
的は、半導体基板材料の上に金属製または誘電体製の層
を形成し、その金属製または誘電体製の層の上に干渉機
能または吸収機能を改善した反射防止層を形成するもの
である。
【００１２】
【課題を解決するための手段】本発明の反射防止層の形
成方法は、請求項１に記載した特徴を有する。請求項１
において、光学特性とは屈折率，消光係数とバンドギャ
ップを意味する。さらに好ましい実施例としては、本発
明の誘電体層は、請求項７に記載した特徴を有する。さ
らに本発明は、請求項１５に記載した特徴を有し、別の
実施例においては、請求項１４に記載した特徴を有す
る。本発明の実施例においては、ドーパントは請求項１
３に記載した特徴を有する。
【００１３】さらに本発明は、請求項２に記載した特徴
を有する。さらにまた本発明は請求項３および５に記載
した特徴を有する。このようにして本発明の実施例は、
パターンの解像度を強化させた屈折率の傾斜特性を有す
る反射防止層を提供する。一実施例においては、本発明
はさらに請求項６に記載した特徴を有する。本発明の別
の実施例においては、本発明は請求項８，９，１０，１
１に記載した特徴を有する。
【００１４】本発明の技術思想においては、本発明は基
板とその上に金属製または誘電体製の層を有する半導体
デバイスを提供する。本発明の一実施例においては、誘
電体層は、非積層型のアモルファスシリコン層を有し、
請求項２９，２８，２７に記載した特徴を有する。本発
明は、さらにまた請求項１７，１８，１９，２０，２
２，２３，２４，２５に記載した特徴を有する。
【００１５】
【発明の実施の形態】図１に本発明の半導体デバイス１
１０の断面図を示す。この半導体デバイス１１０は、例
えばＳｉ、Ｇｅ、ＧａＡｓのような従来の半導体材料製
の基板１１２を有する。このような従来の半導体デバイ
スと同様に基板１１２は、選択的にドープされて導電領
域を形成する。フィールド酸化物１１４が従来のプロセ
スの材料を用いて基板１１２の上に堆積され、さらにポ
リシリコン層１１６が堆積される。
【００１６】このポリシリコン層１１６もまた従来の材
料と堆積プロセスを用いて堆積される。多くのアプリケ
ーションにおいては、ポリシリコン層１１６は最終的に
従来のゲートを構成する、このゲートは、０．３５μｍ
以下のサブミクロンサイズの金属酸化物半導体デバイス
に見いだされる。前述したように、このゲートの形成は
このようなデバイスの製造に際し非常に重要なステップ
である。またゲートを規定するエッチングプロセスを正
確に制御することも同様に重要である。
【００１７】タングステン硅化物のような金属層１１８
がポリシリコン層１１６の上に堆積される。ポリシリコ
ン層１１６と同様に金属層１１８は、従来のプロセスに
より堆積される。ポリシリコン層１１６，金属層１１８
の形成後、反射防止層あるいは反射防止コーティングが
以下に説明するように堆積される。この「反射防止層」
とは、従来公知のものであり、全ての照射を反射または
吸収するわけではないが、フォトレジストの露光プロセ
スに関連する照射の大部分を反射または吸収する。
【００１８】好ましい実施例においては、反射防止層あ
るいは反射防止コーティング（以下総称して反射防止層
と称する）は、金属層１１８の上に形成された誘電体層
１２０である。誘電体層１２０は、アモルファス即ち非
晶質のシリコンで、さらにまた誘電体層１２０は非積層
型のアモルファスシリコンでその所定の厚さは４．５ｎ
ｍから１５０ｎｍである。本発明における誘電体層１２
０は、従来の異なる材料層を積層して形成した反射防止
層に対して、非積層型である。
【００１９】前述したように積層するには堆積物の特
徴、その結果得られた層の厚さおよび層の均一性を極め
て厳密に制御する必要がある。これに対し、本発明の非
積層型の構成においては、層は単一の層からなり、それ
自体が反射防止層として堆積される。かくしてフィルム
の厚さフィルムの均一性は、その制御が従来方法に比べ
より簡単になる。
【００２０】好ましい実施例においては、誘電体層１２
０は、堆積条件がアルゴンまたは窒素ガス流内で無線周
波数のパワーが１５０Ｗで圧力が１００ミリトールの室
温状態のＰＶＤプロセスにより形成される。このプロセ
スにより達成される堆積レートは、約０．２ｎｍ／秒
で、その厚さの範囲は４．５ｎｍから１５０ｎｍの範囲
で達成できる。
【００２１】この誘電体層１２０の厚さとその後の酸化
処理（後述する）は、所望の光学吸収の機能を実行す
る。この機能の重要性は、このプロセスの自由度および
寿命である。堆積時間あるいは酸化時間を若干変化させ
ることにより誘電体層１２０は特定のリソグラフアプリ
ケーションに容易に微調整できる。さらにまた堆積速度
と酸化速度は、頑強で製造しやすいプロセスを達成する
のに用いられる物理的乗数である。
【００２２】本発明の一実施例においては、特定のパラ
メータを用いているがこれらのパラメータは、単なる一
実施例で異なる堆積速度および層厚を達成するためには
様々に変更可能である。さらにまた誘電体層１２０の形
成プロセスは、種々の方法があり、本明細書に記載した
特定の実施例に限定すべきではない。例えば温度が５５
０℃から６００℃で、シランあるいはジクロロ−シラン
を用いてインシチュのドープされたあるいは非ドープの
アモルファスシリコンを気相成長（ＣＶＤ）させること
も可能であり、他の堆積プロセスも当業者には公知であ
る。
【００２３】反射防止層を形成する誘電体層１２０は、
例えばボロンあるいは他のＩＩＩ属あるいはＶ属の（以
前のＩＵＰＡＣして）の元素のようなドーパントを含有
できる。一実施例においては、このドーパントは、誘電
体層１２０のうち０．５重量％から１．０重量％を含
む。このドーパントにより誘電体層１２０の酸化速度を
速めることができる。
【００２４】誘電体層１２０が金属層１１８の上に形成
されると、少なくとも部分的に酸化され、誘電体層１２
０の所定の厚さの少なくとも一部の屈折率が傾斜して変
化することになる。この屈折率の傾斜は、照射吸収領域
と照射透過領域とを有する。酸化プロセスの間誘電体層
１２０は、上部表面から誘電体層１２０内への下側方向
への酸化により屈折率の傾斜が付けられる。この酸化速
度は、ドーパントの添加量により変化する。実施例にお
いては酸化速度は、誘電体層１２０内のドーパントの存
在割合が増加するにつれて増加する。
【００２５】一実施例においては、酸化された誘電体層
１２０は、金属層１１８に隣接して点線の真下の部分で
ある内側屈折率領域１２２と、点線の真上の部分であり
その上に半導体材料例えばフォトレジスト材料１２６が
堆積される外側屈折率領域１２４とを含む。このような
実施例においては、外側屈折率領域１２４は内側屈折率
領域１２２とは異なる屈折率を有する。図１に示した領
域は、単なる説明のためで、それらの領域のそれぞれの
厚さはアプリケーションに応じて変化する。
【００２６】この実施例において、内側屈折率領域１２
２はそこを通過する照射光を吸収し、外側屈折率領域１
２４は、照射光を透過する。外側屈折率領域１２４は、
フォトレジスト材料１２６と類似の屈折率を有する。即
ち、これら２つの層の屈折率により、照射光がフォトレ
ジスト材料１２６から外側屈折率領域１２４に反射され
ることなく実質的に透過するようになる。
【００２７】例えば一実施例においては、内側屈折率領
域１２２の屈折率は３．０で消光係数約１で、バンドギ
ャップは１から２の範囲内にあり、一方、外側屈折率領
域１２４の屈折率は約１．８で、バンドギャップは２か
ら４の範囲内にあり、フォトレジスト材料１２６の屈折
率は約１．８である。上記の屈折率と消光係数は波長が
３６５ｎｍで測定した値である。これらの値は波長に応
じて変化することは当業者に明かである。
【００２８】誘電体層１２０に傾斜を形成するのに用い
られる酸化方法には、様々な方法がある。例えば、酸化
は半導体ウェハを脱イオン水の超音波スプレーにさらす
ことにより達成できる。この実施例においては、誘電体
層の酸化は２０pound／inch2（１３７．８ｋＰａ）で温
度が２５℃で約３０秒間の条件で、あるいは９８％窒素
と２％酸素で８００℃の温度で約２０分間さらすことに
よっても行うことができる。
【００２９】誘電体層を酸化する別の酸化方法として
は、８８％酸素と１２％のオゾンの雰囲気で温度が約３
５０℃で１分間さらすことによっても行われる。さらに
誘電体層を酸化する別の方法は、半導体ウェハを室温
（即ち、約２５℃）で約１時間脱イオン水の中に配置す
ることである。他の酸化方法は、当業者に公知であろ
う。金属層１１８の酸化速度はこれらの酸化方法のそれ
ぞれによって異なる。
【００３０】例えばオゾン／酸素の方法の酸化速度は最
も早く室温の脱イオン水の中に浸積する方法は酸化速度
が最も遅い。これらの様々な酸化方法の様々な酸化速度
は、異なった厚さの傾斜フィルムを与えるのに有効であ
る。例えば、厚い傾斜フィルムは高速の酸化スキームを
用い、薄い傾斜フィルムは低速の酸化スキームを用い
る。
【００３１】次に、図２に上記の誘電体層１２０の傾斜
を示すＡＥＳプロファイルを表すグラフである。この場
合、誘電体層１２０（その厚さは点線で示されたＡＲＣ
ライン）は、前述したＰＶＤ方法を用いて二酸化シリコ
ンの層の上に堆積されたアモルファスシリコンである。
ｙ軸は酸素とシリコンの割合を示し、ｘ軸はスパッタリ
ング時間（分）で示し、これは誘電体層の厚さに数式化
される。
【００３２】グラフから分かるように表面領域である誘
電体層１２０は二酸化シリコンであり、その割合は７０
％シリコンで３０％酸素である。しかし、中央部分にお
いてはシリコンの濃度は９６％まで増加し一方酸素濃度
は４％まで減少する。このことは外側領域は二酸化シリ
コンの組成から変化したものであり、照射をアモルファ
スシリコンである内側層に伝播し、そしてこの内側層が
照射を吸収する。
【００３３】図３にはチタン窒化物層の上に堆積された
上記の誘電体層１２０の傾斜を表すＡＥＳプロファイル
のグラフである。このグラフは、図２に示したのと同一
の酸化スキームを示す。言い換えるとこの実施例におい
ては、反射防止層の上部部分、即ち外側部分は大部分が
二酸化シリコンを含有し、内側部分の大部分はアモルフ
ァスシリコンを含有する。
【００３４】反射防止層の二酸化シリコン部分の光学特
性は、フォトレジストのそれに極めて類似している（即
ち、屈折率がほぼ同一である）。この構成により照射光
は、フォトレジストと二酸化シリコンとの間の界面を横
切り、さらに非酸化誘電体層（例、アモルファスシリコ
ン部分）内に深く入り込む。
【００３５】このアモルファスシリコン部分は、二酸化
シリコンとは非常に異なった屈折率を有し、これにより
照射を徐々に吸収しその結果大部分がその下のチタン窒
化物層から反射されることはない。このようにして二酸
化シリコンからアモルファスシリコンへの徐々の変化
は、優れた吸収特性に容易に合わすことができ、かつリ
ソグラフの結果を改善するような傾斜フィルム（graded
film）を提供できる。
【００３６】
【発明の効果】以上述べたように、本発明によれば金属
製または誘電体製の層の上に反射防止層を形成すること
ができる。本発明の方法は、金属層または誘電体製の層
の上に所定の厚さの誘電体層を形成し、酸化プロセスに
よりこの誘電体層の所定の厚さの少なくとも一部に屈折
率の傾斜領域を形成し、それにより誘電体層を照射吸収
領域と照射透過領域とを有する反射防止層に変化させ
る。
【００３７】さらにまた一実施例においては、この誘電
体層は非積層型のアモルファスシリコン層でその厚さは
４．５ｎｍから１５０ｎｍの範囲である。別の実施例に
おいては、本発明の方法およびデバイスは、誘電体層内
に誘電体層の重さの約０．５重量％から１．０重量％の
ドーパントを含む。
【図面の簡単な説明】
【図１】本発明により金属製または誘電体製の層上に堆
積された反射防止層を有する半導体デバイスの断面図
【図２】二酸化シリコンの上に堆積された本発明の反射
防止層の屈折率の傾斜を示すアグア電子スペクトロスコ
ピー（aguer electron spectroscopy−ＡＥＳ）プロフ
ァイルを表すグラフ
【図３】窒化チタンの上に堆積された本発明の反射防止
層の屈折率の傾斜を示すアグア電子スペクトロスコピー
（ＡＥＳ）プロファイルを表すグラフ
【符号の説明】
１１０ 半導体デバイス １１２ 基板 １１４ フィールド酸化物層 １１６ ポリシリコン層 １１８ 金属層 １２０ 誘電体層 １２２ 内側屈折率領域 １２４ 外側屈折率領域 １２６ フォトレジスト材料
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ.

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 基板（１１２）の上に形成された金属製
    または誘電体製の層（１１６，１１８）上に反射防止層
    を形成する半導体デバイスにおける反射防止層の形成方
    法において、 （Ａ） 金属製または誘電体製の層（１１６，１１８）
    の上に所定の厚さの誘電体層（１２０）を形成するステ
    ップと、 （Ｂ） 前記誘電体層（１２０）を放射吸収領域（１２
    ４）と、放射透過領域（１２２）を有する反射防止層に
    変換するために、酸化プロセスにより前記所定の厚さの
    誘電体層の少なくとも一部の厚さに屈折率の傾斜領域を
    形成するステップとからなることを特徴とする半導体デ
    バイスにおける反射防止層の形成方法。
  2. 【請求項２】 前記（Ａ）のステップは、前記金属製ま
    たは誘電体製の層に隣接する内側領域（１２２）と、そ
    の上に半導体材料が堆積される外側領域（１２４）とを
    有するアモルファスシリコン製誘電体層を堆積するステ
    ップを含むことを特徴とする請求項１記載の方法。
  3. 【請求項３】 前記（Ｂ）のステップは、前記金属製ま
    たは誘電体製の層に隣接する内側屈折率領域（１２２）
    と、その上に半導体材料が堆積される外側屈折率領域
    （１２４）とを形成するステップを含み前記外側屈折率
    領域は、前記内側屈折率領域とは異なる屈折率を有する
    ことを特徴とする請求項１記載の方法。
  4. 【請求項４】 前記外側屈折率領域を形成するステップ
    は、その上に堆積されるフォトレジスト材料層（１２
    ６）に類似する屈折率を有する外側屈折率領域を形成す
    ることを含むことを特徴とする請求項３記載の方法。
  5. 【請求項５】 前記（Ｂ）のステップは、 通過する照射光を吸収する内側屈折率領域（１２２）を
    形成するステップと、 照射光を透過する外側屈折率領域（１２４）を形成する
    ステップとを含むことを特徴とする請求項１記載の方
    法。
  6. 【請求項６】 前記内側屈折率領域（１２２）を形成す
    るステップは、 屈折率が約３．０で、消光係数が約１で、バンドギャッ
    プが１−２の範囲にある屈折率領域を形成するステップ
    と、 屈折率が約１．８で、バンドギャップが２−４の範囲に
    ある外側屈折率領域を形成するステップを含むことを特
    徴とする請求項５記載の方法。
  7. 【請求項７】 前記（Ａ）のステップは、非積層状態の
    アモルファスシリコン層を形成するように前記誘電体層
    （１２０）を堆積するステップを含むことを特徴とする
    請求項１記載の方法。
  8. 【請求項８】 前記酸化プロセスは、前記誘電体層（１
    ２０）を脱イオン水による超音波スプレーにさらすステ
    ップを含むことを特徴とする請求項１記載の方法。
  9. 【請求項９】 前記超音波スプレーにさらすステップ
    は、前記誘電体層を圧力が２０ポンド／インチ2 で、温
    度が２５℃で約３０秒さらすことを特徴とする請求項８
    記載の方法。
  10. 【請求項１０】 前記酸化プロセスは、前記誘電体層を
    ９８％の窒素と２％の酸素の雰囲気で温度が８００℃で
    約２０分間さらすステップを含むことを特徴とする請求
    項１記載の方法。
  11. 【請求項１１】 前記酸化プロセスは、前記誘電体層を
    ８８％の酸素と１２％のオゾンの雰囲気で温度が３５０
    ℃で約１分間さらすステップを含むことを特徴とする請
    求項１記載の方法。
  12. 【請求項１２】 前記（Ａ）のステップは、前記誘電体
    層（１２０）にドーパントをドーピングするステップを
    含むことを特徴とする請求項１記載の方法。
  13. 【請求項１３】 前記ドーパントは、前記誘電体層（１
    ２０）の材料の約０．５重量％から１．０重量％を含む
    ことを特徴とする請求項１２記載の方法。
  14. 【請求項１４】 前記ドーパントは、ボロンであること
    を特徴とする請求項１２記載の方法。
  15. 【請求項１５】 前記（Ａ）のステップは、前記誘電体
    層（１２０）の厚さが４．５ｎｍから１５０ｎｍの範囲
    となるよう形成することを特徴とする請求項１２記載の
    方法。
  16. 【請求項１６】 金属層を有する基板材料を有する半導
    体デバイスにおいて、 前記金属層（１１８）の上に所定の厚さの誘電体層（１
    ２０）を有し、 前記誘電体層（１２０）は、少なくとも部分的に酸化さ
    れて前記所定の厚さのうち屈折率が傾斜する領域を形成
    し、 前記屈折率の傾斜領域は放射光吸収領域と放射光透過領
    域とを有することを特徴とする半導体デバイス。
  17. 【請求項１７】 前記誘電体層（１２０）は、前記金属
    製または誘電体製の層に隣接する内側屈折率領域と、そ
    の上に半導体材料が堆積される外側屈折率領域とを有
    し、 前記外側屈折率領域は、前記内側屈折率領域とは異なる
    屈折率を有することを特徴とする請求項１６記載のデバ
    イス。
  18. 【請求項１８】 前記内側屈折率領域は、照射光を吸収
    し、 前記外側屈折率領域は、照射光を透過することを特徴と
    する請求項１７記載のデバイス。
  19. 【請求項１９】 前記誘電体層の上に形成されたフォト
    レジスト材料を有し、 前記外側屈折率領域の屈折率は、前記フォトレジスト材
    料の屈折率と類似であることを特徴とする請求項１６記
    載のデバイス。
  20. 【請求項２０】 前記内側屈折率領域は、屈折率が約
    ３．０で、消光係数が約１で、バンドギャップが１−２
    の範囲にあり、 前記外側屈折率領域は、屈折率が約１．８で、バンドギ
    ャップが２−４の範囲にあることを特徴とする請求項１
    ６記載のデバイス。
  21. 【請求項２１】 前記誘電体層は、非積層型のアモルフ
    ァスシリコン層であることを特徴とする請求項１６記載
    のデバイス。
  22. 【請求項２２】 前記誘電体層は、脱イオン水による超
    音波スプレーで酸化されていることを特徴とする請求項
    １６記載のデバイス。
  23. 【請求項２３】 前記誘電体層（１２０）は、圧力が２
    ０pound／inch2（１３７．８ｋＰａ）で、温度が２５℃
    で約３０秒間さらし酸化されていることを特徴とする請
    求項２２記載のデバイス。
  24. 【請求項２４】 前記所定の厚さの誘電体層の少なくと
    も一部は、９８％の窒素と２％の酸素の雰囲気で、温度
    が８００℃で約２０分間さらし酸化されていることを特
    徴とする請求項１６記載のデバイス。
  25. 【請求項２５】 前記所定の厚さの誘電体層（１２０）
    の少なくとも一部は、８８％の酸素と１２％のオゾンの
    雰囲気で、温度が３５０℃で約１分間さらし酸化されて
    いることを特徴とする請求項１６記載のデバイス。
  26. 【請求項２６】 前記誘電体層（１２０）は、ドーパン
    トを含有することを特徴とする請求項１６記載のデバイ
    ス。
  27. 【請求項２７】 前記ドーパントは、前記誘電体層の材
    料の約０．５重量％から１．０重量％を含むことを特徴
    とする請求項２６記載のデバイス。
  28. 【請求項２８】 前記ドーパントは、ボロンであること
    を特徴とする請求項２６記載のデバイス。
  29. 【請求項２９】 前記誘電体層（１２０）の厚さは、
    ４．５ｎｍから１５０ｎｍの範囲であることを特徴とす
    る請求項１６記載のデバイス。
JP22664398A 1997-08-14 1998-08-11 半導体デバイスにおける反射防止層の形成方法 Expired - Fee Related JP3321100B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/907834 1997-08-14
US08/907,834 US6133618A (en) 1997-08-14 1997-08-14 Semiconductor device having an anti-reflective layer and a method of manufacture thereof

Publications (2)

Publication Number Publication Date
JPH11121371A true JPH11121371A (ja) 1999-04-30
JP3321100B2 JP3321100B2 (ja) 2002-09-03

Family

ID=25424718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22664398A Expired - Fee Related JP3321100B2 (ja) 1997-08-14 1998-08-11 半導体デバイスにおける反射防止層の形成方法

Country Status (5)

Country Link
US (1) US6133618A (ja)
EP (1) EP0901156A3 (ja)
JP (1) JP3321100B2 (ja)
KR (1) KR100283464B1 (ja)
TW (1) TW432530B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821712B2 (en) 2001-01-12 2004-11-23 Murata Manufacturing Co., Ltd. Methods of forming resist pattern, forming electrode pattern, and manufacturing surface acoustic wave device
JP2012506642A (ja) * 2008-10-21 2012-03-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜型の光学的特性を有するｂａｒｃを用いるフォトリソグラフィを実行するための方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
KR100269330B1 (ko) * 1998-06-29 2000-12-01 윤종용 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6379014B1 (en) * 2000-04-27 2002-04-30 N & K Technology, Inc. Graded anti-reflective coatings for photolithography
US6794279B1 (en) * 2000-05-23 2004-09-21 Advanced Micro Devices, Inc. Passivating inorganic bottom anti-reflective coating (BARC) using rapid thermal anneal (RTA) with oxidizing gas
EP1160843A1 (en) * 2000-05-30 2001-12-05 Semiconductor 300 GmbH & Co. KG Planarizing anti-reflective coating layer with improved light absorption
JP2002194547A (ja) 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP4194259B2 (ja) 2000-08-31 2008-12-10 富士フイルム株式会社 ネガ型レジスト組成物
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6677216B2 (en) * 2001-10-04 2004-01-13 Mosel Vitelic, Inc. Method of making IC capacitor
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US7638440B2 (en) 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
JP4879159B2 (ja) 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス
US7079740B2 (en) 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US7094442B2 (en) 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
EP2619799A1 (en) * 2010-09-22 2013-07-31 Dow Corning Corporation Electronic article and method of forming
TW201312795A (zh) * 2011-09-02 2013-03-16 Taiwan Micropaq Corp 具漸進式折射率之防反射層及其製作方法
US9221715B2 (en) 2013-07-25 2015-12-29 Apple Inc. Chemical strengthening of anti-reflective coatings (ARC)
CN109085669B (zh) * 2018-08-14 2020-09-29 深圳市融光纳米科技有限公司 一种锥形阵列宽带吸收器及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
JPS58191478A (ja) * 1982-05-04 1983-11-08 Matsushita Electric Ind Co Ltd 太陽電池の反射防止膜形成法
US5015353A (en) * 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
EP0379924A3 (de) * 1989-01-23 1990-11-07 Siemens Aktiengesellschaft Vefahren zur Verringerung reflektionsbedingter Srukturgrössenschwankungen in einer Deckschicht bei der in der Herstellung integrierten Schaltungen in einem Substrat verwendeten optischen Lithographie
US5472827A (en) * 1991-12-30 1995-12-05 Sony Corporation Method of forming a resist pattern using an anti-reflective layer
US5286608A (en) * 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
JP3326663B2 (ja) * 1994-04-05 2002-09-24 ソニー株式会社 半導体装置の製造方法
TW388083B (en) * 1995-02-20 2000-04-21 Hitachi Ltd Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821712B2 (en) 2001-01-12 2004-11-23 Murata Manufacturing Co., Ltd. Methods of forming resist pattern, forming electrode pattern, and manufacturing surface acoustic wave device
JP2012506642A (ja) * 2008-10-21 2012-03-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜型の光学的特性を有するｂａｒｃを用いるフォトリソグラフィを実行するための方法

Also Published As

Publication number Publication date
EP0901156A3 (en) 1999-09-01
US6133618A (en) 2000-10-17
KR19990023571A (ko) 1999-03-25
TW432530B (en) 2001-05-01
JP3321100B2 (ja) 2002-09-03
EP0901156A2 (en) 1999-03-10
KR100283464B1 (ko) 2001-04-02

Similar Documents

Publication Publication Date Title
JP3321100B2 (ja) 半導体デバイスにおける反射防止層の形成方法
KR100300258B1 (ko) 집적회로패턴을반도체기판상에형성하기위한방법및구조
US5674356A (en) Method for forming a semiconductor device in which an anti reflective layer is formed by varying the composition thereof
JP3506240B2 (ja) リソグラフィ構造
US6624068B2 (en) Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography
JP3315345B2 (ja) 半導体装置の製造方法
US7410733B2 (en) Dual-layer EUV mask absorber with trenches having opposing sidewalls that are straight and parallel
US5480747A (en) Attenuated phase shifting mask with buried absorbers
US5474865A (en) Globally planarized binary optical mask using buried absorbers
US6037276A (en) Method for improving patterning of a conductive layer in an integrated circuit
US8048797B2 (en) Multilayer low reflectivity hard mask and process therefor
US6177235B1 (en) Antireflection treatment of reflective surfaces
EP1039347B1 (en) Antireflective coating for improving cd control
US6200734B1 (en) Method for fabricating semiconductor devices
USRE39349E1 (en) Masks for use in optical lithography below 180 nm
WO2021076854A1 (en) Multilayer reflector and methods of manufacture and patterning
KR20010004043A (ko) 이유브이 노광 장비용 반사 마스크의 제조방법
KR101095042B1 (ko) Ｅｕｖ 마스크 및 그 제조방법
KR100347246B1 (ko) 반도체 소자의 제조 방법
US7884023B1 (en) System and method for using siliciding PECVD silicon nitride as a dielectric anti-reflective coating and hard mask
KR0154017B1 (ko) 미세 패턴 형성 방법
Nault et al. Single layer chemical vapor deposition photoresist for 193 nm deep ultraviolet photolithography
KR20000027567A (ko) 반도체 소자의 반사억제막 형성 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees