KR100283464B1 - 반사 방지층을 갖는 반도체 장치 및 그 제조 방법 - Google Patents

반사 방지층을 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100283464B1
KR100283464B1 KR1019980032867A KR19980032867A KR100283464B1 KR 100283464 B1 KR100283464 B1 KR 100283464B1 KR 1019980032867 A KR1019980032867 A KR 1019980032867A KR 19980032867 A KR19980032867 A KR 19980032867A KR 100283464 B1 KR100283464 B1 KR 100283464B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
refractive index
forming
region
layer
Prior art date
Application number
KR1019980032867A
Other languages
English (en)
Other versions
KR19990023571A (ko
Inventor
커트 지 스테이너
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR19990023571A publication Critical patent/KR19990023571A/ko
Application granted granted Critical
Publication of KR100283464B1 publication Critical patent/KR100283464B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/003—Light absorbing elements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Optics & Photonics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은, 일실시예에서, 기판 재료 위에 금속 또는 유전층을 갖는 반도체 장치에서 사용하기 위해, 상기 금속층 위에 반사 방지층을 형성하는 방법 및 그 방법에 의해 제조된 반도체 장치를 제공한다. 본 방법은 금속층 또는 유전층 위에 사전결정된 두께의, 비정질 실리콘과 같은 유전층을 형성하는 단계와, 산화 프로세스에 의해 상기 유전층의 사전결정된 두께의 적어도 일부를 통해 굴절률의 구배를 형성하여, 상기 유전체를, 방사선 흡수 영역과 방사선 투과 영역을 갖는 반사방지층으로 변환하는 단계를 포함한다. 바람직한 실시예에서, 이 유전층은 실질적으로 비정질의 비적층형 실리콘층일 수 있다. 또한, 유전층의 두께는 약 4.5 nm 내지 약 150 nm 범위일 수 있다. 또한, 다른 실시예에서, 본 방법은 붕소와 같은 도판트로 유전층을 도핑하는 단계를 포함할 수 있다. 이러한 특정 실시예의 일측면에서, 도판트는 유전층의 약 0.5 중량% 내지 1.0 중량%일 수 있다.

Description

반사 방지층을 갖는 반도체 장치 및 그 제조 방법{A SEMICONDUCTOR DEVICE HAVING AN ANTI-REFLECTIVE LAYER AND A METHOD OF MANUFACTURE THEREOF}
본 발명은 전반적으로 반도체 제조 방법에 관한 것으로, 특히, 하드마스크(hardmask)를 사용하여 반도체 기판에 개구(an opening)를 형성하는 방법에 관한 것이다.
마이크로회로는 제조시에 정밀하게 제어된 양의 불순물을 실리콘 기판의 매우 작은 영역내로 도입한 후, 이들 영역을 상호접속하여 부품 및 VLSI(very large scale integration) 또는 ULSI(ultra large scale integration) 회로를 생성하는 것으로 잘 알려져 있다. 전형적으로, 이들 영역을 정의하는 패턴은 마스크와, 자외선광, 전자 또는 X선과 같은 방사선(radiation)을 이용하여 포토 레지스트 재료내의 패턴을 노광시키는 것을 포함하는 광학 리소그래피 공정에 의해 생성되는 것 역시 잘 알려져 있다. 포토 레지스트내의 노광된 패턴은 웨이퍼가 차후의 현상 단계를 거칠 때 형성되어, 그들이 덮고 있는 기판 영역을 보호한다. 이 때, 포토 레지스트가 제거된 위치들은 다양한 후속 처리 단계들을 거칠 수 있다.
현재의 서브-마이크론(sub-micron) 기술에서, 이러한 리소그래피 프로세스에 의해 성취될 수 있는 해상도는, 최소 크기의 이미지를 일괄적으로 인쇄하는데 중요한 인자(factor)이다. 따라서, VLSI 상의 보다 작은 피쳐(feature)의 제조는 보다 높은 해상도의 리소그래피 장비 또는 프로세스의 이용가능성에 의존한다. 이러한 높은 해상도는 몇가지 방법으로 성취될 수 있다. 예를 들면, 조명광의 파장을 감소시키거나, 시스템 렌즈의 개구수를 증가시킬 수 있다. 또한 포토 레지스트의 콘트라스트를 포토 레지스트의 화학적 성질을 변화시킴으로써, 전혀 새로운 레지스트를 생성함으로써, 또는 적당한 이미지를 생성하는 더 작은 변조 변환 기능을 허용하는 콘트라스트 강화층을 사용함으로써 증가시킬 수 있다. 대안적으로, 광학 시스템의 간섭성을 조정할 수 있다.
해상도는 0.5 μm 미만의 피쳐를 갖는 서브-마이크론 회로에서 더욱 중요하다. 피쳐의 크기가 작아짐에 따라, 적절한 포토 레지스트 노광량을 제어하는데 있어서의 어려움은, 이들 작은 피쳐를 패터닝하는 것과 관련된 이탈 광(stray light) 문제 때문에 증가되었다. 몇몇 경우에는, 원하는 포토 레지스트 영역을 지나치게 노광시킬 수 있고, 다른 경우에는, 포토 레지스트 영역을 부족하게 노광시킬 수도 있다. 어느 경우든, 임계 치수(critical dimension;CD) 선 폭 제어는 더욱 어려워진다.
350 nm(0.35 μm) 미만의 피쳐 크기를 갖는 딥 서브-마이크론(deep sub-micron) 집적 회로를 위한 광학적 리소그래피는, 회로를 정의하는 데 사용되는 포토 레지스트 재료를 더 짧은 파장으로 노광(365 nm 또는 248 nm)시킬 것을 요구한다. 포토 레지스트 재료가 투명한 경우, 짧은 파장을 사용하면, 유효 패턴 해상도는 이탈 광의 기판 반사율에 의존하게 된다. 그러므로, 정확한 임계 치수(CD) 선 폭 제어는 반사 기판으로부터의 이탈 광을 무효화할 것을 요구한다.
이탈 광의 양을 감소시키기 위해, 유기 및 무기의 반사 방지 코팅(anti-reflective coating;ARC) 및 반사 방지층(anti-reflective layer;ARL)이 개발되었다. 통상, 유기 재료는 기판상에 스핀 코팅(spin coat)되고, 이전에 형성된 회로 피쳐를 평탄화한다. 그러나, 이 평탄화 효과는 현저한 두께 변동과, 패턴 전사(즉, 에칭)시에 어려움을 초래한다. 통상, 무기 ARC 및 ARL 재료는 실란 아산화 질소(silane nitrous-oxide)의 화학적 성질을 이용하여 플라즈마 강화 화학적 기상 증착법(plasma enhanced CVD)에 의해 침착된 실리콘이 풍부한 비정질 실리콘-옥시-질소화물이다. 상기한 무기 재료는 개선된 패턴 전사 성능에 대해 적합한 스텝 커버리지(step coverage)를 갖지만, 앞서 설명된 유기 재료는 물론, 상기한 무기 재료는 그들의 모체내에 대부분의 원자외선(248 nm) 포토 레지스트 재료로서 적합하지 않은 아민계열(amine groups)을 포함한다.
그럼에도 불구하고, 실리콘이 풍부한 실리콘-옥시-질소화물 박막은, I-line(365 nm) 및 원자외선 광 체계(248 nm)에서 리소그래피 성능을 증진시키기 위한 ARC로서 사용하기 위해 관심을 얻고 있다. 이들 실리콘-옥시-질화물(SiON) 박막은 기본적으로 2가지 기구, 즉, 간섭 기구(an interference scheme) 및 완전 흡수 기구(a total absorbance scheme)를 포함한다. 간섭 기구는 막 두께 및 광학 성질을 조정함으로써 위상 쉬프트 소거를 사용해서, 반사광의 파장이 광원의 위상으로부터 벗어나게 한다. 완전 흡수 기구는 층으로 이루어진 막을 사용하되, 상부층의 광학 특성은 포토 레지스트의 특성과 정합하도록 조정하고, 하부층의 광학 특성은 고 흡수율로 조정하며, 중간층(들)은 천이층이다. SiON의 광학 특성은 각각 하부, 중간, 상부층에 대한 침착물의 화학적 성질을 조절함으로써 변화된다. 이들 기구는 이탈 광의 양을 감소시키는데는 꽤 우수한 효과를 나타낼 수 있지만, 침착물의 화학적 성질 및 얻어진 막 두께 및 두께 균일성을 상당히 엄격히 제어할 것을 요구하며, 이들 모두는 성취하기에 어려울 수 있다.
도 1은 금속 또는 유전층 위에 반사 방지층(anti-reflective layer)이 침착된 본 발명에 따른 반도체 장치의 개략적인 횡단면도,
도 2는 실리콘 이산화물 위에 침착된 본 발명에 따른 반사 방치층의 구배(grading)를 도시하는 AES(auger electron spectroscopy) 프로파일의 그래프,
도 3은 티타늄 질화물 위에 침착된 본 발명에 따른 반사 방치층의 구배를 도시하는 AES 프로파일의 그래프.
도면의 주요 부분에 대한 부호의 설명
110 : 반도체 장치 112 : 기판
114 : 필드 산화물층 116 : 폴리실리콘층
118 : 금속층 120 : 유전층
122 : 내측 굴절률 영역 124 : 외측 굴절률 영역
본 발명은 종래 방법의 문제점에 역점을 두어 다룬 것으로, 일실시예에서, 반도체 기판 재료 위에 금속 또는 유전층이 위치된 반도체 장치에서 사용하기 위한 것으로, 금속 또는 유전층 상에 반사 방지층을 형성하는 방법을 제공한다. 본 방법은 금속층 상에 사전결정된 두께의 유전층을 형성하는 단계와, 산화 프로세스에 의해 유전층의 사전결정된 두께의 적어도 일부를 통해 광학적 특성(굴절률, 소광 계수 및 밴드 갭)의 구배(a gradient)를 형성함으로써 유전층을 방사선 흡수 영역 및 방사선 투과 영역을 갖는 반사 방지층으로 변환하는 단계를 포함한다. 바람직한 실시예에서, 유전층은 실질적으로 비정질의 비적층형 실리콘층일 수 있다. 또한, 유전층의 두께는 약 4.5 nm 내지 약 150 nm의 범위일 수 있다. 또한, 다른 실시예에서, 본 방법은 붕소와 같은, 도판트로 유전층을 도핑하는 단계를 포함할 수 있다. 이러한 특정 실시예의 일측면에서, 도판트는 유전층의 약 0.5 중량% 내지 약 1.0 중량%를 포함할 수 있다.
유전층을 형성하는 단계는 금속 또는 유전층에 인접한 내측 영역 및 반도체 재료가 침착될 수 있는 외측 영역을 갖는 비정질 유전층을 침착하는 단계를 포함할 수 있다. 또한, 구배를 형성하는 단계는, 금속 또는 유전층에 인접한 내측 굴절률 영역 및, 반도체 재료가 침착될 수 있는, 내측 굴절률 영역과 상이한 굴절률을 갖는 외측 굴절률 영역을 형성하는 단계를 포함한다. 다른 측면에서, 외측 영역은 방사선을 투과시키도록 형성될 수 있고, 내측 영역은 방사선을 흡수하도록 형성될 수 있다. 따라서, 본 특정 실시예는 패턴 해상도를 증진시키는 구배를 갖는 반사 방지층을 제공한다.
일실시예에서, 내측 굴절률 영역을 형성하는 단계는, 약 3.0의 굴절률, 약 1의 소광 계수 및 약 1 내지 약 2 범위의 밴드갭을 갖는 굴절률 영역을 형성하는 단계와, 약 1.8의 굴절률 및 약 2 내지 약 4 범위의 밴드갭을 갖는 외측 굴절률 영역을 형성하는 단계를 포함한다.
다른 실시예에서, 산화 프로세스는 탈이온수 초음파 스프레이(de-ionized ultrasonic spray)로 유전층을 처리하는 단계를 포함한다. 이러한 특정 실시예의 일측면에서, 탈이온수 초음파 스프레이 처리하는 단계는 평방인치당 약 20 파운드의 압력하에서 약 30 초 동안 약 25℃의 온도에서 유전층을 처리하는 단계를 포함한다.
또 다른 실시예에서, 산화 프로세스는 약 800℃의 온도에서 약 20 분 동안 약 98% 질소 및 약 2% 산소의 분위기에서 유전층을 처리하는 단계를 포함할 수 있고, 또 다른 실시예에서, 이 산화 프로세스는 약 350℃의 온도에서 약 1 분 동안 약 88% 산소 및 약 12% 오존의 분위기에서 유전층을 처리하는 단계를 포함한다.
다른 측면에서, 본 발명은, 상부에 금속 및 유전층을 갖는 기판 재료를 갖는 반도체 장치를 제공한다. 특정의 일실시예에서, 본 반도체 장치는 금속층 상에 사전결정된 두께의 유전층을 포함하되, 이 유전층은 그를 통해 적어도 부분적으로 산화되어 그의 사전결정된 두께의 적어도 일부를 통해 굴절률의 구배를 형성하게 된다. 바람직한 일실시예에서, 이러한 유전층은 실질적으로 비정질의 비적층형 실리콘층이며, 약 4.5 nm 내지 약 150 nm 범위의 두께를 가질 수 있다. 또 다른 측면에서, 이 유전층은 붕소와 같은 도판트로 도핑된 유전층을 포함한다. 이 도판트는 유전층의 약 0.5 중량% 내지 약 1.0 중량%를 포함할 수 있다.
본 동일의 특정 실시예에서, 구배는 또한 방사선 흡수 영역 및 방사선 투과 영역을 갖는다. 유전층은 금속 또는 유전층에 인접한 내측 굴절률 영역 및 반도체 재료가 침착될 수 있는 외측 굴절률 영역을 포함할 수 있으며, 외측 굴절률 영역은 내측 굴절률 영역과 상이한 굴절률을 갖는다. 이러한 특정 실시예의 일측면에서, 내측 굴절률 영역은 실질적으로 그를 통과하는 방사선을 흡수하고, 외측 굴절률 영역은 실질적으로 그를 통해 방사선을 투과한다.
다른 실시예에서, 반도체 장치는 유전층 위에 형성된 포토 레지스트 재료를 또한 포함하며, 외측 굴절률 영역의 굴절률은 포토 레지스트 재료와 실질적으로 유사하다.
일실시예에서, 내측 굴절률 영역은 약 3.0의 굴절률, 약 1의 소광 계수 및 약 1 내지 약 2 범위의 밴드갭을 갖고, 외측 굴절률 영역은 약 1.8의 굴절률 및 약 2 내지 약 4 범위의 밴드갭을 갖는다.
일실시예에서, 유전층은 탈이온수 초음파 스프레이에 의해 산화되고, 특정의 일실시예에서, 유전층은 약 25℃의 온도에서 약 30 초 동안 평방인치당 약 20 파운드의 압력하에서 산화된다. 그러나, 다른 실시예에서는, 유전층의 사전결정된 두께의 적어도 일부는, 약 800℃의 온도에서 약 20 분 동안 약 98% 질소 및 약 2% 산소의 분위기에서 산화되며, 또 다른 실시예에서는, 유전층의 사전결정된 두께의 적어도 일부가, 약 350℃의 온도에서 약 1 분 동안 약 88% 산소 및 약 12% 오존의 분위기에서 산화된다.
이하에서는 본 발명을 도면을 참조하여 보다 상세히 설명한다.
우선, 도 1을 참조하면, 본 발명에 따른 반도체 장치(110)의 개략적인 횡단면도를 도시하고 있다. 반도체 장치(110)는 실리콘, 게르마늄 또는 비소화갈륨과 같은 통상의 반도체로 이루어진 기판(112)을 포함한다. 이러한 반도체 장치에서는 통상적인 바와 같이, 기판(112)은 특정 영역을 전도성으로 만들기 위해 선택적으로 도핑된다. 필드 산화물층(114)은 통상의 프로세스들 및 재료를 사용하여 기판(112) 위에 침착되며, 그 위에 폴리실리콘층(116)이 형성된다. 폴리실리콘층(116)은 통상의 재료 및 침착 프로세스를 이용하여 침착될 수 있다. 대부분의 응용에서, 폴리실리콘층(116)은 최종적으로, 약 3.5 μm 이하의 서브-마이크론 크기를 가질 수 있는, 전형적으로 금속 산화물 반도체 장치에서 사용되는 통상의 게이트로 형성된다. 앞서 설명한 바와 같이, 게이트의 형성은 이러한 장치들의 제조에 있어 매우 중요한 단계일 수 있다. 따라서, 게이트를 정의하는 에칭 프로세스가 엄격하게 제어되어야 한다는 것 역시 중요하다. 도시된 바와 같이, 텅스텐 실리사이드와 같은 금속층(118)이 폴리실리콘층(116) 위에 침착된다. 폴리실리콘층(116)의 경우처럼, 금속층(118)은 당업자에게 알려진 통상의 프로세스에 의해 침착된다. 폴리실리콘 및 금속층(116, 118)의 형성 후, 반사 방지층 또는 코팅이 아래에 설명한 바와 같은 방법으로 침착된다. ″반사 방지층″이란 용어는 당업자에게 알려져 있는 용어이며, 상기 층이 모든 방사선을 반사하거나 흡수한다는 것이 아니라, 포토 레지스트의 노광 프로세스와 관련된 방사선의 상당 부분을 반사하거나 흡수한다는 것으로 이해된다.
바람직한 실시예에서, 반사 방지층 또는 코팅은 금속층(118) 위에 형성된 유전층(120)일 수 있다. 특정의 일실시예에서, 이 유전층(120)은 실질적으로 비정질(amorphous) 또는 비결정(non-crystalline)의 실리콘으로 이루어질 수 있고, 다른 측면에서, 유전층(120)은 약 4.5 nm 내지 약 150 nm 범위일 수 있는 사전결정된 두께로 형성된 비적층형 비정질 실리콘일 수 있다. 본 발명의 유전층(120)은 상이한 재료들의 적층된 층들로 형성되는 종래의 반사 방지층과 반대로 비적층형이다. 앞서 언급한 바와 같이, 적층 기법은 침착물의 화학적 성질 및 그 결과로 얻어지는 막 두께 및 두께 균일성의 엄격한 제어를 요구한다. 비적층형의 경우, 단일막으로 이루어지는 막이 반사 방지층으로서 침착될 수 있다. 따라서, 막 두께 및 두께 균일성이 더욱 쉽게 제어될 수 있다.
바람직한 실시예에서, 유전층(120)은 약 150 와트의 RF(radio frequency) 전력, 약 10 mTorr의 압력 및 실온에서 아르곤 또는 질소 가스 흐름하의 물리적 기상 증착 공정에 의해 형성된다. 이러한 특정 기법에 의해 성취되는 침착 속도는, 약 4.5 nm 내지 약 150 nm 범위의 두께를 성취하는데 약 0.2 nm/sec이다. 침착된 유전층(120)의 두께 및 아래에 설명되는 후속 산화는 원하는 광 흡수의 함수이다. 이 함수값은 그것이 제공하는 프로세스 범위 및 수명이다. 침착 또는 산화 시간의 작은 변화에 의해, 유전층(120)은 특정 리소그래피 응용을 위해 쉽게 조정될 수 있다. 또한, 침착 및 산화 속도는 로부스트(robust)하고 제조 가능한 프로세스를 수행하는데 사용될 수 있는 물리 상수이다.
바람직한 실시예와 관련하여 특정의 파라미터가 앞서 개시되었지만, 당업자라면 앞서의 파라미터들중 어느 것도 다양한 방법에 의해 상이한 침착 속도 및 층 두께를 성취하도록 변경될 수 있음을 이해할 것이다. 또한, 유전층(120)을 형성하는 프로세스 기법은 꽤 다양할 수 있고, 앞서 설명한 특정의 바람직한 실시예에 국한되지 않아야 한다. 예를 들면, 약 550℃ 내지 600℃의 온도에서 실란 또는 디클로로-실란(dichloro-silane)을 사용한 인시츄(insitu) 도핑 또는 비도핑된 비정질 실리콘의 화학적 기상 증착법(CVD)이 사용될 수 있을 뿐만 아니라 당업자에게 알려진 다른 침착 공정이 사용될 수도 있다.
반사 방지층을 형성하는 유전층(120)은, 붕소 또는 주기율표상의 몇가지 다른 Ⅲ족 또는 Ⅴ족(IUPAC라고 명명) 원소와 같은 도판트를 더 포함할 수 있다. 바람직한 실시예에서, 도판트는 유전층(120)의 약 0.5 중량% 내지 약 1.0 중량%를 포함한다. 도판트는 유전층(120)의 산화 속도를 증진시킨다.
일단 유전층(120)이 금속층(118) 위에 형성되면, 그후 유전층(120)을 통해 적어도 부분적으로 산화시켜 사전결정된 두께의 적어도 일부를 통해 굴절률의 구배를 형성한다. 이러한 구배는 방사선 흡수 영역 및 방사선 투과 영역을 갖는다. 산화 프로세스 동안에, 유전층(120)은 상부 표면으로부터 유전층(120)으로의 하향 산화에 의해 구배가 형성된다. 산화 속도는 도판트의 첨가에 의해 바뀔 수 있고, 특정 실시예에서, 산화 속도는 유전층(120)에 존재하는 도판트의 백분율 증가에 따라 증가한다.
일실시예에서, 산화된 유전층(120)은 금속층(118)에 인접한 내측 굴절률 영역(122)(도면에서 점선 바로 아래 부분) 및, 포토 레지스트(126)와 같은 반도체 재료가 침착될 수 있는 외측 굴절률 영역(124)(도면에서 점선 바로 위부분)을 포함한다. 이러한 실시예에서, 외측 굴절률 영역(124)은 내측 굴절률 영역(124)과 상이한 굴절률을 갖는다. 이러한 영역 표시는 단지 예시를 목적으로 한 것이고, 이들 영역의 각 두께는 응용에 따라 변화될 수 있다. 이러한 특정 실시예에서, 실질적으로 내측 굴절률 영역(122)은 그를 통해 통과하는 방사선을 흡수하고, 실질적으로 외측 굴절률 영역(124)은 그를 통해 방사선을 투과시킨다. 외측 굴절률 영역(124)은 포토 레지스트 재료(126)와 실질적으로 유사한 굴절률을 가질 수 있다. 즉, 이들 두 층의 굴절률은, 방사선이 포토 레지스트(126)로부터 실질적인 반사없이 외측 굴절률 영역(124)내로 실질적으로 투과되도록 이루어진다.
예를 들면, 특정의 일실시예에서, 내측 굴절률 영역(122)은 약 3.0의 굴절률, 약 1의 소광 계수 및 약 1 내지 약 2 범위의 밴드갭을 가질 수 있고, 외측 굴절률 영역(124)은 약 1.8의 굴절률 및 약 2 내지 약 4 범위의 밴드갭을 가질 수 있으며, 포토 레지스트 재료(126)는 또한 약 1.8의 굴절율을 가질 수 있다. 이러한 굴절률 및 소광 계수 값은 365 nm 파장에서 측정된다. 물론, 당업자라면 이들 값이 측정되는 파장에 따라 변화함을 알 것이다.
유전층(120)에서 구배를 형성하는데 사용되는 산화 방법은 다양한 방법을 포함할 수 있다. 예를 들면, 탈이온수 초음파 스프레이로 반도체 웨이퍼를 처리함으로써 산화시킬 수 있는데, 이 경우 일실시예에서, 약 25℃의 온도에서 약 30 초 동안 평방인치당 약 20 파운드의 압력하에서 유전층을 산화시키거나, 또는, 대안적으로 약 800℃의 온도에서 20 분 동안 약 98% 질소 및 약 2% 산소의 분위기에서 유전층을 산화시키는 단계를 포함할 수 있다. 다른 산화 방법은 약 350℃의 온도에서 약 1 분 동안 약 88% 산소 및 약 12% 오존의 분위기내에서 유전층을 산화하는 단계를 포함한다. 또 다른 방법은 실온(즉, ∼25℃)에서 약 1 시간 동안 탈이온수에서 유전층이 침착된 반도체 웨이퍼를 위치시킴으로써 유전층을 산화시키는 단계를 포함한다. 당업자라면 다른 산화 방법이 이용될 수 있음은 명백하다. 유전층(118)의 산화 속도는 이들 각각의 방법에 따라 상이할 수 있다. 예를 들면, 오존/산소 방법이 가장 빠른 속도를 가질 수 있고, 실온의 물에 담그는 방법은 가장 느릴 수 있다. 이들 상이한 방법들의 다양한 산화 속도는, 상이한 두께의 구배된 막을 준비하는데 유용하게 된다. 예를 들어, 두꺼운 구배된 막은 고속 산화 기법을 사용할 수 있고, 얇은 구배된 막은 저속 산화 기법을 사용할 수 있다.
이제 도 2를 참조하면, 앞서 설명된 유전층(120)의 구배를 나타내는 AES 프로파일의 그래프가 도시된다. 이 경우, 반사 방지층(120)(그 두께가 ″ARC″로 표시된 점선으로 나타내어짐)은 앞서 설명한 물리 기상 증착법을 사용하여 전형적인 실리콘 이산화물층 위에 침착된 비정질 실리콘이다. y 축은 존재하는 산소 또는 실리콘의 백분율을 나타내고, x 축은 유전층의 두께와, 분 단위의 스퍼터 시간을 나타낸다. 그래프로부터 알 수 있듯이, 반사 방지층(120)의 외측 또는 표면 영역은 약 70% 실리콘 및 30% 산소로 이루어진 실리콘 산화물이다. 그러나, 이것의 중간 부분은 실리콘의 농도가 약 96%로 증가하는 반면에, 산소의 농도는 약 4%로 감소한다. 이것은 외측 영역이 방사선을 투과하는 실리콘 산화물 조성으로부터 방사선을 흡수하는 내측 영역, 즉, 비정질 실리콘으로 천이하고 있음을 나타낸다.
이제 도 3을 참조하면, 앞서 설명된, 티타늄 질화물층 위에 침착된 반사 방지층(120)의 구배를 나타내는 AES 프로파일의 그래프가 도시된다. 이 그래프는 도 2에 도시한 것과 동일한 산화 기법을 나타낸다. 즉, 이 실시예에서, 반사 방지층의 상부 또는 외측 영역은 실질적으로 실리콘 산화물로 이루어지고, 내측 영역은 실질적으로 비정질 실리콘으로 이루어진다. 반사 방지층의 실리콘 산화물 부분의 광학 특성은 포토 레지스트의 특성과 매우 유사(즉, 굴절률이 실질적으로 유사함)하며, 이것은, 광(light)과 같은 방사선이 포토 레지스트와 실리콘 산화물 사이의 계면을 통과하여, 산화되지 않은 유전층(예를 들어, 비정질 실리콘 부분)내로 더 깊이 보내질 수 있게 한다. 비정질 실리콘 부분은, 방사선이 하부의 티타늄 질화물층으로부터 사실상 거의 반사되지 않도록 점진적으로 방사선을 흡수하게 하는 실리콘 산화물과 매우 상이한 굴절률을 갖는다. 따라서, 이러한 실리콘 산화물로부터 비정질 실리콘으로의 점진적인 천이는 우수한 흡수 특징 및 증진된 리소그래피 결과를 위해 쉽게 조정될 수 있는 구배된 막을 제공한다.
전술한 것으로부터, 바람직한 실시예에서, 본 발명은 금속 또는 유전층 위에 반사 방지층을 형성하는 방법과, 그 방법에 따라 제조된 반도체 장치를 제공한다. 본 방법은 금속 또는 유전층 위에 사전결정된 두께의 유전층을 형성하는 단계와, 산화 프로세스에 의해 유전층의 사전결정된 두께의 적어도 일부를 통해 굴절률의 구배를 형성하여, 유전층을 방사선 흡수 영역 및 방사선 투과 영역을 갖는 반사 방지층으로 변환하는 단계를 포함한다. 바람직한 실시예에서, 유전층은 약 4.5 nm 내지 약 150 nm 범위의 두께를 갖는 실질적으로 비정질의 비적층형 실리콘층일 수 있다. 또한, 다른 실시예에서, 본 방법 및 장치는 유전층의 약 0.5 중량% 내지 약 1.0 중량%를 포함할 수 있는 유전층내에 형성된 도판트를 포함할 수 있다.
이상, 본 발명의 바람직한 선택적 특징들을 다소 개략적으로 설명하였지만, 당업자라면 본 명세서에 개시된 본 발명의 상세한 설명을 더 잘 이해할 수 있다. 또한, 당업자라면 본 발명과 동일한 목적을 수행하기 위해 다른 구조를 설계하거나 수정하기 위한 근거로서, 개시된 개념 및 구체적 실시예를 용이하게 이용할 수 있음을 알아야 한다. 또한, 당업자라면 이러한 동등한 구성이 본 발명의 가장 넓은 형태에서 본 발명의 정신 및 범주로부터 벗어나지 않음을 알아야 한다.
본 발명에 의하면, 기판 재료 위에 금속 또는 유전층을 갖는 반도체 장치에서 기판으로부터 반사되는 이탈 광을 감소시켜 해상도가 더욱 높은 우수한 반도체 장치를 제공할 수 있다.

Claims (29)

  1. 기판 재료 위에 금속 또는 유전층을 갖는 반도체 장치에서 사용하기 위해, 상기 금속 또는 유전층 위에 반사 방지층(anti-reflective layer)를 형성하는 방법에 있어서,
    상기 금속 또는 유전층 위에 사전결정된 두께의 유전층을 형성하는 단계와,
    산화 프로세스에 의해 상기 유전층의 상기 사전결정된 두께의 적어도 일부를 통해 굴절률의 구배를 형성하여, 상기 유전층을, 방사선 흡수 영역 및 방사선 투과 영역을 갖는 반사 방지층으로 변환하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 유전층 형성 단계는, 상기 금속 또는 유전층에 인접한 내측 영역 및, 반도체 재료가 침착될 수 있는 외측 영역을 갖는 비정질 실리콘 유전층을 침착하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 구배 형성 단계는, 상기 금속 또는 유전층에 인접한 내측 굴절률 영역 및, 반도체 재료가 침착될 수 있는 외측 굴절률 영역을 형성하는 단계로서, 상기 외측 굴절률 영역은 상기 내측 굴절률 영역과 상이한 굴절률을 갖는 상기 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  4. 제 3 항에 있어서,
    상기 외측 굴절률 영역 형성 단계는, 상부에 침착된 포토 레지스트 재료와 실질적으로 유사한 굴절률을 갖는 외측 굴절률 영역을 형성하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  5. 제 3 항에 있어서,
    상기 형성 단계는, 통과하는 방사선을 흡수하는 내측 굴절률 영역을 형성하는 단계와, 실질적으로 방사선을 투과시키는 외측 굴절률 영역을 형성하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  6. 제 5 항에 있어서,
    상기 내측 굴절률 영역 형성 단계는, 약 3.0의 굴절률, 약 1의 소광 계수 및 약 1 내지 약 2 범위의 밴드갭을 갖는 굴절률 영역을 형성하는 단계와, 약 1.8의 굴절률 및 약 2 내지 약 4 범위의 밴드갭을 갖는 외측 굴절률 영역을 형성하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 유전층 형성 단계는, 실질적으로 비정질의 비적층형 실리콘층을 형성하도록 상기 유전층을 침착하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 산화 프로세스는 상기 유전층을 탈이온수 초음파 스프레이로 처리하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  9. 제 8 항에 있어서,
    상기 처리 단계는 약 25℃의 온도에서 약 30 초 동안 평방인치당 약 20 파운드의 압력하에서 상기 유전층을 처리하는 단계를 더 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  10. 제 1 항에 있어서,
    상기 산화 프로세스는 상기 유전층을 약 800℃의 온도에서 약 20 분 동안 약 98% 질소 및 약 2% 산소의 분위기에서 처리하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  11. 제 1 항에 있어서,
    상기 산화 프로세스는 상기 유전층을 약 350℃의 온도에서 약 1 분 동안 약 88% 산소 및 약 12% 오존의 분위기에서 처리하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  12. 제 1 항에 있어서,
    상기 유전층 형성 단계는 도판트로 상기 유전층을 도핑하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  13. 제 12 항에 있어서,
    상기 도판트는 상기 유전층의 약 0.5 중량% 내지 약 1.0 중량%인 반도체 장치에서 반사 방지층을 형성하는 방법.
  14. 제 12 항에 있어서,
    상기 도판트는 붕소인 반도체 장치에서 반사 방지층을 형성하는 방법.
  15. 제 12 항에 있어서,
    상기 유전층 형성 단계는, 상기 유전층을 약 4.5 nm 내지 약 150 nm 범위의 두께로 형성하는 단계를 포함하는 반도체 장치에서 반사 방지층을 형성하는 방법.
  16. 상부에 금속층이 제공된 기판 재료를 갖는 반도체 장치에 있어서,
    상기 금속층 위에 사전결정된 두께의 유전층을 포함하되,
    상기 유전층은 그를 통해 적어도 부분적으로 산화시켜서 상기 사전결정된 두께의 적어도 일부를 통해 굴절률의 구배를 형성하고, 상기 구배는 방사선 흡수 영역 및 방사선 투과 영역을 또한 갖는 반도체 장치.
  17. 제 16 항에 있어서,
    상기 유전층은 상기 금속 또는 유전층에 인접한 내측 굴절률 영역 및, 반도체 재료가 침착될 수 있는 외측 굴절률 영역을 포함하고, 상기 외측 굴절률 영역은 상기 내측 굴절률 영역과 상이한 굴절률을 갖는 반도체 장치.
  18. 제 17 항에 있어서,
    상기 내측 굴절률 영역은 실질적으로 통과하는 방사선을 흡수하고, 상기 외측 굴절률 영역은 실질적으로 그를 통해 상기 방사선을 투과시키는 반도체 장치.
  19. 제 16 항에 있어서,
    상기 반도체 장치는 상기 유전층 위에 형성된 포토 레지스트 재료를 더 포함하며, 상기 외측 굴절률 영역의 상기 굴절률 영역은 상기 포토 레지스트 재료와 실질적으로 유사한 굴절률을 갖는 반도체 장치.
  20. 제 16 항에 있어서,
    상기 내측 굴절률 영역은 약 3.0의 굴절률, 약 1의 소광 계수 및 약 1 내지 약 2 범위의 밴드갭을 갖고, 상기 외측 굴절률 영역은 약 1.8의 굴절률 및 약 2 내지 약 4 범위의 밴드갭을 갖는 반도체 장치.
  21. 제 16 항에 있어서,
    상기 유전층은 실질적으로 비정질의 비적층형 실리콘층인 반도체 장치.
  22. 제 16 항에 있어서,
    상기 유전층은 탈이온수 초음파 스프레이에 의해 산화되는 반도체 장치.
  23. 제 22 항에 있어서,
    상기 유전층은 약 25℃의 온도에서 약 30 초 동안 평방인치당 약 20 파운드의 압력하에서 산화되는 반도체 장치.
  24. 제 16 항에 있어서,
    상기 유전층의 상기 사전결정된 두께의 적어도 일부는, 약 800℃의 온도에서 약 20 분 동안 약 98% 질소 및 약 2% 산소의 분위기에서 산화되는 반도체 장치.
  25. 제 16 항에 있어서,
    상기 유전층의 상기 사전결정된 두께의 적어도 일부는, 약 350℃의 온도에서 약 1 분 동안 약 88% 산소 및 약 12% 오존의 분위기에서 산화되는 반도체 장치.
  26. 제 16 항에 있어서,
    상기 유전층은 도판트를 포함하는 반도체 장치.
  27. 제 26 항에 있어서,
    상기 도판트는 상기 유전층의 약 0.5 중량% 내지 약 1.0 중량%인 반도체 장치.
  28. 제 26 항에 있어서,
    상기 도판트는 붕소인 반도체 장치.
  29. 제 16 항에 있어서,
    상기 유전층은 약 4.5 nm 내지 약 150 nm 범위의 두께를 갖는 반도체 장치.
KR1019980032867A 1997-08-14 1998-08-13 반사 방지층을 갖는 반도체 장치 및 그 제조 방법 KR100283464B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/907,834 1997-08-14
US08/907,834 US6133618A (en) 1997-08-14 1997-08-14 Semiconductor device having an anti-reflective layer and a method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR19990023571A KR19990023571A (ko) 1999-03-25
KR100283464B1 true KR100283464B1 (ko) 2001-04-02

Family

ID=25424718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032867A KR100283464B1 (ko) 1997-08-14 1998-08-13 반사 방지층을 갖는 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6133618A (ko)
EP (1) EP0901156A3 (ko)
JP (1) JP3321100B2 (ko)
KR (1) KR100283464B1 (ko)
TW (1) TW432530B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
KR100269330B1 (ko) * 1998-06-29 2000-12-01 윤종용 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6379014B1 (en) * 2000-04-27 2002-04-30 N & K Technology, Inc. Graded anti-reflective coatings for photolithography
US6794279B1 (en) * 2000-05-23 2004-09-21 Advanced Micro Devices, Inc. Passivating inorganic bottom anti-reflective coating (BARC) using rapid thermal anneal (RTA) with oxidizing gas
EP1160843A1 (en) * 2000-05-30 2001-12-05 Semiconductor 300 GmbH & Co. KG Planarizing anti-reflective coating layer with improved light absorption
JP2002194547A (ja) 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP4194259B2 (ja) 2000-08-31 2008-12-10 富士フイルム株式会社 ネガ型レジスト組成物
JP3489576B2 (ja) 2001-01-12 2004-01-19 株式会社村田製作所 レジストパターンの形成方法、電極パターンの形成方法および弾性表面波装置の製造方法
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6677216B2 (en) * 2001-10-04 2004-01-13 Mosel Vitelic, Inc. Method of making IC capacitor
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US7638440B2 (en) 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
JP4879159B2 (ja) 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス
US7079740B2 (en) 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US7094442B2 (en) 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
US8153351B2 (en) * 2008-10-21 2012-04-10 Advanced Micro Devices, Inc. Methods for performing photolithography using BARCs having graded optical properties
JP2013539225A (ja) * 2010-09-22 2013-10-17 ダウ コーニング コーポレーション 電子物品及びその形成方法
TW201312795A (zh) * 2011-09-02 2013-03-16 Taiwan Micropaq Corp 具漸進式折射率之防反射層及其製作方法
US9221715B2 (en) 2013-07-25 2015-12-29 Apple Inc. Chemical strengthening of anti-reflective coatings (ARC)
CN109085669B (zh) * 2018-08-14 2020-09-29 深圳市融光纳米科技有限公司 一种锥形阵列宽带吸收器及其制备方法
US11742208B2 (en) * 2020-03-25 2023-08-29 Texas Instruments Incorporated Method of reducing voids and seams in trench structures by forming semi-amorphous polysilicon

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
JPS58191478A (ja) * 1982-05-04 1983-11-08 Matsushita Electric Ind Co Ltd 太陽電池の反射防止膜形成法
US5015353A (en) * 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
EP0379924A3 (de) * 1989-01-23 1990-11-07 Siemens Aktiengesellschaft Vefahren zur Verringerung reflektionsbedingter Srukturgrössenschwankungen in einer Deckschicht bei der in der Herstellung integrierten Schaltungen in einem Substrat verwendeten optischen Lithographie
US5472827A (en) * 1991-12-30 1995-12-05 Sony Corporation Method of forming a resist pattern using an anti-reflective layer
US5286608A (en) * 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography
JP3326663B2 (ja) * 1994-04-05 2002-09-24 ソニー株式会社 半導体装置の製造方法
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
TW388083B (en) * 1995-02-20 2000-04-21 Hitachi Ltd Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed

Also Published As

Publication number Publication date
JP3321100B2 (ja) 2002-09-03
EP0901156A2 (en) 1999-03-10
TW432530B (en) 2001-05-01
JPH11121371A (ja) 1999-04-30
KR19990023571A (ko) 1999-03-25
EP0901156A3 (en) 1999-09-01
US6133618A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
KR100283464B1 (ko) 반사 방지층을 갖는 반도체 장치 및 그 제조 방법
US6096661A (en) Method for depositing silicon dioxide using low temperatures
US5674356A (en) Method for forming a semiconductor device in which an anti reflective layer is formed by varying the composition thereof
US6803661B2 (en) Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography
US8071261B2 (en) Lithography masks and methods of manufacture thereof
KR950007478B1 (ko) 메탈 마스크 공정시 광반사 감소방법
US6140255A (en) Method for depositing silicon nitride using low temperatures
US6037276A (en) Method for improving patterning of a conductive layer in an integrated circuit
KR100627210B1 (ko) 위상시프트마스크
US8048797B2 (en) Multilayer low reflectivity hard mask and process therefor
US6177235B1 (en) Antireflection treatment of reflective surfaces
US6040118A (en) Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist
US7109101B1 (en) Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same
JP3431313B2 (ja) 露光用基板と露光用マスク及び露光用基板の製造方法
US6200734B1 (en) Method for fabricating semiconductor devices
JP2000299282A (ja) 改善されたｃｄ制御のためのａｒｃ
US20070119813A1 (en) Gate patterning method for semiconductor processing
US20210116799A1 (en) Multilayer Reflector And Methods Of Manufacture And Patterning
KR100555622B1 (ko) 반도체 소자의 반사방지막 형성 방법
KR20010005154A (ko) 레지스트 플로우 공정을 이용한 미세패턴 형성방법
KR100347246B1 (ko) 반도체 소자의 제조 방법
KR20010004043A (ko) 이유브이 노광 장비용 반사 마스크의 제조방법
KR101095042B1 (ko) Ｅｕｖ 마스크 및 그 제조방법
KR20080067131A (ko) 반도체 소자의 패턴 형성방법
Nault et al. Single layer chemical vapor deposition photoresist for 193 nm deep ultraviolet photolithography

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee