JPH11112288A - 自動インピーダンス整合回路 - Google Patents
自動インピーダンス整合回路Info
- Publication number
- JPH11112288A JPH11112288A JP27292297A JP27292297A JPH11112288A JP H11112288 A JPH11112288 A JP H11112288A JP 27292297 A JP27292297 A JP 27292297A JP 27292297 A JP27292297 A JP 27292297A JP H11112288 A JPH11112288 A JP H11112288A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- elements
- frequency
- matching
- variable element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 周波数によって異なる有効範囲をコイルが越
えないようにし、整合動作が正常に行われる自動インピ
ーダンス整合回路を提供する。 【解決手段】 この回路１０は、インピーダンスＺａ，
Ｚｂを整合させるために、整合部１５の可変素子Ｚ１の
複数のコンデンサ素子と可変素子Ｚ２の複数のコイル素
子と可変素子Ｚ３から適宜に選択組み合わせを行って整
合を実行する。プロセッサ１３は、前記組み合わせに用
いられる可変素子Ｚ２のコイル素子と、それが具備する
浮遊容量との共振周波数が前記整合部の取り扱う周波数
よりも充分に高くなるように、前記複数のコイル素子の
うち、前記取り扱う周波数に対応して、選択可能なコイ
ル素子の範囲を記憶している記憶装置を有し、前記コイ
ル素子を選択する際に、取り扱う周波数に対応して記憶
された前記選択可能なコイル素子の範囲内にあるコイル
素子のみを選択するようにプログラムされている。
えないようにし、整合動作が正常に行われる自動インピ
ーダンス整合回路を提供する。 【解決手段】 この回路１０は、インピーダンスＺａ，
Ｚｂを整合させるために、整合部１５の可変素子Ｚ１の
複数のコンデンサ素子と可変素子Ｚ２の複数のコイル素
子と可変素子Ｚ３から適宜に選択組み合わせを行って整
合を実行する。プロセッサ１３は、前記組み合わせに用
いられる可変素子Ｚ２のコイル素子と、それが具備する
浮遊容量との共振周波数が前記整合部の取り扱う周波数
よりも充分に高くなるように、前記複数のコイル素子の
うち、前記取り扱う周波数に対応して、選択可能なコイ
ル素子の範囲を記憶している記憶装置を有し、前記コイ
ル素子を選択する際に、取り扱う周波数に対応して記憶
された前記選択可能なコイル素子の範囲内にあるコイル
素子のみを選択するようにプログラムされている。
Description
【０００１】
【発明の属する技術分野】この発明は、一端が第１のイ
ンピーダンスに接続された弁別器と、一端が弁別器の他
端に、他端が第２のインピーダンスにそれぞれ接続され
た整合部と、前記弁別器が検出する前記第１，第２のイ
ンピーダンスの差分に基づいて、前記整合部の可変素子
を構成する複数のコイル素子から適宜に選択した所定の
コイル素子と複数のコンデンサ素子から適宜に選択した
所定のコンデンサ素子とを組み合わせて、前記第１，第
２のインピーダンスを自動的に整合させる制御手段とを
有する自動インピーダンス整合回路に関する。
ンピーダンスに接続された弁別器と、一端が弁別器の他
端に、他端が第２のインピーダンスにそれぞれ接続され
た整合部と、前記弁別器が検出する前記第１，第２のイ
ンピーダンスの差分に基づいて、前記整合部の可変素子
を構成する複数のコイル素子から適宜に選択した所定の
コイル素子と複数のコンデンサ素子から適宜に選択した
所定のコンデンサ素子とを組み合わせて、前記第１，第
２のインピーダンスを自動的に整合させる制御手段とを
有する自動インピーダンス整合回路に関する。
【０００２】
【従来の技術】図５は、従来の自動インピーダンス整合
回路を示すブロック図である。この自動インピーダンス
整合回路２０において、整合部１５は、整合用の可変素
子Ｚ１，Ｚ２，Ｚ３から構成されており、自動インピー
ダンス整合回路２０の入力側のインピーダンスＺａと出
力側のインピーダンスＺｂとの整合を実現するように調
節される。この場合、可変素子Ｚ１，Ｚ２，Ｚ３は、リ
レーによるバイナリステップ切り替えのコイルとコンデ
ンサとを使用するのが典型的である。
回路を示すブロック図である。この自動インピーダンス
整合回路２０において、整合部１５は、整合用の可変素
子Ｚ１，Ｚ２，Ｚ３から構成されており、自動インピー
ダンス整合回路２０の入力側のインピーダンスＺａと出
力側のインピーダンスＺｂとの整合を実現するように調
節される。この場合、可変素子Ｚ１，Ｚ２，Ｚ３は、リ
レーによるバイナリステップ切り替えのコイルとコンデ
ンサとを使用するのが典型的である。
【０００３】これら弁別器（ＤＩＳＣ）２１は、インピ
ーダンスＺａ，Ｚｂ間の差分を抵抗分と位相分とに分離
して検出し、抵抗分ｎＲ１と位相分ｎθ１としてそれぞ
れ出力する。コンパレータ２２は、弁別器２１から出力
された抵抗分ｎＲ１と位相分ｎθ１とを入力し、１およ
び０のデジタル信号に変換し、デジタルな抵抗分Ｒ１と
位相分θ１として出力する。プロセッサ（ＭＰＵ）２３
は、コンパレータ２２から入力した抵抗分Ｒ１と位相分
θ１とからインピーダンスＺａ，Ｚｂ間の差分を認識
し、可変素子Ｚ１，Ｚ２，Ｚ３の調整すべき増減判定
し、可変素子Ｚ１，Ｚ２，Ｚ３に対応する制御用信号ａ
２０，ｂ２０，ｃ２０を出力する。
ーダンスＺａ，Ｚｂ間の差分を抵抗分と位相分とに分離
して検出し、抵抗分ｎＲ１と位相分ｎθ１としてそれぞ
れ出力する。コンパレータ２２は、弁別器２１から出力
された抵抗分ｎＲ１と位相分ｎθ１とを入力し、１およ
び０のデジタル信号に変換し、デジタルな抵抗分Ｒ１と
位相分θ１として出力する。プロセッサ（ＭＰＵ）２３
は、コンパレータ２２から入力した抵抗分Ｒ１と位相分
θ１とからインピーダンスＺａ，Ｚｂ間の差分を認識
し、可変素子Ｚ１，Ｚ２，Ｚ３の調整すべき増減判定
し、可変素子Ｚ１，Ｚ２，Ｚ３に対応する制御用信号ａ
２０，ｂ２０，ｃ２０を出力する。
【０００４】可変素子駆動回路２４は、入力したプロセ
ッサ２３からの制御用信号ａ２０，ｂ２０，ｃ２０に基
づいて、インピーダンスＺａ，Ｚｂ間の差分がゼロにな
るように可変素子Ｚ１，Ｚ２，Ｚ３の値を切り替える制
御信号ａ２１，ｂ２１，ｃ２１を出力する。可変素子Ｚ
１，Ｚ２，Ｚ３は、制御信号ａ２１，ｂ２１，ｃ２１に
従って、それぞれに備えられたリレーが切り替えられ、
インピーダンスＺａ，Ｚｂ間の差分がゼロになるように
動作する。
ッサ２３からの制御用信号ａ２０，ｂ２０，ｃ２０に基
づいて、インピーダンスＺａ，Ｚｂ間の差分がゼロにな
るように可変素子Ｚ１，Ｚ２，Ｚ３の値を切り替える制
御信号ａ２１，ｂ２１，ｃ２１を出力する。可変素子Ｚ
１，Ｚ２，Ｚ３は、制御信号ａ２１，ｂ２１，ｃ２１に
従って、それぞれに備えられたリレーが切り替えられ、
インピーダンスＺａ，Ｚｂ間の差分がゼロになるように
動作する。
【０００５】このような自動インピーダンス整合回路２
０の可変素子Ｚ１，Ｚ２，Ｚ３のいずれか、例えば、可
変素子Ｚ２においては、コイルを必ず使用しなければな
らないが、このコイルには、以下に述べるような問題が
ある。すなわち、図６に示すようにコイルＬ0 には浮遊
容量が存在し、この浮遊容量は、コイルＬ0 がプリント
基板に実装されると、配線などの影響でさらに増大した
浮遊容量Ｃ0 となる。この場合、コイルＬ0 と浮遊容量
Ｃ0 とは所定の共振周波数ｆ0 において並列共振する
（ｆ0 ＝１／２π・√Ｌ0 ・Ｃ0 ）。
０の可変素子Ｚ１，Ｚ２，Ｚ３のいずれか、例えば、可
変素子Ｚ２においては、コイルを必ず使用しなければな
らないが、このコイルには、以下に述べるような問題が
ある。すなわち、図６に示すようにコイルＬ0 には浮遊
容量が存在し、この浮遊容量は、コイルＬ0 がプリント
基板に実装されると、配線などの影響でさらに増大した
浮遊容量Ｃ0 となる。この場合、コイルＬ0 と浮遊容量
Ｃ0 とは所定の共振周波数ｆ0 において並列共振する
（ｆ0 ＝１／２π・√Ｌ0 ・Ｃ0 ）。
【０００６】図７は、上述のコイルＬ0 と浮遊容量Ｃ0
とからなる共振回路の周波数に関するＡ−Ｂ間のインピ
ーダンス特性（Ｚ0 ＝Ｒ±ｊＸＬ：ＸＬ＝ωＬ0 ）を示
しており、特に、周波数ｆ0 においては、上述の並列共
振が発生していることが分かる。この場合、共振周波数
ｆ0 においてＡ−Ｂ間のインピーダンスは、無限大にな
っており、共振周波数ｆ0 よりも低い周波数においては
リアクタンス成分は、正極性の＋ｊＸＬであり、共振周
波数ｆ0 よりも高い周波数においてはリアクタンス成分
は、負極性の−ｊＸＬである。したがって、共振周波数
ｆ0 より高い周波数においては、この共振回路は、浮遊
容量Ｃ0 の影響で電気的にはコンデンサとなってしまう
ことが分かる。さらに、共振周波数ｆ0 よりも低い周波
数において、リアクタンス成分＋ｊＸＬは急激に増大す
ることも明らかである。
とからなる共振回路の周波数に関するＡ−Ｂ間のインピ
ーダンス特性（Ｚ0 ＝Ｒ±ｊＸＬ：ＸＬ＝ωＬ0 ）を示
しており、特に、周波数ｆ0 においては、上述の並列共
振が発生していることが分かる。この場合、共振周波数
ｆ0 においてＡ−Ｂ間のインピーダンスは、無限大にな
っており、共振周波数ｆ0 よりも低い周波数においては
リアクタンス成分は、正極性の＋ｊＸＬであり、共振周
波数ｆ0 よりも高い周波数においてはリアクタンス成分
は、負極性の−ｊＸＬである。したがって、共振周波数
ｆ0 より高い周波数においては、この共振回路は、浮遊
容量Ｃ0 の影響で電気的にはコンデンサとなってしまう
ことが分かる。さらに、共振周波数ｆ0 よりも低い周波
数において、リアクタンス成分＋ｊＸＬは急激に増大す
ることも明らかである。
【０００７】
【発明が解決しようとする課題】上述した従来の自動イ
ンピーダンス整合回路の使用される周波帯は、通常、２
〜３０ＭＨｚほどのＨＦ帯であり、整合部の可変素子と
して使用されるコイルの可変幅は、０．２〜３０μＨで
あることが必要である。この場合、コイルのインダクタ
ンスが大きくなるにしたがって、コイルの共振周波数ｆ
0 がＨＦ帯の帯域に近づきあるいは帯域内になり以下の
ような問題が生じる。
ンピーダンス整合回路の使用される周波帯は、通常、２
〜３０ＭＨｚほどのＨＦ帯であり、整合部の可変素子と
して使用されるコイルの可変幅は、０．２〜３０μＨで
あることが必要である。この場合、コイルのインダクタ
ンスが大きくなるにしたがって、コイルの共振周波数ｆ
0 がＨＦ帯の帯域に近づきあるいは帯域内になり以下の
ような問題が生じる。
【０００８】（ａ）コイルの共振周波数に近づくに従っ
て、コイルのインダクタンス値が見かけ上大きくなる。
したがって、コイルのインダクタンス値をリレーにより
バイナリステップで変化させる方式においては、１ステ
ップ当たりのインダクタンスの変化量が大きくなり、整
合精度の低下をもたらす。また、（ｂ）共振周波数より
高くなると、コイルは見かけ上コンデンサの特性とな
り、整合動作をしなくなってしまう。すなわち、（ｃ）
コイルには、周波数によって異なる有効使用範囲があ
り、この範囲外で使用すると、整合動作が正常に行われ
なくなる。
て、コイルのインダクタンス値が見かけ上大きくなる。
したがって、コイルのインダクタンス値をリレーにより
バイナリステップで変化させる方式においては、１ステ
ップ当たりのインダクタンスの変化量が大きくなり、整
合精度の低下をもたらす。また、（ｂ）共振周波数より
高くなると、コイルは見かけ上コンデンサの特性とな
り、整合動作をしなくなってしまう。すなわち、（ｃ）
コイルには、周波数によって異なる有効使用範囲があ
り、この範囲外で使用すると、整合動作が正常に行われ
なくなる。
【０００９】この発明は、上記の問題に鑑み、周波数に
よって異なる有効範囲をコイルが越えないようにし、整
合動作が正常に行われる自動インピーダンス整合回路を
提供することを目的とする。
よって異なる有効範囲をコイルが越えないようにし、整
合動作が正常に行われる自動インピーダンス整合回路を
提供することを目的とする。
【００１０】
【課題を解決するための手段】前述した課題を解決する
ために、第１の発明は、一端が第１のインピーダンスに
接続された弁別器と、一端が前記弁別器の他端に、他端
が第２のインピーダンスにそれぞれ接続された整合部
と、前記弁別器が検出する前記第１，第２のインピーダ
ンスの差分に基づいて、前記整合部の可変素子を構成す
る複数のコイル素子から適宜に選択した所定のコイル素
子と複数のコンデンサ素子から適宜に選択した所定のコ
ンデンサ素子とを組み合わせて、前記第１，第２のイン
ピーダンスを自動的に整合させる制御手段とを有する自
動インピーダンス整合回路であって、前記組み合わせに
用いられるコイル素子と、それが具備する浮遊容量との
共振周波数が前記整合部の取り扱う周波数よりも充分に
高くなるように、前記複数のコイル素子のうち、前記取
り扱う周波数に対応して、選択可能なコイル素子の範囲
を記憶している記憶装置と、前記制御部が前記所定のコ
イル素子を選択する際に、取り扱う周波数に対応して前
記記憶装置に記憶された前記選択可能なコイル素子の範
囲内にあるコイル素子のみを選択させる選択指示手段と
を有することを特徴とする。
ために、第１の発明は、一端が第１のインピーダンスに
接続された弁別器と、一端が前記弁別器の他端に、他端
が第２のインピーダンスにそれぞれ接続された整合部
と、前記弁別器が検出する前記第１，第２のインピーダ
ンスの差分に基づいて、前記整合部の可変素子を構成す
る複数のコイル素子から適宜に選択した所定のコイル素
子と複数のコンデンサ素子から適宜に選択した所定のコ
ンデンサ素子とを組み合わせて、前記第１，第２のイン
ピーダンスを自動的に整合させる制御手段とを有する自
動インピーダンス整合回路であって、前記組み合わせに
用いられるコイル素子と、それが具備する浮遊容量との
共振周波数が前記整合部の取り扱う周波数よりも充分に
高くなるように、前記複数のコイル素子のうち、前記取
り扱う周波数に対応して、選択可能なコイル素子の範囲
を記憶している記憶装置と、前記制御部が前記所定のコ
イル素子を選択する際に、取り扱う周波数に対応して前
記記憶装置に記憶された前記選択可能なコイル素子の範
囲内にあるコイル素子のみを選択させる選択指示手段と
を有することを特徴とする。
【００１１】また、第２の発明においては、前記整合部
が、一端が前記弁別器の他端に接続された第１の可変素
子と、一端が前記第１の可変素子の他端に、他端がグラ
ンドにそれぞれ接続された第２の可変素子と、一端が前
記第１の他端に、他端が前記第２のインピーダンスにそ
れぞれ接続された第３の可変素子とから構成され、前記
第１の可変素子は、リレー接点によって選択可能な複数
のコンデンサ素子から構成され、前記第２の可変素子
は、リレー接点によって選択可能な複数の縦列コイル素
子から構成され、前記第３の可変素子は、導線または複
数のコンデンサのうちのいずれかから選択可能にされて
おり、前記記憶装置は、前記第２の可変素子の複数のコ
イル素子について前記選択可能なコイルの範囲を記憶し
ている。
が、一端が前記弁別器の他端に接続された第１の可変素
子と、一端が前記第１の可変素子の他端に、他端がグラ
ンドにそれぞれ接続された第２の可変素子と、一端が前
記第１の他端に、他端が前記第２のインピーダンスにそ
れぞれ接続された第３の可変素子とから構成され、前記
第１の可変素子は、リレー接点によって選択可能な複数
のコンデンサ素子から構成され、前記第２の可変素子
は、リレー接点によって選択可能な複数の縦列コイル素
子から構成され、前記第３の可変素子は、導線または複
数のコンデンサのうちのいずれかから選択可能にされて
おり、前記記憶装置は、前記第２の可変素子の複数のコ
イル素子について前記選択可能なコイルの範囲を記憶し
ている。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて添付図面に基づいて説明する。図１は、この発明に
係わる自動インピーダンス整合回路を示すブロック図、
図２は、図１の自動インピーダンス整合回路の整合部に
用いられている整合用の可変素子を詳しく説明するため
の図である。この自動インピーダンス整合回路１０は、
弁別器１１と、コンパレータ１２と、プロセッサ（ＭＰ
Ｕ）１３と、可変素子駆動回路１４と、整合部１５とか
ら構成されている。
いて添付図面に基づいて説明する。図１は、この発明に
係わる自動インピーダンス整合回路を示すブロック図、
図２は、図１の自動インピーダンス整合回路の整合部に
用いられている整合用の可変素子を詳しく説明するため
の図である。この自動インピーダンス整合回路１０は、
弁別器１１と、コンパレータ１２と、プロセッサ（ＭＰ
Ｕ）１３と、可変素子駆動回路１４と、整合部１５とか
ら構成されている。
【００１３】この自動インピーダンス整合回路１０にお
いて、整合部５は、整合用の可変素子Ｚ１，Ｚ２，Ｚ３
から構成されており、可変素子Ｚ１，Ｚ２，Ｚ３は、自
動インピーダンス整合回路１０の入力側のインピーダン
スＺａと出力側のインピーダンスＺｂとの整合を実現す
るように調節される。この場合、可変素子Ｚ１，Ｚ２と
しては、図２に示されるようにリレーによるバイナリス
テップ切り替えのコイルとコンデンサとを使用するのが
普通である。
いて、整合部５は、整合用の可変素子Ｚ１，Ｚ２，Ｚ３
から構成されており、可変素子Ｚ１，Ｚ２，Ｚ３は、自
動インピーダンス整合回路１０の入力側のインピーダン
スＺａと出力側のインピーダンスＺｂとの整合を実現す
るように調節される。この場合、可変素子Ｚ１，Ｚ２と
しては、図２に示されるようにリレーによるバイナリス
テップ切り替えのコイルとコンデンサとを使用するのが
普通である。
【００１４】すなわち、図２（ａ）は、可変素子Ｚ１の
例を示しており、リレー接点Ｓ１１，Ｓ１２，〜，Ｓ１
ｎがオンのとき、コンデンサＣ１，Ｃ２，〜，Ｃｎがそ
れぞれ接続される。この場合、コンデンサＣ１，Ｃ２，
〜，Ｃｎの容量は、１ｐＦ，２ｐＦ，４ｐＦ，・・・の
ようにバイナリステップで増加するようにされている。
また、図２（ｂ）は、可変素子Ｚ２の例を示しており、
リレー接点Ｓ２１，Ｓ２２，〜，Ｓ２ｍがオフのとき、
コイルＬ１，Ｌ２，〜，Ｌｍがそれぞれアクティブに接
続される。この場合、コイルＬ１，Ｌ２，〜，Ｌｍのイ
ンダクタンスは、０．０１μＨ，０．０２μＨ，０．０
４μＨ，・・・のようにバイナリステップで増加するよ
うにされている。
例を示しており、リレー接点Ｓ１１，Ｓ１２，〜，Ｓ１
ｎがオンのとき、コンデンサＣ１，Ｃ２，〜，Ｃｎがそ
れぞれ接続される。この場合、コンデンサＣ１，Ｃ２，
〜，Ｃｎの容量は、１ｐＦ，２ｐＦ，４ｐＦ，・・・の
ようにバイナリステップで増加するようにされている。
また、図２（ｂ）は、可変素子Ｚ２の例を示しており、
リレー接点Ｓ２１，Ｓ２２，〜，Ｓ２ｍがオフのとき、
コイルＬ１，Ｌ２，〜，Ｌｍがそれぞれアクティブに接
続される。この場合、コイルＬ１，Ｌ２，〜，Ｌｍのイ
ンダクタンスは、０．０１μＨ，０．０２μＨ，０．０
４μＨ，・・・のようにバイナリステップで増加するよ
うにされている。
【００１５】さらに、図２（ｃ）は、可変素子Ｚ３の例
を示しており、インピーダンスＺｂ（例えば、アンテ
ナ）の値に対応してスイッチＳｐにより、３段階に切り
替えるようにされている。したがって、整合部５は、図
３のように表現することもできる。すなわち、この例に
おいては、可変素子Ｚ３が設定された後は、可変素子Ｚ
１，Ｚ２が調節されてインピーダンス整合を実行するこ
ととなる。
を示しており、インピーダンスＺｂ（例えば、アンテ
ナ）の値に対応してスイッチＳｐにより、３段階に切り
替えるようにされている。したがって、整合部５は、図
３のように表現することもできる。すなわち、この例に
おいては、可変素子Ｚ３が設定された後は、可変素子Ｚ
１，Ｚ２が調節されてインピーダンス整合を実行するこ
ととなる。
【００１６】弁別器（ＤＩＳＣ）１１は、インピーダン
スＺａ，Ｚｂ間の差分を抵抗分と位相分とに分離して検
出し、抵抗分ｎＲと位相分ｎθとしてそれぞれ出力す
る。コンパレータ１２は、弁別器１１から出力された抵
抗分ｎＲと位相分ｎθとを入力し、１および０のデジタ
ル信号に変換し、デジタルな抵抗分Ｒと位相分θとして
出力する。プロセッサ（ＭＰＵ）１３は、コンパレータ
１２から入力した抵抗分Ｒと位相分θとからインピーダ
ンスＺａ，Ｚｂ間の差分を認識し、可変素子Ｚ１，Ｚ
２，Ｚ３の調整すべき増減を判定し、可変素子Ｚ１，Ｚ
２，Ｚ３に対応する制御用信号ａ１０，ｂ１０，ｃ１０
を出力する。
スＺａ，Ｚｂ間の差分を抵抗分と位相分とに分離して検
出し、抵抗分ｎＲと位相分ｎθとしてそれぞれ出力す
る。コンパレータ１２は、弁別器１１から出力された抵
抗分ｎＲと位相分ｎθとを入力し、１および０のデジタ
ル信号に変換し、デジタルな抵抗分Ｒと位相分θとして
出力する。プロセッサ（ＭＰＵ）１３は、コンパレータ
１２から入力した抵抗分Ｒと位相分θとからインピーダ
ンスＺａ，Ｚｂ間の差分を認識し、可変素子Ｚ１，Ｚ
２，Ｚ３の調整すべき増減を判定し、可変素子Ｚ１，Ｚ
２，Ｚ３に対応する制御用信号ａ１０，ｂ１０，ｃ１０
を出力する。
【００１７】この場合、プロセッサ１３は、扱う周波数
に対応して、下記のテーブルのように可変素子Ｚ２のコ
イルに関する可変範囲を記憶している（この例において
は、１０ビットのバイナリコードで変化させるので、最
大の可変範囲は、０〜２10−１＝０〜１０２３であ
る）。したがって、扱う周波数に基づいて、選択できる
コイルの範囲を明確にすることができ（扱う周波数が高
くなるほど最大可変範囲は狭められている）、コイルが
処理する周波数の範囲を図７に示された範囲Ｗ内に自動
的に設定することが可能となる。
に対応して、下記のテーブルのように可変素子Ｚ２のコ
イルに関する可変範囲を記憶している（この例において
は、１０ビットのバイナリコードで変化させるので、最
大の可変範囲は、０〜２10−１＝０〜１０２３であ
る）。したがって、扱う周波数に基づいて、選択できる
コイルの範囲を明確にすることができ（扱う周波数が高
くなるほど最大可変範囲は狭められている）、コイルが
処理する周波数の範囲を図７に示された範囲Ｗ内に自動
的に設定することが可能となる。
【００１８】
【００１９】可変素子駆動回路１４は、入力したプロセ
ッサ１３からの制御用信号ａ１０，ｂ１０，ｃ１０に基
づいて、インピーダンスＺａ，Ｚｂ間の差分がゼロにな
るように可変素子Ｚ１，Ｚ２，Ｚ３の値を切り替えるた
めの制御信号ａ１１，ｂ１１，ｃ１１を出力する。可変
素子Ｚ１，Ｚ２，Ｚ３は、制御信号ａ１１，ｂ１１，ｃ
１１に従って、それぞれに備えられたリレーのリレー接
点Ｓ１１，Ｓ１２，〜，Ｓ１ｎを切り替えてインピーダ
ンスＺａ，Ｚｂ間の差分がゼロになるように動作する。
ッサ１３からの制御用信号ａ１０，ｂ１０，ｃ１０に基
づいて、インピーダンスＺａ，Ｚｂ間の差分がゼロにな
るように可変素子Ｚ１，Ｚ２，Ｚ３の値を切り替えるた
めの制御信号ａ１１，ｂ１１，ｃ１１を出力する。可変
素子Ｚ１，Ｚ２，Ｚ３は、制御信号ａ１１，ｂ１１，ｃ
１１に従って、それぞれに備えられたリレーのリレー接
点Ｓ１１，Ｓ１２，〜，Ｓ１ｎを切り替えてインピーダ
ンスＺａ，Ｚｂ間の差分がゼロになるように動作する。
【００２０】これらのプロセッサ１３の動作を集約する
と、図４のようなフローチャートで表される。プロセッ
サ１３は、コンパレータ１２の出力Ｒ，θから、インピ
ーダンスＺａ，Ｚｂが整合しているか否かを判断し（ス
テップＳ１）、整合していれば終了するが、もしも整合
していなければ、Ｒ成分は一致しているか否かを判断す
る（ステップＳ２）。ステップＳ２において、一致して
いなければ、可変素子Ｚ２のコイルＬ１，Ｌ２，〜，Ｌ
ｍをテーブルの可変範囲内で、Ｒ成分が一致するように
変化させ（ステップＳ３）、ステップＳ２に戻る。
と、図４のようなフローチャートで表される。プロセッ
サ１３は、コンパレータ１２の出力Ｒ，θから、インピ
ーダンスＺａ，Ｚｂが整合しているか否かを判断し（ス
テップＳ１）、整合していれば終了するが、もしも整合
していなければ、Ｒ成分は一致しているか否かを判断す
る（ステップＳ２）。ステップＳ２において、一致して
いなければ、可変素子Ｚ２のコイルＬ１，Ｌ２，〜，Ｌ
ｍをテーブルの可変範囲内で、Ｒ成分が一致するように
変化させ（ステップＳ３）、ステップＳ２に戻る。
【００２１】ステップＳ２において一致すると、θ成分
は一致しているか否かを判断し（ステップＳ４）、一致
していればステップＳ１に戻り、一致していなければ、
ずれは＋側であるか、−側であるかを判断する（ステッ
プＳ５）。ずれが−側であれば、可変素子Ｚ１のコンデ
ンサＣ１，Ｃ２，〜，Ｃｎをθ成分が一致するように＋
側に変化させ（ステップＳ６）、ステップＳ１に戻る。
また、ずれが＋側であれば、可変素子Ｚ１のコンデンサ
Ｃ１，Ｃ２，〜，Ｃｎをθ成分が一致するように−側に
変化させ（ステップＳ６）、ステップＳ１に戻る。
は一致しているか否かを判断し（ステップＳ４）、一致
していればステップＳ１に戻り、一致していなければ、
ずれは＋側であるか、−側であるかを判断する（ステッ
プＳ５）。ずれが−側であれば、可変素子Ｚ１のコンデ
ンサＣ１，Ｃ２，〜，Ｃｎをθ成分が一致するように＋
側に変化させ（ステップＳ６）、ステップＳ１に戻る。
また、ずれが＋側であれば、可変素子Ｚ１のコンデンサ
Ｃ１，Ｃ２，〜，Ｃｎをθ成分が一致するように−側に
変化させ（ステップＳ６）、ステップＳ１に戻る。
【００２２】
【発明の効果】以上に詳述したように、この発明に係わ
る自動インピーダンス整合回路は、第１，第２のインピ
ーダンスの間に挿入され、第１，第２のインピーダンス
を整合させるための弁別器と整合部と制御手段とを有
し、整合部の可変素子の複数のコンデンサ素子とコイル
素子とから適宜に選択組み合わせを行って整合を実行す
るために、前記組み合わせに用いられるコイル素子と、
それが具備する浮遊容量との共振周波数が前記整合部の
取り扱う周波数よりも充分に高くなるように、前記複数
のコイル素子のうち、前記取り扱う周波数に対応して、
選択可能なコイル素子の範囲を記憶している記憶装置
と、前記制御部が前記所定のコイル素子を選択する際
に、取り扱う周波数に対応して前記記憶装置に記憶され
た前記選択可能なコイル素子の範囲内にあるコイル素子
のみを選択させる選択指示手段とを有することにより、
前記整合部のコイル素子を如何なる周波数においても有
効使用範囲内でのみ使用することができ、整合動作にお
ける整合精度の低下あるいは動作不良の発生を防止でき
るという効果を奏する。
る自動インピーダンス整合回路は、第１，第２のインピ
ーダンスの間に挿入され、第１，第２のインピーダンス
を整合させるための弁別器と整合部と制御手段とを有
し、整合部の可変素子の複数のコンデンサ素子とコイル
素子とから適宜に選択組み合わせを行って整合を実行す
るために、前記組み合わせに用いられるコイル素子と、
それが具備する浮遊容量との共振周波数が前記整合部の
取り扱う周波数よりも充分に高くなるように、前記複数
のコイル素子のうち、前記取り扱う周波数に対応して、
選択可能なコイル素子の範囲を記憶している記憶装置
と、前記制御部が前記所定のコイル素子を選択する際
に、取り扱う周波数に対応して前記記憶装置に記憶され
た前記選択可能なコイル素子の範囲内にあるコイル素子
のみを選択させる選択指示手段とを有することにより、
前記整合部のコイル素子を如何なる周波数においても有
効使用範囲内でのみ使用することができ、整合動作にお
ける整合精度の低下あるいは動作不良の発生を防止でき
るという効果を奏する。
【図１】この発明に係わる自動インピーダンス整合回路
の実施の形態の一例を示すブロック図である。
の実施の形態の一例を示すブロック図である。
【図２】図１の自動インピーダンス整合回路の整合部に
用いられている整合用の可変素子を詳しく説明するため
の図である。
用いられている整合用の可変素子を詳しく説明するため
の図である。
【図３】図２に基づいて示された図１の整合部の等価回
路である。
路である。
【図４】図１で示されるプロセッサの動作を説明するた
めのフローチャートである。
めのフローチャートである。
【図５】従来の自動インピーダンス整合回路を示すブロ
ック図である。
ック図である。
【図６】図５において用いられるコイルの浮遊容量によ
る共振回路を説明する図である。
る共振回路を説明する図である。
【図７】図６の共振回路の周波数特性を示す図である。
【符号の説明】 １０ 自動インピーダンス整合回路 １１ 弁別器 １２ コンパレータ １３ プロセッサ １４ 可変素子駆動回路 １５ 整合部 Ｚａ，Ｚｂ インピーダンス Ｚ１，Ｚ２，Ｚ３ 可変素子 Ｓ１〜Ｓ７ ステップ
Claims (2)
- 【請求項１】 一端が第１のインピーダンスに接続され
た弁別器と、一端が前記弁別器の他端に、他端が第２の
インピーダンスにそれぞれ接続された整合部と、前記弁
別器が検出する前記第１，第２のインピーダンスの差分
に基づいて、前記整合部の可変素子を構成する複数のコ
イル素子から適宜に選択した所定のコイル素子と複数の
コンデンサ素子から適宜に選択した所定のコンデンサ素
子とを組み合わせて、前記第１，第２のインピーダンス
を自動的に整合させる制御手段とを有する自動インピー
ダンス整合回路であって、 前記組み合わせに用いられるコイル素子と、それが具備
する浮遊容量との共振周波数が前記整合部の取り扱う周
波数よりも充分に高くなるように、前記複数のコイル素
子のうち、前記取り扱う周波数に対応して、選択可能な
コイル素子の範囲を記憶している記憶装置と、 前記制御部が前記所定のコイル素子を選択する際に、取
り扱う周波数に対応して前記記憶装置に記憶された前記
選択可能なコイル素子の範囲内にあるコイル素子のみを
選択させる選択指示手段とを有することを特徴とする自
動インピーダンス整合回路。 - 【請求項２】 前記整合部は、一端が前記弁別器の他端
に接続された第１の可変素子と、一端が前記第１の可変
素子の他端に、他端がグランドにそれぞれ接続された第
２の可変素子と、一端が前記第１の他端に、他端が前記
第２のインピーダンスにそれぞれ接続された第３の可変
素子とから構成され、前記第１の可変素子は、リレー接
点によって断続可能な複数のコンデンサ素子から構成さ
れ、前記第２の可変素子は、リレー接点によって断続可
能な複数のコイル素子から構成され、前記第３の可変素
子は、導線または複数のコンデンサのうちのいずれかか
ら選択可能にされており、前記記憶装置は、前記第２の
可変素子の複数のコイル素子について前記選択可能なコ
イルの範囲を記憶している請求項１記載の自動インピー
ダンス整合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27292297A JPH11112288A (ja) | 1997-10-06 | 1997-10-06 | 自動インピーダンス整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27292297A JPH11112288A (ja) | 1997-10-06 | 1997-10-06 | 自動インピーダンス整合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11112288A true JPH11112288A (ja) | 1999-04-23 |
Family
ID=17520634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27292297A Withdrawn JPH11112288A (ja) | 1997-10-06 | 1997-10-06 | 自動インピーダンス整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11112288A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329641A (ja) * | 2006-06-07 | 2007-12-20 | Mitsubishi Electric Corp | 周波数・帯域幅切り換え増幅器 |
| JP2011038875A (ja) * | 2009-08-10 | 2011-02-24 | Mitsubishi Electric Corp | ノイズ注入装置 |
| US20110303635A1 (en) * | 2010-06-11 | 2011-12-15 | Shuji Takahashi | Dry etching apparatus and method of dry etching |
| JP2015521437A (ja) * | 2012-06-01 | 2015-07-27 | ノースン・カンパニー・リミテッドＮｏｈｓｎ Ｃｏ．， Ｌｔｄ． | インピーダンスマッチング装置及び方法 |
-
1997
- 1997-10-06 JP JP27292297A patent/JPH11112288A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329641A (ja) * | 2006-06-07 | 2007-12-20 | Mitsubishi Electric Corp | 周波数・帯域幅切り換え増幅器 |
| JP2011038875A (ja) * | 2009-08-10 | 2011-02-24 | Mitsubishi Electric Corp | ノイズ注入装置 |
| US20110303635A1 (en) * | 2010-06-11 | 2011-12-15 | Shuji Takahashi | Dry etching apparatus and method of dry etching |
| JP2011258873A (ja) * | 2010-06-11 | 2011-12-22 | Fujifilm Corp | ドライエッチング装置及びドライエッチング方法 |
| JP2015521437A (ja) * | 2012-06-01 | 2015-07-27 | ノースン・カンパニー・リミテッドＮｏｈｓｎ Ｃｏ．， Ｌｔｄ． | インピーダンスマッチング装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0518526B1 (en) | Portable radio apparatus of foldable type | |
| US8928430B2 (en) | Impedance matching apparatus and method of antenna circuit | |
| US8982007B2 (en) | Transfer unit for radio frequency signals and method for alternatively using an electrical antenna or a magnetic antenna with a classic antenna tuner | |
| US4138654A (en) | Digitally tuned circuit including switching of bank capacitors between plural tuned circuits | |
| KR100413585B1 (ko) | 단일 피드점 정합 시스템 | |
| JP2001274651A (ja) | インピーダンス整合装置、インピーダンス整合用コンダクタンス検出回路、およびインピーダンス整合方法 | |
| JPH11112288A (ja) | 自動インピーダンス整合回路 | |
| EP0186524A2 (en) | Line filter | |
| CN102394841B (zh) | 天线电路的阻抗匹配设备和方法 | |
| EP3444953A1 (en) | Radio frequency matching control apparatus and method for portable communication terminal | |
| JP2013026847A (ja) | アンテナインピーダンス整合方法 | |
| US11522578B2 (en) | Near-field communications circuit | |
| CN114879262A (zh) | Nfcc和电子设备 | |
| US20030090339A1 (en) | Digitally controllable integrated filter circuit for high frequency application | |
| EP1403963A2 (en) | AM Antenna Noise Reduction | |
| US20040214549A1 (en) | Switchable high frequency bandpass filter | |
| JPH0653770A (ja) | アンテナ整合器 | |
| JP3572239B2 (ja) | 通信機用インピーダンス検出回路 | |
| US6420939B1 (en) | Oscillator having a tunable resonant circuit | |
| JP3839123B2 (ja) | 同調周波数可変フィルタ | |
| WO2002089053A1 (en) | Data carrier comprising an integrated circuit with an integrated main capacitor and integrated additional capacitors | |
| KR200248563Y1 (ko) | 자동정합장치 | |
| JPH09130285A (ja) | テレビジョンチューナの入力回路 | |
| JPH06120851A (ja) | アンテナ入力回路 | |
| JP2646552B2 (ja) | インダクタ切換え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |