JPH11111977A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11111977A
JPH11111977A JP9266672A JP26667297A JPH11111977A JP H11111977 A JPH11111977 A JP H11111977A JP 9266672 A JP9266672 A JP 9266672A JP 26667297 A JP26667297 A JP 26667297A JP H11111977 A JPH11111977 A JP H11111977A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor device
lead terminal
bonding wire
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9266672A
Other languages
English (en)
Other versions
JP3276899B2 (ja
Inventor
Takashi Shigeno
隆 茂野
Osamu Isaki
治 伊佐木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26667297A priority Critical patent/JP3276899B2/ja
Publication of JPH11111977A publication Critical patent/JPH11111977A/ja
Application granted granted Critical
Publication of JP3276899B2 publication Critical patent/JP3276899B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 直径の太いワイヤを使用してＯＮ抵抗を減じ
ると共に、ボンディングワイヤの形状と配置を工夫する
ことにより、限られた寸法内に収納することを可能にす
る。 【解決手段】 アイランド１３上にパワーＭＯＳＦＥＴ
を形成した半導体チップ１１を固着し、半導体チップ１
１のボンディングパッド２８とリード端子１４とをボン
ディングワイヤ１５でワイヤボンディングする。ボンデ
ィングワイヤ１５には垂直に上昇する第１の延在部４０
と、ほぼ水平方向に延在する第２の延在部分４１と、ほ
ぼ垂直に近い角度で下降する第３の延在部分４２とを具
備し、第２の屈曲部４４を半導体チップ１１のチップ端
から外側に配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、小型のパッケージ
内にパワーＭＯＳＦＥＴを収納する際に、素子のＯＮ抵
抗を減じることができる半導体装置に関する。
【０００２】
【従来の技術】パワーＭＯＳＦＥＴ素子は、電圧駆動に
より低消費電力化を可能としつつ、集積回路では実現が
困難な耐圧と電流容量を制御できることから、携帯機器
や大電流スイッチング用途等に多用されている。図９
に、パワーＭＯＳＦＥＴの断面図を示した。同図におい
て、１はＮ型の半導体基板、２はＰ型のベース領域、３
はＮ＋型のソース領域、４はゲート電極、５は絶縁膜で
ある。ゲート電極４は格子状のパターンを具備し、該格
子状パターンの網の目の部分に位置するベース領域２と
ソース領域３の両方にソース電極がコンタクトする。こ
のトランジスタは、ゲート電極４に印加したゲート電圧
によって下部のベース領域２表面にチャンネルを形成
し、もってソース・ドレイン間の電流Ｉｄｓを制御す
る。この時ゲート電極４の前記格子状パターンの網の目
の１つ１つをＭＯＳＦＥＴの単位セル６として考えてお
り、該単位セル１０を数百〜数千個縦横に並列接続する
ことによって所望の電流容量を得ている。
【０００３】一方、半導体素子をパッケージングする技
術として一般的なのが、図１０に示すようなトランスフ
ァーモールド技術である。すなわち、半導体チップ１１
をリードフレームのアイランド１２に接着剤１３にてダ
イボンドし、半導体チップ１１のボンディングパッド
（ソース）とリード端子１４をボンディングワイヤ１５
でワイヤボンドし、主要部を樹脂１６でモールドし、外
部に導出したリード端子１４を表面実装用に適したＺ字
型に曲げ加工を施したものである。
【０００４】上記したパワーＭＯＳＦＥＴ素子は、半導
体基板１の抵抗成分（図９のＲ）がそのまま導通時のＯ
Ｎ抵抗Ｒｄｓ（ｏｎ）になり、しかもバイポーラ型のよ
うな導電変調が得られないので、この値が大であるとい
う特性を併せ持っている。加えて、パッケージした装置
では抵抗成分Ｒの他に、ボンディングワイヤ１５とリー
ド端子１４の抵抗成分が直列に接続されることになる。
この時、ボンディングワイヤ１５の抵抗成分は全体の１
割程度を占める程度の無視できないレベルにある。その
ため、ボンディングパッド８を複数個形成してボンディ
ングワイヤを複数本接続することや、電流容量に比べて
太いボンディングワイヤ１５を使用する、等によって少
しでも前記抵抗成分を低減する手法がとられている。
【０００５】この様なパワーＭＯＳＦＥＴ装置に於い
て、特に携帯電子機器用途では実装面積の縮小と大電流
化の要求が特に強く、できるだけ小型のパッケージに大
型の半導体チップを搭載したいという要求が強くなって
きている。
【０００６】
【発明が解決しようとする課題】しかしながら、小型化
するために大きさに制約のあるパッケージ内にパワーＭ
ＯＳＦＥＴを収納した場合、太いボンディングワイヤ１
５を使用することができなくなるという新たな課題が生
じる欠点があった。すなわち、ボンディングワイヤ１５
の直径を太くすることは、その機械的強度が増大するこ
とから折り曲げる箇所（図１０の図示１７）の曲率半径
を大きくしなければならず、その為ループ高さｔが大き
くなってサイズ内に収まらなくなるからである。また、
ループ高さｔを無理に下げると、今度はボンディングワ
イヤ１５が半導体チップ１１のチップ端１７に接触して
電気的短絡を引き起こすことになる。そのため、ワイヤ
の抵抗成分が増大してパワーＭＯＳＦＥＴ素子のＯＮ抵
抗を増大させるという欠点があった。
【０００７】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、ボンディングワイヤのルー
プ形状を変更し、その屈曲部の一つが半導体チップのチ
ップ端より外側に位置するように形成することにより、
リード端子に向かうワイヤの勾配を急峻な形状に加工
し、もってワイヤのループ高さを抑えながら、太いボン
ディングワイヤの使用を可能にしてパワーＭＯＳＦＥＴ
素子のＯＮ抵抗を減じるものである。
【０００８】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。説明に先立ち、まず
図４（Ａ）（Ｂ）を参照してパワーＭＯＳＦＥＴ素子を
詳細に説明する。Ｎ型の半導体基板２１は、裏面側にＮ
＋型の高濃度層２１ａを、表面側にはＮ型の低濃度層２
１ｂを具備する。半導体基板２１の低濃度層２１ｂ表面
に多数個のＰ型のベース領域２２を形成し、更にベース
領域２２表面にＮ＋型のソース領域２３を形成する。Ｎ
＋ソース領域２３とＮ型低濃度層２１ｂとで挟まれたベ
ース領域２２の表面部分がチャンネル形成部分であり、
該チャンネル部分の上方にゲート酸化膜を介してチャネ
ルを制御するためのポリシリコンゲート電極２４を配置
している。
【０００９】ゲート電極２４の周囲はＣＶＤ酸化膜２５
で被覆されており、ＣＶＤ酸化膜２５の開口部を介して
ベース領域２２とソース領域２３の両方にソース電極２
６がコンタクトする。ソース電極２６の上部はシリコン
窒化膜などのパッシベーション皮膜２７が被覆し、その
一部を開口することによりソース電極２６のボンディン
グパッド２８を形成する。半導体基板２１のＮ＋高濃度
層１２ａの裏面側にはドレイン電極２９を形成する。
【００１０】ゲート電極２４は、縦横に網の目を配置し
た格子状のパターンを具備しており、前記網の目の１つ
１つを単位セル３０としている。単位セル３０の中心部
分でソース電極２６がベース領域２２とソース領域２３
とにコンタクトしている。ゲート電極２４の一部はゲー
ト電極パッド３１を構成する。また、ソース電極パッド
２８から各セル３０に対するソース電極の抵抗成分を均
一化するためにパッド２８を複数個、半導体チップの中
心付近に配置している。
【００１１】以下にパッケージ後の本発明の半導体装置
を説明する。図１は本発明の半導体装置を示す平面図と
断面図、図２はその斜視図である。半導体チップ１１は
上述したようなパワーＭＯＳＦＥＴ素子を形成した、あ
るいはパワーＭＯＳＦＥＴ素子と小規模の周辺制御回路
を組み込んだ素子であり、膜厚３０〜４０μｍのＡｇペ
ーストなどの導電性あるいは絶縁性の接着剤１３によっ
てリードフレームのアイランド１２上にダイボンドされ
ている。リードフレームは素材が銅又は鉄あるいはこれ
らの合金から成る、板厚が１２０〜１５０μｍ程度の１
枚の板状材料から打ち抜き又はエッチング加工によって
所望形状のパターンに形成したものであり、アイランド
１２とリード端子１４との間には前記加工時の抜きしろ
として材料の板厚にほぼ等しい程度の間隔（約１２０μ
ｍ）が開いている。
【００１２】半導体チップ１１の各ボンディングパッド
２８、３１の表面には、直径が６０〜１００μｍの金線
等からなるボンディングワイヤ１５の一端がワイヤボン
ドされており、ボンディングワイヤ１５の他端は外部導
出用のリード端子１４の先端部（ボンディングエリア）
にワイヤボンドされている。ボンディングパッド２８、
３１側をファーストボンド、リード端子１４側をセカン
ドボンドと称している。
【００１３】半導体チップ１１、リード端子１４の先端
部、およびボンディングワイヤ１５を含む主要部は、周
囲をエポキシ系の熱硬化樹脂１６でモールドすることに
よりパッケージ化される。リード端子１４はパッケージ
側壁から外部に導出され、樹脂１６の外部に導出された
リード端子１４は２回折り曲げられてＺ字型にフォーミ
ングされている。このフォーミング形状は、リード端子
１４の固着部分をプリント基板に形成した導電パターン
に対向接着する為の、表面実装用の形状である。図１、
図２の例はリード端子１４が６ピンの例を示しており、
うち４本がアイランド１３に一体化して共通のドレイン
端子（Ｄ）となり、残る２本が各々ゲート（Ｇ）とソー
ス（Ｓ）に対応する。
【００１４】この半導体装置は、先ずリードフレームの
状態でアイランド１２上に絶縁性の接着剤１３を適宜量
供給し、その上に半導体チップ１１を設置し（ダイボン
ド）、次いで半導体チップ１１を固着したリードフレー
ムを、ワイヤボンド装置の加熱ステージ上に位置合わせ
して設置し、ボンディングパッド２８、３１側にファー
ストボンドを、リード端子１４側にセカンドボンドを打
つことでワイヤボンディング工程を行い、そして半導体
チップ１１とボンディングワイヤ１５を含め主要部を樹
脂封止し、リードフレームから個別の装置を切り落とす
と共にリード端子１４の形状を成型することで得ること
ができる。
【００１５】本発明の特徴は、ボンディングワイヤ１５
の形状にある。図１の拡大断面図を参照して、このボン
ディングワイヤ１５は、金ボール１５ａをボンディング
パッド２８、３１に圧着した箇所からあるループ高さｔ
までほぼ垂直に上昇する第１の延在部分４０と、第１の
延在部分４０から前記ループ高さｔを維持しながら水平
方向に延在して半導体チップ１１のチップ端１８近傍ま
で達する第２の延在部分４１と、第２の延在部分４１か
ら下方に急降下し、リード端子１４との接着部まで延在
する第３の延在部分４２と、に分類される。第１と第２
の延在部分４０、４１の間の第１の屈曲部４３は約８０
〜９０度の角度を持ち、第２と第３の延在部分４１、４
２の間の第２の屈曲部４４は約７０〜９０度の角度を有
する。第１と第２の屈曲部４３、４４の間の第２の延在
部分４１の中間部分には第３の屈曲部４５を具備し、こ
れが第２の屈曲部２４近傍のボンディングワイヤ１５が
垂れ落ちる力を支える様な作用を持つ。また、後述する
キャピラリツールの軌跡の結果でもある。角度としては
約１００〜１８０度の角度を持ち、それ故第２の延在部
分４１は半導体チップ１１の表面とほぼ水平の方向に延
在する。そして、第１の屈曲部４３はボンディングパッ
ド２８のほぼ直上に位置し、第２の屈曲部４４はチップ
端１８の近傍上方、またはチップ端１８を越えてチップ
端１８からリード端子１４の接着部（セカンドボンドエ
リア）までの間に位置し、第３の屈曲部４５は両者の間
で半導体チップ１１の上方に位置する。第２の屈曲部４
４がチップ端１７近傍より外側に位置するので、第２の
屈曲部４４からセカンドボンドエリアまでのボンディン
グワイヤ１５は、リードフレームの水平方向に対して約
５０〜９０度の角度θ（図１）で急降下する。
【００１６】図１中の点線は、従来手法によるボンディ
ングワイヤの形状を示したものである。両者の形状を比
較して明らかなように、第２の屈曲部４４をチップ端１
８近傍より外側に配置し、第３の延在部４２の角度θを
急峻な勾配に形成したことにより、ボンディングワイヤ
１５と半導体チップ１１のチップ端１８との距離を増大
できる。従って、ボンディングワイヤ１５として相当太
いワイヤを用いることが可能になり、その断面積を増大
することによりボンディングワイヤ１５が持つ抵抗値を
小さくできる。
【００１７】この時、半導体チップ１１のチップ端１８
からリード端子１４までに必要な距離４６を、約５０μ
以下と極めて狭くできるので、従来よりチップサイズの
大きな半導体チップ１１を収納することが可能になる。
また、ボンディングワイヤ１５の複数箇所に折り曲げ箇
所を作ることにより、第１と第２の屈曲部４３、４４の
各々の折り曲げ角度を概ね１００度以下の緩やかな角度
に形成できるので、ボンディングワイヤ１４自身及びボ
ンディングワイヤ１４とボンディングパッド２８との接
続部に過大な応力を加えずに済む。そのため、折り曲げ
た箇所の曲率半径を極端に大きくする必要がないので、
ループ高さｔを無用に増大させることもない。従って、
全体的にループ高さｔを抑えることにより、樹脂１６の
高さを抑えた薄形のパッケージ内に収納することが可能
になる。
【００１８】本願発明者は、直径が７０μｍもの大径ワ
イヤの利用を可能すると同時にループ高さｔを０．２６
ｍｍまで追い込むことにより、樹脂１６の縦×横×高さ
が２．９×１．６×０．９ｍｍの外形寸法内に、チップ
サイズが２．４×０．８ｍｍもの大型チップを搭載する
事を可能ならしめた。この時のボンディングワイヤ１５
のループと樹脂１６表面との残り膜厚は０．０５ｍｍで
あった。また、斯かる大型チップにより、同程度の寸法
のパッケージで比較して、最大定格出力で約３０％もの
増大を実現することができた。従来ほぼ同サイズのパッ
ケージではボンディングワイヤ１５として直径４０〜５
０μｍのものが限度であったので、ボンディングワイヤ
１５の抵抗値としては約５０％もの大幅ダウンになる。
ワイヤの抵抗値が数ｍΩであり、耐圧が６０Ｖクラスの
パワーＭＯＳＦＥＴ素子のＯＮ抵抗は数十ｍΩであるの
で、パッケージ全体としてはＯＮ抵抗を５〜１０％程度
減少させることができる。
【００１９】図５は、製造工程の１つである上記ワイヤ
ボンディング工程におけるキャピラリツール３０の軌跡
を示した図面、図６と図７はキャピラリツール５０とボ
ンディングワイヤ１５を含めて前記軌跡を描いた図面で
ある。以下に図１０のワイヤ形状を形成するときの軌跡
と図１のワイヤ形状を形成するときの軌跡を比較する。
【００２０】図１０のループ形状を作る場合は、図５
（Ａ）と図６を参照して、先ずキャピラリ３０の中心孔
に挿通したワイヤ１５の先端に、トーチ火炎あるいはス
パーク手法により直径が１５０μ程度の金ボール１５ａ
を形成し、該金ボール１５ａをボンディングパッド２８
の表面に当接せしめ、キャピラリ５０を介して押圧、超
音波加熱振動を与えることによりボンディングパッド２
８表面に金ボール１５ａを固着してファーストボンドを
行う（図６（Ａ）の状態）。次いでキャピラリ５０を図
示５１の様に垂直方向に上昇し（図６（Ｂ）の状態）、
ある高さで図示５２の様に水平方向に移動することによ
り（図６（Ｃ）の状態）図示６４の箇所に曲げ加工を施
し、その位置で図示５３の様に垂直方向に移動し（図６
（Ｄ）の状態）、そして図示５４の様にループを描きな
がらリード端子１４の表面にワイヤ１５の側壁をキャピ
ラリ５０の先端エッジ部分で押圧・超音波加熱振動を与
えることによりワイヤ１５を固着・切断（ステッチ）し
てセカンドボンドとしている。図６（Ｂ）の図示５１の
移動量がループ高さをほぼ決定し、折り曲げた箇所６４
がループの頂点となる。
【００２１】これに対して図１のループ形状を形成する
場合には、曲げ加工を施すポイントを複数箇所に配置す
る。図５（Ｂ）と図７を参照して、ワイヤ１５をファー
ストボンドした後、キャピラリ５０を符号５５、５６、
５７の様に移動する。なお、図７（Ａ）は図６（Ｄ）に
相当する図面であり、図５（Ａ）の符号５１、５２、５
３は各々図５（Ｂ）の符号５５、５６、５７のキャピラ
リ５０の軌跡に相当する。移動量については適宜選択し
てある。符号５７の様に垂直方向に移動した後、その高
さで図示５８の様に水平方向に移動して図示６５の箇所
に曲げ加工を施し（図７（Ｂ）の状態）、図示５９の様
に一定高さまで垂直に上昇し（図７（Ｃ）の状態）、そ
の高さで図示６０の様に水平方向に移動し（図７（Ｄ）
の状態）、図示６１の様に垂直方向に降下せしめる（図
７（Ｅ）の状態）。この状態で曲げ加工した箇所６５を
更に折り曲げると共に、キャピラリ５０によって図示６
６の箇所に曲げ加工を施す。そして図示６２の様に垂直
方向に移動し（図７（Ｆ）の状態）、適宜量上昇した後
図示せぬクランパでワイヤ１５を挟み固定したままで図
示６３の様にループを描いてリード端子１４の表面にワ
イヤをセカンドボンドする。符号６４の折り曲げ箇所が
第１の屈曲部４３を、符号６６の折り曲げ箇所が第２の
屈曲部４４を、符号６５の折り曲げ箇所が第３の屈曲部
４５を各々構成し、図示５５のキャピラリ５０の移動量
が第１の延在部分４０を、図示５７と図示５９の移動量
が第２の延在部分４１を、図示６２の移動量が第３の延
在部分４２を各々構成することになる。なお、図６
（Ｃ）（Ｅ）の過程と、図７（Ｂ）（Ｄ）（Ｅ）（Ｇ）
の過程では前記図示せぬクランパがワイヤ１５を挟み固
定した状態でキャピラリ５０を移動している。また、第
３の屈曲部４５は、その強度の関係から、直径が６０〜
１００μｍのワイヤ１５であれば完成後も１００度〜１
７０度の角度（図７（Ｇ）の図示６７の角度）で残存
し、直径が２０〜４０μｍのワイヤ１５ではキャピラリ
５０の移動により引っ張られて１８０度程度のほぼ直線
形状に形成される。
【００２２】上述したキャピラリ５０の軌跡とプログラ
ムによって、第２の屈曲部４４を半導体チップ１１のチ
ップ端１７より外側に配置したボンディングワイヤ１５
の形状に加工することができる。図８に本発明半導体装
置の他の実施例を示した。同じ箇所には同じ符号を伏し
て説明を省略する。この実施例は１パッケージデュアル
チップの構成であり、６ピンのパッケージ内に２つのア
イランド１３と２つの同種の半導体チップ１１を収納し
たものである。ソース・ドレインを共通ピン（Ｓ、Ｄ）
としゲート電極に対応するピンを２本（Ｇ１、Ｇ２）導
出している。ボンディングワイヤ１５を図１の様な形状
にすることにより、半導体チップ１１からボンディング
ポストまでの距離４６を縮小することができ、同サイズ
のパッケージ内により大きな半導体チップを搭載するこ
とが可能になる。
【００２３】
【発明の効果】以上に説明したように、本発明によれば
ボンディングワイヤ１５の第３の延在部分４２を急勾配
で延在させ、第２の屈曲部４４を半導体チップ１１のチ
ップ端１８より外側に配置することにより、半導体チッ
プ１１のチップ端１８とボンディングワイヤ１５との距
離を拡大できる利点を有する。従って、制約された寸法
内でも直径が太いワイヤを使用することが可能となり、
ワイヤが持つ直列抵抗を減じることができる。これによ
り半導体装置としてのパワーＭＯＳＦＥＴのＯＮ抵抗を
減じることができる利点を有する。
【００２４】また、半導体チップ１１のチップ端１８か
らボンディングポストまでの距離４６を縮めることがで
きるので、同程度の大きさのパッケージ内により大きな
半導体チップ１１を搭載できる利点を有する。更に、第
１と第２の屈曲部４３、４４により半導体チップ１１の
角部との接触を避けやすい構造となるので、第１の延在
部４０の高さ（ループ高さｔ）を抑えることができる利
点を有する。
【００２５】更に、第１と第２の屈曲部４３、４４の曲
げ角度が小さいので、パッド２８表面の固着部分に過剰
なストレスを与えることがなく、そのため直径が太いワ
イヤを使用してもループ高さの増大を抑えることができ
る利点をも有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための（Ａ）平面図、（Ｂ）
ＡＡ線断面図である。
【図３】本発明を説明するための斜視図である。
【図４】パワーＭＯＳＦＥＴを示す（Ａ）断面図、
（Ｂ）平面図である。
【図５】キャピラリツールの軌跡を示す図である。
【図６】ワイヤボンディング工程を説明するための図で
ある。
【図７】ワイヤボンディング工程を説明するための図で
ある。
【図８】本発明の第２の実施例を説明するための平面図
である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための断面図である。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 一導電型の高濃度層と一導電型の低濃度
    層を具備する半導体チップと、 前記低濃度層の表面に形成した逆導電型のベース領域
    と、 前記ベース領域の表面に形成した逆導電型のソース領域
    と、 前記ソース領域の近傍に形成したゲート電極と、 前記ベース領域と前記ソース領域の両方にコンタクト
    し、前記ゲート電極及び前記ソース領域からなる単位セ
    ルを多数個共通接続するソース電極と、 前記ソース電極を外部接続するためのボンディングパッ
    ドと、 前記半導体チップを固着するアイランドと、 前記アイランドにその先端を近接するリード端子と、 前記ボンディングパッドと前記リード端子とを接続する
    ボンディングワイヤと、 前記半導体チップと前記ボンディングワイヤとを含む主
    要部を封止する樹脂と、 前記ボンディングワイヤの、前記ボンディングパッドに
    接触し第１の高さまで略垂直に延在する第１の延在部分
    と、 前記ボンディングパッドから前記半導体チップのチップ
    端部近傍まで前記第１の高さを略維持しながら延在する
    第２の延在部分と、 前記第２の延在部分から連続し、前記リード端子との接
    続部分に向かって降下する第３の延在部分と、を具備す
    ることを特徴とする半導体装置。
  2. 【請求項２】 前記第３の延在部分が、前記アイランド
    の水平面に対して５０度乃至９０度の角度をもって延在
    する事を特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記ボンディングワイヤの直径が６０〜
    １００μｍであることを特徴とする請求項１記載の半導
    体装置。
  4. 【請求項４】 前記ソース電極のボンディングパッドを
    複数個有し且つ共通のリード端子に対して個々に前記ボ
    ンディングワイヤで接続したことを特徴とする請求項１
    記載の半導体装置。
  5. 【請求項５】 一導電型の高濃度層と一導電型の低濃度
    層を具備する半導体チップと、 前記低濃度層の表面に形成した逆導電型のベース領域
    と、 前記ベース領域の表面に形成した逆導電型のソース領域
    と、 前記ソース領域の近傍に形成したゲート電極と、 前記ベース領域と前記ソース領域の両方にコンタクト
    し、前記ゲート電極及び前記ソース領域からなる単位セ
    ルを多数個共通接続するソース電極と、 前記ソース電極を外部接続するためのボンディングパッ
    ドと、 前記半導体チップを固着するアイランドと、 前記アイランドにその先端を近接するリード端子と、 前記ボンディングパッドと前記リード端子とを接続する
    ボンディングワイヤと、 前記半導体チップと前記ボンディングワイヤとを含む主
    要部を封止する樹脂と、 前記ボンディングワイヤの、前記ボンディングパッドの
    上部に位置する第１の屈曲部と、 前記半導体チップのチップ端近傍の上方、あるいは前記
    チップ端と前記ボンディングワイヤと前記リード端子と
    の接続部との間に位置する第２の屈曲部と、 前記第１と第２の屈曲部の間に位置する第３の屈曲部
    と、を具備することを特徴とする半導体装置。
  6. 【請求項６】 前記第３の屈曲部から前記リード端子ま
    で延在するボンディングワイヤが、前記アイランドの水
    平面に対して５０度乃至９０度の角度をもって延在する
    事を特徴とする請求項７記載の半導体装置。
  7. 【請求項７】 前記ボンディングワイヤの直径が６０〜
    １００μｍであることを特徴とする請求項７記載の半導
    体装置。
  8. 【請求項８】 前記ソース電極のボンディングパッドを
    複数個有し且つ共通のリード端子に対して個々に前記ボ
    ンディングワイヤで接続したことを特徴とする請求項１
    記載の半導体装置。
JP26667297A 1997-09-30 1997-09-30 半導体装置 Expired - Fee Related JP3276899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26667297A JP3276899B2 (ja) 1997-09-30 1997-09-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26667297A JP3276899B2 (ja) 1997-09-30 1997-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH11111977A true JPH11111977A (ja) 1999-04-23
JP3276899B2 JP3276899B2 (ja) 2002-04-22

Family

ID=17434098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26667297A Expired - Fee Related JP3276899B2 (ja) 1997-09-30 1997-09-30 半導体装置

Country Status (1)

Country Link
JP (1) JP3276899B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314086A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔ
JP2012146998A (ja) * 2012-03-12 2012-08-02 Renesas Electronics Corp 半導体装置
WO2022259328A1 (ja) * 2021-06-07 2022-12-15 株式会社新川 ワイヤボンディング装置及びワイヤボンディング方法
CN116984435A (zh) * 2023-09-14 2023-11-03 广东诺米家居智能科技有限公司 一种衣柜五金件弯折装置及其弯折方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183684B2 (en) 2007-03-23 2012-05-22 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189115B2 (ja) 1996-12-27 2001-07-16 株式会社新川 半導体装置及びワイヤボンディング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314086A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔ
JP2012146998A (ja) * 2012-03-12 2012-08-02 Renesas Electronics Corp 半導体装置
WO2022259328A1 (ja) * 2021-06-07 2022-12-15 株式会社新川 ワイヤボンディング装置及びワイヤボンディング方法
CN116984435A (zh) * 2023-09-14 2023-11-03 广东诺米家居智能科技有限公司 一种衣柜五金件弯折装置及其弯折方法
CN116984435B (zh) * 2023-09-14 2024-03-15 广东诺米家居智能科技有限公司 一种衣柜五金件弯折装置及其弯折方法

Also Published As

Publication number Publication date
JP3276899B2 (ja) 2002-04-22

Similar Documents

Publication Publication Date Title
JP3877401B2 (ja) 半導体装置の製造方法
JPH1167809A (ja) 半導体装置
US8564049B2 (en) Flip chip contact (FCC) power package
US6764880B2 (en) Semiconductor package and fabricating method thereof
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
CN1322584C (zh) 无引线型半导体封装及其制造方法
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
US7274092B2 (en) Semiconductor component and method of assembling the same
US7419855B1 (en) Apparatus and method for miniature semiconductor packages
US20090166826A1 (en) Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
US20090261462A1 (en) Semiconductor package with stacked die assembly
US20060145319A1 (en) Flip chip contact (FCC) power package
US20090189261A1 (en) Ultra-Thin Semiconductor Package
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
JP2000243887A (ja) 半導体装置とその製造方法
JP3276899B2 (ja) 半導体装置
JP3500015B2 (ja) 半導体装置及びその製造方法
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JPH11111750A (ja) 半導体装置
JP2000243880A (ja) 半導体装置とその製造方法
JPH10335366A (ja) 半導体装置
JP2006237503A (ja) 半導体装置およびその製造方法
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
JP2005116916A (ja) 半導体装置及びその製造方法
JP3500016B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees