JPH11110233A - 割り込み受け付け装置および信号処理装置 - Google Patents
割り込み受け付け装置および信号処理装置Info
- Publication number
- JPH11110233A JPH11110233A JP27010197A JP27010197A JPH11110233A JP H11110233 A JPH11110233 A JP H11110233A JP 27010197 A JP27010197 A JP 27010197A JP 27010197 A JP27010197 A JP 27010197A JP H11110233 A JPH11110233 A JP H11110233A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- level
- request
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 割り込み要求に応じた割り込み動作の実行を
多様化できる割り込み受け付け装置を提供する。 【解決手段】 割り込み要求信号ｅｘｉｎｔに基づい
て、要求レベルを所定の初期値に初期化し、カウンタク
ロック信号Ｓ１３ａに応じて要求レベルをデクリメント
する割り込み要求レベルカウンタ５１と、マスクデータ
を記憶するマスクレジスタ５２と、要求レベルとマスク
レベルとを比較し、要求レベルの方が大きい場合に、割
り込みを受け付けることを示す比較結果信号Ｓ５５を生
成する比較器５５と、割り込み受け付け信号ｅｘｉｎｔ
と比較結果信号Ｓ５５との論理積に相当する割り込み受
け付け信号ｉｎｔａｃｐを生成するＡＮＤ回路５７とを
有する。
多様化できる割り込み受け付け装置を提供する。 【解決手段】 割り込み要求信号ｅｘｉｎｔに基づい
て、要求レベルを所定の初期値に初期化し、カウンタク
ロック信号Ｓ１３ａに応じて要求レベルをデクリメント
する割り込み要求レベルカウンタ５１と、マスクデータ
を記憶するマスクレジスタ５２と、要求レベルとマスク
レベルとを比較し、要求レベルの方が大きい場合に、割
り込みを受け付けることを示す比較結果信号Ｓ５５を生
成する比較器５５と、割り込み受け付け信号ｅｘｉｎｔ
と比較結果信号Ｓ５５との論理積に相当する割り込み受
け付け信号ｉｎｔａｃｐを生成するＡＮＤ回路５７とを
有する。
Description
【０００１】
【発明が属する技術分野】本発明は、割り込み受け付け
装置および信号処理装置に関する。
装置および信号処理装置に関する。
【０００２】
【従来の技術】マイクロプロセッサやマイクロコントロ
ーラには、例えば、ハードウェアの誤動作および故障や
電源トラブルなどの機械チェック割り込み、外部割り込
み、プログラム割り込み、入出力割り込みなどの割り込
み要求を受け、割り込み動作を駆動するか否かを判断す
る割り込み受け付け回路が備えられている。図６は、従
来の割り込み受け付け回路１００の構成図である。図６
に示すように、割り込み受け付け回路１００は、例え
ば、マスクレジスタ１０１および比較器１０２を備えて
いる。マスクレジスタ１０１は、例えば、内部バスを介
して外部から３ビットのマスクデータＳ９８を入力して
記憶し、これをマスクデータＳ１０１として比較器１０
２に出力する。すなわち、マスクレジスタ１０１に記憶
されるマスクデータは、外部からソフトウェアプログラ
ムなどによって書き換え可能である。マスクデータＳ１
０１は、３ビットで、８段階のマスクレベルを示してい
る。
ーラには、例えば、ハードウェアの誤動作および故障や
電源トラブルなどの機械チェック割り込み、外部割り込
み、プログラム割り込み、入出力割り込みなどの割り込
み要求を受け、割り込み動作を駆動するか否かを判断す
る割り込み受け付け回路が備えられている。図６は、従
来の割り込み受け付け回路１００の構成図である。図６
に示すように、割り込み受け付け回路１００は、例え
ば、マスクレジスタ１０１および比較器１０２を備えて
いる。マスクレジスタ１０１は、例えば、内部バスを介
して外部から３ビットのマスクデータＳ９８を入力して
記憶し、これをマスクデータＳ１０１として比較器１０
２に出力する。すなわち、マスクレジスタ１０１に記憶
されるマスクデータは、外部からソフトウェアプログラ
ムなどによって書き換え可能である。マスクデータＳ１
０１は、３ビットで、８段階のマスクレベルを示してい
る。
【０００３】比較器１０２には、マスクデータＳ１０１
の他に、外部から３ビットの割り込み要求信号Ｓ９９が
入力される。割り込み要求信号Ｓ９９は、８段階で割り
込みの要求レベルを示している。比較器１０２では、割
り込み要求信号Ｓ９９が示す割り込みの要求レベルと、
マスクデータＳ１０１が示すマスクレベルとを比較し、
割り込みの要求レベルの方が大きければ、例えば、割り
込み受け付け信号をハイレベルにして、割り込みを受け
付ける。すなわち、要求レベルは、値が小さいほど高い
要求度を示している。
の他に、外部から３ビットの割り込み要求信号Ｓ９９が
入力される。割り込み要求信号Ｓ９９は、８段階で割り
込みの要求レベルを示している。比較器１０２では、割
り込み要求信号Ｓ９９が示す割り込みの要求レベルと、
マスクデータＳ１０１が示すマスクレベルとを比較し、
割り込みの要求レベルの方が大きければ、例えば、割り
込み受け付け信号をハイレベルにして、割り込みを受け
付ける。すなわち、要求レベルは、値が小さいほど高い
要求度を示している。
【０００４】ここで、例えば、８段階の割り込み要求レ
ベルのうち「０」〜「６」は割り込み要求が発生してい
る状態を示し、「０」を最高位の要求度とし、「６」を
最低位の要求度とする。また、「７」は、割り込み要求
を起こさない状態を示す。なお、「０」を割り込み要求
を起こさない状態とし、割り込み要求の最高位を「７」
とし、最低位を「１」としてもよい。
ベルのうち「０」〜「６」は割り込み要求が発生してい
る状態を示し、「０」を最高位の要求度とし、「６」を
最低位の要求度とする。また、「７」は、割り込み要求
を起こさない状態を示す。なお、「０」を割り込み要求
を起こさない状態とし、割り込み要求の最高位を「７」
とし、最低位を「１」としてもよい。
【０００５】割り込み受け付け回路１００では、割り込
み動作を要求する外部デバイスが、その要求レベルを決
定し、割り込み要求を受ける側で、要求レベルに基づい
て、処理状況に応じて割り込み要求を受けるか否かを決
定する。
み動作を要求する外部デバイスが、その要求レベルを決
定し、割り込み要求を受ける側で、要求レベルに基づい
て、処理状況に応じて割り込み要求を受けるか否かを決
定する。
【０００６】割り込み受け付け回路１００の具体的な動
作を説明する。図７のケース１に示されるように、割り
込みの要求レベルが「０」であり、マスクレベルが
「１」の場合には、要求レベルの方が大きいため、割り
込みが受け付けられ、割り込み受け付け信号Ｓ１００が
ハイレベルになる。また、図７のケース２に示されるよ
うに、割り込みの要求レベルが「３」であり、マスクレ
ベルが「２」の場合には、要求レベルの方が小さいた
め、割り込みが受け付けられず、割り込み受け付け信号
Ｓ１００はローレベルになる。また、図７のケース３に
示されるように、割り込みの要求レベルが「５」であ
り、マスクレベルが「４」の場合には、要求レベルの方
が小さいため、割り込みが受け付けられず、割り込み受
け付け信号Ｓ１００はローレベルになる。さらに、 図
７のケース３に示されるように、割り込みの要求レベル
が「６」であり、マスクレベルが「７」の場合には、要
求レベルの方が小さいため、割り込みが受け付けられ、
割り込み受け付け信号Ｓ１００がハイレベルになる。
作を説明する。図７のケース１に示されるように、割り
込みの要求レベルが「０」であり、マスクレベルが
「１」の場合には、要求レベルの方が大きいため、割り
込みが受け付けられ、割り込み受け付け信号Ｓ１００が
ハイレベルになる。また、図７のケース２に示されるよ
うに、割り込みの要求レベルが「３」であり、マスクレ
ベルが「２」の場合には、要求レベルの方が小さいた
め、割り込みが受け付けられず、割り込み受け付け信号
Ｓ１００はローレベルになる。また、図７のケース３に
示されるように、割り込みの要求レベルが「５」であ
り、マスクレベルが「４」の場合には、要求レベルの方
が小さいため、割り込みが受け付けられず、割り込み受
け付け信号Ｓ１００はローレベルになる。さらに、 図
７のケース３に示されるように、割り込みの要求レベル
が「６」であり、マスクレベルが「７」の場合には、要
求レベルの方が小さいため、割り込みが受け付けられ、
割り込み受け付け信号Ｓ１００がハイレベルになる。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の割り込み受け付け回路１００では、割り込み動
作の実行を多様化できないという問題がある。例えば、
割り込み受け付け回路１００では、外部デバイスが、割
り込み要求信号Ｓ９９を出力した時点で設定した割り込
みの要求レベルを、時間の経過に応じて変化させたいと
いう要請に応えることができない。例えば、外部デバイ
スが、割り込み原因が解消されるまで割り込み要求信号
を継続して出力するものである場合に、その割り込み要
因によっては、システムのシャットダウン要求などのよ
うに時間の経過に伴い割り込み動作の必要性が高まる場
合と、その必要性が低下する場合とがある。このような
場合に、従来の割り込み受け付け回路１００では、割り
込み要求レベルを固定にしているため、時間の経過に伴
い、割り込みの要求レベルを変化させることはできな
い。
た従来の割り込み受け付け回路１００では、割り込み動
作の実行を多様化できないという問題がある。例えば、
割り込み受け付け回路１００では、外部デバイスが、割
り込み要求信号Ｓ９９を出力した時点で設定した割り込
みの要求レベルを、時間の経過に応じて変化させたいと
いう要請に応えることができない。例えば、外部デバイ
スが、割り込み原因が解消されるまで割り込み要求信号
を継続して出力するものである場合に、その割り込み要
因によっては、システムのシャットダウン要求などのよ
うに時間の経過に伴い割り込み動作の必要性が高まる場
合と、その必要性が低下する場合とがある。このような
場合に、従来の割り込み受け付け回路１００では、割り
込み要求レベルを固定にしているため、時間の経過に伴
い、割り込みの要求レベルを変化させることはできな
い。
【０００８】本発明は上述した従来技術の問題点に鑑み
てなされ、割り込み要求に応じた割り込み動作の実行を
多様化できる割り込み受け付け装置および信号処理装置
を提供することを目的とする。
てなされ、割り込み要求に応じた割り込み動作の実行を
多様化できる割り込み受け付け装置および信号処理装置
を提供することを目的とする。
【０００９】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
割り込み受け付け装置は、割り込み要求信号に基づい
て、要求レベルを所定の初期値に初期化し、クロック信
号に応じて前記要求レベルをインクリメントあるいはデ
クリメントするカウンタ手段と、前記要求レベルと所定
のマスクレベルとを比較し、当該比較の結果に基づい
て、割り込みを受け付けるか否かを示す割り込み受け付
け信号を生成する信号生成手段とを有する。
点を解決し、上述した目的を達成するために、本発明の
割り込み受け付け装置は、割り込み要求信号に基づい
て、要求レベルを所定の初期値に初期化し、クロック信
号に応じて前記要求レベルをインクリメントあるいはデ
クリメントするカウンタ手段と、前記要求レベルと所定
のマスクレベルとを比較し、当該比較の結果に基づい
て、割り込みを受け付けるか否かを示す割り込み受け付
け信号を生成する信号生成手段とを有する。
【００１０】本発明の割り込み受け付け装置では、例え
ば、外部機器などから、割り込み要求信号がカウンタ手
段に入力されると、要求レベルが所定の初期値に初期化
される。そして、カウンタ手段において、クロック信号
に基づいて、要求レベルがインクリメントあるいはデク
リメントされる。また、信号生成手段において、要求レ
ベルと所定のマスクレベルとが比較され、要求レベル
が、マスクレベルを基準とした所定の値に達すると、割
り込みを受け付けることを示す割り込み受け付け信号が
生成される。
ば、外部機器などから、割り込み要求信号がカウンタ手
段に入力されると、要求レベルが所定の初期値に初期化
される。そして、カウンタ手段において、クロック信号
に基づいて、要求レベルがインクリメントあるいはデク
リメントされる。また、信号生成手段において、要求レ
ベルと所定のマスクレベルとが比較され、要求レベル
が、マスクレベルを基準とした所定の値に達すると、割
り込みを受け付けることを示す割り込み受け付け信号が
生成される。
【００１１】また、本発明の信号処理装置は、割り込み
要求信号に基づいて、割り込み受け付け信号を生成する
割り込み受け付け手段と、前記割り込み受け付け信号に
基づいて、割り込み動作を駆動する信号処理手段とを有
する信号処理装置であって、前記割り込み受け付け手段
は、割り込み要求信号に基づいて、要求レベルを所定の
初期値に初期化し、クロック信号に応じて前記要求レベ
ルをインクリメントあるいはデクリメントするカウンタ
部と、前記要求レベルと所定のマスクレベルとを比較
し、当該比較の結果に基づいて、割り込みを受け付ける
か否かを示す割り込み受け付け信号を生成する信号生成
部とを有する。
要求信号に基づいて、割り込み受け付け信号を生成する
割り込み受け付け手段と、前記割り込み受け付け信号に
基づいて、割り込み動作を駆動する信号処理手段とを有
する信号処理装置であって、前記割り込み受け付け手段
は、割り込み要求信号に基づいて、要求レベルを所定の
初期値に初期化し、クロック信号に応じて前記要求レベ
ルをインクリメントあるいはデクリメントするカウンタ
部と、前記要求レベルと所定のマスクレベルとを比較
し、当該比較の結果に基づいて、割り込みを受け付ける
か否かを示す割り込み受け付け信号を生成する信号生成
部とを有する。
【００１２】さらに、本発明の割り込み処理装置は、そ
れぞれ対応する割り込み要求信号を入力して割り込み受
け付け信号を生成する複数の割り込み受け付け手段と、
前記割り込み受け付け信号に基づいて割り込み動作を駆
動する信号処理手段とを有する割り込み処理装置であっ
て、前記割り込み受け付け手段は、前記割り込み要求信
号に基づいて、要求レベルを所定の初期値に初期化し、
クロック信号に応じて前記要求レベルをインクリメント
あるいはデクリメントするカウンタ部と、前記要求レベ
ルと所定のマスクレベルとを比較し、当該比較の結果に
基づいて、割り込みを受け付けるか否かを示す割り込み
受け付け信号を生成する信号生成部とを有する。
れぞれ対応する割り込み要求信号を入力して割り込み受
け付け信号を生成する複数の割り込み受け付け手段と、
前記割り込み受け付け信号に基づいて割り込み動作を駆
動する信号処理手段とを有する割り込み処理装置であっ
て、前記割り込み受け付け手段は、前記割り込み要求信
号に基づいて、要求レベルを所定の初期値に初期化し、
クロック信号に応じて前記要求レベルをインクリメント
あるいはデクリメントするカウンタ部と、前記要求レベ
ルと所定のマスクレベルとを比較し、当該比較の結果に
基づいて、割り込みを受け付けるか否かを示す割り込み
受け付け信号を生成する信号生成部とを有する。
【００１３】
【発明の実施の形態】以下、本発明の実施形態に係わる
割り込み受け付け回路およびマイクロプロセッサについ
て説明する。第１実施形態 図１は、本実施形態のマイクロプロセッサ１１の構成図
である。図１に示すように、マイクロプロセッサ１１
は、例えば、割り込み受け付け回路１およびＣＰＵ１３
を備えている。割り込み受け付け回路１は、外部デバイ
スから、割り込み要求信号ｅｘｉｎｔを入力し、カウン
タクロック信号Ｓ１３ａおよびマスクデータＳ１３ｂに
基づいて、割り込み受け付け信号ｉｎｔａｃｐを生成す
る。ＣＰＵ１３は、カウンタクロック信号Ｓ１３ａおよ
びマスクデータＳ１３ｂを割り込み受け付け回路１に出
力すると共に、割り込み受け付け回路１から割り込み受
け付け信号ｉｎｔａｃｐを入力し、この割り込み受け付
け信号ｉｎｔａｃｐに基づいて割り込み動作を駆動す
る。
割り込み受け付け回路およびマイクロプロセッサについ
て説明する。第１実施形態 図１は、本実施形態のマイクロプロセッサ１１の構成図
である。図１に示すように、マイクロプロセッサ１１
は、例えば、割り込み受け付け回路１およびＣＰＵ１３
を備えている。割り込み受け付け回路１は、外部デバイ
スから、割り込み要求信号ｅｘｉｎｔを入力し、カウン
タクロック信号Ｓ１３ａおよびマスクデータＳ１３ｂに
基づいて、割り込み受け付け信号ｉｎｔａｃｐを生成す
る。ＣＰＵ１３は、カウンタクロック信号Ｓ１３ａおよ
びマスクデータＳ１３ｂを割り込み受け付け回路１に出
力すると共に、割り込み受け付け回路１から割り込み受
け付け信号ｉｎｔａｃｐを入力し、この割り込み受け付
け信号ｉｎｔａｃｐに基づいて割り込み動作を駆動す
る。
【００１４】図２は、図１に示す割り込み受け付け回路
１の構成図である。図２に示すように、割り込み受け付
け回路１は、例えば、割り込み要求レベルカウンタ５
１、マスクレジスタ５２、インバータ５４、比較器５５
およびＡＮＤ回路５７を備えている。インバータ５４
は、割り込み要求信号ｅｘｉｎｔを入力し、これを反転
して、割り込み要求信号Ｓ５４として割り込み要求レベ
ルカウンタ５１のｓｅｔ端子に出力する。割り込み要求
レベルカウンタ５１は、ｓｅｔ端子、ｄｃｌｋ端子およ
びｐｌ＿ｏｕｔ端子を有する。ｓｅｔ端子には１ビット
の割り込み要求信号Ｓ５４が入力され、ｄｃｌｋ端子に
は１ビットのカウンタクロック信号Ｓ１３ａが入力され
る。カウンタクロック信号Ｓ１３ａとしては、ＣＰＵ１
３のシステムクロックが用いられる。また、ｐｌ＿ｏｕ
ｔ端子からは、８ビットの要求レベルカウントデータＳ
５１が出力される。
１の構成図である。図２に示すように、割り込み受け付
け回路１は、例えば、割り込み要求レベルカウンタ５
１、マスクレジスタ５２、インバータ５４、比較器５５
およびＡＮＤ回路５７を備えている。インバータ５４
は、割り込み要求信号ｅｘｉｎｔを入力し、これを反転
して、割り込み要求信号Ｓ５４として割り込み要求レベ
ルカウンタ５１のｓｅｔ端子に出力する。割り込み要求
レベルカウンタ５１は、ｓｅｔ端子、ｄｃｌｋ端子およ
びｐｌ＿ｏｕｔ端子を有する。ｓｅｔ端子には１ビット
の割り込み要求信号Ｓ５４が入力され、ｄｃｌｋ端子に
は１ビットのカウンタクロック信号Ｓ１３ａが入力され
る。カウンタクロック信号Ｓ１３ａとしては、ＣＰＵ１
３のシステムクロックが用いられる。また、ｐｌ＿ｏｕ
ｔ端子からは、８ビットの要求レベルカウントデータＳ
５１が出力される。
【００１５】割り込み要求レベルカウンタ５１は、例え
ば、８ビットのダウンカウンタであり、割り込み要求信
号Ｓ５４によってｓｅｔ端子がアクティブになると、そ
の要求レベルを所定の初期値Ｃｍに初期化する。その
後、カウンタクロック信号Ｓ１３ａの立ち上がりで、要
求レベルを１だけインクリメントする（カウンタ値を減
少する）。そして、割り込み要求レベルカウンタ５１
は、要求レベルを示す要求レベルカウントデータＳ５１
を比較器５５に出力する。割り込み要求レベルカウンタ
５１は、割り込み要求信号ｅｘｉｎｔによる割り込み要
求が、要求度の高いものである程、初期値Ｃｍを小さく
する。
ば、８ビットのダウンカウンタであり、割り込み要求信
号Ｓ５４によってｓｅｔ端子がアクティブになると、そ
の要求レベルを所定の初期値Ｃｍに初期化する。その
後、カウンタクロック信号Ｓ１３ａの立ち上がりで、要
求レベルを１だけインクリメントする（カウンタ値を減
少する）。そして、割り込み要求レベルカウンタ５１
は、要求レベルを示す要求レベルカウントデータＳ５１
を比較器５５に出力する。割り込み要求レベルカウンタ
５１は、割り込み要求信号ｅｘｉｎｔによる割り込み要
求が、要求度の高いものである程、初期値Ｃｍを小さく
する。
【００１６】マスクレジスタ５２は、ｍｌ＿ｉｎ端子お
よびｍｌ＿ｏｕｔ端子を備えた、８ビットのマスクデー
タを記憶するレジスタであり、ｍｌ＿ｉｎ端子を介して
ＣＰＵ１３から入力したマスクレベルＣｎを示すマスク
データＳ１３ｂを記憶し、これをマスクデータＳ５２と
してｍｌ＿ｏｕｔ端子から比較器５５に出力する。割り
込み受け付け回路１では、ＣＰＵ１３が重要度の高い処
理を行っていたり、処理の負荷が大きい場合には、ＣＰ
Ｕ１３から、高いマスクレベルＣｎを示すマスクデータ
Ｓ１３ｂがマスクレジスタ５２に出力される。
よびｍｌ＿ｏｕｔ端子を備えた、８ビットのマスクデー
タを記憶するレジスタであり、ｍｌ＿ｉｎ端子を介して
ＣＰＵ１３から入力したマスクレベルＣｎを示すマスク
データＳ１３ｂを記憶し、これをマスクデータＳ５２と
してｍｌ＿ｏｕｔ端子から比較器５５に出力する。割り
込み受け付け回路１では、ＣＰＵ１３が重要度の高い処
理を行っていたり、処理の負荷が大きい場合には、ＣＰ
Ｕ１３から、高いマスクレベルＣｎを示すマスクデータ
Ｓ１３ｂがマスクレジスタ５２に出力される。
【００１７】比較器５５は、要求レベルカウントデータ
Ｓ５１が示す要求レベルＣｐと、マスクデータＳ５２が
示すマスクレベルＣｎとを比較し、Ｃｐ＜Ｃｎであれ
ば、割り込みを受け付けることを決定し、比較結果信号
Ｓ５５をハイレベルにする。一方、Ｃｐ≧Ｃｎであれ
ば、比較器５５は、割り込みを受け付けないことを決定
し、比較結果信号Ｓ５５をローレベルにする。
Ｓ５１が示す要求レベルＣｐと、マスクデータＳ５２が
示すマスクレベルＣｎとを比較し、Ｃｐ＜Ｃｎであれ
ば、割り込みを受け付けることを決定し、比較結果信号
Ｓ５５をハイレベルにする。一方、Ｃｐ≧Ｃｎであれ
ば、比較器５５は、割り込みを受け付けないことを決定
し、比較結果信号Ｓ５５をローレベルにする。
【００１８】ここで、割り込み要求信号ｅｘｉｎｔがロ
ーレベルである場合に、割り込み要求レベルカウンタ５
１のｓｅｔ端子はアクティブになっているため、割り込
み要求レベルカウンタ５１の要求レベルは初期値Ｃｍに
設定されており、割り込みの受け付け待ち状態になって
いる。
ーレベルである場合に、割り込み要求レベルカウンタ５
１のｓｅｔ端子はアクティブになっているため、割り込
み要求レベルカウンタ５１の要求レベルは初期値Ｃｍに
設定されており、割り込みの受け付け待ち状態になって
いる。
【００１９】ＡＮＤ回路５７は、割り込み要求信号ｅｘ
ｉｎｔと、比較結果信号Ｓ５５との論理積をとり、最終
的に割り込み受け付け信号ｉｎｔａｃｐを生成する。割
り込み受け付け信号ｉｎｔａｃｐは、ＣＰＵ１３に出力
される。
ｉｎｔと、比較結果信号Ｓ５５との論理積をとり、最終
的に割り込み受け付け信号ｉｎｔａｃｐを生成する。割
り込み受け付け信号ｉｎｔａｃｐは、ＣＰＵ１３に出力
される。
【００２０】以下、割り込み受け付け回路１の動作につ
いて説明する。図３は、割り込み受け付け回路１の各信
号のタイミングであり、（Ａ）はカウンタクロック信号
Ｓ１３ａ、（Ｂ）は割り込み要求信号ｅｘｉｎｔ、
（Ｃ）は割り込み要求信号Ｓ５４、（Ｄ）はマスクデー
タＳ５２、（Ｅ）は要求レベルカウンタデータＳ５１、
（Ｆ）は割り込み受け付け信号ｉｎｔａｃｐを示してい
る。例えば、図２に示す割り込み要求レベルカウンタ５
１の要求レベルの初期値Ｃｍが「１６０」であり、マス
クレジスタ５２からのマスクデータＳ５２が図３（Ｄ）
に示すようにマスクレベル「１５０」を示す場合につい
て説明する。ここで、図３（Ａ）に示すカウンタクロッ
ク信号Ｓ１３ａが、割り込み要求レベルカウンタ５１の
ｄｃｌｋ端子に出力される。図３（Ｂ）に示すように、
タイミング３０で、割り込み要求信号ｅｘｉｎｔがロー
レベルからハイレベルに立ち上がり、それに応じて、図
３（Ｃ）に示すように割り込み要求信号Ｓ５４がハイレ
ベルからローレベルに立ち下がる。これによって、割り
込み要求レベルカウンタ５１のｓｅｔ端子がアクティブ
になり、要求レベルＣｐが初期値Ｃｍである「１６０」
に初期化される。
いて説明する。図３は、割り込み受け付け回路１の各信
号のタイミングであり、（Ａ）はカウンタクロック信号
Ｓ１３ａ、（Ｂ）は割り込み要求信号ｅｘｉｎｔ、
（Ｃ）は割り込み要求信号Ｓ５４、（Ｄ）はマスクデー
タＳ５２、（Ｅ）は要求レベルカウンタデータＳ５１、
（Ｆ）は割り込み受け付け信号ｉｎｔａｃｐを示してい
る。例えば、図２に示す割り込み要求レベルカウンタ５
１の要求レベルの初期値Ｃｍが「１６０」であり、マス
クレジスタ５２からのマスクデータＳ５２が図３（Ｄ）
に示すようにマスクレベル「１５０」を示す場合につい
て説明する。ここで、図３（Ａ）に示すカウンタクロッ
ク信号Ｓ１３ａが、割り込み要求レベルカウンタ５１の
ｄｃｌｋ端子に出力される。図３（Ｂ）に示すように、
タイミング３０で、割り込み要求信号ｅｘｉｎｔがロー
レベルからハイレベルに立ち上がり、それに応じて、図
３（Ｃ）に示すように割り込み要求信号Ｓ５４がハイレ
ベルからローレベルに立ち下がる。これによって、割り
込み要求レベルカウンタ５１のｓｅｔ端子がアクティブ
になり、要求レベルＣｐが初期値Ｃｍである「１６０」
に初期化される。
【００２１】その後、割り込み要求レベルカウンタ５１
において、図３（Ｅ）に示すように、カウンタクロック
信号Ｓ１３ａの立ち上がりのタイミングで、要求レベル
Ｃｐが１だけインクリメントされる（カウンタ値が減少
する）。また、比較器５５において、要求レベルカウン
トデータＳ５１が示す要求レベルＣｐと、マスクデータ
Ｓ５２が示すマスクレベルＣｎとが比較され、タイミン
グ３０〜３１では、Ｃｐ≧Ｃｎであるため、比較結果信
号Ｓ５５はローレベルになり、割り込み受け付け信号ｉ
ｎｔａｃｐもローレベルになる。その後、要求レベルカ
ウントデータＳ５１が示す要求レベルＣｐが「１４９」
になると、Ｃｐ＜Ｃｎになり、比較結果信号Ｓ５５はハ
イレベルになり、割り込み受け付け信号ｉｎｔａｃｐも
ハイレベルになる。これにより、ＣＰＵ１３において、
割り込み動作が駆動される。
において、図３（Ｅ）に示すように、カウンタクロック
信号Ｓ１３ａの立ち上がりのタイミングで、要求レベル
Ｃｐが１だけインクリメントされる（カウンタ値が減少
する）。また、比較器５５において、要求レベルカウン
トデータＳ５１が示す要求レベルＣｐと、マスクデータ
Ｓ５２が示すマスクレベルＣｎとが比較され、タイミン
グ３０〜３１では、Ｃｐ≧Ｃｎであるため、比較結果信
号Ｓ５５はローレベルになり、割り込み受け付け信号ｉ
ｎｔａｃｐもローレベルになる。その後、要求レベルカ
ウントデータＳ５１が示す要求レベルＣｐが「１４９」
になると、Ｃｐ＜Ｃｎになり、比較結果信号Ｓ５５はハ
イレベルになり、割り込み受け付け信号ｉｎｔａｃｐも
ハイレベルになる。これにより、ＣＰＵ１３において、
割り込み動作が駆動される。
【００２２】一方、図４（Ｂ）に示すように、要求レベ
ルカウントデータＳ５１が示す要求レベルＣｐが、マス
クデータＳ５２が示すマスクレベルＣｎに達する前に、
割り込み要求信号ｅｘｉｎｔが立ち下がってしまうと、
割り込み受け付け信号ｉｎｔａｃｐは継続してローレベ
ルを保持する。これにより、ＣＰＵ１３において、割り
込み動作は駆動されない。
ルカウントデータＳ５１が示す要求レベルＣｐが、マス
クデータＳ５２が示すマスクレベルＣｎに達する前に、
割り込み要求信号ｅｘｉｎｔが立ち下がってしまうと、
割り込み受け付け信号ｉｎｔａｃｐは継続してローレベ
ルを保持する。これにより、ＣＰＵ１３において、割り
込み動作は駆動されない。
【００２３】以上説明したように、割り込み受け付け回
路１によれば、割り込み要求信号ｅｘｉｎｔを入力後
に、割り込み動作の要求レベルを時間の経過に応じて増
加させ、その要求レベルがマスクレベルに達したとき
に、割り込み要求信号ｅｘｉｎｔがアクティブになって
いる場合にのみ割り込み動作を駆動する。そのため、割
り込み要求信号ｅｘｉｎｔの割り込み要因が、時間の経
過に伴い、割り込み要求の必要度が高まるような場合
に、割り込み要因が発生した外部デバイスは、割り込み
要求信号ｅｘｉｎｔを継続してアクティブにしていれ
ば、それに応じた割り込み動作を確実に行わせることが
できる。一方、外部デバイスは、割り込み要求信号ｅｘ
ｉｎｔをアクティブにした後に、割り込み要因が解消し
たりして割り込み動作の必要性がなくなった場合には、
割り込み要求信号ｅｘｉｎｔを早めにディアクティブに
することで、無用な割り込み動作が発生することを回避
できる。
路１によれば、割り込み要求信号ｅｘｉｎｔを入力後
に、割り込み動作の要求レベルを時間の経過に応じて増
加させ、その要求レベルがマスクレベルに達したとき
に、割り込み要求信号ｅｘｉｎｔがアクティブになって
いる場合にのみ割り込み動作を駆動する。そのため、割
り込み要求信号ｅｘｉｎｔの割り込み要因が、時間の経
過に伴い、割り込み要求の必要度が高まるような場合
に、割り込み要因が発生した外部デバイスは、割り込み
要求信号ｅｘｉｎｔを継続してアクティブにしていれ
ば、それに応じた割り込み動作を確実に行わせることが
できる。一方、外部デバイスは、割り込み要求信号ｅｘ
ｉｎｔをアクティブにした後に、割り込み要因が解消し
たりして割り込み動作の必要性がなくなった場合には、
割り込み要求信号ｅｘｉｎｔを早めにディアクティブに
することで、無用な割り込み動作が発生することを回避
できる。
【００２４】また、割り込み受け付け回路１によれば、
割り込み要因に応じて、１ビットの割り込み要求信号ｅ
ｘｉｎｔを用いて、割り込み動作の発生タイミングを調
整することができる。
割り込み要因に応じて、１ビットの割り込み要求信号ｅ
ｘｉｎｔを用いて、割り込み動作の発生タイミングを調
整することができる。
【００２５】第２実施形態 図５は、本実施形態の周辺機器管理システム６１の構成
図である。図５に示すように、周辺機器管理システム６
１は、例えば、周辺機器３１1 〜３１4 、割り込み受け
付け回路１1 〜１4 およびＣＰＵ６３によって構成され
る。周辺機器３１1 〜３１4 としては、例えば、プリン
ター、ファクシミリおよびＶＴＲ(Video Tape Recorde
r) などが用いられる。周辺機器３１1 〜３１4 は、そ
れぞれ割り込み受け付け回路１1 〜１4 に、割り込み要
求信号ｅｘｉｎｔ1 〜ｅｘｉｎｔ4 を出力する。割り込
み受け付け回路１1 〜１4 は、割り込み要求信号ｅｘｉ
ｎｔ1 〜ｅｘｉｎｔ4 に基づいて、割り込み受け付け信
号ｉｎｔａｃｐ1 〜ｉｎｔａｃｐ4 を生成して、これを
ＣＰＵ６３に出力する。
図である。図５に示すように、周辺機器管理システム６
１は、例えば、周辺機器３１1 〜３１4 、割り込み受け
付け回路１1 〜１4 およびＣＰＵ６３によって構成され
る。周辺機器３１1 〜３１4 としては、例えば、プリン
ター、ファクシミリおよびＶＴＲ(Video Tape Recorde
r) などが用いられる。周辺機器３１1 〜３１4 は、そ
れぞれ割り込み受け付け回路１1 〜１4 に、割り込み要
求信号ｅｘｉｎｔ1 〜ｅｘｉｎｔ4 を出力する。割り込
み受け付け回路１1 〜１4 は、割り込み要求信号ｅｘｉ
ｎｔ1 〜ｅｘｉｎｔ4 に基づいて、割り込み受け付け信
号ｉｎｔａｃｐ1 〜ｉｎｔａｃｐ4 を生成して、これを
ＣＰＵ６３に出力する。
【００２６】割り込み受け付け回路１1 は、前述した図
２に示す割り込み受け付け回路１と同じ構成である。割
り込み受け付け回路１2 〜１4 は、割り込み要求レベル
カウンタ５１の要求レベルの初期値Ｃｍを除いて、図２
に示す割り込み受け付け回路１と同じである。すなわ
ち、割り込み受け付け回路１1 〜１4 には、マスクレベ
ルとして、「１５０」が記憶されている。また、割り込
み要求レベルカウンタ５１の要求レベルは、割り込み受
け付け回路１1 が「１６０」で、割り込み受け付け回路
１2 が「１７０」で、割り込み受け付け回路１3 が「１
８０」で、割り込み受け付け回路１4 が「１９０」であ
る。
２に示す割り込み受け付け回路１と同じ構成である。割
り込み受け付け回路１2 〜１4 は、割り込み要求レベル
カウンタ５１の要求レベルの初期値Ｃｍを除いて、図２
に示す割り込み受け付け回路１と同じである。すなわ
ち、割り込み受け付け回路１1 〜１4 には、マスクレベ
ルとして、「１５０」が記憶されている。また、割り込
み要求レベルカウンタ５１の要求レベルは、割り込み受
け付け回路１1 が「１６０」で、割り込み受け付け回路
１2 が「１７０」で、割り込み受け付け回路１3 が「１
８０」で、割り込み受け付け回路１4 が「１９０」であ
る。
【００２７】周辺機器管理システム６１では、周辺機器
３１1 〜３１4 から同時に、割り込み要求信号ｅｘｉｎ
ｔ1 〜ｅｘｉｎｔ4 が出力されると、割り込み受け付け
回路１1 〜１4 において、要求レベルの初期値Ｃｍがそ
れぞれ「１６０」、「１７０」、「１８０」および「１
９０」に初期化された後、カウンタクロック信号Ｓ１３
ａに基づいて、要求レベルがインクリメントされる（カ
ウンタ値が減少する）。そして、割り込み要求信号ｅｘ
ｉｎｔ1 の出力から１０クロックサイクル後に、割り込
み受け付け信号ｉｎｔａｃｐ1 がハイレベルになり、Ｃ
ＰＵ６３において、周辺機器３１1 に関する割り込み動
作が駆動される。また、割り込み要求信号ｅｘｉｎｔ2
の出力から２０クロックサイクル後に、割り込み受け付
け信号ｉｎｔａｃｐ2 がハイレベルになり、ＣＰＵ６３
において、周辺機器３１2 に関する割り込み動作が駆動
される。また、割り込み要求信号ｅｘｉｎｔ3 の出力か
ら３０クロックサイクル後に、割り込み受け付け信号ｉ
ｎｔａｃｐ3 がハイレベルになり、ＣＰＵ６３におい
て、周辺機器３１3 に関する割り込み動作が駆動され
る。そして、割り込み要求信号ｅｘｉｎｔ4 の出力から
４０クロックサイクル後に、割り込み受け付け信号ｉｎ
ｔａｃｐ4 がハイレベルになり、ＣＰＵ６３において、
周辺機器３１4 に関する割り込み動作が駆動される。
３１1 〜３１4 から同時に、割り込み要求信号ｅｘｉｎ
ｔ1 〜ｅｘｉｎｔ4 が出力されると、割り込み受け付け
回路１1 〜１4 において、要求レベルの初期値Ｃｍがそ
れぞれ「１６０」、「１７０」、「１８０」および「１
９０」に初期化された後、カウンタクロック信号Ｓ１３
ａに基づいて、要求レベルがインクリメントされる（カ
ウンタ値が減少する）。そして、割り込み要求信号ｅｘ
ｉｎｔ1 の出力から１０クロックサイクル後に、割り込
み受け付け信号ｉｎｔａｃｐ1 がハイレベルになり、Ｃ
ＰＵ６３において、周辺機器３１1 に関する割り込み動
作が駆動される。また、割り込み要求信号ｅｘｉｎｔ2
の出力から２０クロックサイクル後に、割り込み受け付
け信号ｉｎｔａｃｐ2 がハイレベルになり、ＣＰＵ６３
において、周辺機器３１2 に関する割り込み動作が駆動
される。また、割り込み要求信号ｅｘｉｎｔ3 の出力か
ら３０クロックサイクル後に、割り込み受け付け信号ｉ
ｎｔａｃｐ3 がハイレベルになり、ＣＰＵ６３におい
て、周辺機器３１3 に関する割り込み動作が駆動され
る。そして、割り込み要求信号ｅｘｉｎｔ4 の出力から
４０クロックサイクル後に、割り込み受け付け信号ｉｎ
ｔａｃｐ4 がハイレベルになり、ＣＰＵ６３において、
周辺機器３１4 に関する割り込み動作が駆動される。
【００２８】このように周辺機器管理システム６１によ
れば、周辺機器３１1 〜３１4 から同時に割り込み要求
信号が出力された場合でも、それらの優先順位に基づい
て、割り込み動作の開始タイミングを決定することがで
きる。
れば、周辺機器３１1 〜３１4 から同時に割り込み要求
信号が出力された場合でも、それらの優先順位に基づい
て、割り込み動作の開始タイミングを決定することがで
きる。
【００２９】本発明は、上述した実施形態には限定され
ない。例えば、上述した実施形態では、割り込み要求レ
ベルカウンタ５１としてダウンカウンタを用いた場合を
例示したが、割り込み要求レベルカウンタ５１として、
要求レベルをデクリメントするアップカウンタを用いて
もよい。この場合には、比較器５５は、要求レベルカウ
ントデータＳ５１によって示される要求レベルＣｐが、
マスクデータＳ５２によって示されるマスクレベルＣｎ
を下回ったときに、比較結果信号Ｓ５５をハイレベルか
らローレベルに切り換えるようにする。
ない。例えば、上述した実施形態では、割り込み要求レ
ベルカウンタ５１としてダウンカウンタを用いた場合を
例示したが、割り込み要求レベルカウンタ５１として、
要求レベルをデクリメントするアップカウンタを用いて
もよい。この場合には、比較器５５は、要求レベルカウ
ントデータＳ５１によって示される要求レベルＣｐが、
マスクデータＳ５２によって示されるマスクレベルＣｎ
を下回ったときに、比較結果信号Ｓ５５をハイレベルか
らローレベルに切り換えるようにする。
【００３０】つまり、上述した実施形態では、図３に示
すように、割り込み受け付け信号として、比較結果信号
Ｓ５５がハイレベルになってから、割り込み要求信号ｅ
ｘｉｎｔがローレベルに切り換わるまでハイレベルを保
持する割り込み要求信号ｅｘｉｎｔを生成する場合を例
示したが、本発明は、例えば、比較結果信号Ｓ５５がハ
イレベルになってから１クロックサイクルだけハイレベ
ルを保持する割り込み要求信号ｅｘｉｎｔを生成するよ
うにしてもよい。
すように、割り込み受け付け信号として、比較結果信号
Ｓ５５がハイレベルになってから、割り込み要求信号ｅ
ｘｉｎｔがローレベルに切り換わるまでハイレベルを保
持する割り込み要求信号ｅｘｉｎｔを生成する場合を例
示したが、本発明は、例えば、比較結果信号Ｓ５５がハ
イレベルになってから１クロックサイクルだけハイレベ
ルを保持する割り込み要求信号ｅｘｉｎｔを生成するよ
うにしてもよい。
【００３１】また、上述した周辺機器管理システム６１
では、周辺機器３１1 〜３１4 から割り込み要求信号を
入力する場合を例示した、本発明は、マルチプロセッサ
を構成する複数のプロセッサエレメントから割り込み要
求信号を入力する構成にしてもよい。なお、周辺機器管
理システム６１において、割り込み受け付け回路１1 〜
１4における要求レベルの初期値Ｃｍおよびマスクレベ
ルＣｎの設定方法は任意であり、割り込み受け付け回路
１1 〜１4 で異なるマスクレベルＣｎを設定してもよ
い。
では、周辺機器３１1 〜３１4 から割り込み要求信号を
入力する場合を例示した、本発明は、マルチプロセッサ
を構成する複数のプロセッサエレメントから割り込み要
求信号を入力する構成にしてもよい。なお、周辺機器管
理システム６１において、割り込み受け付け回路１1 〜
１4における要求レベルの初期値Ｃｍおよびマスクレベ
ルＣｎの設定方法は任意であり、割り込み受け付け回路
１1 〜１4 で異なるマスクレベルＣｎを設定してもよ
い。
【００３２】
【発明の効果】以上説明したように、本発明の割り込み
受け付け装置および信号処理装置によれば、割り込み要
求信号に応じて、割り込み動作の実行の有無および割り
込み動作を駆動するタイミングを調整することができ、
割り込み動作の実行を多様化できる。また、本発明の割
り込み処理装置によれば、複数の割り込み要求信号に応
じた割り込み受け付け信号を、それぞれ対応する割り込
み受け付け手段において生成することで、複数の割り込
み要求信号のそれぞれに応じた割り込み動作を、所定の
優先順位および所定のタイミングで実行できる。
受け付け装置および信号処理装置によれば、割り込み要
求信号に応じて、割り込み動作の実行の有無および割り
込み動作を駆動するタイミングを調整することができ、
割り込み動作の実行を多様化できる。また、本発明の割
り込み処理装置によれば、複数の割り込み要求信号に応
じた割り込み受け付け信号を、それぞれ対応する割り込
み受け付け手段において生成することで、複数の割り込
み要求信号のそれぞれに応じた割り込み動作を、所定の
優先順位および所定のタイミングで実行できる。
【図１】図１は、本発明の第１実施形態のマイクロプロ
セッサの構成図である。
セッサの構成図である。
【図２】図２は、図１に示す割り込み受け付け回路の構
成図である。
成図である。
【図３】図３は、割り込み受け付け回路において割り込
みを受け付ける場合の各信号のタイミングであり、
（Ａ）はカウンタクロック信号、（Ｂ）は割り込み要求
信号、（Ｃ）は割り込み要求信号、（Ｄ）はマスクデー
タ、（Ｅ）は要求レベルカウンタデータ、（Ｆ）は割り
込み受け付け信号を示している。
みを受け付ける場合の各信号のタイミングであり、
（Ａ）はカウンタクロック信号、（Ｂ）は割り込み要求
信号、（Ｃ）は割り込み要求信号、（Ｄ）はマスクデー
タ、（Ｅ）は要求レベルカウンタデータ、（Ｆ）は割り
込み受け付け信号を示している。
【図４】図４は、割り込み受け付け回路において割り込
みを受け付けない場合の各信号のタイミングであり、
（Ａ）はカウンタクロック信号、（Ｂ）は割り込み要求
信号、（Ｃ）は割り込み要求信号、（Ｄ）はマスクデー
タ、（Ｅ）は要求レベルカウンタデータ、（Ｆ）は割り
込み受け付け信号を示している。
みを受け付けない場合の各信号のタイミングであり、
（Ａ）はカウンタクロック信号、（Ｂ）は割り込み要求
信号、（Ｃ）は割り込み要求信号、（Ｄ）はマスクデー
タ、（Ｅ）は要求レベルカウンタデータ、（Ｆ）は割り
込み受け付け信号を示している。
【図５】図５は、本発明の第２実施形態の周辺機器管理
システムの構成図である。
システムの構成図である。
【図６】図６は、従来の割り込み受け付け回路の構成図
である。
である。
【図７】図７は、図６に示す割り込み受け付け回路の動
作を説明するための図である。
作を説明するための図である。
１…割り込み受け付け回路、１１…マイクロプロセッ
サ、１３…ＣＰＵ、５１…割り込み要求レベルカウン
タ、５２…マスクレジスタ、５４…インバータ、５５…
比較器、５７…ＡＮＤ回路
サ、１３…ＣＰＵ、５１…割り込み要求レベルカウン
タ、５２…マスクレジスタ、５４…インバータ、５５…
比較器、５７…ＡＮＤ回路
Claims (11)
- 【請求項１】割り込み要求信号に基づいて、要求レベル
を所定の初期値に初期化し、クロック信号に応じて前記
要求レベルをインクリメントあるいはデクリメントする
カウンタ手段と、 前記カウンタ手段の要求レベルと所定のマスクレベルと
を比較し、当該比較の結果に基づいて、割り込みを受け
付けるか否かを示す割り込み受け付け信号を生成する信
号生成手段とを有する割り込み受け付け装置。 - 【請求項２】前記マスクレベルを記憶する記憶手段をさ
らに有する請求項１に記載の割り込み受け付け装置。 - 【請求項３】前記信号生成手段は、前記割り込み要求信
号がアクティブであることを条件に、割り込みを受け付
けるか否かを示す割り込み受け付け信号を生成する請求
項１に記載の割り込み受け付け装置。 - 【請求項４】前記カウンタ手段の要求レベルの初期値と
前記マスクレベルとのうち、少なくとも一方は、変更可
能である請求項１に記載の割り込み受け付け装置。 - 【請求項５】前記カウンタ手段は、クロック信号に応じ
て前記要求レベルをデクリメントし、 前記比較手段は、前記要求レベルが所定のマスクレベル
未満になったときに、割り込みを受け付けるか否かを示
す割り込み受け付け信号を生成する請求項１に記載の割
り込み受け付け装置。 - 【請求項６】割り込み要求信号に基づいて、割り込み受
け付け信号を生成する割り込み受け付け手段と、前記割
り込み受け付け信号に基づいて、割り込み動作を駆動す
る信号処理手段とを有する信号処理装置において、 前記割り込み受け付け手段は、 割り込み要求信号に基づいて、要求レベルを所定の初期
値に初期化し、クロック信号に応じて前記要求レベルを
インクリメントあるいはデクリメントするカウンタ部
と、 前記カウンタ手段の要求レベルと所定のマスクレベルと
を比較し、当該比較の結果に基づいて、割り込みを受け
付けるか否かを示す割り込み受け付け信号を生成する信
号生成部とを有する信号処理装置。 - 【請求項７】前記マスクレベルを記憶する記憶部をさら
に有する請求項６に記載の信号処理装置。 - 【請求項８】前記信号生成部は、前記割り込み要求信号
がアクティブであることを条件に、割り込みを受け付け
るか否かを示す割り込み受け付け信号を生成する請求項
６に記載の信号処理装置。 - 【請求項９】前記カウンタ部の要求レベルの初期値と前
記マスクレベルとのうち、少なくとも一方は、変更可能
である請求項６に記載の信号処理装置。 - 【請求項１０】前記カウンタ部は、クロック信号に応じ
て前記要求レベルをデクリメントし、 前記比較部は、前記要求レベルが所定のマスクレベル未
満になったときに、割り込みを受け付けるか否かを示す
割り込み受け付け信号を生成する請求項６に記載の信号
処理装置。 - 【請求項１１】それぞれ対応する割り込み要求信号を入
力して割り込み受け付け信号を生成する複数の割り込み
受け付け手段と、前記割り込み受け付け信号に基づいて
割り込み動作を駆動する信号処理手段とを有する割り込
み処理装置において、 前記割り込み受け付け手段は、 前記割り込み要求信号に基づいて、要求レベルを所定の
初期値に初期化し、クロック信号に応じて前記要求レベ
ルをインクリメントあるいはデクリメントするカウンタ
部と、 前記カウンタ手段の要求レベルと所定のマスクレベルと
を比較し、当該比較の結果に基づいて、割り込みを受け
付けるか否かを示す割り込み受け付け信号を生成する信
号生成部とを有する割り込み処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010197A JPH11110233A (ja) | 1997-10-02 | 1997-10-02 | 割り込み受け付け装置および信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010197A JPH11110233A (ja) | 1997-10-02 | 1997-10-02 | 割り込み受け付け装置および信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11110233A true JPH11110233A (ja) | 1999-04-23 |
Family
ID=17481557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27010197A Pending JPH11110233A (ja) | 1997-10-02 | 1997-10-02 | 割り込み受け付け装置および信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11110233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6581119B1 (en) | 1999-06-23 | 2003-06-17 | Denso Corporation | Interrupt controller and a microcomputer incorporating this controller |
-
1997
- 1997-10-02 JP JP27010197A patent/JPH11110233A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6581119B1 (en) | 1999-06-23 | 2003-06-17 | Denso Corporation | Interrupt controller and a microcomputer incorporating this controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576650A (en) | Reset circuit of electronic device | |
| EP0419908A2 (en) | Computer system with a sleep mode function | |
| WO2005072052A2 (en) | Watchdog system and method for monitoring functionality of a processor | |
| EP0715259B1 (en) | Watchdog timer lock-up prevention circuit | |
| JP3056131B2 (ja) | システムのリセット方式 | |
| US6188256B1 (en) | Reset-out circuit with feed back capability | |
| US6055559A (en) | Process switch control apparatus and a process control method | |
| JPH11110233A (ja) | 割り込み受け付け装置および信号処理装置 | |
| WO2018138798A1 (ja) | 計算機装置、タスク起動方法およびタスク起動プログラム | |
| JPH05259825A (ja) | クロック発生回路 | |
| US20220415405A1 (en) | Memory-control circuit and method for controlling erasing operation of flash memory | |
| JP2684813B2 (ja) | マイクロコンピュータ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH11110228A (ja) | 割り込み受け付け装置および信号処理装置 | |
| JP2001290660A (ja) | 割込要因選択装置 | |
| JP2635863B2 (ja) | 中央処理装置 | |
| JPH0676083A (ja) | タイマ回路 | |
| JP2003122600A (ja) | ウォッチドッグタイマ装置 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| CN114696809A (zh) | 信号产生电路及操作系统 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPH04156648A (ja) | レディ信号監視装置 |