JPH11103053A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 金属シリサイド中の金属元素がゲート酸化膜
にまで拡散するのを軽減し、さらに、露光マージンを広
げ、かつ、段差に起因する応力の発生を抑えて断線によ
る抵抗増大を防ぐ。 【解決手段】 半導体基板１の表面に於けるソース領域
及びドレイン領域４０に挟まれた駆動部分３０に対応す
るゲート絶縁膜３上に形成されたゲート電極配線部２０
は、当該ゲート絶縁膜３上に、多結晶シリコン層４、金
属拡散防止膜層６及びシリサイド層７がこの順に積層さ
れた構成し、且つ当該駆動部分３０以外のフィールド酸
化膜２上に形成されたゲート配線部５０は、当該フィー
ルド酸化膜２上に、多結晶シリコン層４及びシリサイド
層７が積層された構成を有する半導体装置１０。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に詳しくは、MIS 型半導体装置( 金
属／絶縁物／半導体積層型半導体装置) において、ソー
ス・ドレイン領域に挟まれたゲート絶縁膜上の駆動部分
に相当する箇所のゲート配線はシリサイド／拡散防止膜
／多結晶シリコンの積層構造であり、駆動部分の上以外
のフィールド酸化膜( 素子分離領域) 上のゲート配線は
シリサイド／多結晶シリコンの積層構造である半導体装
置の構造とその製造方法に関する。

【０００２】

【従来の技術】従来より、半導体装置に於て、微細化に
対応したMISFET(Metal-Insulator-Semiconductor Field
Effect Transistor) 型装置の低抵抗ゲート電極配線の
一形態として、ポリサイド構造がある。係るポリサイド
構造は、一般的には、多結晶シリコンの上に金属シリサ
イドを具備した構造であり、ゲート電極に使用する場合
には、ゲート酸化膜の上に、多結晶シリコン、金属シリ
サイドが順番に積層配置された構造となる。

【０００３】ここで、上記したポリサイド構造を用いた
ゲート電極配線の形成方法の基本工程を図６及び図７に
示す断面図を用いて説明する。まず、シリコン基板１の
主面に素子分離領域としてシリコン酸化膜領域２を選択
的に形成する。次に、素子領域へゲート酸化膜３を形成
する。その後、例えばCVD(Chemical Vapour Depositio
n) 法によって多結晶シリコン４を形成する。

【０００４】さらに、POCl３を含む酸化雰囲気中で加熱
処理することにより多結晶シリコン４中へ多量のリンを
ドープした後、この多結晶シリコン表面４上に生成した
リンガラス層５をウェットエッチングにより除去する。
ただし、多結晶シリコン4を形成するのと同時にリンを
ドープすることによりここまでの構造を形成してもよ
い。この多結晶シリコン層の上に、拡散防止層としての
役目を持つ窒化チタン層６をPVD(Physical Vapour Depo
sition) 法あるいはCVD法にて形成する。

【０００５】その次に、この窒化チタン層６上にPVD法
あるいはCVD法により金属シリサイド薄膜７を形成す
る。さらに、通常のレジスト塗布および露光・現像工程
を経て、ドライエッチングによる加工を行いサイドウォ
ールを備えたポリサイド構造を用いたゲート電極配線を
得る。

【０００６】一般的なポリサイド構造に対し、前述した
窒化チタン層６を多結晶シリコン４と金属シリサイド層
７の間に挿入している理由は、金属シリサイド中の金属
元素がゲート酸化膜３にまで拡散することに起因すると
いわれているゲート酸化膜の信頼性劣化を防ぐためであ
り、その拡散防止層の役目を持たせるためである。この
方法は、特開昭６２−１１１４６６号公報にて提案され
た方法である。

【０００７】

【発明が解決しようとする課題】然しながら、上記した
様な、単に窒化チタン層６を多結晶シリコン４と金属シ
リサイド層７の間に加えただけの従来技術では、シリサ
イド／窒化チタン／多結晶シリコンの積層構造を連続し
てドライエッチングにて加工する際、圧力やバイアスパ
ワー等のプロセスマージンが狭いという問題点がある。

【０００８】そのため、この積層構造の側壁を段差なく
垂直に加工するのが難しい。また、窒化チタンを用いる
場合には、シリサイドと窒化チタンの両方の側面が露出
することになるが、その後のレジスト剥離や層間膜形成
前の洗浄の際、シリサイドと窒化チタンの双方に対して
エッチング耐性のある剥離液や洗浄液がほとんどない。

【０００９】つまり、ドライエッチング後にレジストや
残さ・堆積物を効果的に取り除いたり、層間膜形成前に
パーティクルや汚染物を取り除いたりするウェット処理
が難しいという問題点がある。さらに、シリサイド堆積
前に存在する段差によって、露光時に焦点を合わせにく
くなり、目的線幅よりも太くなったりあるいは狭くなっ
たりするという問題点もある。

【００１０】その上、段差が存在すると、配線に加工し
た後の熱履歴により応力が加わり、低抵抗のために積層
にしたはずのシリサイド部分で断線してしまい、所望の
低い抵抗が得られなくなるという問題点も存在する。本
発明の目的は、上記した従来技術の欠点を改良し、本発
明の第１の目的は、上記技術の有する問題を解決するた
めに、特に半導体装置に於ける駆動部の金属シリサイド
中の金属元素がゲート酸化膜にまで拡散するのを防止若
しくは軽減する半導体装置によりその製造方法を提供す
ると共に、第２の目的としては、拡散防止膜として窒化
チタン等の導電性物質だけではなく絶縁性物質の使用を
可能にする半導体装置およびその製造方法を提供しよう
とするものであり、又、第３の目的としては、シリサイ
ド層形成前に化学的機械研磨を用いて段差をなくすこと
により、露光マージンを広げ、かつ、段差起因の応力の
発生を抑えて断線による抵抗増大を防ぐことが可能な半
導体装置及びその製造方法を提供するものである。

【００１１】

【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明に係る第１の態様として
は、半導体基板の表面に於けるソース領域及びドレイン
領域に挟まれた駆動部分に対応するゲート絶縁膜上に形
成されたゲート電極配線部は、当該ゲート絶縁膜上に、
多結晶シリコン層、金属拡散防止膜層及びシリサイド層
が積層された構成を有するものであり、且つ当該駆動部
分以外のフィールド酸化膜上に形成されたゲート配線部
は、当該フィールド酸化膜上に、多結晶シリコン層及び
シリサイド層が積層された構成を有する半導体装置であ
り、又、本発明に係る第２の態様としては、半導体基板
主面に素子分離領域を形成するフィールド酸化膜を選択
的に形成する第１の工程、素子領域にゲート絶縁膜を形
成する第２の工程、当該フィールド酸化膜及び当該ゲー
ト絶縁膜上に、多結晶シリコン層を形成する第３の工
程、当該多結晶シリコン層に不純物を注入する第４の工
程、当該多結晶シリコン層表面に金属拡散防止膜層を形
成する第５の工程、当該金属拡散防止膜層を表面から研
磨して、当該ゲート絶縁膜上にのみ該金属拡散防止膜層
が存在する様に平坦化処理し、当該ゲート絶縁膜上にの
み存在する該金属拡散防止膜層の表面と、該フィールド
酸化膜上に形成された該多結晶シリコン層の表面とが、
同一平面を構成する様に平坦化処理する第６の工程、当
該金属拡散防止膜層と該多結晶シリコン層との表面にシ
リサイド層を形成する第７の工程、及び当該ゲート絶縁
膜上に電極部を形成する為のエッチング処理を行う第８
の工程、とから構成されている半導体装置の製造方法で
ある。

【００１２】

【発明の実施の形態】本発明の半導体装置は、ソース・
ドレイン領域に挟まれたゲート絶縁膜上の駆動部分に相
当する箇所のゲート配線はシリサイド／拡散防止膜／多
結晶シリコンの積層構造であり、駆動部分の上以外のフ
ィールド酸化膜（素子分離領域）上のゲート配線はシリ
サイド／多結晶シリコンの積層構造である半導体装置で
ある。従って、金属シリサイド中の金属元素がゲート酸
化膜にまで拡散するのが軽減され、ゲート酸化膜の信頼
性が向上する。

【００１３】

【実施例】以下に、本発明に係る半導体装置及びその製
造方法の一具体例の構成を図面を参照しながら詳細に説
明する。即ち、図１及び図２は、本発明に係る当該半導
体装置の製造方法の一具体例を工程順に説明する断面図
であり、本発明に係る当該半導体装置の構造としては、
例えば、図２（Ｄ）及び図３に示されている。

【００１４】即ち、本発明に係る当該半導体装置１０
は、半導体基板１の表面に於けるソース領域及びドレイ
ン領域４０に挟まれた駆動部分３０に対応するゲート絶
縁膜３上に形成されたゲート電極配線部２０は、当該ゲ
ート絶縁膜３上に、多結晶シリコン層４、金属拡散防止
膜層６及びシリサイド層７がこの順に積層された構成を
有するものであり、且つ当該駆動部分３０以外のフィー
ルド酸化膜２上に形成されたゲート配線部５０は、当該
フィールド酸化膜２上に、多結晶シリコン層４及びシリ
サイド層７が積層された構成を有する半導体装置１０が
示されている。

【００１５】本発明に於ける当該ゲート電極配線部２０
に於ける該金属拡散防止膜層６の表面と該ゲート配線部
５０に於ける当該多結晶シリコン層４の表面とは、同一
の平面を構成している事が望ましい。更に、本発明に於
いては、当該半導体装置１０は、ＭＩＳ型半導体装置で
ある事が特徴の一つであり、又本発明に於て使用される
は、当該金属拡散防止膜層６は高融点金属を含む窒化膜
で構成されている事が望ましい。

【００１６】一方、本発明に於て、当該金属拡散防止膜
層６を構成する当該高融点金属を含む窒化膜は、窒化チ
タン、窒化タングステンから選択された一つが使用され
るものである。更に、本発明に於いては、当該金属拡散
防止膜層６は、絶縁性膜体で構成されている事も望まし
く、例えば、当該絶縁性膜体は、酸化シリコン、窒化シ
リコン、酸化窒化シリコンの単独或いはこれらの積層体
から構成された一つの膜体が使用されるものである。

【００１７】即ち、本発明に係る半導体装置１０は、Ｍ
ＩＳ型半導体装置 (金属絶縁物半導体積層型半導体装
置) において、ソース・ドレイン領域に挟まれたゲート
絶縁膜上の駆動部分に相当する箇所のゲート配線はシリ
サイド／拡散防止膜／多結晶シリコンの積層構造であ
り、駆動部分の上以外のフィールド酸化膜（素子分離領
域）上のゲート配線はシリサイド／多結晶シリコンの積
層構造である半導体装置である。

【００１８】そして、本発明に於ける当該半導体装置１
０は、ソース・ドレイン領域に挟まれたゲート絶縁膜上
の駆動部分に相当する箇所のゲート配線はシリサイド／
拡散防止膜／多結晶シリコンの積層構造であり、駆動部
分の上以外のフィールド酸化膜(素子分離領域) 上のゲ
ート配線はシリサイド／多結晶シリコンの積層構造であ
る半導体装置である。

【００１９】従って、金属シリサイド中の金属元素がゲ
ート酸化膜にまで拡散するのが軽減され、ゲート酸化膜
の信頼性が向上する。さらに、拡散防止膜として窒化チ
タン等の伝導性膜を用いる場合に比べて、酸化シリコン
膜、窒化シリコン膜、酸化窒化シリコン膜、あるいはそ
の積層膜を用いた場合には、窒化チタン等を用いた場合
のドライエッチング加工の困難が回避され、また、加工
時に使用するレジストや加工時に発生する残さを取り除
き易くなる。

【００２０】これは、たとえばシリサイドとして低抵抗
なTiSix(x ＝ 2〜3)を用いた場合、TiSix のドライエッ
チングにはHBr を含むBr系のエッチングガスが有効であ
るが、Br系エッチングガスはエッチング時に副成する堆
積物を除去しにくく、続けて窒化チタンをエッチングす
る際にシリサイド層にサイドエッチングが入ったりしや
すいためである。

【００２１】逆に、サイドエッチングが生じないように
エッチング時の温度を下げるとゲート側壁がテーパー形
状になりやすかったりする。さらに、窒化チタンの結合
力は強固なため、Ti原子とN原子との結合を切断しにく
く、結果として揮発性の分子が発生しにくくなり、残さ
の発生が起きやすくなる。一方、窒化チタンの代わり
に、シリコン酸化膜やシリコン窒化膜を拡散防止層とし
て使用すれば、強固なTiとNとの結合が存在しない。従
って、途中でエッチングガスと条件を変更することによ
り、シリサイドおよび多結晶シリコンとの選択比を高く
保ったままシリコン酸化膜やシリコン窒化膜を異方的に
エッチングするのが容易になる。

【００２２】その後、再びエッチングガス と条件を変
更することにより、多結晶シリコンのみを異方的にエッ
チングすることも可能となる。これらのドライエッチン
グ後には、シリサイドと窒化チタンの両方の側面が同時
に露出することがないため、その後のレジスト剥離や側
壁膜形成前の洗浄の際、シリサイドと窒化チタンの双方
に対してエッチング耐性のある剥離液や洗浄液を探索す
る必要がなく、通常の過酸化水素・硫酸系や過酸 化水
素・アンモニア水系の溶液を使用できる。

【００２３】従って、エッチング後にレジストや残さ・
堆積物を効果的に取り除くことができる。なお、拡散防
止膜として、酸化シリコン膜、窒化シリコン膜、酸化窒
化シリコン膜、あるいはその積層膜等の、絶縁性の膜を
用いたとしても、トランジスタ駆動部分の上以外のフィ
ールド酸化膜(素子分離領域) 上の部分で上層シリサイ
ドと下層多結晶シリコンは導通されているため、同電位
に保たれる。

【００２４】特に、DRAM( ダイナミック・ランダム・ア
クセス・メモリー) 等のセル領域では、駆動部と素子分
離領域が交互に隣接しているので、駆動部のシリサイド
／拡散防止膜／多結晶シリコンの積層構造の部分の上層
シリサイドと下層の多結晶シリコンはほぼ同時に同電位
となる。その上、シリサイド層形成前に化学的機械研磨
を用いて段差をなくすことにより、露光時にほとんどの
場所で焦点が合うことになり、目的線幅を実現しやすく
なる。

【００２５】シリサイド層形成前に段差がないというこ
とは、シリサイドを配線形状に加工した後の熱処理でも
応力が加わりにくくなり、シリサイド部分の断線の危険
性も減少する。従って、本発明に於いては、当該半導体
装置１０に於て、ソース・ドレイン領域に挟まれたゲー
ト絶縁膜３上の駆動部分３０に相当する箇所のゲート配
線２０はシリサイド／拡散防止膜／多結晶シリコンの積
層構造であり、駆動部分の上以外のフィールド酸化膜(
素子分離領域) 上のゲート配線はシリサイド／多結晶シ
リコンの積層構造である半導体装置を用いることによっ
て、金属シリサイド中の金属元素がゲート酸化膜にまで
拡散するのを軽減する新たな方法を提供することが出来
る。

【００２６】更に本発明に於いては、当該半導体装置に
於いては、上記機能を保ちながら、拡散防止膜として窒
化チタン等の導電性物質だけではなく絶縁性物質の使用
を可能にすることで、ドライエッチングやウェット処理
に対するプロセスマージンを広げることが可能となる。
さらに本発明に係る当該半導体装置１０としては、シリ
サイド層形成前に化学的機械研磨を用いて段差をなくす
ことにより、露光マージンを広げ、かつ、段差起因の応
力の発生を抑えて断線による抵抗増大を防ぐことが可能
となる。

【００２７】次に、本発明に係る当該半導体装置１０の
より詳細な製造方法を図１及び図２を参照しながら説明
する。つまり、本具体例に於いては、当該半導体装置１
０は、第一の実施の形態として拡散防止層６に窒化チタ
ンを用いたものである。まず、シリコン基板１の主面に
素子分離領域としてシリコン酸化膜２を選択的に形成す
る。次に、素子領域へゲート酸化膜３を形成する。

【００２８】その後、例えばCVD法によって多結晶シリ
コン４を形成する。その後、POCl３を含む酸化雰囲気中
で加熱処理することにより多結晶シリコン４中へ多量の
リンをドープした後、この多結晶シリコン表面4上に生
成したリンガラス層５をウェットエッチングにより除去
する。この多結晶シリコン層４へのドープは、堆積時に
in-situでドープするのでもよい。

【００２９】さらに、この多結晶シリコン表面４上にPV
D法の一種であるスパッタ法を用いて窒化チタン層６を
堆積する。スパッタ用のターゲットは純チタンであり、
用いる気体はアルゴンと窒素ガスの１：１の混合気体で
あり、圧力２．５mTorr 、入力電力４．５ｋＷ、下地の
設定温度は２００℃という条件で行う。窒化チタン層６
の厚さは素子分離領域の酸化膜と拡散層表面との間の段
差程度の厚さ、例えば８０ｎｍ堆積する。

【００３０】次に、化学的機械研磨を用いて突起部のみ
削り取る。つまり、窒化チタン層６を堆積した後に存在
している段差がなくなり、平坦になるまで突起部を削り
取る。その後、スパッタ法でチタンシリサイド薄膜７を
１００ｎｍ堆積する。用いるターゲットは、チタンシリ
サイドの合金ターゲットであり、アルゴンのみを用いて
圧力８ｍＴｏｒｒ、入力電力２ｋＷ、意図的な下地の昇
温はしないという条件で、下地上へアモルファス状態(
未結晶状態) のチタンシリサイドを堆積させる。

【００３１】さらに、熱処理によりチタンシリサイドを
結晶化した後、通常のレジスト塗布および露光・現像工
程を経て、ドライエッチングによりチタンシリサイド・
窒化チタン・多結晶シリコンの順に加工を行い、ポリサ
イド構造のゲート電極構造を得る。場合によっては、ハ
ードマスクとしてシリコン酸化膜やシリコン窒化膜を用
いてもよい。

【００３２】ハードマスクを用いなかった場合の、図１
と直行する方向の断面図が図２であり、ソース・ドレイ
ン領域に挟まれたゲート絶縁膜上の駆動部分に相当する
箇所のゲート配線はシリサイド／拡散防止膜／多結晶シ
リコンの積層構造であり、駆動部分の上以外のフィール
ド酸化膜（素子分離領域）上のゲート配線はシリサイド
／多結晶シリコンの積層構造である。

【００３３】このようにして作成したゲート電極の初期
耐圧分布を示したものが図３である。つまり、櫛型のゲ
ート電極形状で、しかもそのゲート電極がフィールド酸
化膜(素子分離領域) をまたいでいるパターンで測定し
たが、耐圧電界８ＭＶ／ｃｍ以下の不良（Ａモード不良
やＢモード不良) は観測されなかった。

【００３４】なお、本発明の目的が達せられるのであれ
ば、窒化チタン層やチタンシリサイド層の形成時の温度
・圧力・膜厚は上記に記載した値に限定される訳ではな
い。また、本具体例の形態では、金属シリサイド薄膜と
してチタンシリサイドを用いた場合を示したが、金属シ
リサイド薄膜としては、タングステン、モリブデン、コ
バルト、タンタルのシリサイドのうちのいずれかひと
つ、またはその組み合わせのシリサイドであっても良
い。

【００３５】さらに、本具体例の形態では、素子分離領
域としてシリコン酸化膜２を選択的に形成する方法を限
定していないが、基板１の主面に溝を形成し、その溝を
酸化膜で埋め込んで平坦化する方法を用いた場合には、
多結晶シリコン形成前に存在する段差を小さくできる。
従って、本発明における拡散防止層６の厚さを薄くする
ことができる。

【００３６】次に、本発明に係る当該半導体装置１０に
関する第二の具体例として拡散防止膜にシリコン酸化膜
６を用いた場合について説明する。主要工程断面模式図
は、図１及び図２で６に該当する部分が窒化チタン層か
らシリコン酸化膜に替わる以外は全く同様なので省略す
る。まず、シリコン基板１の主面に素子分離領域として
シリコン酸化膜2を選択的に形成する。次に、素子領域
へゲート酸化膜３を形成する。

【００３７】その後、例えばＣＶＤ法によって多結晶シ
リコン４を形成する。その後、POCl３を含む酸化雰囲気
中で加熱処理することにより多結晶シリコン４中へ多量
のリンをドープした後、この多結晶シリコン表面４上に
生成したリンガラス層５をウェットエッチングにより除
去する。この多結晶シリコン層４へのドープは、堆積時
にin-situでドープするのでもよい。

【００３８】さらに、この多結晶シリコン表面４上にシ
リコン酸化膜6を堆積する。シリコン酸化膜６の厚さは
素子分離領域の酸化膜と拡散層表面との間の段差程度の
厚さ、例えば８０ｎｍ堆積する。次に、化学的機械研磨
を用いて突起部のみ削り取る。つまり、シリコン酸化膜
６を堆積した後に存在している段差がなくなり、平坦に
なるまで突起部を削り取る。

【００３９】その後、スパッタ法でチタンシリサイド薄
膜７を１００ｎｍ堆積する。用いるターゲットは、チタ
ンシリサイドの合金ターゲットであり、アルゴンのみを
用いて圧力８ｍＴｏｒｒ、入力電力２ｋＷ、意図的な下
地の昇温はしないという条件で、下地上へアモルファス
状態（未結晶状態）のチタンシリサイドを堆積させる。

【００４０】さらに、熱処理によりチタンシリサイドを
結晶化した後、通常のレジスト塗布および露光・現像工
程を経て、ドライエッチングによりチタンシリサイド・
窒化チタン・多結晶シリコンの順に加工を行い、ポリサ
イド構造のゲート電極構造を得る。場合によっては、ハ
ードマスクとしてシリコン酸化膜やシリコン窒化膜を用
いてもよい。

【００４１】このときの断面図も図３で６に該当する部
分が窒化チタン層からシリコン酸化膜に替わる以外は全
く同様であり、ソース・ドレイン領域に挟まれたゲート
絶縁膜上の駆動部分に相当する箇所のゲート配線はシリ
サイド／拡散防止膜／多結晶シリコンの積層構造であ
り、駆動部分の上以外のフィールド酸化膜( 素子分子分
離領域) 上のゲート配線はシリサイド／多結晶シリコン
の積層構造である。

【００４２】このようにして作成したゲート電極の初期
耐圧分布も図４と同様な分布を示し、初期耐圧不良は観
測されなかった。さらに、高低差８０ｎｍの段差上の層
抵抗を測定したところ、図５に示す様に、線幅が細くな
っても抵抗値および抵抗ばらつきはほとんど変わらなか
った。一方、従来法で作成した場合には、線幅が細くな
るに連れ抵抗値および抵抗ばらつきが増大している。

【００４３】なお、本発明の目的が達せられるのであれ
ば、チタンシリサイド層の形成時の温度・圧力・膜厚は
上記に記載した値に限定される訳ではない。また、本実
施の形態では、金属シリサイド薄膜としてチタンシリサ
イドを用いた場合を示したが、金属シリサイド薄膜とし
ては、タングステン、モリブデン、コバルト、タンタル
のシリサイドのうちのいずれかひとつ、またはその組み
合わせのシリサイドであっても良い。

【００４４】拡散防止膜についても、本実施の形態では
シリコン酸化膜を用いた場合について記したが、他の絶
縁膜、例えばシリコン窒化膜を使用してもほぼ同等な効
果を実現できる。さらに、本具体例に於ける形態では、
素子分離領域としてシリコン酸化膜2を選択的に形成す
る方法を限定していないが、基板１の主面に溝を形成
し、その溝を酸化膜で埋め込んで平坦化する方法を用い
た場合には、多結晶シリコン形成前に存在する段差を小
さくできる。従って、本発明における拡散防止層の厚さ
を薄くすることができる。

【００４５】尚、上記に説明した本発明に係る半導体装
置の製造方法としては、例えば、半導体基板主面に素子
分離領域を形成するフィールド酸化膜を選択的に形成す
る第１の工程、素子領域にゲート絶縁膜を形成する第２
の工程、当該フィールド酸化膜及び当該ゲート絶縁膜上
に、多結晶シリコン層を形成する第３の工程、当該多結
晶シリコン層に不純物を注入する第４の工程、当該多結
晶シリコン層表面に金属拡散防止膜層を形成する第５の
工程、当該金属拡散防止膜層を表面から研磨して、当該
ゲート絶縁膜上にのみ該金属拡散防止膜層が存在する様
に平坦化処理し、当該ゲート絶縁膜上にのみ存在する該
金属拡散防止膜層の表面と、該フィールド酸化膜上に形
成された該多結晶シリコン層の表面とが、同一平面を構
成する様に平坦化処理する第６の工程、当該金属拡散防
止膜層と該多結晶シリコン層との表面にシリサイド層を
形成する第７の工程、及び当該ゲート絶縁膜上に電極部
を形成する為のエッチング処理を行う第８の工程、とか
ら構成されている半導体装置の製造方法であり、当該製
造方法に於て、特に当該金属拡散防止膜層は、高融点金
属を含む窒化膜或いは絶縁性膜体から選択された一つが
使用されるものである事が望ましく、又当該高融点金属
を含む窒化膜は、窒化チタン、窒化タングステンから選
択された一つが使用されるものである事が望ましい。

【００４６】更に、上記した本発明に係る半導体装置の
製造方法に於いては、当該絶縁性膜体は、酸化シリコ
ン、窒化シリコン、酸化窒化シリコンの単独或いはこれ
らの積層体から構成された一つの膜体が使用されるもの
であっても良く、又当該平坦化処理工程は、化学的機械
研磨方法を使用するものである事が望ましい。

【００４７】

【発明の効果】本発明に於いては、チタンシリサイドの
ように低抵抗な金属シリサイドを使用しても、金属シリ
サイド中の金属元素がゲート酸化膜にまで拡散するのを
軽減することができるため、ゲート酸化膜の劣化を抑制
することができるという効果がある。

【００４８】また、上記機能を保ちながら、拡散防止膜
として窒化チタン等の導電性物質だけではなく絶縁性物
質の使用を可能にすることで、ドライエッチングやウェ
ット処理に対するプロセスマージンを広げることができ
る。さらに、シリサイド部分の堆積前に下地を平坦化す
ることによって、露光時の披写界深度マージンが小さく
てもよくなり、０．２μｍ以下のデザインルールの高解
像度プロセスへも対応しやすくなる。

【図面の簡単な説明】

【図１】図１（Ａ）から図１（Ｄ）は、本発明に係る半
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。

【図２】図２（Ａ）から図２（Ｄ）は、本発明に係る半
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。

【図３】図３は、本発明に係る半導体装置の一具体例に
於ける断面構造図である。

【図４】図４は、本発明に係る半導体装置の具体例に於
けるゲート電極の初期耐圧分布を示すグラフである。

【図５】図５は、本発明に係る半導体装置と従来法を用
いた半導体装置に於ける段差上層抵抗を比較したグラフ
である。

【図６】図６（Ａ）から図６（Ｄ）は、従来のポリサイ
ドを使用した半導体装置の製造工程を示す断面図であ
る。

【図７】図７（Ａ）から図７（Ｃ）は、従来のポリサイ
ドを使用した半導体装置の製造工程を示す断面図であ
る。

【符号の説明】

１…シリコン基板 ２…素子分離用シリコン酸化膜 ３…ゲート酸化膜 ４…多結晶シリコン ５…リンガラス層 ６…窒化チタン層（あるいはシリコン酸化膜） ７…チタンシリサイド層 １０…半導体装置 ２０…電極配線部 ３０…駆動部 ４０…ソース・ドレイン領域部 ５０…ゲート配線部

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面に於けるソース領域及
   びドレイン領域に挟まれた駆動部分に対応するゲート絶
   縁膜上に形成されたゲート電極配線部は、当該ゲート絶
   縁膜上に、多結晶シリコン層、金属拡散防止膜層及びシ
   リサイド層が積層された構成を有するものであり、且つ
   当該駆動部分以外のフィールド酸化膜上に形成されたゲ
   ート配線部は、当該フィールド酸化膜上に、多結晶シリ
   コン層及びシリサイド層が積層された構成を有するもの
   である事を特徴とする半導体装置。
2. 【請求項２】 当該ゲート電極配線部に於ける該金属拡
   散防止膜層の表面と該ゲート配線部に於ける当該多結晶
   シリコン層の表面とは、同一の平面を構成している事を
   特徴とする請求項１記載の半導体装置。
3. 【請求項３】 当該半導体装置は、ＭＩＳ型半導体装置
   である事を特徴とする請求項１又は２に記載の半導体装
   置。
4. 【請求項４】 当該金属拡散防止膜層は、高融点金属を
   含む窒化膜で構成されている事を特徴とする請求項１乃
   至３の何れかに記載の半導体装置。
5. 【請求項５】 当該高融点金属を含む窒化膜は、窒化チ
   タン、窒化タングステンから選択された一つが使用され
   るものである事を特徴とする請求項４記載の半導体装
   置。
6. 【請求項６】 当該金属拡散防止膜層は、絶縁性膜体で
   構成されている事を特徴とする請求項１乃至３の何れか
   に記載の半導体装置。
7. 【請求項７】 当該絶縁性膜体は、酸化シリコン、窒化
   シリコン、酸化窒化シリコンの単独或いはこれらの積層
   体から構成された一つの膜体が使用されるものである事
   を特徴とする請求項６記載の半導体装置。
8. 【請求項８】 半導体基板主面に素子分離領域を形成す
   るフィールド酸化膜を選択的に形成する第１の工程、 素子領域にゲート絶縁膜を形成する第２の工程、 当該フィールド酸化膜及び当該ゲート絶縁膜上に、多結
   晶シリコン層を形成する第３の工程、 当該多結晶シリコン層に不純物を注入する第４の工程、 当該多結晶シリコン層表面に金属拡散防止膜層を形成す
   る第５の工程、 当該金属拡散防止膜層を表面から研磨して、当該ゲート
   絶縁膜上にのみ該金属拡散防止膜層が存在する様に平坦
   化処理し、当該ゲート絶縁膜上にのみ存在する該金属拡
   散防止膜層の表面と、該フィールド酸化膜上に形成され
   た該多結晶シリコン層の表面とが、同一平面を構成する
   様に平坦化処理する第６の工程、 当該金属拡散防止膜層と該多結晶シリコン層との表面に
   シリサイド層を形成する第７の工程、及び当該ゲート絶
   縁膜上に電極部を形成する為のエッチング処理を行う第
   ８の工程、 とから構成されている事を特徴とする半導体装置の製造
   方法。
9. 【請求項９】 当該金属拡散防止膜層は、高融点金属を
   含む窒化膜或いは絶縁性膜体から選択された一つが使用
   されるものである事を特徴とする請求項８記載の半導体
   装置の製造方法。
10. 【請求項１０】 当該高融点金属を含む窒化膜は、窒化
    チタン、窒化タングステンから選択された一つが使用さ
    れるものである事を特徴とする請求項９記載の半導体装
    置の製造方法。
11. 【請求項１１】 当該絶縁性膜体は、酸化シリコン、窒
    化シリコン、酸化窒化シリコンの単独或いはこれらの積
    層体から構成された一つの膜体が使用されるものである
    事を特徴とする請求項９記載の半導体装置の製造方法。
12. 【請求項１２】 当該平坦化処理工程は、化学的機械研
    磨方法を使用するものである事を特徴とする請求項９記
    載の半導体装置の製造方法。