JPH1098054A - ショットキ障壁ダイオードを含む集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 静電容量を軽減したショットキ障壁ダイオー
ドでクランプされたバイポーラ・トランジスタを提供す
る。 【解決手段】 トレンチの中に側壁酸化物と障壁ダイオ
ードを含ませ、この障壁ダイオードによって、バイポー
ラ・トランジスタをクランプする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子半導体デバイス
に関し、より詳細には、集積回路に形成したダイオード
を含むショットキ障壁ダイオードに関する。

【０００２】ショットキ障壁ダイオードは、（シリコン
・バイポーラやヒ化ガリウムＭＥＳＦＥＴの）デジタル
回路の減結合デバイスやクランピング・デバイスなどを
使用する集積回路に広く用いられ、バイポーラ・トラン
ジスタの高密度飽和を防ぐ。例えば、ミルネス（Ａ．Ｍ
ｉｌｎｅｓ）による「半導体デバイスと集積電子工学」
の第２．５章（バン・ノストランド・レイノルド、１９
８０年刊）、及びツェ（Ｓ．Ｓｚｅ）による「半導体デ
バイスの物理学」の第５．６章（ウィリーインターサイ
エンス、第二版、１９８１年刊）を参照されたい。一般
に、ショットキ障壁ダイオードの形成は、適当な障壁金
属を二酸化シリコン絶縁層を通り裸シリコン（ベア・シ
リコン）にまで至るコンタクト開口部の内部に被着する
ことによる。障壁金属をシリコンに反応させて、（側え
ば、Ｐｔを被着して反応させ、ＰｔＳｉを形成し、バイ
ポーラ・トランジスタ・クランピングのためのＮ形シリ
コン上の高い障壁ダイオードとして用い、又Ｔｉを被着
して反応させ、ＴｉＳｉ₂を形成し、論理回路の低い障
壁ダイオードとして用いる）シリサイドとシリコンとの
接合を形成したり、或いは、反応しなかったものが残っ
て（例えば、ＴｉＷを低い障壁ダイオードとして、又、
ＡｌをＮ形シリコン上の高い障壁ダイオードとして用い
る）金属とシリコンとの接合を形成することかできる。
反応形成されたシリサイドはシリコンとの反応性のため
自己整合されることができ、即ち、金属は統一的に被着
されるがベア・シリコンと隣接する部分だけが反応し
て、シリコンから離れたところの反応しなかった金属を
選択的に除去するこができる。もちろん、シリサイドは
直接被着することができ、それにより、金属とシリコン
との反応性の必要を避けられるが、自己整合構造を生じ
なくなる。

【０００３】金属と高濃度ドーピングしたシリコン接合
との接触抵抗率は、

【数１】 で近似し、ここで、φは金属−シリコン障壁の高さ、Ｎ
はドーピング濃度、ｍはキャリア有効質量、そしてεは
シリコンの誘電率であり、従って、縮退（デジェネレイ
ト）して（Ｐ或いはＮのどちらかに）ドーピングしたシ
リコンは金属とのオーミック接合を形成することにな
る。

【０００４】ゲート・アレイや信号プロセッサ等のバイ
ポーラＶＬＳＩ回路の開発には、高性能だが、小さいサ
イズのショットキ障壁ダイオードが必要である。直列抵
抗や寄生Ｐ−Ｎ接合などの影響は、最少でなければなら
なく、デバイスを縮小すると、回路の性能を顕著に低下
させる程度までクランプ効果の縮小及び直列抵抗の増加
を同時に伴うことなく、ショットキ障壁クランプ・ダイ
オードのサイズの縮小をすることは次第に困難になる。

【０００５】ショットキ障壁ダイオードを縮小する様々
なアプローチには、１９８５年のＩＥＥＥ ｌＥＤＭ
Ｔｅｃｈ．Ｄｉｇ．３８頁所載のＹ．オカダ他による
「新しい『ＳｌＣＯＳ』ショットキ・デバイス」の中の
自己整合したガード・リング・クランプ・ダイオード構
造及び、ｌＥＥＥ Ｔｒ．Ｅｌｅｃ．Ｄｅｖ．策３３
巻、１２９４頁（１９８６年）所載のドロニー（Ｖ．Ｄ
ｒｏｂｎｙ）による「ほぼ理想的なガードなしのバナジ
ウム−シリサイドのショットキ障壁ダイオード」の中の
ガード・リングなしのＶＳｉ₂ ショットキ障壁ダイオー
ドがある。

【０００６】ガード・リングの回避は、同様にモート・
エッチングにより達成することができ、障壁金属の周囲
に集まる電界が減少し、これについては、Ｓｏｌｉｄ
Ｓｔａｔｅ Ｅｌｅｃ．第１５巻、１１８１頁（１９７
２年）所載のリー（Ｃ．Ｒｈｅｅ）他による「理想的な
Ｉ−Ｖ特性に近いものを表わすモート・エッチングした
ショットキ障壁ダイオード」を参照されたい。このモー
ト・エッチングにより、シリコンを薄くすることによる
直列抵抗も減少する。

【０００７】しかし、これらのアプローチは、既知のシ
ョットキ障壁ダイオードの縮小に起因する、ダイオード
の直列抵抗の増加やクランプ効果の減少の問題を克服す
ることができない。

【０００８】

【発明が解決しようとする課題】本発明により、集積回
路基板のトレンチ中に形成したショットキ障壁ダイオー
ドを提供するが、このトレンチはバイポーラ・トランジ
スタのエクストリンシック・ベース（活性ベースの外側
に延長して形成されたべース領域）からコレクタまで広
がり、部分的に垂直なクランプ・ダイオードを形成す
る。この３次元的接合により、ダイオードが占めるチッ
プの面積を増加することなく、ダイオードの面積を増加
し、又、埋込層までの距離を縮小して、ダイオードの直
列抵抗を減少する。

【０００９】増加したダイオード面積と縮小した埋込層
までの距離によって、ダイオードの直列抵抗が減少し、
クランプ効果が増加し、これにより、既知のダイオード
の関連する問題を解決する。更に、クランプ・ダイオー
ドとして用いたようなトレンチ・ダイオードにより同様
にエクストリンシック・ベースの大きさが縮小し、それ
によりベースとコレクタの静電容量を減少することがで
きる。

【００１０】

【実施例】図１Ａおよび図１Ｂは、既知のショットキ障
壁クランプドＮＰＮ形シリコン・バイポーラ・トランジ
スタの平面及び断面図であって、このトランジスタを全
体として３０で示し、それが含むのは、Ｐ^- シリコン基
板３２、Ｎ⁺ 埋込層３４、二酸化（酸化）シリコン分離
領域３６、Ｐ⁺ チャネル・ストップ３８、Ｎ^- コレクタ
４０、Ｐ活性ベース４２、Ｎ⁺ エミッタ４４、Ｎ⁺ ポリ
シリコン・エミッタ・コンタクト４６、Ｐ⁺ エクストリ
ンシック・ベース４８、ショットキ障壁ダイオードをコ
レクタ４０と形成し、オーミック・コンタクトをエクス
トリンシック・べース４８と形成するプラチナ・シリサ
イド（ＰｔＳｉ）層５０、Ｎ⁺ コレクタ・コンタクト５
２、コレクタ金属コンタクト５４、及び絶縁酸化物５６
である。図１Ａは平面図であり、同図では、エミッタ・
コンタクト４６、コレクタ金属５４及び酸化物５６は、
平明にするために除いてあり、又、これら両図では絶縁
層、相互接続、電極、及びパッケージングも、簡単にす
るために図示されていない。

【００１１】ＰｔＳｉ５０によりショットキ障壁ダイオ
ードを形成して、コレクタとベースの接合を（０．５Ｖ
の最大順方向バイアスまで）クランピング（固定）し、
順方向バイアスの飽和を防ぐ。

【００１２】図１Ａおよび図１Ｂのダイオードの直列抵
抗は、接合領域とＮ⁺ 埋込層への抵抗経路との関数であ
り、それはまた、Ｎ^- エピ層の厚さと抵抗率との関数で
ある。なぜならば、エピ層の厚さと抵抗率は一般に、バ
イポーラ・トランジスタと、ダイオードを含む集積回路
の他のデバイスとの性能の間題により定められるからで
あり、又、ダイオード面積はしばしば他のデバイスや配
列の問題により規定され、ダイオード特性の最適化の機
会は制限されている。

【００１３】第一の参考例のショットキ障壁クランプド
・シリコン・バイポーラ・トランジスタを図２Ａおよび
図２Ｂの平面及び断面図で説明し、参照符号６０で示
す。トランジスタ６０はトランジスタ３０に類似してお
り、それが含むのは、Ｐ^- シリコン基板６２、Ｎ⁺ 埋込
層６４、酸化物分離領域６６、Ｐ⁺ チャネル・ストップ
６８、Ｎ^- コレクタ７０、Ｐ活性べース７２、Ｎ⁺ エミ
ッタ７４、Ｎ⁺ ポリシリコン・エミッタ・コンタクト７
６、Ｐ⁺ エクストリンシック・ベース７８、ショットキ
障壁ダイオードをコレクタ７０と形成し、オーミック・
コンタクトをエクストリンシック・べース７８と形成す
るＰｔＳｉ層８０、Ｎ⁺ コレクタ・コンタクト８２、Ｎ
⁺ ポリシリコン・コレクタ・コンタクト８４、及び絶縁
酸化物８６とである。図２Ａは平面図であり、同図で
は、エミッタ・ポリシリコン・コンタクト７６、コレク
タ・ポリシリコン・コンタクト８４及び酸化物８６は、
平明にするために除いてあり、又、これら両図では絶縁
層、相互接続、電極、及びパッケージングも、簡単にす
るために図示されていない。

【００１４】ＰｔＳｉ８０はエクストリンシック・ベー
ス７８及びコレクタ７０にエッチングしたトレンチの側
壁に沿ってあり、トランジスタ３０のＰｔＳｉ５０に類
似するクランプを提供する。同し表面面積を占めるプレ
ーナ・クランプ・ダイオード上のトレンチにあるＰｔＳ
ｉ８０の利点は、次のことを含む：(i) ダイオード接合
面積は縦のトレンチの側壁が貢献するため一層大きい；
(ii)直列抵抗はダイオード接合から埋込層までの距離を
減少したことにより一層小さくなる；(iii) エクストリ
ンシック・べースの横方向の拡張を減少することにより
一層小さいベースとコレクタの静電容量が与えられる。
実際、トレンチを用いることにより、バイポーラ・トラ
ンジスタを最大に活用することができる。

【００１５】トランジスタ６０の更に他の特徴及び特性
は、第一の好ましい参考例の製法を考慮することにより
明らかになり、それは、図３Ａから図３Ｄの断面図で説
明する以下の段階を含む。

【００１６】(a) まず、結晶面＜１００＞の、（１０¹⁵
ａｔｏｍｓ／ｃｍ³ の）低濃度ドーピングしたＰ形シリ
コン基板６２から始める。基板６２を酸化させて約３，
０００Åの厚さの酸化物の層を形成し、埋込層マスクを
用いて酸化物に窓（ウィンドゥ）を開ける。ヒ素或いは
アンチモンをその窓から注入し、その注入を酸化雰囲気
中でドライブして、約２．５μｍの厚さで７μｍ×１０
μｍの埋込層６４を形成する。窓を通して露出した埋込
層６４と、周辺の酸化物で覆った基板６２の部分とで酸
化比率が異なることにより、埋込層周辺のシリコン表面
に段差が生じる。酸化物をはがし取り、エピ層７０をそ
の場所での（ｉｎ ｓｉｔｕ）Ｎ^- ドーピングで１．０
μｍの厚さでエピタキシャル成長させ、埋込層周辺の段
はエピ層７０を通して伝わり、整合マスクとして役立
つ。図３Ａを参照されたい。

【００１７】(b) ストレス緩和用酸化物と窒化シリコン
を被着し、相補形埋込層マスクでパターン形成したフォ
トレジストを用いて酸化物／窒化物をエッチングする。
自己整合したチャネル・ストップ・ボロン６８を、酸化
物／窒化物エッチングのフォトレジストを除去する前
に、注入形成する。分離酸化物６６を蒸気中で、酸化障
壁として役立つ酸化物／窒化物で成長させ、この酸化物
６６の成長により、酸化物中の偏析でチャネル・ストッ
プ・ボロン６８を空乏化し、従って、スルー・フィール
ド・チャネル・ストップ注入（フィールド部を通しての
チャネル・ストップの注入形成）は効果的であり得る。
周様に、チャネル・ストップの形成は、浅い注入或いは
拡散により、エピ層７０の成長に先立って行なうことも
できる。酸化物／窒化物を酸化物６６のエッチングと共
にはがし取り、表面をおおよそ平らにし、これについて
は図３Ｂを参照されたい。

【００１８】(c) 絶縁酸化物８６を０．０５μｍの厚さ
に被着して、コレクタ酸化物８６にコンタクト８２のマ
スクをフォトリソグラフィにより形成する。リンを露出
した酸化物を通して注入し、中にそれを打ち込んで、Ｎ
⁺ コレクタ・コンタクト８２を形成する。そのマスクを
はがし、第二のマスクを形成してべース７２を定め、露
出した酸化物を通してボロンを注入してＰ基板７２を
０．３μｍの探さに形成する。第二のマスクをはがし、
第三のマスクを形成してエクストリンシック・ベース７
８を定め、露出した酸化物を通してボロンを注入してＰ
⁺ エクストリンシック・ぺース７８を０．３μｍの深さ
に形成する。第三のマスクをはがして、更に酸化物８６
を被着し、厚さを０．２μｍまで増加する。第四のマス
クを形成して、ポリシリコン・エミッタ・コンタクト７
６及びポリシリコン・コレクタ・コンタクト８４のため
の（約１μｍ×３μｍの）開口部を酸化物８６に定め、
このマスクを用いて酸化物８６をエッチングする。この
マスクをはがし取る。ポリシリコンを０．３μｍの厚さ
に被着して、リンを８０ｋｅｖで２×１０¹⁶／ｃｍ²の
量で注入することによりポリシリコンをＮ⁺ にドーピン
グする。第五のマスクを形成してポリシリコン・エミッ
タ・コンタクト７６、ポリシリコン・コレクタ・コンタ
クト８４と相互接続線を定め、ポリシリコンをエッチン
グしてコンタクト及び線を形成し、これについては図３
Ｃを参照されたく、同図は酸化物８６上のポリシリコン
・コンタクトのオーバーラッブを示す。

【００１９】(d) ９００℃で２０分間アニーリングし、
ポリシリコン・エミッタ／コンタクト７６からのリンを
ベース７２に打ち込んで、エミッタ７４を０．１５μｍ
の深さに形成し、これは、同様に、ベース注入領域をア
ニーリングし、エクストリンシック・ベース７８を軽く
拡げる。第六のマスクを形成してＰｔＳｉ８０のトレン
チの位置を定め、露出した酸化物８６から、エクストリ
ンシック・ベース７８及びコレクタ７０に（例えば、Ｈ
Ｂｒ＋ＨＣｌでのシリコンのプラズマ・エッチング等
の）異方性エッチングをしてトレンチを０．４μｍの深
さに形成する。図３Ｄを参照されたい。この代わりに、
トレンチのエッチングは、ポリシリコンのエッチングの
一部とすることができ、即ち、第四のマスクはトレンチ
のための酸化物８６の開口部を含み、ポリシリコンはオ
ーバー・エッチングして、トレンチもエッチングして掘
り出す。

【００２０】(e) ０．０５μｍの厚さの白金の相当する
層をスパッタリング被着し、（これにより反応後に０．
１μｍの厚さのシリサイド層が生じるが、これはＰｔが
それ自体の厚さの約１．３倍のシリコンを消費して、最
初のＰｔの厚さの約２．０倍のＰｔＳｉを形成するから
である。）温度を４５０乃至５２５℃まで上げ、白金を
隣接したシリコンと反応させてＰｔＳｉを形成するが、
隣接した酸化物とは反応しない。反応しなかった白金を
王水ではがし取る。ＰｔＳｉはＰ⁺ 及びＮ⁺ ドービング
したシリコンとのオーミック接合を形成するので、従っ
て、ベース７８との接合は抵抗性（オーミック）である
ということに注意されたい。しかし、ＰｔＳｉ８０のＮ
^- コレクタ７０との接合によりショットキ障壁ダイオー
ドを形成する。

【００２１】これにより、図２Ａおよび図２Ｂで説明し
たトランジスタが完成する。更に先の工程段階は、一般
には次に、トレンチをタングステンで選択的に埋める
（ＷＦ ₆ ＋３Ｈ₂ →６ＨＦ＋ＷはＰｔＳｉ及びＷの触媒
作用で生じる）ことと、中間層の誘電物（一般には酸化
物）及び相互接続用のＴｉ：Ｗ拡散障壁とアルミニウム
とを被着しパターン形成することを含む。

【００２２】第二の参考例のクランプド・バイポーラ・
トランジスタを図４の部分透視図で示し、全体として２
３０で示すが、これが含むのは、Ｐ^- シリコン基板２３
２、Ｎ⁺ 埋込層２３４、酸化物分離領域２３６、Ｐ⁺ チ
ャネル・ストップ２３８、Ｎ ^- コレクタ２４０、Ｐ活性
べース２４２、Ｎ⁺ エミッタ２４４、Ｐ⁺ エクストリン
シック・ベース２４８、ショットキ障壁ダイオードをコ
レクタ２４０と形成し、オーミック・コンタクトをエク
ストリンシック・ベース２４８と形成するＰｔＳｉ層２
５０、Ｎ⁺ コレクタ・コンタクト２５２、コレクタ金属
コンタクト２５４であるが、また、絶縁層、相互接続、
電極、及びパッケージングは、簡単にするために図示さ
れていない。

【００２３】クランプド・トランジスタ２３０はクラン
プド・トランジスタ６０と類似しているが、酸化物を埋
めたトレンチ分離領域、金属コンタクトで注入形成した
エミッタ、及び、拡散したコレクタ・コンタクトをとも
なう。コレクタ・コンタクト２５２は下方に広げて、埋
込層２３４と接触させることができる。製法も同様であ
るが、（一方は酸化物絶縁体２３６の、もう一方はショ
ットキ障壁ダイオード２５０の）二つのトレンチを用い
る。種々の素子の大きさとドーピング・レベルを図４に
示す。

【００２４】論理ショットキ障壁ダイオードをＳＴＬ
（Ｓｃｈｏｔｔｋｙ ｔｒａｎｓｉｓｔｏｒ ｌｏｇｉ
ｃ）に用いるが、（一般には０．２ボルトの）非常に低
い障壁が必要となる。障壁金属は、例えば、タングステ
ン、Ｔｉ：Ｗ（チタンの重さの１０％の擬合金）、及び
（シリコンに被着したチタンの反応により自己整合する
ことができる）ＴｉＳｉ₂ などを一般に用いる。

【００２５】図５Ａおよび図５Ｂは、既知のＳＴＬセル
を断面図で示し、一般に３３０で示すが、これが含むの
は、４個のＴｉ：Ｗショットキ障壁コレクタ・コンタク
ト３３２、Ｎ^- シリコン・コレクタ３３４、Ｎ⁺ 埋込層
３３６、Ｐ^- 基板８３８、Ｐ ⁺ エクストリンシック・ベ
ース３４０、Ｐイントリンシック・べース３４２、Ｎ ⁺
エミッタ３４４、Ｔｉ：Ｗエミッタ・コンタクト３４
６、Ｔｉ：Ｗべース／コレクタ・クランプ・ショットキ
障壁ダイオード３４８、酸化物分離領域３５０、及びチ
ャネル・ストップ３５２である。

【００２６】図６Ａおよび図６Ｂは、第三の参考例のＳ
ＴＬセルを断面図で示し、全体として４３０で示すが、
これは、セル３３０の素子と類似する素子を含むが、ト
レンチにしたショットキ障壁ダイオードを伴なう。トレ
ンチにしたショットキ障壁ダイオードにより、出力コレ
クタ・ダイオード４３２とクランプ・ダイオード４４８
の両方の直列抵抗が小さくなり、べースとコレクタの静
電容量とエクストリンシック・べースの大きさが小さく
なり、又、セル４３０が占める表面面積がセル３３０に
比較して少なくなる。各ショットキ障壁ダイオードはお
およそ１μｍ×２μｍの表面面積を占める。セル４３０
の各素子は、セル３３０の類似素子に相当する数字に１
００を加えたものと相等しい数字で番号付けされてお
り、特に、セル４３０が含むのは、４個のＴｉ：Ｗショ
ットキ障壁コレクタ・コンタクト４３２、Ｎ^- シリコン
・コレクタ４３４、Ｎ⁺ 埋込層４３６、Ｐ^- 基板４３
８、Ｐ ⁺ エクストリンシック・ベース４４０、Ｐイント
リンシック・ベース４４２、Ｎ ⁺ エミッタ４４４、Ｔ
ｉ：Ｗエミッタ・コンタクト４４６、Ｔｉ：Ｗベース／
コレクタ・クランプ・ショットキ障壁ダイオード４４
８、酸化物分離領域４５０、及びチャネル・ストップ４
５２である。

【００２７】セル４３０はセル３３０と同様の方法で製
作することができるが、Ｔｉ：Ｗの被着に先立って、マ
スキングしたトレンチのエッチング工程によりショット
キ障壁を形成する。

【００２８】一般に、ショットキ障壁ダイオードの直列
抵抗の減少の他に、好ましい実施例のトレンチにより、
所定のリソグラフィによる線の幅（最少フィーチャー・
サイズ）で製作し得る最大ダイオード面積が可能にな
り、又、プレーナ・ダイオードの金属コーナ（角）を省
くので、従って、ガード・リングは必要でない。

【００２９】本発明の好ましい実施例のショットキ障壁
ダイオードを全体として参照符号５１０で示し、図７の
概略断面図で説明するが、ＶＳｉ₂ のＮ^- シリコン・エ
ピ層５１４との接合５１２を含む。同様に示すのはＮ⁺
シリコン埋込層５１６、Ｐ^-シリコン基板５１８、Ｔ
ｉ：Ｗ拡散障壁５２０、アルミニウム相互接続線５２
２、側壁誘電体５２３、及び絶縁酸化物５２４である。
ダイオード５１０は、第三の参考例のＳＴＬセル４３０
の論理ダイオード全ての代わりに用いることができる
が、クランプ・ダイオード４４８の側壁はエクストリン
シック・ベース４４０とのコントタクトを覆うので、ダ
イオード４４８の代わりには用いることができない。誘
電体５２３は低温で被着したＣＶＤ酸化物であり、ダイ
オード５１０は、参考例に示す他のトレンチ・ダイオー
ドの製法と同様な方法で製作することができ、それに伴
う補足的な段階は、トレンチのエッチング及び層の異方
性プラズマ・エッチングの後に誘電休の層を整合的に被
着して、側壁酸化物５２３のみを残すことである。それ
からバナジウムを被着して、約６００℃でアルゴンと水
素の雰囲気中で約５分乃至１５分間反応させてシリサイ
ドを形成する。

【００３０】ダイオード５１０は、図５Ａおよび図５Ｂ
のダイオード３３２と同じ基板表面面積を占めるが、こ
の様なダイオードに比べ、接合から埋込層までの一層短
い距離を有するという利点を有し、又、ダイオード５１
０は図６Ａおよび図６Ｂのダイオード４３２に比べ、側
壁接合の静電容量を取り除くという利点を有する。

【００３１】第４の参考例のショットキ障壁ダイオード
は、全体として参照符号６１０で示し、図８の断面図で
説明し、それは、ショットキ障壁をＮ^- シリコン６１４
と形成するＰｔＳｉ６１２、Ｎ⁺ 埋込層６１６、Ｐ^- 基
板６１８、及び酸化物６２４を含む。ダイオード６１０
は四角でないトレンチの可能性を示しており、ダイオー
ド６１０の球形のトレンチは、ダイオード６１０が占め
る最終表面面積よりも一層小さい開口部を有するマスク
で等方性エッチングすることにより、製作することがで
きる。ダイオード６１０はまた、低ショットキ障壁材料
で形成し、好ましい実施例の全てのダイオードの代わり
に用いることもでき、ダイオード６１０の利点は、全て
の角と残りの電界線の群がりを除去することを含む。

【００３２】第５の参考例のショットキ障壁クランプド
・シリコン・バイポーラ・トランジスタを図９Ａおよび
図９Ｂの平面及び断面図で説明し、参照符号１３０で示
す。トランジスタ１３０はトランジスタ３０と類似して
おり、これが含むのは、Ｐ^-シリコン基板１３２、Ｎ⁺
埋込層１３４、酸化物分離領域１３６、Ｐ⁺ チャネル・
ストップ１３８、Ｎ^- コレクタ１４０、Ｐ活性べース１
４２、Ｎ⁺ エミッタ１４４、Ｎ⁺ ポリシリコン・エミッ
タ・コンタクト１４６、Ｐ⁺ エクストリンシック・べー
ス１４８、ショットキ障壁ダイオードをコレクタ１４０
と形成し、オーミック・コンタクトをエクストリンシッ
ク・ベース１４８と形成するＰｔＳｉ層１５０、Ｎ⁺ コ
レクタ・コンタクト１５２、ＰｔＳｉコレクタ金層コン
タクト１５４、絶縁酸化物１５６、及びダイオード・ト
レンチ中のタングステン・プラグ１６０及び１６２とで
ある。図９Ａは平面図で、エミッタ・コンタクト１４６
及び酸化物１５６は、平明にするために除いてあり、
又、これら両図では絶縁層、相互接続、電極、及びパッ
ケージングも、簡単にするために図示されていない。

【００３３】

【発明の効果】以上の好ましい実施例によるデバイス及
びその製法には、トレンチ・ダイオードの特微を保持し
ながら、様々な変更を行なうことができる。例えば、好
ましい実施例に用いた大きさや形状、材料は様々で、Ｃ
ｏＳｉ₂ シリサイド、Ｐ−Ｎ−Ｐトランジスタをクラン
ピングするのに必要な様なＰ形シリコンを有するショッ
トキ障壁、Ａｌ_x Ｇａ_1-x Ａｓヘテロ接合トランジス
タ、埋込層の代わりに透孔（ｖｉａ）を通してのバック
サイド・コンタクト、シリコンが絶縁体の上にある（ｓ
ｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板、及び
巨大な面積のパワー・デバイスなどを用いてもよい。こ
のトレンチはエッチングに依存する結晶面によって形成
することができ、シリコン基板は結晶面＜１１１＞とす
ることができ、埋込層はヒ素などでドーピングすること
ができる。高い障壁クランプ・ダイオード及び低い障壁
論理ダイオードは二種類のマスキング工程を用いること
により同一基板上に製作することができる。注意された
いことは、（ＨＩ² Ｌ技術に於いてのような）エミッタ
を下側に有する形状のプレーナ・ヘテロ接合トランジス
タでは、ベースは縦形のコンタクトを必要とし、これは
トレンチ・ショットキ障壁ダイオードによってでも可能
で、コレクタ・コンタクトは側壁コンタクトとなるとい
うことである。

【００３４】トレンチ・ダイオードを有する基板の研究
は、選択的にタングステンをトレンチにレフィルするこ
とや、金属被着と平坦化をダイオードの形成直後に、金
属化の前に行なうことにより進めることができる。そし
てクランピング・バイポーラ・トランジスタのトレンチ
・ダイオードは横型のトランジスタに用いてもよく、或
いは、集積ショットキ論理構造の出力ダイオードとして
用いることができる。

【００３５】同様に、トレンチにした接合論理ダイオー
ドは以上の好ましい実施例のショットキ障壁ダイオード
と類似して形成することができ、その場合は、金属被着
段階に先立って、マスキングしたＰドーピング段階を入
れる。本発明により、バイポーラ・トランジスタのクラ
ンピング効果を増大するという利点を有する、トレンチ
にしたクランプ・ダイオードを提供する。

【００３６】以上の説明に関して、更に下記の項を開示
する。 (1) （a)基板中の複数のバイポーラ・トランジスタで、
各前記トランジスタが前記基板中のトレンチに形成した
ショットキ障壁ダイオード・クランプを有する複数のバ
イポーラ・トランジスタと、（b)複数のショットキ障壁
論理ダイオードで、各前記ダイオードが前記基板中のト
レンチに形成されている複数のショットキ障壁論理ダイ
オードと、（c)前記論理ダイオードのショットキ障壁よ
り一層高い、前記クランプ・ダイオードのショットキ障
壁と、（d)前記トランジスタ及び論理ダイオードとの間
の相互接続とを含む集積回路。

【００３７】(2) 第(1) 項に記載した集積回路におい
て、（a)前記クランプ・ダイオードの各前記トレンチが
ベースからコレクタまで広がる側壁を有する集積回路。

【００３８】(3) 第(1) 項に記載した集積回路におい
て、（a)前記基板が高濃度ドーピングした埋込層を有す
るシリコンであって、（b)各前記論理ダイオードがチタ
ニウム・タングステンとシリコンのショットキ障壁を含
み、(c)各前記クランプ・ダイオードがプラチナ・シリ
サイドとシリコンのショットキ障壁を含む集積回路。

【００３９】(4) （a)基板中のエミッタ及びコレクタ領
域で、前記エミッタ領域が第一の誘電型にドーピングし
た半導体で、前記コレクタ領域が前記第一の導電型のド
ーピングした半導体であるエミッタ及びコレクタ領域と
(b)前記基板中の、前記エミッタ及びコレクタ領域の間
のべース領域で、前記ベース領域が第二の導電型にドー
ピングした半導体で、前記第二の型は前記第一の型の反
対であるべース領域と、(c)前記基板中のトレンチで、
前記トレンチの表面部分が前記ベース領域に隣接してお
り、前記表面のもう一方が前記コレクタ領域に接してい
るトレンチと、(d)少なくとも前記表面の部分の上の金
属層で、前記金属層が前記隣接のべース領域とのオーミ
ック・コンタクトと、前記隣接のコレクタ領域を有する
ショットキ障壁ダイオードを形成する金属層とを含むシ
ョットキ障壁ダイオードでクランプされたトランジス
タ。

【００４０】(5) 第(4) 項に記載したトランジスタにお
いて、（a)前記トレンチの表面が側壁と底面を含み、前
記ベース領域が前記側壁の部分に隣接し、前記コレクタ
領域が少なくとも前記底面に隣接しているトランジス
タ。

【００４１】(6) 第(5) 項に記載したトランジスタにお
いて、（a)前記エミッタがＮ⁺ ドーピングしたシリコン
であって、（b)前記コレクタがＮ^- ドーピングしたシリ
コンであって、（c)前記ベースがＰ⁺ ドーピングしたシ
リコンから成るエクストリンシック・ベースとＰドーピ
ングしたシリコンから成るイントリンシック・ベースと
を含み、（d)前記金属層がプラチナ・シリサイドから成
るトランジスタ。

【００４２】(7) 第(5) 項に記載したトランジスタにお
いて、（a)前記ベース領域がイントリンシック・ベース
領域とエクストリンシック・べース領域とを含み、前記
エクストリンシック・べース領域が前記イントリンシッ
ク・べース領域よりも高濃度ドーピングし、前記エクス
トリンシック・べースが前記側壁の前記部分に隣接する
トランジスタ。

【００４３】(8) 第(4) 項に記載したトランジスタにお
いて、(a)前記トレンチの表面が側壁と底面を含み、前
記コレクタ領域が前記側壁の部分に隣接し、前記ベース
領域が少なくとも前記底面に隣接しているトランジス
タ。

【００４４】(9) 第(8) 項に記載したトランジスタにお
いて、(a)前記トランジスタがプレーナ・へテロ接合ト
ランジスタで、前記コレクタ領域を基板表面に有し、前
記エミッタ領域が埋めこまれているトランジスタであ
り、(b)前額エミッタ領域がＡｌ_x Ｇａ_1-x Ａｓから成
り、前記ベース及びコレクタ領域がＧａＡｓから成るト
ランジスタ。

【００４５】(10)ショットキ障壁ダイオードを基板に形
成する方法であって、(a)半導体材料を含む前記基板の
領域にトレンチを形成する段階と、(b)前記トレンチの
深さ及び面積を、所要の直接抵抗とショットキ障壁ダイ
オードの接合面積に比例した所定のレベルに調整する段
階と、(c)障壁材料を少なくとも表面の部分に与えて、
隣接の半導体材料を伴うショットキ障壁を形成する段階
とから成る方法。

【００４６】(11)第(10)項に記載した方法において、
(a)前記ダイオードがバイポーラ・トランジスタのクラ
ンプ・ダイオードであって、前記トレンチが前記トラン
ジスタのエクストリンシック・ベースを通り抜けて広げ
る方法。

【００４７】(12)以上の好ましい実施例により、バイポ
ーラ・トランジスタにクランピングしたショットキ障壁
ダイオード８０を含み、トレンチに形成されているダイ
オード８０を有する平坦に集積した回路に用いて、接合
面積を増加し、接合から埋込層６４との直接抵抗を減ら
し、エクストリンシック・ベース７８の横方向の拡張を
減少する。

【図面の簡単な説明】

【図１】従来のクランプド・バイポーラ・トランジスタ
の平面及び断面図である。

【図２】第一の参考例のクランプド・バイポーラ・トラ
ンジスタの平面及び断面図である。

【図３】第一の参考例のトランジスタの製法の段階の断
面図である。

【図４】第二の参考例のショットキ障壁ダイオードの断
面図である。

【図５】従来のＳＴＬセルの断面図である。

【図６】第三の参考例のＳＴＬセルの断面図である。

【図７】本発明の実施例の断面図である。

【図８】第四の参考例の断面図である。

【図９】第五の参考例の平面及び断面図である。

【符号の説明】

６２ Ｐ^- 基板 ６４ Ｎ⁺ 埋込層 ６６ 酸化物分離領域 ６８ Ｐ⁺ チャネル・ストップ ７０ Ｎ^- コレクタ ７２ Ｐ活性べース ７４ Ｎ⁺ エミッタ ７８ Ｐ⁺ エクストリンシック・ベース ８０ ＰｔＳｉ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 (a) 基板中の複数のバイポーラ・トラン
   ジスタで、各前記トランジスタが前記基板中のトレンチ
   に形成したショットキ障壁ダイオード・クランプを有す
   る複数のバイポーラ・トランジスタと、 (b) 複数のショットキ障壁論理ダイオードで、各前記ダ
   イオードが前記基板中のトレンチに形成されている複数
   のショットキ障壁論理ダイオードと、 (c) 前記論理ダイオードのショットキ障壁より一層高
   い、前記クランプ・ダイオードのショットキ障壁と、 (d) 前記トランジスタ及び論理ダイオードとの間の相互
   接続とを含み、 (e) 前記複数のショットキ障壁論理ダイオードの少くと
   も１つが、側壁酸化物によって覆われている側壁を有す
   るトレンチに形成されている、集積回路。