JPS6028134B2 - 半導体構造体の形成方法 - Google Patents

半導体構造体の形成方法

Info

Publication number
JPS6028134B2
JPS6028134B2 JP54056426A JP5642679A JPS6028134B2 JP S6028134 B2 JPS6028134 B2 JP S6028134B2 JP 54056426 A JP54056426 A JP 54056426A JP 5642679 A JP5642679 A JP 5642679A JP S6028134 B2 JPS6028134 B2 JP S6028134B2
Authority
JP
Japan
Prior art keywords
region
silicon dioxide
dioxide layer
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54056426A
Other languages
English (en)
Other versions
JPS558095A (en
Inventor
ジヨ−ジ・リチヤ−ド・ゴス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS558095A publication Critical patent/JPS558095A/ja
Publication of JPS6028134B2 publication Critical patent/JPS6028134B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は一般的には半導体集積回路装置の製造方法に係
り、更に具体的に云えば、半導体基板内に相互に隣接す
る不純物領域を形成するための方法に係る。
従来に於て、集積回路のトランジスタ、ダイオード、抵
抗等を半導体チップ内に形成するために必要とされる種
々の不純物領域の形成には、極めて正確な位置付けが必
要とされている。
それらの不純物領域を形成するために用いられる一連の
リングラフイ・マスクの整合を極めて正確に缶。御する
ことが必要である。バィポーラ型及び高度のＦＥＴ集積
回路装置の如き複雑な構造体は極めて多数のマスク工程
を要し、一連のマスク操作はその前のマスク工程に於け
る正確さによって著しく影響される。リングラフィ・マ
スク中の関孔相互間の間隔は、マスクの誤った整合、不
正確な開孔寸法、過度の食刻等を許容し得る様に形成さ
れなければならない。この様な間隔はマスクの数が増す
とともに極めて重要になる。しかしながら、それらの許
容範囲はスペースを浪費して、基板上に於ける回路素子
の実装密度を低下せしめる。典型的には、相互に整合さ
れている異なる不純物領域を基板内に形成する場合には
、始めに基板上に二酸化シリコン層の如き拡散マスクが
形成される。
次に、第１不純物領域のパターンを限定するために、フ
オトレジスト・マスクが付着され、露光され、そして現
像される。それから、上記フオトレジスト・マスク中の
関孔を経て上記二酸化シリコン層中に上記基板迄達する
開孔が食刻され、上記二酸化シリコン層中の開孔を経て
不純物を導入することにより第１不純物領域が上記基板
中に形成される。他方の第２不純物領域を形成するため
、上記基板が典型的には再酸化され、そして第２不純物
領域のための開孔を限定するために第２フオトレジスト
・マスクがリングラフィ技術によりパターン化される。
上記第２フオトレジスト・マスク中の関孔を経て上記の
再成長された二酸化シリコン層中に上記基板迄達する関
孔が食刻され、上記二酸化シリコン層中の開孔を経て不
純物を導入することにより上記第２不純物領域が形成さ
れる。この種の技術は、拡散又はイオン注入による異な
る不純物の導入を含む各工程に於て正確に整合されたり
ソグラフイ．マスクを必要とする。
その場合、マスクに費用がかかるとともに使用可能な集
積回路装置の全体的歩蟹りが低下することにより、コス
トが高くなる。第１マスクに対して第２マスクが相当に
誤って整合された場合には、何百個もの個々のチップを
含んでいるウェハに通常欠陥が生じる。‐相互に整合さ
れた異なる不純物領域を形成するために最近用いられて
いる他の技術は相互に選択的に食刻可能である拡散マス
クを用いることを含んでいる。
例えば、二酸化シリコン層及び窒化シリコン層が各々緩
衝されたＨＦ及び加熱された燐酸によって食刻されるが
、緩衝されたＨＦは室化シリコン層に殆ど影響を与えず
そして加熱された燐酸は二酸化シリコン層に殆ど影響を
与えない。典型的には、始めに窒化シリコン層が基板上
の二酸化シリコン層上に付着される。それから、単一の
フオトレジスト・マスク及び従釆のりソグラフィ技術に
より、２組の異なる不純物領域を限定する開孔パターン
が単一の工程で上記窒化シリコン層中に形成される。次
に、形成されるべき第１組の不純物領域上に於ける二酸
化シリコン層の部分のみを露出させるために、厳密な整
合を要しない、通常“遮蔽”マスクと云われるもう１つ
フオトレジスト・マスクが付着され、露光され、それし
て現像される。窒化シリコン層自体がマスクとして用い
られて、二酸化シリコン層が緩衝されたＨＦ中で選択的
に食刻される。それから、上記二酸化シリコン層中の関
孔を経て基板中に第１組の不純物領域が形成される。次
に、第２フオトレジスト・マスク工程により、第２組の
不純物領域が実質的に同様にして形成される。この改良
された方法及びその変型は、フオトレジスト・マスクの
厳密な整合を要しないが、異なる各組の不純物領域を形
成するために別個のＩＪソグラフイ．マスク工程を用い
ることを必要としている。
相互に整合されている異なる不純物領域を形成するため
に提案されている他の技術は、典型的には二酸化シリコ
ン層から成る、異なる厚さを有する拡散マスク層を用い
ることを含んでいる。
その様な技術は、例えば、ＩＢＭ Ｔｅｃｈｎｉｃａｌ
Ｄｉｓｃｌｏｓｍｅ、Ｂｕｌｌｅｔｉｎ、第２０巻、第
６号、１９７７年１１月、第２２３３頁乃至第２２３４
頁に於ける、Ｃ．日．Ｌｅｅに よ る “ Ｓｅｌｆ
Ａｌｉｇｎｉｇ Ｓｕｂｏｉｌｅｃｔｏｒ ａｎｄＩ
ｓｏｌａｔｉｏｎ Ｒｅｇｉｏｎｓ ｌｎ ａ
ＳｅｍｉｃｏｎｄｕｃｔｏｒＴｒａｎｓｉｓｔｏｒ”と
題する論文に記載されている。この技術は、相互に極め
て厳密に整合されている必要はないが別個のフオトリソ
グラフイ．マスクを必要としている点で、上記の相互に
選択的に食刻可能である拡散マスクを用いる技術と似て
いる。例えば、バイポーラ・トランジスタのサプコレク
タ領域及び分離領域の如き２つの高濃度にドープされた
領域が相互に隣接して設けられる必要のある場合を含む
種々の型の不純物領域を形成するために、上記の技術が
適用されている。その様な領域は、それらに領域内に転
位が生じない様に、不適当に重なっていないことが必要
である。これらの問題は、領域相互間により大きい間隔
が設けられる様にマスク操作を設計することにより解決
され得るが、その結果回路密度は低下する。又は、その
様な転位が全体的な製品設計の一部として容認されても
よいが、その結果として転位の統計的分布及びそれらが
製品の性能に与える影響に基づく使用可能なチップの量
が減少されることになる。従って、本発明の目的は、半
導体基板内に相互に整合された不純物領域を形成するた
めの改良された方法を提供することである。
本発明の他の目的は、必要とされるリングラフイ．マス
ク工程数の少ない、その様な不純物領域の形成方法を提
供することである。
本発明の更に他の目的は、ピーク濃度の重なっていない
高濃度にドープされた相互に隣接する不純物領域を半導
体基板内に形成するための方法を提供することである。
上記及び他の目的は、半導体基板内に形成された異なる
不純物濃度を有する隣接する領域相互間に於ける酸化速
度の相違を有利に用いている本発明による方法によって
達成され得る。本発明による方法の１好実施例に於ては
、Ｐ型基板内にＮ十型不純物領域が形成され、それから
基板全体が酸化されて、上記Ｎ十型不純物領域上に於け
る厚さが上記基板の他の部分上に於ける厚さよりも相当
に厚い二酸化シリコン層が形成される。
次に、薄い二酸化シリコン層を除去するために、ウェハ
が浸澄食刻される。上記Ｎ十型不純物領域に隣接してＰ
型不純物が導入され、そのときＮ＋型不純物領域上の厚
い二酸化シリコン層の残された部分がマスクとして働い
てＰ型不純物がＮ十型不純物領域にドープされることを
防ぐ。この方法は接合のパラメータを正確に制御するこ
とが可能である。本発明による方法は、例えば、バィポ
ーラ・トランジスタのサブコレクタ領域及び分離領域と
して、トンネル・ダイオードとして、トンネル・ダイオ
ード特性を有するトランジスタとして、そして横方向Ｐ
ＮＰトランジスタとして、種々の機能を達成する領域を
形成するために用いられる。
次に、図面を参照して、本発明による方法をその好実施
例について更に詳細に説明するが、従釆の処理工程につ
いては簡単に述べそして本発明による方法の新規な工程
については詳細に記載する。第ＩＡ図に於て、始めに従
来技術を用いて、二酸化シリコン層５中の閥孔６を経て
好ましくは枇素又は燐である不純物をＰ−型シリコン半
導体基板２中に拡散又は注入することによって上記基板
中に埋込まれたＮ十型サブコレクタ領域４が形成される
。
典型的には、Ｐ‐型基板２は約１０乃至１００一伽の抵
抗率及び約７×１び４イオン／地の表面不純物濃度を有
している。Ｎ十型サブコレクタ領域４は約１篠原子／洲
よりも高い表面不純物濃度を有している。二酸化シリコ
ン層５の厚さは約３０００Ａであり、これは二酸化シリ
コン層５中の開孔６に於て露出されている領域以外の領
域に枇素又は燐が拡散されない様に基板２をマスクする
に充分な厚さである。当分野に於て周知の如く、板２の
裏側にも二酸化シリコン層（図示せず）が形成される。
第ＩＢ図に於て、基板２の表面から二酸化シリコン層５
が剥離されて、表面全体が露出される。
第ＩＣ図に於て、基板２の表面が再酸化されて、厚さの
異なる２つの二酸化シＩＪコン層８Ａ及び８Ｂから成る
二酸化シリコン層が形成される。当業者により理解され
る如く、二酸化シリコン層は高濃度にドープされたＮ型
領域上に於てより低い不純物レベルを有するＮ型領域上
又はＰ型領域上に於ける場合よりも迅速に成長しようと
する現象のために、上記二酸化シリコン層は異なる厚さ
を有している。これについては、例えば旧ＭＴｅｃｈｎ
ｊｃａＩ ＤｉｓｃｌｏｓｍｅＢ肌ｅｔｉｎ、第１６巻
、第５号、１９７２王１０月、第１６１７頁乃至第１６
１７Ａ頁に於けるＣｈａｐｐｅｌｏｗ等による論文を参
照されたい。既に述べた不純物領域のパラメータを用い
た場合には、蒸気中で約１０００℃に於て約６０分間酸
化を行なうことにより、約２５００Ａの二酸化シリコン
層８Ａ及び約５０００△の二酸化シリコン層が形成され
、それらの厚さの差は２５００Ａである。蒸気中での酸
化温度が低下するに従って、その差は増加する。例えば
、８００ｏｏに於ては５：１の差が生じ、これは当分野
に於て既に知られていることである。始めにＮ十型サブ
コレクタ領域４が従釆の拡散技術により形成されたか又
はイオン注入により形成されたかには関係なく、異なる
厚さを有するこ酸化シリコン層の形成される同一の現象
が生じる。更に、その様な相違はＮ＋型領域とＮ型領域
との場合に於ても存在する。従って、本発明による方法
は異なる酸化が生じる任意の領域に於て用いられ得る。
第ＩＤ図に於て、Ｎ十型サブコレクタ領域４を除く基板
２の表面が食刻工程により露出される。
その食刻は、好ましくは二酸化シリコン層８Ａを除去す
るに充分な時間の間緩衝された弗化水素酸中で浸糟食刻
を行なう従来技術によって達成される。又、二酸化シリ
コン層は反応体イオン（プラズマ）食刻又はスパッタリ
ング食刻の如き乾式食刻方法によっても食刻され得る。
その結果、第ＩＤ図に示されている如く、二酸化シリコ
ン層８Ｂの一部である二酸化シリコン層８Ｃが残される
。上記の特定の例に於ては、二酸化シリコン層８Ｃは約
２４００Ａの厚さを有している。二酸化シリコン層８Ｂ
の食刻速度と二酸化シリコン層８Ａの食刻速度とは実際
に於て殆ど同一であるが、二酸化シリコン層８８の方が
１０％以下程度だけ迅速に食刻される。二酸化シリコン
層８Ｃはサブコレクタ領域４によって限定される。本発
明による方法のこの実施例は、Ｎ十型サブコレクタ領域
４に隣接してＰ＋型分離領域１１が形成される第ＩＥ図
に示されている工程に於て本質的に完了する。
好実施例に於ては、、ＢＢｒ３を用いて棚珪酸ガラス層
１０が付着される。次に、Ｐ十型分離領域１１を形成す
るために続いてドライブ・ィン工程が行なわれる。それ
から、棚珪酸ガラス層１０及び二酸化シリコン層８Ｃが
基板２の表面から剥離されて、分離領域１１により包囲
されたサブコレクタ領域４が露出される。分離領域１１
を拡散でなくイオン注入によって形成することも可能で
ある。
その場合、充分な厚さを有する二酸化シリコン層８Ｃ及
び低ェネルギ・レベルの注入が必要とされる。しかしな
がら、特に分離領域１１が高濃度にドープされ且つ基板
２中に比較的深く形成されるべき場合には、今日の技術
を用いてこれを制御することは困難である。１つの方法
に於ては、第ＩＤ図に示されている工程の後にＰ型イオ
ンの注入が行なわれる。
それから、二酸化シリコン層８Ｃが除去され、そしてＰ
十型分離領域を基板２中に拡散し且つアニーリングを行
なうためにドライブ・イン工程が施される。典型的な集
積回路チップには、Ｐ十型分離領域１１により包囲され
ている数百又は数千回ものＮ＋型領域が形成される。
これらの領域は、同一チップ中に形成されている他のト
ランジスタからＰ＋型分離領域１１により分離されてい
るバィボーラ・トランジスタのサプコレクタ領域を設け
るために用いられる。第ＩＦ図に於て、集積回路装置を
形成するために、ェピタキシャル層１４が従釆技術によ
り基板上に成長される。本発明による方法に於ける重要
な特徴は、サブコレクタ領域４と分離領域１１との間の
重なりが比較的無いことである。この特性により、サブ
コレクタ領域４と分離領域１１との間の破壊電圧が、そ
れらの領域が相互に接している場合でも、正確に制御さ
れ得る。前述の如く、これは分離領域とサプコレクタ領
域との間隔を限定するためにリングラフィ．マスクを必
要とせずに達成される。第２図は、本発明による方法を
用いて形成されたサブコレクタ領域４及び分離領域１１
を有する従来のバィポーラ・トランジスタ構造体を示し
ている。
該トランジスタはベース領域１５中に形成されたェミッ
タ領域１６及びサブコレクタ導通領域１７を含んでいる
。埋設酸化物分離領域１８は装置の能動領域を包囲し、
又ェピタキシャル層１４をＮ十型サブコレクタ導通領域
１７から分離されている。接点として働く導電性薄膜を
付着するために複合マスク層２０中に関孔が形成される
。前述の如く、このトランジスタは従来のものであり、
これについての詳細な説明を省く。第３Ａ図乃至第３Ｆ
図は、本発明による方法を用いて形成されたベース領域
及びコレクタ領域を有する横方法ＰＮＰトランジスタの
製造工程を示している。
該トランジスタの構造は本発明の要旨ではない。第３Ａ
図は、第ＩＦ図の場合と同一の特徴を有しそして同一の
参照番号で示されている。
基板２、サブコレクタ領域４、分離領域１１、及びェピ
タキシャル層１４を有する、一部完成されたバイポーラ
・トランジスタを示している。Ｐ型ェミッタ領域３３が
従来技術によりＮ型ベース領域３４中に形成される。
同様に標準的技術によって形成されたＮ十型ベース接点
領域３１は、この場合にはサブコレクタ領域としてより
も理込接点領域として働く領域４により、ベース領域３
４に接続されている。埋設酸化物分離領域２８は装置の
能動領域を包囲し、又ヱピタキシャル層１４をＮ＋型ベ
ース接点領域３１から分離させている。ェピタキシャル
層１４上に、典型的には熟成長された厚さ約１６００Ａ
の二酸化シリコン層３０が形成される。ベース領域３４
は好ましくはェピタキシャル層１４中にイオン注入され
た燐の原子を含み、ェミッタ領域は典型的にはベース領
域３４中にイオン注入された棚素を含む。それらのェミ
ッタ領域及びベース領域の好ましい不純物濃度は各々１
×１ぴ原子／地及び５×１ぴ８原子／めである。第３Ｂ
図に於て、ェミッタ領域及びベース領域を含むェピタキ
シヤル層１４の領域が二酸化シリコン層３０の一部を除
去することによって露出される。
これは、従来のリングラフィ技術による遮蔽マスクを用
いて達成され得る。第３Ｃ図に示されている工程に於て
、ェピタキシャル層１４の表面が再酸化されて、厚さの
異なる２つの二酸化シリコン層４０Ａ及び４０Ｂから成
る二酸化シリコン層が露出されているェピタキシャル層
上に形成される。
第ＩＣ図に関連して既に述べた如く、二酸化シリコン層
は高濃度にド−プされた領域上に於てより低い不純物レ
ベルを有する領域上に於ける場合よりも迅速に成長しよ
うとする現象のために、それらの二酸化シリコン層は異
なる厚さを有している。蒸気中で７００乃至９００ｏｏ
の低温による再酸化を行なった場合には、それらのェミ
ッタ領域及びベース領域上に於ける二酸化シリコン層４
０Ｂの厚さは約２５００Ａであり、ェピタキシャル層１
４上に於ける二酸化シリコン層４０Ａの厚さは約１００
０Ａである。
二酸化シリコン層３０の厚さも僅かに増加して二酸化シ
リコン層３０′が形成されるが、これは本発明による方
法に於ては何ら問題ではない。低温による酸化は、Ｎ型
ドバントとして迅速に拡散される燐の使用を可能にし、
そして概して不純物のプロフィルを乱すことが殆どない
。第３Ｄ図に於て、二酸化シリコン層４０Ａにより覆わ
れているェピタキシャル層１４の表面が、前述の如く二
酸化シリコン層４０Ａを除去するに充分な時間の間緩衝
された発化水素酸中で浸漬食刻を行なう従釆技術によっ
て露出される。又は、二酸化シリコン層は反応性イオン
（プラズマ）食刻或はスパッタリング食刻によっても食
刻され得る。その結果、第３Ｄ図に示されている如く、
二酸化シＩＪコン層４０Ｂの一部である二酸化シリコン
層４０Ｃ及び二酸化シリコン層３０″が残される。上記
の特定の例に於ては、二酸化シリコン層４０Ｃは約１４
００Ａの厚さを有している。従って、二酸化シリコン層
４０Ｃはベース領域３４に整合されている。第３Ｅ図に
示されている次の工程に於て、ＰＮＰトランジスタのコ
レクタ領域４５がェピタキシャル層１４の露出領域に形
成される。
第ＩＥ図の場合と同様に、これは棚蓮酸ガラス層４４に
より棚素を拡散した後にＰ＋型コレクタ領域４５を形成
するためにドライブ・イン工程を行なうことによって達
成されることが好ましい。ェミッタ領域３３、ベース領
域３４、及びコレクタ領域４５への接点は多数の方法で
形成され得る。
第３Ｆ図に示されている如く、棚珪酸ガラス層４４及び
二酸化シリコン層３０″が基板から剥離されて、二酸化
シリコン４７と窒化シリコン層４８とから成る複合マス
ク層が付着される。オーム接点を形成するため導電性材
料（図示せず）を付着するために、フオトリソグラフィ
技術により上記複合マスク層中に開孔が限定され得る。
これらの工程は当業者に周知であり、その他の技術も本
発明による方法に於て用いられ得る。拡散されたＰ＋型
不純物原子が正確に整合され得るので、相互に隣接する
不純物領域であるコレクタ領域４５とベース領域３４と
が接する部分に於ける濃度が、リングラフィ技術を用い
ずに良好に限定される。
従って、横方向ＰＮＰトランジスタのベース幅が典型的
には約０．３ムｍという小さい幅に形成されて、低いコ
レクタ直列抵抗を有する高利得のトランジスタが達成さ
れる。第４Ａ図乃至第４Ｇ図は、本発明による方法を用
いて形成された集積回路型のトンネル・ダイオード・ト
ランジスタ構造体の製造工程を示している。
その様な構造体は、半導体基板内に形成された通常の接
合イオードの場合よりも相当に遠いスイッチング特性を
有するため、集積回路に於て有利である。その構造体は
本発明の要旨ではなく、トンネル・ダイオードの接合を
形成するために本発明による方法が用いられている。第
４Ａ図に示されている構造体は、第ＩＦ図の場合と同一
である。
基板２、埋込まれたＮ＋型サブコレクタ領域４、Ｐ＋型
分離領域１ １、及びェピタキシャル層１４を有してい
る。埋設酸化物分離領域３８は装置の能動領域を包囲し
、又ェピタキシャル層１４をＮ十型サプコレクタ導通領
域６０から分離されている。始めに、ェピタキシャル層
１４上に薄い二酸化シリコン層６６が約１６００△の厚
さに成長される。Ｐ型埋込領域６４が典型的には約１８
皿ｅＶのェネルギ・レベル及び約２．０×１び３イオン
／地の注入量で二酸化シリコン層６６を介して棚素原子
をイオン注入することによって形成され得る。この埋込
まれた注入領域を形成するためのこれらの工程及び他の
方法は当業者に周知である。埋込領域６４は形成される
べきＮＰＮトランジスタの利得を制御する様に働く。次
に、第４Ｂ図に示されている如く、Ｎ＋型ェミッタ領域
６８がＰ型埋込領域６４の上方のヱピタキシャル層１４
中に形成される。
これは、基板から二酸化シリコン層６を剥離し、基板上
に典型的には二酸化シリコン層６６′と窒化シリコン層
６７とから成る複合マスク層を形成し、そして上記複合
マスク層中にェミツタ領域６８のための関孔を形成する
ことによって、有利に達成される。上記複合マスク層中
に開孔が形成された後、ェミッタ領域６８を形成するた
めに枇素が拡散又は注入され得る。枇素の表面濃度は略
３×１ぴ原子／地である。第４Ｃ図に於て、ェピタキシ
ャル層１４の表面の限定された領域から上記複合マスク
層が除去される。
これは、従来のリングラフイ技術によって行なわれる。
第４Ｄ図に示されている工程に於て、ェピタキシャル層
１４の表面が再酸化されて、厚さの異なる２つの二酸化
シリコン層７０Ａ及び７０Ｂから成る二酸化シリコン層
が形成され、二酸化シリコン層７０８は高濃度にドープ
されたＮ十型ヱミッタ領域６８上に形成されているため
二酸化シリコン層７０Ａよりも厚い。
第４８図に於て、二酸化シリコン層７０Ａにより覆われ
ているェピタキシャル層１４の表面が、二酸化シリコン
層７０Ａを除去するに充分な時間の間緩衝された弗化水
素酸中で浸糟食刻を行なう従釆技術によって露出される
。
その結果、第４Ｅ図に示されている如く、二酸化シリコ
ン層７０Ｂの一部である二酸化シリコン層７０Ｃが残さ
れる。次に、剛珪酸ガラス層７２を用いてＰ＋型べ−ス
領域７４がＮ＋ェミッタ領域６８の周囲に形成される。
本発明による方法により、Ｐ十型ベース領域７４とＮ十
ェミッタ領域６８との接合が良好に限定される。Ｐ＋型
ベース領域７４の表面濃度は約５×１び９原子／めであ
る。
Ｎ＋型ェミツタ領域６８とＰ＋型ベース領域７４との接
合の両側は縦退的にドープされそしてそれらのプロフィ
ルが相互に接する部分がトンネル特性を有する様に正確
に制御されて最適化されているため、上記ェミッターベ
ース領域はトンネル・ダイオードとして働く。トンネル
・ダイオード特性を有するトランジス夕の種々の領域に
オーム接点を設けるため、基板表面から層６６′，６７
及び７２が剥離され、典型的には二酸化シリコン層７７
と窒化シリコン層７８とから成る新しい複合マスク層が
付着されそして従来のリングラフィ技術により食刻され
て、所望のオーム接点関孔が形成される。
それらの接点を形成するための金属化は当業者に周知で
あり、図には示されていない。以上に於て、半導体基板
中に相互に隣接する不純物領域を形成するための新規な
方法について述べた。
この本発明による方法はリングラフィ技術を用いずに相
互に隣接する２領域間の内側の部分の濃度を良好に限定
し得る。図に示されている如く、本発明による方法は集
積回路に形成される種々の型の装置及び領域を形成する
ために用いられ得る。
【図面の簡単な説明】
第ＩＡ図乃至第ＩＦ図は本発明による方法を用いて形成
されている一部完成された半導体装置を示す部分的断面
図であり、第２図は本発明による方法を用いて形成され
たサブコレクタ領域及び分離領域を有するバィポーラ・
トランジスタを示す図であり、第３Ａ図乃至第３Ｆ図は
本発明による方法を用いて形成された横方向ＰＮＰトラ
ンジスタの製造工程を示す部分的断面図であり、第４Ａ
図乃至第４Ｇ図は本発明による方法を用いて形成された
トンネル・ダイオード特性を有するトランジスタの製造
工程を示すす部分的断面図である。 ２・・・・・・シリコン半導体基板、４・・・・・・サ
ブコレクタ領域（埋込接点領域）、６・・・・・・開孔
、８Ａ，８Ｂ，８Ｃ，５，３０，３０′，３０″，４０
Ａ，４０Ｂ，４０Ｃ．４７、６６，６６′，７０Ａ，７
０８，７０Ｃ，７７・・・・・・二酸化シリコン層、１
０，４４，７２・・・・・・棚蓮酸ガラス層、１１・・
・・・・分離領域、１４……ェピタキシャル層、１５，
３４，７４・…・・ベース領域、１６，３３，６８・・
・・・・ェミツタ領域、１７，６０・・・・・・サブコ
レクタ導通領域、１８，２８，３８・・…・埋設酸化物
分離領域１、２０・・・・・・複合マスク層、３１……
ベース接点領域、４５・・・・・・コレクタ領域、４８
，６７，７８・・・・・・窒化シリコン層、６４・・・
・・・埋込領域。 ＦＩＧ．ＩＡＦＩＧ．１８ ＦＩＧ．ＩＣ ＦＩＧ．１０ ＦＩＧ．ＩＥ ＦＩＧ．ＩＦ ＦＩＧ．２ ＦＩＧ．４Ａ ＦＩＧ．４６ ＦＩＧ．４Ｃ ＦＩＧ．４ ＦＩＧ．４Ｅ ＦＩＧ．４Ｆ ＦＩＧ．４Ｇ ＦＩＧ．３Ａ ＦＩＧ．３６ ＦＩＧ．３Ｃ ＦＩＧ．３０ ＦＩＧ．ＳＥ ＦＩＧ．ＳＦ

Claims (1)

    【特許請求の範囲】
  1. １ ＮもしくはＰ導電型のシリコン半導体基板の所定領
    域に該基板の不純物レベルよりも高レベルのＮ導電型の
    不導物を純入し、 上記基板を酸化することにより、上
    記所定領域に於いて該領域に隣接する領域上に生じる酸
    化層よりも厚い酸化層を形成し、 上記隣接領域が再露
    出して上記所定領域上の酸化マスクがマスク層として残
    るように上記酸化層をエツチングによつて除去し、 上
    記マスク層を用いて上記隣接領域に不純物を導入するこ
    とを含む、半導体構造体の形成方法。
JP54056426A 1978-06-30 1979-05-10 半導体構造体の形成方法 Expired JPS6028134B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US920924 1978-06-30
US05/920,924 US4151010A (en) 1978-06-30 1978-06-30 Forming adjacent impurity regions in a semiconductor by oxide masking

Publications (2)

Publication Number Publication Date
JPS558095A JPS558095A (en) 1980-01-21
JPS6028134B2 true JPS6028134B2 (ja) 1985-07-03

Family

ID=25444625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54056426A Expired JPS6028134B2 (ja) 1978-06-30 1979-05-10 半導体構造体の形成方法

Country Status (4)

Country Link
US (1) US4151010A (ja)
EP (1) EP0006510B1 (ja)
JP (1) JPS6028134B2 (ja)
DE (1) DE2965185D1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
US4389255A (en) * 1980-01-14 1983-06-21 Burroughs Corporation Method of forming buried collector for bipolar transistor in a semiconductor by selective implantation of poly-si followed by oxidation and etch-off
NL186662C (nl) * 1980-04-29 1992-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
DE3047140A1 (de) * 1980-12-15 1982-07-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten halbleiterschaltung
US4373252A (en) * 1981-02-17 1983-02-15 Fairchild Camera & Instrument Method for manufacturing a semiconductor structure having reduced lateral spacing between buried regions
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
JPS61219A (ja) * 1984-06-13 1986-01-06 Shin Etsu Chem Co Ltd エポキシ樹脂組成物
US4717678A (en) * 1986-03-07 1988-01-05 International Business Machines Corporation Method of forming self-aligned P contact
US4669178A (en) * 1986-05-23 1987-06-02 International Business Machines Corporation Process for forming a self-aligned low resistance path in semiconductor devices
US4717687A (en) * 1986-06-26 1988-01-05 Motorola Inc. Method for providing buried layer delineation
FR2604022B1 (fr) * 1986-09-16 1992-09-11 Eurotechnique Sa Memoire non volatile a grille flottante sans oxyde epais
GB2210728B (en) * 1987-10-07 1991-11-13 Stc Plc Isolation trenches for semiconductors
JPH02338A (ja) * 1988-12-16 1990-01-05 Hitachi Ltd 半導体集積回路装置の製造法
JPH02337A (ja) * 1988-12-16 1990-01-05 Hitachi Ltd 半導体集積回路装置の製造法
US5851890A (en) * 1997-08-28 1998-12-22 Lsi Logic Corporation Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode
KR100273281B1 (ko) * 1998-02-27 2000-12-15 김영환 반도체 소자의 절연막 형성 방법
US6784115B1 (en) * 1998-12-18 2004-08-31 Mosel Vitelic, Inc. Method of simultaneously implementing differential gate oxide thickness using fluorine bearing impurities
US7037814B1 (en) * 2003-10-10 2006-05-02 National Semiconductor Corporation Single mask control of doping levels
CN111640670B (zh) * 2020-06-02 2023-11-17 朝阳微电子科技股份有限公司 一种小电容导向整流管的制造方法
US20220415657A1 (en) * 2021-06-29 2022-12-29 Applied Materials, Inc. Low-temperature implant for buried layer formation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464921B2 (de) * 1963-10-03 1971-10-07 Fujitsu Ltd , Kawasaki, Kanagawa (Japan) Verfahren zum herstellen einer halbleiteranordnung
US3649386A (en) * 1968-04-23 1972-03-14 Bell Telephone Labor Inc Method of fabricating semiconductor devices
US3880682A (en) * 1970-02-16 1975-04-29 Siemens Ag Method of simultaneous double diffusion
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3910804A (en) * 1973-07-02 1975-10-07 Ampex Manufacturing method for self-aligned mos transistor
US3899372A (en) * 1973-10-31 1975-08-12 Ibm Process for controlling insulating film thickness across a semiconductor wafer
US3928082A (en) * 1973-12-28 1975-12-23 Texas Instruments Inc Self-aligned transistor process
GB1503017A (en) * 1974-02-28 1978-03-08 Tokyo Shibaura Electric Co Method of manufacturing semiconductor devices
US4007103A (en) * 1975-10-14 1977-02-08 Ibm Corporation Planarizing insulative layers by resputtering
US4062699A (en) * 1976-02-20 1977-12-13 Western Digital Corporation Method for fabricating diffusion self-aligned short channel MOS device
US4049477A (en) * 1976-03-02 1977-09-20 Hewlett-Packard Company Method for fabricating a self-aligned metal oxide field effect transistor

Also Published As

Publication number Publication date
US4151010A (en) 1979-04-24
DE2965185D1 (en) 1983-05-19
EP0006510A1 (de) 1980-01-09
EP0006510B1 (de) 1983-04-13
JPS558095A (en) 1980-01-21

Similar Documents

Publication Publication Date Title
EP0039411B1 (en) Process for fabricating an integrated pnp and npn transistor structure
JPS6028134B2 (ja) 半導体構造体の形成方法
EP0061729B1 (en) Process for producing integrated semiconductor device structures with a mesa configuration and structure of said type
US4201800A (en) Hardened photoresist master image mask process
US4378630A (en) Process for fabricating a high performance PNP and NPN structure
US4309812A (en) Process for fabricating improved bipolar transistor utilizing selective etching
US4333227A (en) Process for fabricating a self-aligned micrometer bipolar transistor device
CA1243421A (en) Shallow junction complementary vertical bipolar transistor pair
US5100813A (en) Method of manufacturing bipolar transistor
US4392149A (en) Bipolar transistor
US4997775A (en) Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US5556796A (en) Self-alignment technique for forming junction isolation and wells
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
JPH0252422B2 (ja)
EP0519592B1 (en) Self-aligned planar monolithic integrated circuit vertical transistor process
US4735912A (en) Process of fabricating a semiconductor IC device
EP0051534B1 (en) A method of fabricating a self-aligned integrated circuit structure using differential oxide growth
EP0386798A2 (en) A method for forming a channel stopper in a semiconductor structure
EP0029552A2 (en) Method for producing a semiconductor device
US5504364A (en) CMOS locos isolation for self-aligned NPN BJT in a BiCMOS process
JP2718257B2 (ja) 集積回路における埋込み層容量の減少
KR100249168B1 (ko) 반도체소자 제조방법
US4700456A (en) Semiconductor device containing bipolar transistor formed by method including three photolithographic steps
JP3224320B2 (ja) 半導体素子の製造方法
JP3241150B2 (ja) 高速バイポーラトランジスタの製造方法