JPH1098023A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH1098023A
JPH1098023A JP25015896A JP25015896A JPH1098023A JP H1098023 A JPH1098023 A JP H1098023A JP 25015896 A JP25015896 A JP 25015896A JP 25015896 A JP25015896 A JP 25015896A JP H1098023 A JPH1098023 A JP H1098023A
Authority
JP
Japan
Prior art keywords
pattern
etching
resist pattern
deposition
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25015896A
Other languages
English (en)
Other versions
JP3703918B2 (ja
Inventor
Iwao Tokawa
巌 東川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25015896A priority Critical patent/JP3703918B2/ja
Publication of JPH1098023A publication Critical patent/JPH1098023A/ja
Application granted granted Critical
Publication of JP3703918B2 publication Critical patent/JP3703918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】形成されたレジストパターンの位置ずれを補正
する。 【解決手段】基板上に形成されたレジスト膜にパターン
状に露光を行って現像処理を施し、レジストパターンを
形成するパターン形成方法において、デポジションおよ
び/またはエッチング処理をその処理量を現像処理後形
成されたレジストパターンの設計に対するずれに対応さ
せて行い、パターンのずれを補正する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子形成に
代表されるリソグラフィー技術によるパターン形成方法
に関する。
【0002】
【従来の技術】半導体に代表される素子製造分野では、
微細化の要求を満足するための加工技術開発が進められ
ている。微細加工技術においては、加工寸法の微細化の
みでなく、精度も要求され、パターン寸法やパターン位
置の精度についての要求は、パターンの微細化にともな
ってますます厳しくなっている。パターンの加工にマス
クとして用いられるレジストパターンの寸法がばらつい
たり、位置精度が得られない原因は、主に、レジストパ
ターンを焼き付ける露光装置にあり、露光マスクを用い
る場合は、露光マスクにも起因している。そのため、パ
ターン露光において露光領域内で一様な転写特性を持
ち、歪のない露光技術と、高精度の露光マスクの開発が
行われている。しかしながら、レジストパターンには、
マスクや露光装置の照明の微小なばらつきを反映したパ
ターン寸法の変動や、露光装置の光学系に起因する位置
歪や、露光マスク上のパターンの位置歪や、被露光基板
の平面度に起因するような位置歪が観察される。
【0003】
【発明が解決しようとする課題】したがって、本発明
は、従来の技術では達成困難であった高い寸法精度およ
び位置精度を有するパターンを形成し得るパターン形成
方法を提供することを課題とする。
【0004】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、基板上に形成されたレジスト膜にパター
ン状に露光を行って現像処理を施し、レジストパターン
を形成するパターン形成方法において、デポジションお
よび/またはエッチング処理をその処理量を現像処理後
形成されたレジストパターンの設計に対するずれに対応
させて行い、パターンのずれを補正することを特徴とす
るものである。
【0005】
【発明の実施の形態】本発明は、上にも述べたように、
露光・現像後形成されたレジストパターンに対し、デポ
ジション処理またはエッチング処理、あるいはその両者
を組み合わせた処理を行い、レジストパターンの設計位
置・寸法に対するずれの補正を行うものである。
【0006】露光・現像後に形成されたレジストパター
ンは、その位置および/または寸法が設計値に対してず
れ、また同一基板内でそのずれに分布を有すること、す
なわち位置または寸法が同一基板内で徐々に変動し、設
計範囲を逸脱することが多い。この位置および/または
寸法のずれを補正するために、本発明においては、レジ
ストパターンに対してデポジションまたはエッチング、
あるいはその両者を行うのであるが、その際その処理を
設計値のずれに対応させて行い、同一基板内でのずれお
よびその分布を補正し、ほぼ設計値通りのレジストパタ
ーンを得るものである。すなわち、基板上に形成された
レジスト膜に対して所定のパターン状露光および現像処
理を行った後、まず、パターン精度の測定を行うか、計
算によりずれを予測する。あるいは、事前に設計値から
のずれの傾向を得ておく。しかる後、その結果に基づい
て、位置ずれ、寸法のずれ(設計寸法より大きいか小さ
いか)またはその両者に対応して所定のデポジションお
よび/またはエッチング処理を行い、ずれを補正する。
【0007】例えば、同一基板内で寸法の一様性が得ら
れる条件では、形成されたレジストパターン寸法測定値
の平均値と設計寸法とにずれが生じる傾向にあるが、そ
の際、レジストパターンが設計値より大きい場合には、
一様のエッチング処理を行う。また、レジストパターン
が設計値より小さい場合には、一様のデポジション処理
を行い、さらに必要に応じてデスカム(レジストの裾部
分のエッチング除去)を行う。
【0008】また、同一基板内において狭い領域では寸
法の一様性が得られているにもかかわらず、当該狭い領
域毎に寸法が徐々に変化することもあるが、その際レジ
ストパターンが徐々に大きくなる場合にはそれに対応し
て処理量に分布を持たせたエッチング処理を行い、一方
レジストパターンが徐々に小さくなる場合には、それに
対応して処理量に分布を持たせたデポジション処理を行
う。
【0009】また、基板に対してレジストパターンが一
様に位置ずれを生じている場合には、非対称的な方向性
エッチング処理もしくはポジション処理を行うことによ
りレジストパターンを非対称にエッチングするかレジス
トパターンに非対照的にデポジションを行う。
【0010】上記本発明の実施の形態を図1を参照して
より具体的に説明する。上にも述べたように、通常、露
光転写されたパターンには寸法と位置の変動が少なから
ず発生する。本発明においては、この寸法と位置のずれ
に対して、パターンにデポジション処理および/エッチ
ング処理を行ってそのずれの補正をするのであるが、例
えば、図1(a)のように形成されたパターン11に対
して、等方性エッチング処理(図中、矢印で示す)を施
せば、パターン12の寸法が小さくなる。また、図1
(a)のパターン11に対して、図1(c)に示すよう
に一方向(図中、矢印で示す)から異方性エッチング処
理を施すことにより、線幅のみでなく、位置を変えたパ
ターン13を得ることができる。また、図1(a)のパ
ターン11に対して、図1(d)に示すように全体的に
(等方的に)デポジション処理(14)を施すことに、
線幅を大きくすることができる。さらにまた、図1
(e)に示すように方向性(図中、矢印で示す)を持た
せた(異方性)デポジション処理(15)を行うことに
より線幅と位置を修正することも可能になる。そして、
本発明においては、これらの処理を同一基板面内で処理
量を変えて行うことにより、初めに得たパターンの位置
・寸法のずれの面内分布を補正することが可能となる。
【0011】本発明において、非対照的なエッチング処
理またはデポジション処理は、エッチング雰囲気または
デポジション雰囲気の一部に電界または磁界の印加する
か、エッチングガスまたはデポジションガスの供給量に
分布をもたせるか、処理装置内の真空度に勾配をもたせ
るか、あるいはこれらの組み合わせにより行うことがで
きる。
【0012】図2に、基板上に形成されたパターンの特
定領域のみにエッチング処理を施すために好適なバレル
型エッチング装置を示す。図2(a)に示すように、こ
のエッチング装置は、バレル型真空容器(エッチング
室)21を有する。この容器21をほぼ上部半分を囲ん
で上部電極22が配置され、またその下部半分を囲むよ
うに下部電極23が配置されている。これら電極22お
よび23は、高周波電源24に接続され、下部電極23
は接地されている。真空容器21内には、レジストパタ
ーンを形成した基板25が載置され、基板25には、図
2(b)に良く示されているように中央部に透孔26a
を有するアルミニウム板26が離間して対向配置されて
いる。アルミニウム板26は、XおよびY方向に移動可
能なように設置されている。この装置を用い、あらかじ
め形成されたレジストパターンのうち、設計寸法より大
きなパターンを有する領域上にアルミニウム板26の透
孔26aを位置させてエッチングを行うことにより、当
該領域のパターンを中心に所望のエッチングを達成でき
る。なお、デポジション処理においても、同様のアルミ
ニウム板を用いることにより所定領域のパターンに対し
てデポジション処理を施すことができる。
【0013】図3には、パターンに対して非対称的なエ
ッチング処理を施す上で好適なドライエッチング装置の
電極構成が示されている。すなわち、このドライエッチ
ング装置は、上部電極31および下部電極32からなる
平行平板電極構造を備え、上部電極の一端部には、磁石
33が設置されている。下部電極32上に基板35を載
置し、両電極に電圧を印加し、磁石33近傍からエッチ
ングガスを導入することによりエッチングガスプラズマ
は磁場34の影響によりその部分で強く活性化され、磁
場34から離れた位置では活性化が弱まるので、パター
ンに対して非対称的なエッチングを行うことができる。
【0014】同様に、デポジション処理においても、磁
界を印加することにより、レジストパターンの一方の側
で量を多く、他方の側で量を少なくデポジションを行う
ことができる。
【0015】また、本発明においては、通常、デポジシ
ョンは、例えばエチレンガスを用いたデポジション処理
のように、有機材料の堆積を主体とするデポジション処
理であるが、シリコン等の無機材料を堆積させるデポジ
ション処理であってもよい。なお、異方性のデポジショ
ン処理は、基板に対して堆積物が斜めに入射するデポジ
ション処理によっても行うことができる。
【0016】
【実施例】以下本発明の具体的実施例につき詳述する。 [第1の実施例]本発明をレチクルの作製に適用した例
をレジストパターンの断面形状を示す図4を参照して説
明する。この実施例では、電子ビーム露光においてレジ
ストパターンがもっとも再現性よく形成される条件を用
いた結果発生するコーナーの丸みや、解像力の不足を解
消する例を示すものである。
【0017】まず、石英基板上にクロム/クロム酸化物
よりなる遮光膜を設けた0.25インチ厚、6インチ方
形のブランクにネガ型電子ビームレジスト(シップレー
社製SAL601)を0.5μmの厚さに塗布し、ベー
キングした。ついで、加速電圧50KeVで動作する可
変成形電子ビーム露光装置にて所定の露光処理を行った
後、所定のベーキング処理を行い、ついで、専用の現像
液を用いて現像処理し、レジストパターンを形成した。
露光処理は、設計パターンデータを0.2μmの幅でサ
イジング(線幅の拡大処理)し、これを露光データとし
て用いて行った。露光量と現像条件をレジストプロファ
イルがもっとも再現性よく形成される条件に設定した結
果、得られたレジストパターン41の寸法は露光データ
の寸法に対して幅0.3μm、即ち図4中点線で示す設
計データに対して幅0.1μm細くなっていた(図4
(a))。
【0018】ついで、基板を平行平板電極型の高周波プ
ラズマ発生装置の一方の電極上に置き、エチレンモノマ
ーガスと窒素ガスとの体積比95:5の混合ガスを導入
し、プラズマ放電を行った。100Paの減圧下、30
0Wの電力で75秒処理し、0.1μmの厚さにポリエ
チレン皮膜を形成した。図4(b)に示すようにポリエ
チレン皮膜42は、レジストパターン41に対して、等
方的に形成された。
【0019】次に、同じ平行平板電極型の高周波プラズ
マ発生装置を用いて、酸素ガスと窒素ガスの体積比1
5:85の混合ガスを導入し、プラズマ放電を行った。
30Paの減圧下、150Wの電力で、120秒処理し
た。その結果、図4(c)に示すように、レジストパタ
ーン41の側壁にのみ残置ポリエチレン皮膜42’を有
するパターンを得た。
【0020】こうして得られたレジストパターンをエッ
チングマスクとし、クロム/クロム酸化物よりなる遮光
膜をエッチングした。このエッチングは、塩素ガスと酸
素ガスとアルゴンガスとの体積比95:5:100の混
合ガスを用い、基板温度を70℃に加熱し、150Wの
電力で15分行った。レジストパターンには若干量の
(約0.05μm)の減少が認められたが、得られた遮
光膜パターンは寸法の均一性が±30nm未満の範囲内
にあった。
【0021】上記のように、サイジング処理を0.2μ
m程度にとり、変換差0.3μm程度の現像処理を行い
本発明を適用した場合、レジストパターン寸法のサイジ
ング処理を大きくとる方法により従来問題であった解像
力の不足や、コーナーの丸みの増大は著しく軽減されて
いた。
【0022】なお、図5に設計パターンに対して現像・
露光後異なる形状で得られるパターンの例を示すが、図
5(a)に示すような同一線幅Lおよび形状を有する設
計パターン51〜53に対して、露光・現像後のパター
ンが図5(b)および図5(b)の線C−C断面図であ
る図5(c)に示すように適正に、小さくおよび大きく
(それぞれ、51’、52’および53’で示す)形成
された場合、大きく形成されたパターンのほうがレジス
トプロファイルが優れ、しかもレジストパターンの寸法
ばらつきが少ないことが確かめられている。その結果、
露光パターンに比べてレジストパターンを大きく形成す
る本実施例の方法により、同一基板内でのパターンの寸
法の一様性が達成される。
【0023】[第2の実施例]パターンデータを変えて
第1の実施例と同一の工程でレジストパターンを形成し
た。線幅を測定した結果、データ量が著しく大きく、第
1の実施例に比べ5倍程度すなわち約7時間の描画処理
となったことが原因と考えられるパターンの描き出し部
分から描き終わり部分にかけて線幅の変化が生じてい
た。描き始めと描き終わりでは、98nmの線幅が変動
していた。
【0024】このレジストパターンに対して、処理時間
を変えた以外は第1の実施例1と同様のポリエチレンの
デポジション処理を行い、基板上に0.15μmの厚さ
にポリエチレン皮膜を形成した。
【0025】ついで、図2に示すバレル型プラズマエッ
チング装置(基板25上に10mm間隔をおいてアルミ
ニュウム板26を設置)を用い、空気を水中でバブリン
グしてから真空容器31中に供給し、プラズマ発生を行
うウェット空気プラズマ処理を施した。アルミニュウム
板26によりエッチング領域を規制し、基板上では他の
領域とのエッチング速度差を20倍にすることができ
た。これにより、設計パターンより大きなサイズのレジ
ストパターンの領域を中心に等方性のエッチングが施さ
れた。
【0026】ついで、平行平板電極型の高周波プラズマ
発生装置を用いて、酸素ガスと窒素ガスとの体積比1
5:85の混合ガスを導入し、エッチングを行った。3
0Paの減圧した、150Wの電力で120秒処理し、
異方性エッチングを施した。この結果、被エッチング領
域上の残膜は完全に除去された。
【0027】こうして得られたレジストパターンをエッ
チングマスクとして、第1の実施例と同様にクロム/ク
ロム酸化物よりなる遮光膜をエッチングした。レジスト
除去後、基板内の寸法の一様性を測定したとこり、ばら
つきの範囲は、±36nmまで減少していた。
【0028】[第3の実施例]図6を参照して第3の実
施例を説明する。図6において、設計線幅をL、設計中
心位置をD、形成されたレジストパターンの中心位置を
Fで示す。
【0029】まず、前記第1の実施例と同様な方法によ
り、レジストパターンを形成した。その精度を測定した
結果、位置精度が不十分で、パターン領域の右上の領域
で、外側に最大115nmの位置ずれが発生しているこ
とが確認された(図4(a):この図には3つのパター
ン61、62、63が示されている)。
【0030】このレジストパターンを形成した基板を平
行平板電極を有するプラズマ重合デポジション装置に設
置し、エチレンガスを導入してポリエチレンを0.07
5μmの厚さに成膜し図6(b)に示すようなパターン
61’、62’、63’を得た。この成膜はパターンの
中心位置ずれの生じた領域において磁場によりプラズマ
の増大を図り、最大差のパターン部分で、パターンの左
右で膜厚の差を2倍まで増加させた。ポリエチレン膜
は、磁場の方向性により、レジストパターンの側壁では
一方の側では0.1μmの膜厚で、他方の側では0.0
5μmの膜厚で形成されていた。エチレンガスの導入を
磁場を印加した部分の一方の側から供給した結果、この
ようにパターンに対して非対称にポリエチレン皮膜が形
成されたものと考えられる。
【0031】ついで、エッチング装置に基板を設置し、
異方性エッチングを行い、レジスト膜厚に換算して0.
15μmのエッチングを行って図6(c)に示すような
レジストパターン61”、62”、63”を得た。得ら
れたレジストの線幅は設計寸法より約0.025μm大
きかったが、線幅のばらつきは、±50nmの範囲内に
入っていた。ここで、ニコン社製光波3lにより、位置
精度を測定し、面内のばらつきを評価した結果、最大1
15nmあった位置ずれが、50nmの位置ずれまで減
少していた。
【0032】しかる後、得られたレジストパターンをエ
ッチングマスクとして、第1の実施例と同様に遮光膜の
エッチング処理を施し、遮光膜パターンを形成した。得
られた遮光膜パターンの精度を測定した結果、寸法(線
幅)のばらつきは±58nm、位置のばらつきは±47
nmの範囲内にあった。
【0033】[第4の実施例]半導体素子形成のために
シリコン基板上にレジストパターンを形成した。形成さ
れたレジストパターンはウェハーすべてについて同様
に、ノッチマークに近い基板の側では徐々に大きくな
り、最も大きな部分では許容値を0.05μmはずれて
いた。これらウェハーを図3に関して説明したドライエ
ッチング装置にて部分的にデスカムした。磁場の強い部
分に希釈酸素ガスを導入し、90秒間エッチング処理を
行ったところ、デスカム量は磁場の最も強い部分では
0.04μmに達していた。エッチング後、ウェハー面
内のレジストの線幅を測定した結果、0.45μmの設
計線幅に対して、0.44±0.03μmの線幅が達成
され、素子形成上問題のない値であった。
【0034】以上本発明を実施例により説明したが、本
発明はこれらに限定されるものではない。すなわち、上
記実施例においては、レジストパターンをエッチングマ
スクとして使用する例を示したが、本発明は、リフトオ
フ工程で用いられるパターンの形成にも適用できる。ま
た、上記実施例ではエッチング等の処理を一部の領域を
中心としてエッチング量またはデポジション量を増加さ
せたたが、これら処理量を減少させるようにしてもよ
い。また、上記実施例では、デポジョション膜として有
機材料を使用する例を示したが、シリコン系の材料であ
ってもよい。
【0035】
【発明の効果】以上述べたように、本発明によれば、比
較的簡単な手法により設計値からのずれを補正したレジ
ストパターンを得ることができる。
【図面の簡単な説明】
【図1】本発明を説明するためのレジストパターンの断
面図。
【図2】本発明に使用し得るドライエッチング装置の概
略図。
【図3】本発明に使用し得るドライエッチング装置を説
明するための概略断面図。
【図4】本発明の一実施例を説明するためのレジストパ
ターンの断面図。
【図5】本発明の一実施例を説明するためのレジストパ
ターンの断面図。
【図6】本発明の他の実施例を説明するためのレジスト
パターンの断面図。
【符号の説明】
11,12,13,41,51,52,53,61,6
2,63…レジストパターン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成されたレジスト膜にパター
    ン状に露光を行って現像処理を施し、レジストパターン
    を形成するパターン形成方法において、デポジションお
    よび/またはエッチング処理をその処理量を該現像処理
    後形成されたレジストパターンの設計に対するずれに対
    応させて行い、パターンのずれを補正することを特徴と
    するレジストパターンの形成方法
  2. 【請求項2】 基板上の少なくとも一部の領域内のレジ
    ストパターンに対して非対称的なエッチング処理を行う
    請求項1記載のレジストパターンの形成方法。
  3. 【請求項3】 レジストパターンに対して有機材料の堆
    積を主体とするデポジション処理を行い、ついで異方性
    エッチング処理を行って堆積された有機材料を部分的に
    エッチング除去する請求項1記載のレジストパターンの
    形成方法。
JP25015896A 1996-09-20 1996-09-20 パターン形成方法 Expired - Fee Related JP3703918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25015896A JP3703918B2 (ja) 1996-09-20 1996-09-20 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25015896A JP3703918B2 (ja) 1996-09-20 1996-09-20 パターン形成方法

Publications (2)

Publication Number Publication Date
JPH1098023A true JPH1098023A (ja) 1998-04-14
JP3703918B2 JP3703918B2 (ja) 2005-10-05

Family

ID=17203691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25015896A Expired - Fee Related JP3703918B2 (ja) 1996-09-20 1996-09-20 パターン形成方法

Country Status (1)

Country Link
JP (1) JP3703918B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099072A (ja) * 2000-09-26 2002-04-05 Dainippon Printing Co Ltd フォトマスク製造方法
JP2004165675A (ja) * 2000-10-02 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法
JP2006519497A (ja) * 2003-02-27 2006-08-24 ラム リサーチ コーポレーション 局所的なウェーハの温度調節によるウェーハ全体における微細寸法のばらつき補正
US7723235B2 (en) 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
JP2017015834A (ja) * 2015-06-29 2017-01-19 大日本印刷株式会社 光学素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099072A (ja) * 2000-09-26 2002-04-05 Dainippon Printing Co Ltd フォトマスク製造方法
JP2004165675A (ja) * 2000-10-02 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法
JP2006519497A (ja) * 2003-02-27 2006-08-24 ラム リサーチ コーポレーション 局所的なウェーハの温度調節によるウェーハ全体における微細寸法のばらつき補正
US7723235B2 (en) 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
JP2017015834A (ja) * 2015-06-29 2017-01-19 大日本印刷株式会社 光学素子の製造方法

Also Published As

Publication number Publication date
JP3703918B2 (ja) 2005-10-05

Similar Documents

Publication Publication Date Title
US7179752B2 (en) Dry etching method
US7008877B2 (en) Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias
TWI391987B (zh) 用於處理光微影倍縮光罩的方法
KR100579606B1 (ko) 플라즈마 처리방법 및 플라즈마 처리장치
CN105789040A (zh) 用于光刻覆盖改进的半导体应用的栅极叠层材料
JPS6337193B2 (ja)
US6685848B1 (en) Method and apparatus for dry-etching half-tone phase-shift films half-tone phase-shift photomasks and method for the preparation thereof and semiconductor circuits and method for the fabrication thereof
US6165907A (en) Plasma etching method and plasma etching apparatus
US20030003374A1 (en) Etch process for photolithographic reticle manufacturing with improved etch bias
KR100403933B1 (ko) 마스크의 형성방법
JP3703918B2 (ja) パターン形成方法
US6544894B1 (en) Method of producing chromium mask
US20040000535A1 (en) Process for etching photomasks
US10607835B2 (en) Etching method
JPH08195380A (ja) コンタクトホールの形成方法
JP6319474B2 (ja) インプリントモールド
JP2002072439A (ja) 半導体装置の製造方法、フォトマスクおよび半導体装置の製造装置
JPH11186230A (ja) 半導体装置の製造方法
JPS6126366Y2 (ja)
JPH06244157A (ja) 半導体装置の製造方法
JPH10289897A (ja) マスク基板のドライエッチング装置及びドライエッチング方法
JPH08195378A (ja) 位相反転マスク及びその製造方法
JPH0864494A (ja) レジストパターン形成方法とその装置
KR20020073816A (ko) 반도체 소자 제조를 위한 에칭 장치 및 방법
JPH0220021A (ja) 半導体装置の制造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050721

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090729

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100729

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees