JPH1093402A - ヒステリシスコンパレータの作動方法および作動装置 - Google Patents
ヒステリシスコンパレータの作動方法および作動装置Info
- Publication number
- JPH1093402A JPH1093402A JP9106940A JP10694097A JPH1093402A JP H1093402 A JPH1093402 A JP H1093402A JP 9106940 A JP9106940 A JP 9106940A JP 10694097 A JP10694097 A JP 10694097A JP H1093402 A JPH1093402 A JP H1093402A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- positive
- hysteresis
- negative
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 バックグラウンド信号と重なり合っているデ
ータビットを表す信号におけるピークの識別にあたり、
適応形の閾値を用いた識別信号のための改善された方法
および装置を提供する。 【解決手段】 ピークの１次導関数が、ヒステリシスコ
ンパレータの正または負の閾値をもとの信号が超えるの
と同時に所定の閾値を超えたとき、ピークがデータビッ
トを表すものとみなされる。ヒステリシスコンパレータ
の個々の正および負の閾値は、到来信号における直前の
正のピークの振幅に依存して負のヒステリシス閾値をセ
ットし、到来信号における直前の負のピークの振幅に依
存して正のヒステリシス閾値をセットすることにより、
交互に連続的に調整される。
ータビットを表す信号におけるピークの識別にあたり、
適応形の閾値を用いた識別信号のための改善された方法
および装置を提供する。 【解決手段】 ピークの１次導関数が、ヒステリシスコ
ンパレータの正または負の閾値をもとの信号が超えるの
と同時に所定の閾値を超えたとき、ピークがデータビッ
トを表すものとみなされる。ヒステリシスコンパレータ
の個々の正および負の閾値は、到来信号における直前の
正のピークの振幅に依存して負のヒステリシス閾値をセ
ットし、到来信号における直前の負のピークの振幅に依
存して正のヒステリシス閾値をセットすることにより、
交互に連続的に調整される。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒステリシスコン
パレータの作動方法および作動装置に関する。
パレータの作動方法および作動装置に関する。
【０００２】
【従来の技術】磁気記憶装置のためのピーク検出器は従
来技術においてよく知られており、それらは以下のよう
な一般的な特性の点で共通している。すなわち、磁気媒
体（テープまたはディスク）から読み出されるノイズの
中に埋まっているデータパルスの適正な時間位置を検出
するために、パルスのピークを有効なデータパルスによ
り生成されたものとして識別する必要がある。それとい
うのは、データチャネル自体においてノイズまたは誤っ
た等化により生じる複数の妨害ピークが存在しているか
らである。したがってパルス信号は２つの部分に分けら
れる。一方の部分は、パルスピークの適正な時間位置を
得るためコンパレータによりゼロ点通過が検出できるよ
う微分される。残念ながら、これによって他の複数の重
要でないゼロ点通過パルスが生じ、それらのパルスは重
要な信号と時間的に近接してまたはデータ信号自体には
パルスが存在しない時点に位置する可能性がある。ま
た、パルス信号の他方の部分は微分されず、その大きい
振幅は、適正に等化され短期間のインターバル内でその
ピークの両側に生じていれば、ゼロ点通過を識別するた
めに用いることができる。そのような識別パルスを生成
するためには、パルスの振幅が所定のレベルつまり閾値
を超えていなければならない。これはヒステリシスをも
つコンパレータにより実行される。それというのは磁気
記録の場合、信号パルスは交番する極性（たとえば＋１
と−１の基準に正規化されたピーク）を必ず有している
のに対し、ノイズパルスは有していないからである。し
たがって識別ヒステリシスコンパレータは本質的に、コ
ンパレータがその状態を変化させることができるように
なる前に超えなければならない正と負の両方の閾値を有
している必要がある。それゆえこれらの閾値は、ノイズ
または微分されたピークに応答するコンパレータにより
生成された不所望のゼロ点通過を取り除くため、後続の
ロジック回路により用いられる。
来技術においてよく知られており、それらは以下のよう
な一般的な特性の点で共通している。すなわち、磁気媒
体（テープまたはディスク）から読み出されるノイズの
中に埋まっているデータパルスの適正な時間位置を検出
するために、パルスのピークを有効なデータパルスによ
り生成されたものとして識別する必要がある。それとい
うのは、データチャネル自体においてノイズまたは誤っ
た等化により生じる複数の妨害ピークが存在しているか
らである。したがってパルス信号は２つの部分に分けら
れる。一方の部分は、パルスピークの適正な時間位置を
得るためコンパレータによりゼロ点通過が検出できるよ
う微分される。残念ながら、これによって他の複数の重
要でないゼロ点通過パルスが生じ、それらのパルスは重
要な信号と時間的に近接してまたはデータ信号自体には
パルスが存在しない時点に位置する可能性がある。ま
た、パルス信号の他方の部分は微分されず、その大きい
振幅は、適正に等化され短期間のインターバル内でその
ピークの両側に生じていれば、ゼロ点通過を識別するた
めに用いることができる。そのような識別パルスを生成
するためには、パルスの振幅が所定のレベルつまり閾値
を超えていなければならない。これはヒステリシスをも
つコンパレータにより実行される。それというのは磁気
記録の場合、信号パルスは交番する極性（たとえば＋１
と−１の基準に正規化されたピーク）を必ず有している
のに対し、ノイズパルスは有していないからである。し
たがって識別ヒステリシスコンパレータは本質的に、コ
ンパレータがその状態を変化させることができるように
なる前に超えなければならない正と負の両方の閾値を有
している必要がある。それゆえこれらの閾値は、ノイズ
または微分されたピークに応答するコンパレータにより
生成された不所望のゼロ点通過を取り除くため、後続の
ロジック回路により用いられる。
【０００３】識別コンパレータの閾値は、ピーク振幅に
おける変動を許容できるよう一般に低レベルに設定され
ている。これは妥協である。閾値はデータチャネル中の
ノイズレベルよりも大きくなければならず、さもなけれ
ばノイズに起因して”ソフト”エラーが発生することに
なる。同様に閾値は誤った等化により生じる小さいピー
クよりも大きくなければならず、さもなければ”ハー
ド”読み出しエラーが発生することになる（このような
エラーはエラー補正技術を用いることで部分的には回避
できる）。しかしながら、磁気記憶媒体におけるパルス
密度が高くなり読み出しヘッドギャップが小さくなるに
つれて、媒体の間隔損失に対する読み出しギャップの感
度が高まることによりパルス振幅の個々の変動がいっそ
う多く生じるようになる。これは信号のドロップアウト
として知られていることである。
おける変動を許容できるよう一般に低レベルに設定され
ている。これは妥協である。閾値はデータチャネル中の
ノイズレベルよりも大きくなければならず、さもなけれ
ばノイズに起因して”ソフト”エラーが発生することに
なる。同様に閾値は誤った等化により生じる小さいピー
クよりも大きくなければならず、さもなければ”ハー
ド”読み出しエラーが発生することになる（このような
エラーはエラー補正技術を用いることで部分的には回避
できる）。しかしながら、磁気記憶媒体におけるパルス
密度が高くなり読み出しヘッドギャップが小さくなるに
つれて、媒体の間隔損失に対する読み出しギャップの感
度が高まることによりパルス振幅の個々の変動がいっそ
う多く生じるようになる。これは信号のドロップアウト
として知られていることである。
【０００４】この理由で、目下のパルスレベルに依存す
る適応形の信号閾値を用いることが従来技術において知
られている。信号の部分的なドロップアウト中に信号の
ピークパルス振幅が徐々に減少すると、閾値は信号の包
絡線を追従し、つまり目下の閾値は目下の信号包絡線に
対する固定的なパーセンテージとして設定される。この
目的で、出力包絡線信号における減衰時間の対応づけら
れている整流器が使用される。この減衰時間は少なくと
も、読み出しチャネルにおいて生じる最も速い信号ドロ
ップアウトと同じくらい短く設定しなければならない。
このようにすることによって、慣用のデータピーク検出
器のエラーレートは、いくつかのシステムにおいて少な
くとも１または２のオーダの大きさだけ低減できる。
る適応形の信号閾値を用いることが従来技術において知
られている。信号の部分的なドロップアウト中に信号の
ピークパルス振幅が徐々に減少すると、閾値は信号の包
絡線を追従し、つまり目下の閾値は目下の信号包絡線に
対する固定的なパーセンテージとして設定される。この
目的で、出力包絡線信号における減衰時間の対応づけら
れている整流器が使用される。この減衰時間は少なくと
も、読み出しチャネルにおいて生じる最も速い信号ドロ
ップアウトと同じくらい短く設定しなければならない。
このようにすることによって、慣用のデータピーク検出
器のエラーレートは、いくつかのシステムにおいて少な
くとも１または２のオーダの大きさだけ低減できる。
【０００５】
【発明が解決しようとする課題】本発明の課題は、適応
形の閾値を用いた識別信号のための改善された方法およ
び装置を提供することにある。
形の閾値を用いた識別信号のための改善された方法およ
び装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明によればこの課題
は以下のステップを有するヒステリシスコンパレータの
作動方法により解決される。すなわち、順次連続してピ
ークの発生する振幅をそれぞれ有する第１および第２の
差分信号を供給するステップと、前記第１の差分信号に
おいて順次連続する正のピークの個々の振幅を連続的に
識別するステップと、前記第２の差分信号において順次
連続する負のピークの個々の振幅を連続的に識別するス
テップと、前記の第１および第２の差分信号を前記ヒス
テリシスコンパレータへ供給するステップと、直前の正
のピークの振幅に依存して負のヒステリシス閾値をセッ
トし、直前の負のピークの振幅に依存して正のヒステリ
シス閾値をセットすることにより、前記ヒステリシスコ
ンパレータの正と負のヒステリシス閾値を交互に連続的
に調整するステップと、前記の正と負のヒステリシス閾
値に対する前記の第１および第２の差分信号の個々の振
幅に依存して、前記ヒステリシスコンパレータから出力
信号を発生させるステップ、とを有することを特徴とす
るヒステリシスコンパレータの作動方法により解決され
る。
は以下のステップを有するヒステリシスコンパレータの
作動方法により解決される。すなわち、順次連続してピ
ークの発生する振幅をそれぞれ有する第１および第２の
差分信号を供給するステップと、前記第１の差分信号に
おいて順次連続する正のピークの個々の振幅を連続的に
識別するステップと、前記第２の差分信号において順次
連続する負のピークの個々の振幅を連続的に識別するス
テップと、前記の第１および第２の差分信号を前記ヒス
テリシスコンパレータへ供給するステップと、直前の正
のピークの振幅に依存して負のヒステリシス閾値をセッ
トし、直前の負のピークの振幅に依存して正のヒステリ
シス閾値をセットすることにより、前記ヒステリシスコ
ンパレータの正と負のヒステリシス閾値を交互に連続的
に調整するステップと、前記の正と負のヒステリシス閾
値に対する前記の第１および第２の差分信号の個々の振
幅に依存して、前記ヒステリシスコンパレータから出力
信号を発生させるステップ、とを有することを特徴とす
るヒステリシスコンパレータの作動方法により解決され
る。
【０００７】さらに上記の課題は、請求項７に記載の方
法ならびに請求項４および１１に記載の装置により解決
される。
法ならびに請求項４および１１に記載の装置により解決
される。
【０００８】
【発明の実施の形態】本発明は以下の考察に基づくもの
である。
である。
【０００９】磁気抵抗（ＭＲ）読み取りヘッドと、磁気
媒体が（真空室内で原料物質から蒸着により析出される
ような磁気薄膜に比べて）著しく小さい粒子から成るよ
うな磁気テープを用いた場合、微粒子のテープからの信
号のドロップアウトは、薄膜媒体のようにはいかずある
いは誘導式の読み出しヘッドを用いた微粒子のテープか
らのようにはいかない。局部的な信号のドロップアウト
は典型的には短期間のものであり、それらは必ずしも理
想的な指数特性を有していない。
媒体が（真空室内で原料物質から蒸着により析出される
ような磁気薄膜に比べて）著しく小さい粒子から成るよ
うな磁気テープを用いた場合、微粒子のテープからの信
号のドロップアウトは、薄膜媒体のようにはいかずある
いは誘導式の読み出しヘッドを用いた微粒子のテープか
らのようにはいかない。局部的な信号のドロップアウト
は典型的には短期間のものであり、それらは必ずしも理
想的な指数特性を有していない。
【００１０】ランレングスリミテッド（ＲＬＬ）コード
を用いた場合、殊に（ｄ，ｋ）＝（１，７）である
（１，７）２／３レート・コードつまり＋１と−１のパ
ルス（または−１と＋１のパルス）との間で常に少なく
とも”ｄ”個のゼロと最大で”ｋ”個のゼロが存在する
ような場合、信号包絡線のためのアップデート・レート
は、たとえばテープ機器でしばしば用いられる（０，
２）４／５レートのＧＣＲのようにいっそう小さいｋ値
による他のコードよりも低い。
を用いた場合、殊に（ｄ，ｋ）＝（１，７）である
（１，７）２／３レート・コードつまり＋１と−１のパ
ルス（または−１と＋１のパルス）との間で常に少なく
とも”ｄ”個のゼロと最大で”ｋ”個のゼロが存在する
ような場合、信号包絡線のためのアップデート・レート
は、たとえばテープ機器でしばしば用いられる（０，
２）４／５レートのＧＣＲのようにいっそう小さいｋ値
による他のコードよりも低い。
【００１１】さらに、磁気抵抗の読み取りヘッドの生得
的に非線形の信号応答によって、理想的な”＋１”と”
−１”のパルスからの振幅の偏差も引き起こされる。こ
の理由で、ＭＲパルスを完全に最適化するためには２つ
の半波整流器を用いなければならない。ＭＲ読み取り素
子のための磁界バイアスポイントをセットするために目
下用いられているＭＲセンスは、正と負の両方のパルス
の測定に基づき調整しなければならず、センス電流はで
きるだけ最良な出力信号の対称性が得られるよう調整さ
れる。
的に非線形の信号応答によって、理想的な”＋１”と”
−１”のパルスからの振幅の偏差も引き起こされる。こ
の理由で、ＭＲパルスを完全に最適化するためには２つ
の半波整流器を用いなければならない。ＭＲ読み取り素
子のための磁界バイアスポイントをセットするために目
下用いられているＭＲセンスは、正と負の両方のパルス
の測定に基づき調整しなければならず、センス電流はで
きるだけ最良な出力信号の対称性が得られるよう調整さ
れる。
【００１２】正の閾値ヒステリシスをセットするために
正のピーク整流器の出力を用い、負の閾値ヒステリシス
をセットするために負のピーク整流器の出力を用いれ
ば、対応する包絡線信号のアップデート・レートは全波
整流器によるものの半分だけになる。最悪の場合の信号
シーケンスは、＋１パルスに続く７つのゼロと−１パル
スにやはり続く７つのゼロである。この場合、半波整流
器を用いたアップデート・レートは、次に＋１パルスが
生じようとしているとき１５個のシンボル離れることに
なる。
正のピーク整流器の出力を用い、負の閾値ヒステリシス
をセットするために負のピーク整流器の出力を用いれ
ば、対応する包絡線信号のアップデート・レートは全波
整流器によるものの半分だけになる。最悪の場合の信号
シーケンスは、＋１パルスに続く７つのゼロと−１パル
スにやはり続く７つのゼロである。この場合、半波整流
器を用いたアップデート・レートは、次に＋１パルスが
生じようとしているとき１５個のシンボル離れることに
なる。
【００１３】本発明は、信号識別ヒステリシス閾値をい
っそう高速にアップデートする必要性に基づくものであ
る。これは２つの半波整流器を用いて行われる。負のピ
ークパルスのために用いられる整流器からの閾値信号に
より、正の信号パルスのための閾値がアップデートされ
る。また、正のパルスのために用いられる整流器からの
閾値信号により、負の信号パルスのための閾値がアップ
デートされる。したがって本発明による方法および装置
によって、交互に正と負の閾値が用いられるようにな
る。このようにしたことにより、最悪の場合のアップデ
ートレートが１５個のシンボルインターバルから７つの
シンボルインターバルへと減少し、これにより高速な信
号ドロップアウトを追従するためのシステムの能力が著
しく改善される。なぜならば、この手法を用いることの
格別な利点は閾値信号の減衰時間を短くできることだか
らである。また、このようにすることによって、識別さ
れようとしているピークがヒステリシスレベルの変化に
よっても妨害を受けないようになり、これは閾値レベル
が全波整流器から生成されたり、または同じ極性のパル
スに応じて動作する半波整流器から生成されたりした場
合に起こり得る。しかも本発明の１つの実施形態によれ
ば、正のピークと負のピークに対し個々に閾値を調整で
きる。さらに別の実施形態によれば、それらは共通の調
整値を有している。
っそう高速にアップデートする必要性に基づくものであ
る。これは２つの半波整流器を用いて行われる。負のピ
ークパルスのために用いられる整流器からの閾値信号に
より、正の信号パルスのための閾値がアップデートされ
る。また、正のパルスのために用いられる整流器からの
閾値信号により、負の信号パルスのための閾値がアップ
デートされる。したがって本発明による方法および装置
によって、交互に正と負の閾値が用いられるようにな
る。このようにしたことにより、最悪の場合のアップデ
ートレートが１５個のシンボルインターバルから７つの
シンボルインターバルへと減少し、これにより高速な信
号ドロップアウトを追従するためのシステムの能力が著
しく改善される。なぜならば、この手法を用いることの
格別な利点は閾値信号の減衰時間を短くできることだか
らである。また、このようにすることによって、識別さ
れようとしているピークがヒステリシスレベルの変化に
よっても妨害を受けないようになり、これは閾値レベル
が全波整流器から生成されたり、または同じ極性のパル
スに応じて動作する半波整流器から生成されたりした場
合に起こり得る。しかも本発明の１つの実施形態によれ
ば、正のピークと負のピークに対し個々に閾値を調整で
きる。さらに別の実施形態によれば、それらは共通の調
整値を有している。
【００１４】
【実施例】図１は、本発明による磁気記録用ピーク検出
読み出しチャネルのタイミングおよび識別部分を示す基
本ブロック図である。この場合、フィルタ／イコライザ
モジュール２の入力側１および１′へ差分信号が供給さ
れる。このモジュール２の前に、たとえば自動利得制御
（ＡＧＣ）のような周知のレベルまたは利得制御が行わ
れることは自明である。これは従来技術で知られている
ことなのでここには示していない。モジュール２は典型
的には低域通過フィルタおよびイコライザにより構成さ
れている。等化された信号３および３′はモジュール１
０に加えられ、そこにおいて信号が微分されて、コンパ
レータモジュール１１により検出されるゼロ点通過の形
態でパルスピークのタイミングを抽出できる。ゼロ点通
過の信号の名前はここでは”ＲＡＷＤＡＴＡ”とし、ラ
イン１２および１２′により、この信号が周知の識別ロ
ジックモジュール１８においてライン８の識別信号ＱＵ
ＡＬＩＦＹとライン８′のＱＵＡＬＩＦＹ Ｂ といっし
ょに処理されることが表され、これによってパルス流が
形成され、そこにおいて”＋１”と”−１”のピーク
が”高レベル”値信号へ変換される。識別ロジックモジ
ュール１８の基本動作は、識別された”＋１”の次に”
０”または”−１”が続くようにし、”＋１”が続かな
いようにすることである。同様に、識別された”−１”
の次には”０”または”＋１”が続かなければなら
ず、”−１”が続いてはならない。
読み出しチャネルのタイミングおよび識別部分を示す基
本ブロック図である。この場合、フィルタ／イコライザ
モジュール２の入力側１および１′へ差分信号が供給さ
れる。このモジュール２の前に、たとえば自動利得制御
（ＡＧＣ）のような周知のレベルまたは利得制御が行わ
れることは自明である。これは従来技術で知られている
ことなのでここには示していない。モジュール２は典型
的には低域通過フィルタおよびイコライザにより構成さ
れている。等化された信号３および３′はモジュール１
０に加えられ、そこにおいて信号が微分されて、コンパ
レータモジュール１１により検出されるゼロ点通過の形
態でパルスピークのタイミングを抽出できる。ゼロ点通
過の信号の名前はここでは”ＲＡＷＤＡＴＡ”とし、ラ
イン１２および１２′により、この信号が周知の識別ロ
ジックモジュール１８においてライン８の識別信号ＱＵ
ＡＬＩＦＹとライン８′のＱＵＡＬＩＦＹ Ｂ といっし
ょに処理されることが表され、これによってパルス流が
形成され、そこにおいて”＋１”と”−１”のピーク
が”高レベル”値信号へ変換される。識別ロジックモジ
ュール１８の基本動作は、識別された”＋１”の次に”
０”または”−１”が続くようにし、”＋１”が続かな
いようにすることである。同様に、識別された”−１”
の次には”０”または”＋１”が続かなければなら
ず、”−１”が続いてはならない。
【００１５】先に述べたように２つの半波整流器４およ
び４′をいずれにせよ、生得的に非線形のＭＲパルスの
対称性を完全に最適化するために用いる必要がある。図
１には示されていないが、正のピーク整流器４の出力１
５と負の半波整流器４′の出力１５′はこの目的のため
に使用される。
び４′をいずれにせよ、生得的に非線形のＭＲパルスの
対称性を完全に最適化するために用いる必要がある。図
１には示されていないが、正のピーク整流器４の出力１
５と負の半波整流器４′の出力１５′はこの目的のため
に使用される。
【００１６】図１の場合、これらの信号１５および１
５′は、乗算Ｄ／Ａコンバータモジュール５における適
正なスケーリング後、ヒステリシスコンパレータ７のヒ
ステリシスをダイナミックに制御するために用いられ
る。なお、図１に示されているように、ヒステリシスコ
ンパレータ７は２つの相補的な出力信号ＱＵＡＬＩＦＹ
（８）およびＱＵＡＬＩＦＹ（８′）を有している。こ
れらの信号はヒステリシスコントロールスイッチ６へ供
給される。図３には、このスイッチ６の動作の詳細が示
されている。その基本動作は、コントロール信号ＱＵＡ
ＬＩＦＹ（８）およびＱＵＡＬＩＦＹ（８′）を用い、
モジュール７のためのヒステリシスをスケーリングされ
た正のピーク整流信号１６と負のピーク整流信号１６′
との間で切り換えることであり、これについてはあとで
図２および図３を参照しながら詳細に説明する。
５′は、乗算Ｄ／Ａコンバータモジュール５における適
正なスケーリング後、ヒステリシスコンパレータ７のヒ
ステリシスをダイナミックに制御するために用いられ
る。なお、図１に示されているように、ヒステリシスコ
ンパレータ７は２つの相補的な出力信号ＱＵＡＬＩＦＹ
（８）およびＱＵＡＬＩＦＹ（８′）を有している。こ
れらの信号はヒステリシスコントロールスイッチ６へ供
給される。図３には、このスイッチ６の動作の詳細が示
されている。その基本動作は、コントロール信号ＱＵＡ
ＬＩＦＹ（８）およびＱＵＡＬＩＦＹ（８′）を用い、
モジュール７のためのヒステリシスをスケーリングされ
た正のピーク整流信号１６と負のピーク整流信号１６′
との間で切り換えることであり、これについてはあとで
図２および図３を参照しながら詳細に説明する。
【００１７】図１によれば、乗算Ｄ／Ａコンバータモジ
ュールは整流された信号１５および１５′をスケーリン
グする。これは２つの乗算ディジタル／アナログコンバ
ータ（Ｄ／Ａ）を用いて行われ、そこにおいて従来技術
のシリアルインタフェース１３によりライン１４ａおよ
び１４ｂを介してディジタル入力が与えられる。これら
のラインは相補的な信号を有していない。１つの共通の
スケーリングファクタを用いれば、ライン１４ａだけで
よい。
ュールは整流された信号１５および１５′をスケーリン
グする。これは２つの乗算ディジタル／アナログコンバ
ータ（Ｄ／Ａ）を用いて行われ、そこにおいて従来技術
のシリアルインタフェース１３によりライン１４ａおよ
び１４ｂを介してディジタル入力が与えられる。これら
のラインは相補的な信号を有していない。１つの共通の
スケーリングファクタを用いれば、ライン１４ａだけで
よい。
【００１８】さらに図１に示されているように、等化さ
れた信号３および３′は整合遅延モジュール９を経た
後、アナログ識別信号がヒステリシスコンパレータモジ
ュール７へ到達する。これは、信号が各々の比較器１１
および７にそれぞれ到達したとき、タイミングおよび識
別信号の間の整合ができるかぎり正確に得られるように
するために行われる。
れた信号３および３′は整合遅延モジュール９を経た
後、アナログ識別信号がヒステリシスコンパレータモジ
ュール７へ到達する。これは、信号が各々の比較器１１
および７にそれぞれ到達したとき、タイミングおよび識
別信号の間の整合ができるかぎり正確に得られるように
するために行われる。
【００１９】図２には乗算Ｄ／Ａコンバータモジュール
５が示されており、これは２つの慣用の乗算Ｄ／Ａコン
バータ５ａおよび５ｂを有している。図１のライン１５
におけると同じ信号である入力信号ＰＥＡＫＰは、正の
ピーク整流器モジュール４からコンバータ５ａへ供給さ
れ、ライン１４ａにおける”スタティック”であるがプ
ログラミング可能な信号ＫＰが整流された正のピークの
ための乗算定数として用いられ、ライン１６へ出力信号
が送出される。同様に、図１のライン１５′からの整流
された負のピークの出力ＰＥＡＫＮが、図１のライン１
４ｂからのファクタＫＮと乗算され、これにより出力ラ
イン１６′へ信号ＫＮＰＥＡＫＮが送出される。先に述
べたように本発明の１つの実施形態によればＫＰ＝ＫＮ
＝Ｋであり、つまりＭＲ素子のための正と負のパルスの
対称性が良好であり可能であれば、１つの共通のスケー
リングファクタを用いることができる。
５が示されており、これは２つの慣用の乗算Ｄ／Ａコン
バータ５ａおよび５ｂを有している。図１のライン１５
におけると同じ信号である入力信号ＰＥＡＫＰは、正の
ピーク整流器モジュール４からコンバータ５ａへ供給さ
れ、ライン１４ａにおける”スタティック”であるがプ
ログラミング可能な信号ＫＰが整流された正のピークの
ための乗算定数として用いられ、ライン１６へ出力信号
が送出される。同様に、図１のライン１５′からの整流
された負のピークの出力ＰＥＡＫＮが、図１のライン１
４ｂからのファクタＫＮと乗算され、これにより出力ラ
イン１６′へ信号ＫＮＰＥＡＫＮが送出される。先に述
べたように本発明の１つの実施形態によればＫＰ＝ＫＮ
＝Ｋであり、つまりＭＲ素子のための正と負のパルスの
対称性が良好であり可能であれば、１つの共通のスケー
リングファクタを用いることができる。
【００２０】図３には周知のヒステリシスコンパレータ
が示されており、整流されたピークからの信号をヒステ
リシスの設定に用いるようにした本発明についてこの図
に基づき説明する。（正のピークのための整流器から到
来する）スケーリングされたヒステリシス信号ＫＰＰＥ
ＡＫＰはトランジスタ６ｃにより電流に変換され、ヒス
テリシスをもたない電圧検出コンパレータ７ｃの負の入
力側ＮＥＧＨＹＳＴへ供給される。トランジスタ６ｃに
より形成された電流は、ＱＵＡＬＩＦＹ（８）が”高レ
ベル”になれば抵抗７ｂにおいて電圧を形成し、その結
果、電流と抵抗値の積により差分信号に対する目下のヒ
ステリシス電圧が与えられる。ＱＵＡＬＩＦＹが”高レ
ベル”になると同時にＱＵＡＬＩＦＹ Ｂ （８′）は”
低レベル”になり、負のピークのための整流器から到来
しトランジスタ６ａにより形成されたヒステリシス電流
がトランジスタ６ｂにより阻止される。このスイッチン
グ事象が起きるすぐ前の差分入力信号ＰＯＳ−ＮＥＧに
おける正への遷移状態を考えれば、ヒステリシス動作は
ヒステリシス抵抗７ａにおける電圧がなくなることによ
り行われることになる。この場合、ＱＵＡＬＩＦＹ Ｂ
における”高レベル”によって、正への遷移に対する正
のフィードバックがかかる。同様に、対称的な理由から
ＱＵＡＬＩＦＹ信号により、モジュール７の入力側にお
ける差分信号ＰＯＳ−ＮＥＧにおける負の遷移に対し正
のフィードバックがかかる。
が示されており、整流されたピークからの信号をヒステ
リシスの設定に用いるようにした本発明についてこの図
に基づき説明する。（正のピークのための整流器から到
来する）スケーリングされたヒステリシス信号ＫＰＰＥ
ＡＫＰはトランジスタ６ｃにより電流に変換され、ヒス
テリシスをもたない電圧検出コンパレータ７ｃの負の入
力側ＮＥＧＨＹＳＴへ供給される。トランジスタ６ｃに
より形成された電流は、ＱＵＡＬＩＦＹ（８）が”高レ
ベル”になれば抵抗７ｂにおいて電圧を形成し、その結
果、電流と抵抗値の積により差分信号に対する目下のヒ
ステリシス電圧が与えられる。ＱＵＡＬＩＦＹが”高レ
ベル”になると同時にＱＵＡＬＩＦＹ Ｂ （８′）は”
低レベル”になり、負のピークのための整流器から到来
しトランジスタ６ａにより形成されたヒステリシス電流
がトランジスタ６ｂにより阻止される。このスイッチン
グ事象が起きるすぐ前の差分入力信号ＰＯＳ−ＮＥＧに
おける正への遷移状態を考えれば、ヒステリシス動作は
ヒステリシス抵抗７ａにおける電圧がなくなることによ
り行われることになる。この場合、ＱＵＡＬＩＦＹ Ｂ
における”高レベル”によって、正への遷移に対する正
のフィードバックがかかる。同様に、対称的な理由から
ＱＵＡＬＩＦＹ信号により、モジュール７の入力側にお
ける差分信号ＰＯＳ−ＮＥＧにおける負の遷移に対し正
のフィードバックがかかる。
【００２１】図４には、図３のヒステリシスコンパレー
タの動作に関し電圧と時間の関係を示すダイアグラムが
示されており、ここには差分信号ＰＯＳ−ＮＥＧにおけ
る正への遷移状態の様子が示されている。図３の回路は
シングルエンド形の信号ＰＯＳ，ＰＯＳＨＹＳＴ，ＮＥ
ＧおよびＮＥＧＨＹＳＴで動作するので、それらのシン
グルエンド形信号が図４に示されており、つまり差分信
号ＰＯＳ−ＮＥＧは示されていない。図３の（それ自体
ヒステリシスのない）コンパレータ７ｃには、差分信号
ＰＯＳＨＹＳＴ−ＮＥＧＨＹＳＴしか”見えない”。そ
の際、シングルエンド形信号ＰＯＳにおける電圧閾値Ｖ
＿ＴＨＲＥＳＨＯＬＤを設定するためにヒステリシスが
用いられる。この場合、時点ｔHYSTよりも前でＰＯＳか
らＰＯＳＨＹＳＴへコンパレータ７ｃの正の入力側を”
引き下げる”ことによりヒステリシスが形成される。ヒ
ステリシスＶ＿ＴＨＲＥＳＨＯＬＤを形成するために加
える必要のある電圧をＶ＿ＨＹＳＴと呼ぶ。なお、 Ｖ
＿ＨＹＳＴ＝２・Ｖ＿ＴＨＲＥＳＨＯＬＤである。なぜ
ならば、コンパレータは完全な差分信号ＰＯＳＨＹＳＴ
−ＮＥＧＨＹＳＴ（＝ＮＥＧつまりヒステリシスのない
プルダウン電圧が正への遷移状態のためにＮＥＧＨＹＳ
Ｔへ供給される）を見るからである。時点ｔHYST にお
いてＮＥＧＨＹＳＴとＰＯＳＨＹＳＴは等しく、コンパ
レータはＱＵＡＬＩＦＹ信号を”高レベル”にセットし
ＱＵＡＬＩＦＹ Ｂ を”低レベル”にセットすることで
応答し、これにより図３のトランジスタ６ｂが遮断され
る。図４によればこの事象はＰＯＳＨＹＳＴ信号により
示されており、ＰＯＳ信号と一致するよう時点ｔHYSTで
急速に増大し、これによりコンパレータ周辺で正のフィ
ードバック動作が生じるようになる。
タの動作に関し電圧と時間の関係を示すダイアグラムが
示されており、ここには差分信号ＰＯＳ−ＮＥＧにおけ
る正への遷移状態の様子が示されている。図３の回路は
シングルエンド形の信号ＰＯＳ，ＰＯＳＨＹＳＴ，ＮＥ
ＧおよびＮＥＧＨＹＳＴで動作するので、それらのシン
グルエンド形信号が図４に示されており、つまり差分信
号ＰＯＳ−ＮＥＧは示されていない。図３の（それ自体
ヒステリシスのない）コンパレータ７ｃには、差分信号
ＰＯＳＨＹＳＴ−ＮＥＧＨＹＳＴしか”見えない”。そ
の際、シングルエンド形信号ＰＯＳにおける電圧閾値Ｖ
＿ＴＨＲＥＳＨＯＬＤを設定するためにヒステリシスが
用いられる。この場合、時点ｔHYSTよりも前でＰＯＳか
らＰＯＳＨＹＳＴへコンパレータ７ｃの正の入力側を”
引き下げる”ことによりヒステリシスが形成される。ヒ
ステリシスＶ＿ＴＨＲＥＳＨＯＬＤを形成するために加
える必要のある電圧をＶ＿ＨＹＳＴと呼ぶ。なお、 Ｖ
＿ＨＹＳＴ＝２・Ｖ＿ＴＨＲＥＳＨＯＬＤである。なぜ
ならば、コンパレータは完全な差分信号ＰＯＳＨＹＳＴ
−ＮＥＧＨＹＳＴ（＝ＮＥＧつまりヒステリシスのない
プルダウン電圧が正への遷移状態のためにＮＥＧＨＹＳ
Ｔへ供給される）を見るからである。時点ｔHYST にお
いてＮＥＧＨＹＳＴとＰＯＳＨＹＳＴは等しく、コンパ
レータはＱＵＡＬＩＦＹ信号を”高レベル”にセットし
ＱＵＡＬＩＦＹ Ｂ を”低レベル”にセットすることで
応答し、これにより図３のトランジスタ６ｂが遮断され
る。図４によればこの事象はＰＯＳＨＹＳＴ信号により
示されており、ＰＯＳ信号と一致するよう時点ｔHYSTで
急速に増大し、これによりコンパレータ周辺で正のフィ
ードバック動作が生じるようになる。
【００２２】次に図５および図６を用いて、到来信号自
体の急速な変化に追従するデータ識別信号の能力が、本
発明によりどのようにして著しく改善されるかについて
説明する。
体の急速な変化に追従するデータ識別信号の能力が、本
発明によりどのようにして著しく改善されるかについて
説明する。
【００２３】図５には、約５μｓ〜７μｓの時間インタ
ーバルで生じる局部的であるが一時的な信号レベルの降
下中、 ＭＲヘッドからの実際のデータ信号ＰＯＳがど
のように現れるかが示されている。ここには、正のピー
クからの整流された信号ＰＥＡＫＰが急速に変化する信
号レベルにどのようにして追従できるかが示されてい
る。この場合、時定数は２μｓである。図示の都合上、
みやすくするため、他方の整流器ＰＥＡＫＮからの出力
はゼロレベルラインの４Ｖを中心にして折り返されてお
り、したがってこの信号はＰＯＳ信号における負のピー
クに追従する様子がわかる。実践では、ＰＥＡＫＮはＰ
ＥＡＫＰと同じ極性を有しており、つまりこれら両方は
４Ｖよりも上のレベルにあり、図３のヒステリシス抵抗
７ａ，７ｂに対して正の電流だけを発生させることがで
きる。
ーバルで生じる局部的であるが一時的な信号レベルの降
下中、 ＭＲヘッドからの実際のデータ信号ＰＯＳがど
のように現れるかが示されている。ここには、正のピー
クからの整流された信号ＰＥＡＫＰが急速に変化する信
号レベルにどのようにして追従できるかが示されてい
る。この場合、時定数は２μｓである。図示の都合上、
みやすくするため、他方の整流器ＰＥＡＫＮからの出力
はゼロレベルラインの４Ｖを中心にして折り返されてお
り、したがってこの信号はＰＯＳ信号における負のピー
クに追従する様子がわかる。実践では、ＰＥＡＫＮはＰ
ＥＡＫＰと同じ極性を有しており、つまりこれら両方は
４Ｖよりも上のレベルにあり、図３のヒステリシス抵抗
７ａ，７ｂに対して正の電流だけを発生させることがで
きる。
【００２４】図５の場合、７μｓよりも前の時点でＰＥ
ＡＫＰとＰＥＡＫＮの両方について信号レベルが低減さ
れている。ｔ＝７μｓのすぐ後で正のピークが生じよう
としているときには、レベルがまだ降下していくのか再
び上昇するのかはわからない。したがってレベルに対す
る最良の推定は、正のピークに対する閾値を設定するＰ
ＥＡＫＮからわかる先行のレベルである。しかしこの正
のパルスが７．１μｓにおいて発生したときには信号レ
ベルが回復していることがわかり、ＰＥＡＫＰにおける
レベルが次の負のピークに対する閾値をセットするため
に用いられ、これは時点ｔ＝８μｓのすぐ前で生じる。
ＡＫＰとＰＥＡＫＮの両方について信号レベルが低減さ
れている。ｔ＝７μｓのすぐ後で正のピークが生じよう
としているときには、レベルがまだ降下していくのか再
び上昇するのかはわからない。したがってレベルに対す
る最良の推定は、正のピークに対する閾値を設定するＰ
ＥＡＫＮからわかる先行のレベルである。しかしこの正
のパルスが７．１μｓにおいて発生したときには信号レ
ベルが回復していることがわかり、ＰＥＡＫＰにおける
レベルが次の負のピークに対する閾値をセットするため
に用いられ、これは時点ｔ＝８μｓのすぐ前で生じる。
【００２５】図６には、正の閾値についてのみ本発明が
動作する様子の詳細が示されている。この場合、図５に
示した信号に加えてＰＯＳＨＹＳＴとＱＵＡＬＩＦＹ
Ｂ が示されている。ＱＵＡＬＩＦＹ Ｂ が”高レベ
ル”のとき、正の閾値がセットされる。便宜上、ＱＵＡ
ＬＩＦＹ Ｂ はスケールダウンされており、図６では４
Ｖのラインのすぐうえに示されている。閾値レベルは、
図２における共通のスケーリングファクタＫ＝ＫＰ＝Ｋ
Ｎによりダイナミック信号ＰＥＡＫＰとＰＥＡＫＮの３
０％にセットされている。閾値のダイナミック特性は、
ＰＯＳＨＹＳＴへ加えられるプルダウン電圧の程度の変
化によりわかる。このことはたとえば、どの程度ＰＯＳ
ＨＹＳＴの負のピークが引き下げられるかによってわか
る。時点ｔ＝７μｓの直前において、ＰＥＡＫＮレベル
は４Ｖのゼロ信号ラインに急速に近づき、閾値は推定さ
れたレベルのパーセンテージとしてセットされる。ｔ＝
７．１μｓ付近で高いピークが生じると、それにより実
際の閾値は下げられることになる。このため、ＱＵＡＬ
ＩＦＹ Ｂ 信号における負の遷移が早まって生じること
になり、ｔ＝７μｓの直前に行われることがわかる。正
のピークが小さかったならば、いっそう小さい閾値に適
合させるのが重要となるが、閾値コンパレータが図６の
時点ｔ＝６．８μｓにおいて生じる重要でない正のピー
ク（これは実際に誤った等化により引き起こされる）に
応答するほど小さいものではない。閾値が低く設定され
すぎたり、あるいは時定数が短すぎると、時点ｔ＝６．
８μｓにおいてデータエラーが生じることになる。それ
というのは、ＲＡＷＤＡＴＡとＱＵＡＬＩＦＹ信号に応
じて動作する識別ロジックは実際、負のピーク後に正の
ピークが生じるのを見越しておりそれを待っているから
である。時点ｔ＝７．１μｓで正のピークが生じると、
負のピークに対する次の閾値レベルが高レベルに更新さ
れ、このことは図６において、ＰＯＳ信号自体のゼロ点
通過の時点に対し相対的に遅れてＱＵＡＬＩＦＹ Ｂ 信
号が”高レベル”になることで示されている。
動作する様子の詳細が示されている。この場合、図５に
示した信号に加えてＰＯＳＨＹＳＴとＱＵＡＬＩＦＹ
Ｂ が示されている。ＱＵＡＬＩＦＹ Ｂ が”高レベ
ル”のとき、正の閾値がセットされる。便宜上、ＱＵＡ
ＬＩＦＹ Ｂ はスケールダウンされており、図６では４
Ｖのラインのすぐうえに示されている。閾値レベルは、
図２における共通のスケーリングファクタＫ＝ＫＰ＝Ｋ
Ｎによりダイナミック信号ＰＥＡＫＰとＰＥＡＫＮの３
０％にセットされている。閾値のダイナミック特性は、
ＰＯＳＨＹＳＴへ加えられるプルダウン電圧の程度の変
化によりわかる。このことはたとえば、どの程度ＰＯＳ
ＨＹＳＴの負のピークが引き下げられるかによってわか
る。時点ｔ＝７μｓの直前において、ＰＥＡＫＮレベル
は４Ｖのゼロ信号ラインに急速に近づき、閾値は推定さ
れたレベルのパーセンテージとしてセットされる。ｔ＝
７．１μｓ付近で高いピークが生じると、それにより実
際の閾値は下げられることになる。このため、ＱＵＡＬ
ＩＦＹ Ｂ 信号における負の遷移が早まって生じること
になり、ｔ＝７μｓの直前に行われることがわかる。正
のピークが小さかったならば、いっそう小さい閾値に適
合させるのが重要となるが、閾値コンパレータが図６の
時点ｔ＝６．８μｓにおいて生じる重要でない正のピー
ク（これは実際に誤った等化により引き起こされる）に
応答するほど小さいものではない。閾値が低く設定され
すぎたり、あるいは時定数が短すぎると、時点ｔ＝６．
８μｓにおいてデータエラーが生じることになる。それ
というのは、ＲＡＷＤＡＴＡとＱＵＡＬＩＦＹ信号に応
じて動作する識別ロジックは実際、負のピーク後に正の
ピークが生じるのを見越しておりそれを待っているから
である。時点ｔ＝７．１μｓで正のピークが生じると、
負のピークに対する次の閾値レベルが高レベルに更新さ
れ、このことは図６において、ＰＯＳ信号自体のゼロ点
通過の時点に対し相対的に遅れてＱＵＡＬＩＦＹ Ｂ 信
号が”高レベル”になることで示されている。
【００２６】上述の本発明の他の観点は交番する閾値レ
ベルの利用であって、これによりレベルのサンプリング
によってもヒステリシスが乱されないようになる。たと
えば図６の場合、正のピークがｔ＝７．１μｓにおいて
生じると、ヒステリシスは早められたサンプリング時点
で負の極性のパルスによりセットされるため、滑らかに
減衰する。全波整流器が用いられていたり、あるいは半
波整流器の出力が同じ半波整流器により測定された同じ
極性のパルスに依存して閾値をセットするために用いら
れていたりする他の技術によれば、時定数が短すぎると
発振が生じる可能性がある。それというのは、ヒステリ
シスレベルはコンパレータが応答しようとしているのと
同じ時点で変化する可能性があるからである。また、こ
れによって２次的な作用の生じる可能性もあり、つまり
典型的な理想的でないコンパレータの応答時間もコンパ
レータの低減されたオーバードライブにより変化する可
能性があり、これによってコンパレータにおいて増加さ
れた遷移遅延が引き起こされる。
ベルの利用であって、これによりレベルのサンプリング
によってもヒステリシスが乱されないようになる。たと
えば図６の場合、正のピークがｔ＝７．１μｓにおいて
生じると、ヒステリシスは早められたサンプリング時点
で負の極性のパルスによりセットされるため、滑らかに
減衰する。全波整流器が用いられていたり、あるいは半
波整流器の出力が同じ半波整流器により測定された同じ
極性のパルスに依存して閾値をセットするために用いら
れていたりする他の技術によれば、時定数が短すぎると
発振が生じる可能性がある。それというのは、ヒステリ
シスレベルはコンパレータが応答しようとしているのと
同じ時点で変化する可能性があるからである。また、こ
れによって２次的な作用の生じる可能性もあり、つまり
典型的な理想的でないコンパレータの応答時間もコンパ
レータの低減されたオーバードライブにより変化する可
能性があり、これによってコンパレータにおいて増加さ
れた遷移遅延が引き起こされる。
【００２７】なお、図５および図６に示されている信号
レベルの変化は短期間の変化であることも言及しておか
ねばならない。これは一部では、パルスピークレベルの
変化を生じさせる微粒子の磁気媒体における小さな摂動
により引き起こされ、一部ではＱＵＡＬＩＦＹ信号のＳ
Ｎ比全体を改善するのに用いられる可能性のある誤った
等化により引き起こされる。したがって本発明によれ
ば、慣用の信号が”ドロップアウトした”としかみなさ
れないときに最初に現れるものよりも、エラーレートを
改善することができる。ダイナミックな閾値を用いる他
の回路は通常、本発明による方法で可能であるよりも長
い時定数で信号のドロップアウトを追従するように構成
されている。正の閾値と負の閾値の間を交番するように
したことは重要であり、それは信号レベルにおけるその
ような短期間の変化が慣用の信号ドロップアウトの低い
レートと比べて高いレートで生じるからである。
レベルの変化は短期間の変化であることも言及しておか
ねばならない。これは一部では、パルスピークレベルの
変化を生じさせる微粒子の磁気媒体における小さな摂動
により引き起こされ、一部ではＱＵＡＬＩＦＹ信号のＳ
Ｎ比全体を改善するのに用いられる可能性のある誤った
等化により引き起こされる。したがって本発明によれ
ば、慣用の信号が”ドロップアウトした”としかみなさ
れないときに最初に現れるものよりも、エラーレートを
改善することができる。ダイナミックな閾値を用いる他
の回路は通常、本発明による方法で可能であるよりも長
い時定数で信号のドロップアウトを追従するように構成
されている。正の閾値と負の閾値の間を交番するように
したことは重要であり、それは信号レベルにおけるその
ような短期間の変化が慣用の信号ドロップアウトの低い
レートと比べて高いレートで生じるからである。
【００２８】また、ＡＧＣシステムでは信号レベルにお
けるこのような短期間の変化を補償できないことも強調
しておく。たとえば、図５および図６に示した信号波形
ＰＯＳは、比較的高速なＡＧＣにより処理された後の信
号である。たとえＡＧＣを図５および図６で用いたもの
よりも高速に構成したとしても、ＡＧＣはこのような短
期間の信号変化に対しては使用されるようにはならな
い。それというのはＡＧＣは一般的に図１の等化フィル
タモジュール２の前に配置された増幅器を備えたフィー
ドバックシステムにより実行されるからであり、信号遅
延を引き起こすものである。図１に示したフィードフォ
ワード手法と交番する極性のパルスからの閾値レベルサ
ンプルを用いることにより、いっそう良好な結果が得ら
れる。
けるこのような短期間の変化を補償できないことも強調
しておく。たとえば、図５および図６に示した信号波形
ＰＯＳは、比較的高速なＡＧＣにより処理された後の信
号である。たとえＡＧＣを図５および図６で用いたもの
よりも高速に構成したとしても、ＡＧＣはこのような短
期間の信号変化に対しては使用されるようにはならな
い。それというのはＡＧＣは一般的に図１の等化フィル
タモジュール２の前に配置された増幅器を備えたフィー
ドバックシステムにより実行されるからであり、信号遅
延を引き起こすものである。図１に示したフィードフォ
ワード手法と交番する極性のパルスからの閾値レベルサ
ンプルを用いることにより、いっそう良好な結果が得ら
れる。
【図１】本発明の方式に従って構成され動作するピーク
検出器の基本ブロック図である。
検出器の基本ブロック図である。
【図２】図１の乗算Ｄ／Ａ変換器の詳細図であり、この
場合、正と負の両方のピークのための閾値信号に対して
スケーリングファクタが与えられる。
場合、正と負の両方のピークのための閾値信号に対して
スケーリングファクタが与えられる。
【図３】従来技術のヒステリシスコンパレータの原理を
示す図であるが、この場合、図１および図２の構成と関
連して、整流された正のピークからの閾値信号により負
のヒステリシスがセットされ、整流された負のピークか
らの閾値信号により正のヒステリシスがセットアップさ
れる様子が示されている。
示す図であるが、この場合、図１および図２の構成と関
連して、整流された正のピークからの閾値信号により負
のヒステリシスがセットされ、整流された負のピークか
らの閾値信号により正のヒステリシスがセットアップさ
れる様子が示されている。
【図４】従来技術の閾値コンパレータの基本動作を示す
図であり、コンパレータのための目下の閾値のセットと
閾値信号それ自体との関係が示されている。
図であり、コンパレータのための目下の閾値のセットと
閾値信号それ自体との関係が示されている。
【図５】実際のデータ波形を示す図であり、本発明によ
る方法および装置によりそれらが処理される様子が示さ
れており、ピーク検出器の波形とそれに重ね合わせられ
た２μｓの短期間の減衰時定数が示されている。
る方法および装置によりそれらが処理される様子が示さ
れており、ピーク検出器の波形とそれに重ね合わせられ
た２μｓの短期間の減衰時定数が示されている。
【図６】図５と同じ信号を用いて示した図であり、識別
コンパレータが短期間であるが一時的な信号レベルのド
ロップ中、逆の極性の先行のパルスからヒステリシスア
ップデータを受け取るときの本発明の動作が示されてい
る。
コンパレータが短期間であるが一時的な信号レベルのド
ロップ中、逆の極性の先行のパルスからヒステリシスア
ップデータを受け取るときの本発明の動作が示されてい
る。
１ フィルタ／等化モジュール ４ 負のピーク整流器 ４′ 正のピーク整流器 ５ 乗算Ｄ／Ａ変換器 ６ ヒステリシスコントロールスイッチ ７，１１ コンパレータ １８ 識別ロジック
Claims (14)
- 【請求項１】 調整可能な正のヒステリシス閾値をもつ
ヒステリシスコンパレータの作動方法において、 順次連続してピークの発生する振幅をそれぞれ有する第
１および第２の差分信号を供給するステップと、 前記第１の差分信号において順次連続する正のピークの
個々の振幅を連続的に識別するステップと、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別するステップと、 前記の第１および第２の差分信号を前記ヒステリシスコ
ンパレータへ供給するステップと、 直前の正のピークの振幅に依存して負のヒステリシス閾
値をセットし、直前の負のピークの振幅に依存して正の
ヒステリシス閾値をセットすることにより、前記ヒステ
リシスコンパレータの正と負のヒステリシス閾値を交互
に連続的に調整するステップと、 前記の正と負のヒステリシス閾値に対する前記の第１お
よび第２の差分信号の個々の振幅に依存して、前記ヒス
テリシスコンパレータから出力信号を発生させるステッ
プ、とを有することを特徴とする、 ヒステリシスコンパレータの作動方法。 - 【請求項２】 前記第１の差分信号において順次連続す
る正のピークの個々の振幅を連続的に識別する前記のス
テップは、前記第１の差分信号を正で半波整流して、順
次連続する前記の正のピークを含む整流された第１の差
分信号を得るステップと、該整流された第１の差分信号
を第１のスケーリングファクタで乗算するステップとを
有しており、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別する前記のステップは、前記
第２の差分信号を負で半波整流して、順次連続する前記
の負のピークを含む整流された第２の差分信号を得るス
テップと、該整流された第２の差分信号を第２のスケー
リングファクタで乗算するステップとを有する、 請求項１記載の方法。 - 【請求項３】 前記第１のスケーリングファクタと前記
第２のスケーリングファクタとは等しい、請求項２記載
の方法。 - 【請求項４】 ヒステリシスコンパレータの作動回路に
おいて、 調整可能な正のヒステリシス閾値と調整可能な負のヒス
テリシス閾値を有するヒステリシスコンパレータと、 順次連続してピークの発生する振幅をそれぞれ有する第
１および第２の差分信号を供給する手段が設けられてお
り、該第１および第２の差分信号は前記ヒステリシスコ
ンパレータへ供給され、 前記第１の差分信号において順次連続する正のピークの
個々の振幅を連続的に識別する手段と、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別する手段と、 直前の正のピークの振幅に依存して負のヒステリシス閾
値をセットし、直前の負のピークの振幅に依存して正の
ヒステリシス閾値をセットすることにより、前記ヒステ
リシスコンパレータの正と負のヒステリシス閾値を交互
に連続的に調整するヒステリシスコントロール手段が設
けられており、 前記ヒステリシスコンパレータは、前記の正と負のヒス
テリシス閾値に対する前記の第１および第２の差分信号
の個々の振幅に依存して出力信号を発生させる手段を有
することを特徴とする、 ヒステリシスコンパレータの作動回路。 - 【請求項５】 前記第１の差分信号において順次連続す
る正のピークの個々の振幅を連続的に識別する前記手段
は、前記第１の差分信号を正で半波整流して順次連続す
る前記の正のピークを含む整流された第１の差分信号を
得る手段と、該整流された第１の差分信号を第１のスケ
ーリングファクタで乗算する手段とを有しており、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別する前記手段は、前記第２の
差分信号を負で半波整流して、順次連続する前記の負の
ピークを含む整流された第２の差分信号を得る手段と、
該整流された第２の差分信号を第２のスケーリングファ
クタで乗算する手段とを有する、 請求項４記載のヒステリシスコンパレータ。 - 【請求項６】 前記整流された第２の差分信号を第２の
スケーリングファクタで乗算する前記手段は、前記整流
された第２の差分信号を前記第１のスケーリングファク
タと等しい第２のスケーリングファクタで乗算する手段
を有する、請求項５記載のヒステリシスコンパレータ。 - 【請求項７】 データビットを表す信号におけるピーク
を識別する方法において、 前記信号はバックグラウンド信号と重なり合ったデータ
ビットを含んでおり、 順次連続してピークの発生する振幅をそれぞれ有する第
１および第２の差分信号を供給するステップと、 前記第１および第２の差分信号を数学的に微分して、第
１の差分信号の１次導関数と第２の差分信号の１次導関
数を得るステップと、 前記第１の差分信号の１次導関数と前記第２の差分信号
の１次導関数の各々を単一閾値コンパレータへ供給し、
前記第１の差分信号の１次導関数または前記第２の差分
信号の１次導関数が前記単一閾値コンパレータの閾値を
超えたときに、前記単一閾値コンパレータから第１の出
力信号を発生させるステップと、 前記第１の差分信号において順次連続する正のピークの
個々の振幅を連続的に識別するステップと、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別するステップと、 前記第１および第２の差分信号を、調整可能な正のヒス
テリシス閾値と調整可能な負のヒステリシス閾値をもつ
ヒステリシスコンパレータへ供給するステップと、 直前の正のピークの振幅に依存して負のヒステリシス閾
値をセットし、直前の負のピークの振幅に依存して正の
ヒステリシス閾値をセットすることにより、前記ヒステ
リシスコンパレータの正と負のヒステリシス閾値を交互
に連続的に調整するステップと、 前記の正と負のヒステリシス閾値に対する前記の第１お
よび第２の差分信号の個々の振幅に依存して、前記ヒス
テリシスコンパレータから第２の出力信号を発生させる
ステップと、 前記の第１および第２の出力信号が両方とも存在してい
るときに、データビットを表す前記第１および第２の差
分信号におけるピークを識別するステップ、とを有する
ことを特徴とする、 データビットを表す信号におけるピークを識別する方
法。 - 【請求項８】 前記第１の差分信号において順次連続す
る正のピークの個々の振幅を連続的に識別する前記のス
テップは、前記第１の差分信号を正で半波整流して、順
次連続する前記の正のピークを含む整流された第１の差
分信号を得るステップと、該整流された第１の差分信号
を第１のスケーリングファクタで乗算するステップとを
有しており、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別する前記のステップは、前記
第２の差分信号を負で半波整流して、順次連続する前記
の負のピークを含む整流された第２の差分信号を得るス
テップと、該整流された第２の差分信号を第２のスケー
リングファクタで乗算するステップとを有する、 請求項７記載の方法。 - 【請求項９】 前記第１のスケーリングファクタと前記
第２のスケーリングファクタは等しい、請求項８記載の
方法。 - 【請求項１０】 前記第１および第２の差分信号を数学
的に微分する前記のステップはそれに付随する時間遅延
を有しており、 前記第１および第２の差分信号の数学的な微分に付随す
る前記時間遅延と等しい時間遅延で、該第１および第２
の差分信号を前記ヒステリシスコンパレータへ遅延して
供給する付加的なステップを有する、請求項７記載の方
法。 - 【請求項１１】 データビットを表す信号におけるピー
クを識別する装置において、 前記信号はバックグラウンド信号と重なり合ったデータ
ビットを含んでおり、 順次連続してピークの発生する振幅をそれぞれ有する第
１および第２の差分信号を供給する手段と、 前記第１および第２の差分信号を数学的に微分して、第
１の差分信号の１次導関数と第２の差分信号の１次導関
数を得る手段と、 前記第１の差分信号の１次導関数と前記第２の差分信号
の１次導関数の各々が供給される単一閾値コンパレータ
が設けられており、該単一閾値コンパレータは、前記第
１の差分信号の１次導関数または前記第２の差分信号の
１次導関数が該単一閾値コンパレータの閾値を超えたと
きに第１の出力信号を発生し、 前記第１の差分信号において順次連続する正のピークの
個々の振幅を連続的に識別する手段と、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別する手段と、 調整可能な正のヒステリシス閾値と調整可能な負のヒス
テリシス閾値を有し、前記第１および第２の差分信号が
供給されるヒステリシスコンパレータと、 直前の正のピークの振幅に依存して負のヒステリシス閾
値をセットし、直前の負のピークの振幅に依存して正の
ヒステリシス閾値をセットすることにより、前記ヒステ
リシスコンパレータの正と負のヒステリシス閾値を交互
に連続的に調整する手段とが設けられており、 前記ヒステリシスコンパレータは、前記の正と負のヒス
テリシス閾値に対する前記の第１および第２の差分信号
の個々の振幅に依存して第２の出力信号を発生させる手
段を有しており、 前記の第１および第２の出力信号が両方とも存在してい
るときにデータビットを表す前記第１および第２の差分
信号におけるピークを識別するロジック手段が設けられ
ていることを特徴とする、 データビットを表す信号におけるピークを識別する装
置。 - 【請求項１２】 前記第１の差分信号において順次連続
する正のピークの個々の振幅を連続的に識別する前記の
手段は、前記第１の差分信号を正で半波整流して、順次
連続する前記の正のピークを含む整流された第１の差分
信号を得る手段と、該整流された第１の差分信号を第１
のスケーリングファクタで乗算する手段とを有してお
り、 前記第２の差分信号において順次連続する負のピークの
個々の振幅を連続的に識別する前記の手段は、前記第２
の差分信号を負で半波整流して、順次連続する前記の負
のピークを含む整流された第２の差分信号を得る手段
と、該整流された第２の差分信号を第２のスケーリング
ファクタで乗算する手段とを有する、 請求項１１記載の装置。 - 【請求項１３】 前記整流された第２の差分信号を第２
のスケーリングファクタで乗算する前記手段は、前記整
流された第２の差分信号を前記第１のスケーリングファ
クタと等しい第２のスケーリングファクタで乗算する手
段を有する、請求項１１記載の装置。 - 【請求項１４】 前記第１および第２の差分信号を数学
的に微分する前記の手段はそれに付随する時間遅延を有
しており、 前記第１および第２の差分信号の数学的な微分のための
手段に付随する前記時間遅延と等しい時間遅延で、該第
１および第２の差分信号を前記ヒステリシスコンパレー
タへ遅延して供給する付加的な手段を有する、請求項11
記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/637,183 US5949597A (en) | 1996-04-24 | 1996-04-24 | Method and apparatus for data pulse qualification wherein the amplitude of a preceding pulse of opposite polarity is tracked |
| US08/637183 | 1996-04-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093402A true JPH1093402A (ja) | 1998-04-10 |
Family
ID=24554912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9106940A Pending JPH1093402A (ja) | 1996-04-24 | 1997-04-24 | ヒステリシスコンパレータの作動方法および作動装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5949597A (ja) |
| JP (1) | JPH1093402A (ja) |
| DE (1) | DE19717913C2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227813A (ja) * | 2011-04-21 | 2012-11-15 | Azbil Corp | ヒステリシスコンパレータ |
| JP2012227812A (ja) * | 2011-04-21 | 2012-11-15 | Azbil Corp | ヒステリシスコンパレータ |
| JP2017211365A (ja) * | 2016-05-20 | 2017-11-30 | エスアイアイ・セミコンダクタ株式会社 | ゼロクロス検出回路およびセンサ装置 |
| US10852328B2 (en) | 2016-05-20 | 2020-12-01 | Ablic Inc. | Zero-crossing detection circuit and sensor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171542B1 (en) * | 2000-06-19 | 2007-01-30 | Silicon Labs Cp, Inc. | Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins |
| US6912104B2 (en) * | 2002-04-30 | 2005-06-28 | Storage Technology Corporation | Timing based servo pattern incorporating band encoding |
| US7113356B1 (en) * | 2002-09-10 | 2006-09-26 | Marvell International Ltd. | Method for checking the quality of servo gray codes |
| US7230782B2 (en) * | 2003-08-28 | 2007-06-12 | Quantum Corporation | Correlation receiver for demodulating servo track information |
| US7800854B1 (en) * | 2006-09-05 | 2010-09-21 | Marvell International Ltd. | Calibration circuit for voltage mode biasing of magnetoresistive heads |
| US20100262391A1 (en) * | 2008-11-05 | 2010-10-14 | Airbus Operations Gmbh | Device for testing a plug-in connection |
| KR102712156B1 (ko) * | 2019-09-30 | 2024-09-30 | 삼성전자주식회사 | 이퀄라이징 회로를 포함하는 전자 장치 및 그 동작 방법 |
| FR3120128A1 (fr) * | 2021-02-19 | 2022-08-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Unité de détection et de mesure pour la détection de perturbations électromagnétiques, système de détection comprenant une telle unité d’analyse et procédé d’analyse |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4130844A (en) * | 1976-10-26 | 1978-12-19 | Xerox Corporation | Method and means for tracking magnetic tracks |
| US4399474A (en) * | 1981-08-10 | 1983-08-16 | Ampex Corporation | Automatic threshold tracking system |
| US4433256A (en) * | 1982-07-06 | 1984-02-21 | Motorola, Inc. | Limiter with dynamic hysteresis |
| US4538236A (en) * | 1982-09-24 | 1985-08-27 | Rca Corporation | Adaptive digital signal coring circuit |
| DE3238077A1 (de) * | 1982-10-14 | 1984-04-19 | Basf Ag, 6700 Ludwigshafen | Verfahren und schaltungsanordnungen zum auffinden und auswerten von fehlstellen auf aufzeichnungstraegern mit in wenigstens einer spur aufgezeichneten digitalsignalen |
| US4646175A (en) * | 1984-04-05 | 1987-02-24 | Irwin Magnetic Systems, Inc. | Method and apparatus for positioning transducers by digital conversion of analog-type signals |
| US4837642A (en) * | 1988-01-12 | 1989-06-06 | Ampex Corporation | Threshold tracking system |
| JPH01265718A (ja) * | 1988-04-18 | 1989-10-23 | Toshiba Corp | シュミットトリガ回路 |
| US5384790A (en) * | 1991-11-22 | 1995-01-24 | Wangtek, Inc. | Magnetic recording system with pulse qualification and error correction circuitry |
| US5298901A (en) * | 1992-02-12 | 1994-03-29 | Storage Technology Corporation | Digital decoding using dynamically determined tracking threshold values |
| US5495368A (en) * | 1993-05-04 | 1996-02-27 | Maxtor Corporation | Method of tracking thresholds on a read signal |
| US5363100A (en) * | 1993-06-30 | 1994-11-08 | International Business Machines Corporation | Digital peak-threshold tracking method and apparatus |
| US5477142A (en) * | 1994-02-22 | 1995-12-19 | Delco Electronics Corporation | Variable reluctance sensor interface using a differential input and digital adaptive control |
| US5615223A (en) * | 1995-04-19 | 1997-03-25 | Eastman Kodak Company | PPM decoder utilizing drop-out location information |
-
1996
- 1996-04-24 US US08/637,183 patent/US5949597A/en not_active Expired - Fee Related
-
1997
- 1997-04-24 DE DE19717913A patent/DE19717913C2/de not_active Expired - Fee Related
- 1997-04-24 JP JP9106940A patent/JPH1093402A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227813A (ja) * | 2011-04-21 | 2012-11-15 | Azbil Corp | ヒステリシスコンパレータ |
| JP2012227812A (ja) * | 2011-04-21 | 2012-11-15 | Azbil Corp | ヒステリシスコンパレータ |
| JP2017211365A (ja) * | 2016-05-20 | 2017-11-30 | エスアイアイ・セミコンダクタ株式会社 | ゼロクロス検出回路およびセンサ装置 |
| US10852328B2 (en) | 2016-05-20 | 2020-12-01 | Ablic Inc. | Zero-crossing detection circuit and sensor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19717913A1 (de) | 1997-12-18 |
| US5949597A (en) | 1999-09-07 |
| DE19717913C2 (de) | 2000-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3806219B2 (ja) | 符号間干渉低減装置および方法 | |
| US5459679A (en) | Real-time DC offset control and associated method | |
| CA1180110A (en) | Automatic threshold tracking system | |
| US5311178A (en) | Method for processing sample values in an RLL channel | |
| US6594098B1 (en) | Acquistion timing loop for read channel | |
| JP4014689B2 (ja) | 局部応答チャンネルにおけるノイズ相関を低減する方法および装置 | |
| AU722313B2 (en) | Mr head read signal preconditioning circuitry | |
| US5583706A (en) | Decimation DC offset control in a sampled amplitude read channel | |
| JPH1093402A (ja) | ヒステリシスコンパレータの作動方法および作動装置 | |
| JPH06203476A (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| US4771188A (en) | Adaptive threshold adjustment method and apparatus | |
| US6654413B2 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| US4755891A (en) | Circuit for processing waveform of reproduced signal in magnetic reproducing apparatus | |
| Fisher et al. | PRML detection boosts hard-disk drive capacity | |
| US6304400B1 (en) | Signal dropout compensation | |
| US5467232A (en) | Magnetic recording and reproducing method using phase discrimination and apparatus therefor | |
| KR100272349B1 (ko) | 신호 채널의 샘플값 처리회로 및 방법 | |
| JPS61229205A (ja) | 磁気記録再生装置 | |
| JPH08274818A (ja) | 自動等化回路 | |
| JPH0373927B2 (ja) | ||
| JPH07134867A (ja) | 磁気記録再生装置 | |
| JPH02123563A (ja) | 自動スレショルド回路 | |
| JPS5977610A (ja) | デイジタル信号の磁気再生装置 | |
| JPH07320401A (ja) | 光磁気再生装置 | |
| JP2004259315A (ja) | デジタルデータ再生装置 |