JPH1092971A - 電子部品搭載用基板の製造方法 - Google Patents
電子部品搭載用基板の製造方法Info
- Publication number
- JPH1092971A JPH1092971A JP8265564A JP26556496A JPH1092971A JP H1092971 A JPH1092971 A JP H1092971A JP 8265564 A JP8265564 A JP 8265564A JP 26556496 A JP26556496 A JP 26556496A JP H1092971 A JPH1092971 A JP H1092971A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film adhesive
- electronic component
- mounting
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
部品搭載用基板の製造方法を提供する。 【解決手段】 厚膜状接着材21に貫通穴200を設け
る。厚膜状接着材の下面には,貫通穴を被覆する薄膜状
接着材22を介してコア基板5を配置し,一方,その上
面には導体箔1を配置して,更にその上面に,貫通穴の
内部に嵌合するように突出させた突出部41を有する押
圧シート4を載置して,これらを加熱,加圧する。これ
により,厚膜状接着材及び薄膜状接着材を硬化させて絶
縁基板2となすと共に,該絶縁基板の上面に導体箔を接
着し,その下面にはコア基板を接着して,一体化した多
層基板を得る。また,突出部が貫通穴の内部に嵌合する
ことによって絶縁基板に搭載用凹部を形成して,その内
部に導体箔を密着させる。
Description
できる,電子部品搭載用基板の製造方法に関する。
ば,図12に示すごとく,電子部品99を搭載する搭載
用凹部98を設けた絶縁基板97と,絶縁基板97の下
面に設けた放熱板95とを有するものがある。絶縁基板
97の上面には,回路パターン94が設けられている。
回路パターン94は,搭載用凹部98の近辺において,
ワイヤー991が接合されている。このワイヤー991
は,電子部品99と接合されている。
ル93が接合されている。この電子部品搭載用基板9
は,一般にボールグリッドアレイと呼ばれ,マザーボー
ドとの間を半田ボールにより接合する方式がとられる。
法について説明する。まず,図7に示すごとく,絶縁基
板97の上面には銅箔941を配置し,一方絶縁基板9
7の下面には,放熱板を接着するための接着シート92
を配置する。次いで,これらを加熱,圧着して,図8に
示すごとく,絶縁基板97の上下面に,銅箔941,接
着シート92を接着して,多層基板90を得る。
パターン94を形成する。次いで,図10に示すごと
く,多層基板90に貫通穴981を穿設する。次いで,
図11に示すごとく,多層基板90の下面に,放熱板9
5を配置する。次いで,図12に示すごとく,これらを
加熱,加圧して,多層基板90の下面に,接着シート9
2により,放熱板95を接着する。これにより,貫通穴
981の内壁と放熱板95の上面とから,搭載用凹部9
8が形成される。次いで,回路パターン94の上に半田
ボール93を接合する。以上により,電子部品搭載用基
板9を得る。
子部品搭載用基板の製造方法においては,絶縁基板97
の上下面に銅箔941及び接着シート92を積層,接着
する工程(図7)と,絶縁基板97の下面に放熱板95
を積層,接着する工程(図11)とがある。この2回に
わたる積層,接着工程は,電子部品搭載用基板の製造工
程を複雑なものとしている。
工程の簡略化を図ることができる,電子部品搭載用基板
の製造方法を提供しようとするものである。
を搭載するための搭載用凹部及び回路パターンを有する
絶縁基板と,該絶縁基板の下面に設けたコア基板とを設
けてなる電子部品搭載用基板を製造するに当たり,ま
ず,厚膜状接着材に貫通穴を設け,次いで,上記厚膜状
接着材の下面には,上記貫通穴を被覆する薄膜状接着材
を介してコア基板を配置し,一方,上記厚膜状接着材の
上面には導体箔を配置して積層体となし,次いで,上記
積層体の上面に,上記貫通穴の内部に押入するように突
出させた突出部を有する押圧シートを載置して,これら
を加熱,加圧することにより,上記厚膜状接着材及び薄
膜状接着材を硬化させて絶縁基板となすと共に,該絶縁
基板の上面に導体箔を接着し,その下面にはコア基板を
接着して,一体化した多層基板を得ると共に,上記突出
部が貫通穴の内部に押入することによって上記絶縁基板
に搭載用凹部を形成して,該搭載用凹部の内部に導体箔
を接着し,次いで,上記押圧シートを上記多層基板から
取去り,次いで,上記導体箔より回路パターンを形成す
ることを特徴とする電子部品搭載用基板の製造方法であ
る。
膜状接着材の上面には導体箔を,またその下面には薄膜
状接着材を介してコア基板を積層し,これらを押圧シー
トにより押圧,加熱して一体化すること,及び厚膜状接
着材の貫通穴に押入して搭載用凹部を形成するための突
出部を上記押圧シートに設けることである。
る。本発明においては,厚膜状接着材の上面には導体箔
を,またその下面には薄膜状接着材を介してコア基板を
積層して,積層体となし,この積層体の上に押圧シート
を載置した状態で,加熱,加圧している。これにより,
厚膜状接着材及び薄膜状接着材からなる絶縁基板が形成
される。
自体の接着力により,導体箔が接着する。また,絶縁基
板の下面には,薄膜状接着材自体の接着力により,コア
基板が接着する。これにより,1回の加熱,加圧によ
り,上記積層体が一体化するため,製造工程が大幅に簡
略化される。
用凹部形成用の貫通穴を形成している。そして,押圧シ
ートは,この貫通穴に押入する突出部を有している。そ
のため,突出部は,積層体の押圧時に,貫通穴内に押入
されて,絶縁基板に搭載用凹部を形成する。また,突出
部は,導体箔を搭載用凹部内に押し込み,導体箔を搭載
用凹部の内壁に接着させる。そのため,搭載用凹部の内
壁にも,導体箔による回路パターンを形成することもで
きる。
シートの突出部は,先端部から基部に向けて傾斜するテ
ーパー部を有することが好ましい。これにより,押圧シ
ートによる押圧時に,貫通穴の開口部に押圧力が集中す
ることはない。それ故,上記開口部を覆う導体箔に損傷
を与えることなく,搭載用凹部の内壁に導体箔を密着さ
せることができる。また,突出部のテーパー部によっ
て,貫通穴の内壁が,上方に行くに従って拡大した傾斜
壁面となる。そのため,この傾斜壁面を覆う導体箔にも
回路パターンを形成でき,回路パターンの高密度化を実
現できる。
状接着材及び薄膜状接着材は,プリプレグ接着剤である
ことが好ましい。プリプレグ接着剤は半硬化状態にあり
取扱い易いからである。
シートは,弾力性を有する材料であることが好ましい。
これにより,導体箔に局所的に過大な押圧力が発生する
ことを防止でき,絶縁基板の上面全体に均一な接着力に
より導体箔を接着させることができる。かかる押圧シ−
トとしては,例えばナイロン,テフロン,ポリエチレ
ン,ポリプロピレンなど,150℃以上の耐熱性を有し
熱可塑性樹脂を主成分とする被膜がある。
熱板,或いは絶縁基板等を用いることができる。次に,
上記押圧シートによる積層体の押圧は,2〜40kg/
cm2 の範囲において行うことが好ましい。また,上記
積層体を加熱する温度は,150〜250℃の範囲にあ
ることが好ましい。2kg/cm2 未満の場合,又は1
50℃未満の場合には,絶縁基板に導体箔及びコア基板
を接着させることができないおそれがある。一方,40
kg/cm2 を越える場合,又は250℃を越える場合
には,厚膜状接着材又は薄膜状接着材が外方に流出する
おそれがある。
mHg以下の真空状態において行うことが好ましい。こ
れにより,厚膜状接着材又は薄膜状接着材の中にボイド
が発生することを防止できる。
方法について,図1〜図5を用いて説明する。本例によ
り製造される電子部品搭載用基板7は,図1,図2に示
すごとく,絶縁基板2と,絶縁基板2の下面に設けたコ
ア基板5とからなる。絶縁基板2には,電子部品3を搭
載するための搭載用凹部20と,搭載用凹部20の周囲
に設けた回路パターン12とを有する。コア基板5は,
金属製の放熱板である。
載用基板7を相手部材に搭載するための半田ボール13
が接合されている(図2)。搭載用凹部20の底部に
は,電子部品3を搭載するためのパッド15が設けられ
ている。電子部品3は,ワイヤー31により,回路パタ
ーン12の先端部121と接続している。搭載用凹部2
0は,電子部品3を搭載した状態で,封止用樹脂8によ
り封止される。
について,その概要を説明する。まず,図3に示すごと
く,貫通穴200を設けた厚膜状接着材21の上面に導
体箔1を,またその下面には薄膜状接着材22を介して
コア基板5を積層し,これらを押圧シ−ト4を用いて圧
着して,図4に示すごとく,一体化した多層基板701
を得る。その後,図5に示すごとく,導体箔より回路パ
ターン12及びパッド15を形成して,電子部品搭載用
基板7を得る。
に示すごとく,厚膜状接着材21に,搭載用凹部形成用
の貫通穴200を穿設する。厚膜状接着材21として
は,厚み100〜500μm程度のプリプレグ接着剤を
用いる。次いで,厚膜状接着材21の下面には,貫通穴
200を被覆する,薄膜状接着材22を介して,コア基
板5を配置する。薄膜状接着材22としては,厚み50
〜200μm程度のプリプレグ接着剤を用いる。コア基
板5としては,銅板からなる放熱板を用いる。一方,厚
膜状接着材21の上面には,導体箔1を配置する。これ
により,コア基板5,薄膜状接着材22,厚膜状接着材
21,および導体箔1からなる積層体700を形成す
る。
うに突出させた突出部41を有する押圧シート4を準備
する。押圧シート4は,弾力性を有する耐熱性有機材料
である。突出部41は,先端部から基部に向けて傾斜す
るテーパー部411を有する。次いで,押圧シート4を
積層体700の上面に載置し,これらを加熱,加圧す
る。
は,順に,仮接着,ベーキング,本接着を行う。まず,
仮接着するに当たっては,積層体を密封シートにより被
覆して,その内部を脱気して真空度76mmHgとす
る。次いで,このように真空状態を維持しながら積層体
をオートクレーブ内に入れて,等方的に加圧しながら加
熱する。仮接着における加熱,加圧の条件は,64℃,
9kg/cm2 である。この仮接着により,積層体の各
部材が仮接着されて,一体化される。
体化した積層体を90〜100℃で加熱して,薄膜状接
着材及び厚膜状接着材を半硬化させる。次に,本圧着を
行うに当たっては,上記積層体を密封シートにより被覆
して,その内部を脱気して真空度76mmHgとする。
次いで,このように真空状態を維持しながら積層体をオ
ートクレーブ内に入れて,等方的に加圧しながら加熱す
る。この加熱,加圧の条件は,まず,温度上昇させなが
ら130℃,9kg/cm2 にて先行プレスを行い,次
いで更に昇温させて175℃,9kg/cm2 にて本プ
レスを行う。
着材21及び薄膜状接着材22が硬化して絶縁基板2が
形成されるとともに,その上面には導体箔1が密着し,
またその下面にはコア基板5が密着する。そして,貫通
穴の内壁と薄膜状接着材の上面とから搭載用凹部20が
形成される。また,搭載用凹部20の内部及び絶縁基板
2の上面に導体箔1が密着する。これにより,上記積層
体の各部材が一体的に密着した,多層基板701が形成
される。
ー部411を有するため,搭載用凹部20の内壁が,上
方に行くに従って拡大した傾斜壁面201となる。次い
で,多層基板701から押圧シート4を取去る。
の表面にドライフィルム又は電着レジストを被覆して,
その表面に平行光を照射して,回路パターン形成部分を
露光する。次いで,導体箔を現像,エッチングして,図
5に示すごとく,絶縁基板2の上面及び傾斜壁面201
には,回路パターン12を,また,搭載用凹部20の底
部には電子部品搭載用のパッド15を形成する。
レジスト膜を被覆する。次いで,回路パターン12及び
パッド15の表面にNi−Auめっき処理を施す。その
後,回路パターン12の上に半田ボール13を載置し,
加熱して,半田ボール13を回路パターン22に溶融接
合する。これにより,図1,図2に示す電子部品搭載用
基板7が得られる。
本例においては,図3に示すごとく,厚膜状接着材21
の上面には導体箔1を,またその下面には薄膜状接着材
22を介してコア基板5を積層して,積層体700とな
し,この積層体700の上に押圧シート4を載置した状
態で,加熱,加圧している。これにより,図4に示すご
とく,厚膜状接着材21及び薄膜状接着材22からなる
絶縁基板2が形成される。
材21自体の接着力により,導体箔1が接着する。ま
た,絶縁基板2の下面には,薄膜状接着材22自体の接
着力により,コア基板5が接着する。これにより,1回
の加熱,加圧により,上記積層体が一体化するため,製
造工程が大幅に簡略化される。
1には,積層前に,搭載用凹部形成用の貫通穴200を
形成している。そして,押圧シート4は,この貫通穴2
00に押入する突出部41を有している。そのため,図
4に示すごとく,突出部41は,積層体の加熱,加圧の
際に,貫通穴200内に押入されて,絶縁基板2に搭載
用凹部20を形成する。また,突出部41は,導体箔1
を搭載用凹部20内に押し込み,導体箔1を搭載用凹部
20の内壁に接着させる。そのため,搭載用凹部20の
内壁にも,導体箔1によるパッド15を形成することが
できる。
先端部から基部に向けて傾斜するテーパー部411を有
している。そのため,図4に示すごとく,押圧シートに
よる押圧時に,搭載用凹部20の開口部202に押圧力
が集中することはない。それ故,開口部202を覆う導
体箔1に損傷を与えることなく,搭載用凹部20の内壁
に導体箔1を接着させることができる。
って,搭載用凹部20の内壁が,上方に行くに従って拡
大されて,図4,図5に示すごとく,搭載用凹部20の
内壁が傾斜壁面201となる。そのため,この傾斜壁面
201を覆う導体箔にも回路パターン12を形成でき,
回路パターンの高密度化を実現できる。
は,弾力性を有する材料である。そのため,導体箔1に
局所的に過大な押圧力が発生することを防止でき,絶縁
基板2の上面全体に均一な接着力により導体箔1を接着
させることができる。
ごとく,コア基板5に,搭載用凹部20と連続する凹部
51を設けている。この凹部51の底部には,電子部品
が搭載される。凹部51を形成するに当たっては,導体
箔より回路パターン12を形成した後に,コア基板5に
ザグリ加工を施す。その他は,実施形態例1と同様であ
る。本例においても,実施形態例1と同様の効果を得る
ことができる。
ることができる,電子部品搭載用基板の製造方法を提供
することができる。
平面図。
断面図。
の断面図。
層基板の断面図。
た多層基板の断面図。
断面図。
基板と銅箔との断面図。
とからなる多層基板の断面図。
基板の断面図。
の断面図。
層基板の断面図。
図。
Claims (4)
- 【請求項1】 電子部品を搭載するための搭載用凹部及
び回路パターンを有する絶縁基板と,該絶縁基板の下面
に設けたコア基板とを設けてなる電子部品搭載用基板を
製造するに当たり,まず,厚膜状接着材に貫通穴を設
け,次いで,上記厚膜状接着材の下面には,上記貫通穴
を被覆する薄膜状接着材を介してコア基板を配置し,一
方,上記厚膜状接着材の上面には導体箔を配置して積層
体となし,次いで,上記積層体の上面に,上記貫通穴の
内部に押入するように突出させた突出部を有する押圧シ
ートを載置して,これらを加熱,加圧することにより,
上記厚膜状接着材及び薄膜状接着材を硬化させて絶縁基
板となすと共に,該絶縁基板の上面に導体箔を接着し,
その下面にはコア基板を接着して,一体化した多層基板
を得ると共に,上記突出部が貫通穴の内部に押入するこ
とによって上記絶縁基板に搭載用凹部を形成して,該搭
載用凹部の内部に導体箔を接着し,次いで,上記押圧シ
ートを上記多層基板から取去り,次いで,上記導体箔よ
り回路パターンを形成することを特徴とする電子部品搭
載用基板の製造方法。 - 【請求項2】 請求項1において,上記押圧シ−トの突
出部は,先端部から基部に向けて傾斜するテーパー部を
有することを特徴とする電子部品搭載用基板の製造方
法。 - 【請求項3】 請求項1又は2において,上記厚膜状接
着材及び薄膜状接着材は,プリプレグ接着剤であること
を特徴とする電子部品搭載用基板の製造方法。 - 【請求項4】 請求項1〜3のいずれか一項において,
上記押圧シートは,弾力性を有する材料であることを特
徴とする電子部品搭載用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26556496A JP3834888B2 (ja) | 1996-09-13 | 1996-09-13 | 電子部品搭載用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26556496A JP3834888B2 (ja) | 1996-09-13 | 1996-09-13 | 電子部品搭載用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1092971A true JPH1092971A (ja) | 1998-04-10 |
JP3834888B2 JP3834888B2 (ja) | 2006-10-18 |
Family
ID=17418872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26556496A Expired - Fee Related JP3834888B2 (ja) | 1996-09-13 | 1996-09-13 | 電子部品搭載用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3834888B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012172937A1 (ja) * | 2011-06-17 | 2012-12-20 | 住友電気工業株式会社 | 配線体及び配線体の製造方法 |
-
1996
- 1996-09-13 JP JP26556496A patent/JP3834888B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012172937A1 (ja) * | 2011-06-17 | 2012-12-20 | 住友電気工業株式会社 | 配線体及び配線体の製造方法 |
JP2013004775A (ja) * | 2011-06-17 | 2013-01-07 | Sumitomo Electric Ind Ltd | 配線体及び配線体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3834888B2 (ja) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
JP4208631B2 (ja) | 半導体装置の製造方法 | |
JP4444435B2 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
JP4334005B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
JP2000165050A (ja) | 高密度相互接続を有する多層ラミネ―ト基板とその製造方法 | |
JP2004235323A (ja) | 配線基板の製造方法 | |
JPH09116273A (ja) | 多層回路基板及びその製造方法 | |
JP2009260334A (ja) | 多層配線基板及びその製造方法 | |
JPH02292846A (ja) | 電子部品搭載用基板の製造方法 | |
JP2001251056A (ja) | プリント配線基板の製造方法 | |
JP2007300147A (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JP2005051088A (ja) | 熱伝導部材付きプリント基板及びその製造方法 | |
WO2004105454A1 (ja) | 配線基板の製造方法 | |
JP2002076578A (ja) | プリント配線板及びその製造方法 | |
JP2008300819A (ja) | プリント基板およびその製造方法 | |
JP2004119730A (ja) | 回路装置の製造方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2004153000A (ja) | プリント基板の製造方法およびそれにより製造されるプリント基板 | |
JP3915630B2 (ja) | Tabテープ及びその製造方法並びにそれを用いた半導体装置 | |
JPH1092971A (ja) | 電子部品搭載用基板の製造方法 | |
JP4433531B2 (ja) | 導電性バンプを備えたプリント基板の製造方法 | |
JP4742409B2 (ja) | プリント配線板の製造方法 | |
JP4933893B2 (ja) | 熱プレス方法 | |
JP3933822B2 (ja) | プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |