JPH1079509A - ゲート酸化物の拡散隔膜特性の改良法 - Google Patents
ゲート酸化物の拡散隔膜特性の改良法Info
- Publication number
- JPH1079509A JPH1079509A JP9217652A JP21765297A JPH1079509A JP H1079509 A JPH1079509 A JP H1079509A JP 9217652 A JP9217652 A JP 9217652A JP 21765297 A JP21765297 A JP 21765297A JP H1079509 A JPH1079509 A JP H1079509A
- Authority
- JP
- Japan
- Prior art keywords
- gate oxide
- oxynitride
- exposed
- mosfet
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000009792 diffusion process Methods 0.000 title claims abstract description 16
- 239000012528 membrane Substances 0.000 title abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- -1 nitrogen ions Chemical class 0.000 claims description 4
- 150000003254 radicals Chemical class 0.000 abstract description 13
- 239000007789 gas Substances 0.000 abstract description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000001272 nitrous oxide Substances 0.000 abstract description 4
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 3
- 150000002831 nitrogen free-radicals Chemical class 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000010494 dissociation reaction Methods 0.000 abstract 1
- 230000005593 dissociations Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 MOSFETトランジスターのゲート酸化物の拡散
隔膜特性を改良する。 【解決手段】 ゲート酸化物の拡散隔膜特性が改良され
たＭＯＳＦＥＴを提供する方法であって、暴露したゲー
ト酸化物表面を有する、部分的に制作したＭＯＳＦＥＴ
を与えることから成る上記方法。ＭＯＳＦＥＴ制作の
間、窒素のイオンラジカル、フリーラジカルの一方又は
両方を前記の暴露したゲート酸化物表面に適用すること
によって、前記の暴露したゲート酸化物表面はオキシナ
イトライドに転換する。次いで、ＭＯＳＦＥＴの制作は
標準的な手段で完成される。
隔膜特性を改良する。 【解決手段】 ゲート酸化物の拡散隔膜特性が改良され
たＭＯＳＦＥＴを提供する方法であって、暴露したゲー
ト酸化物表面を有する、部分的に制作したＭＯＳＦＥＴ
を与えることから成る上記方法。ＭＯＳＦＥＴ制作の
間、窒素のイオンラジカル、フリーラジカルの一方又は
両方を前記の暴露したゲート酸化物表面に適用すること
によって、前記の暴露したゲート酸化物表面はオキシナ
イトライドに転換する。次いで、ＭＯＳＦＥＴの制作は
標準的な手段で完成される。
Description
【０００１】
【発明の属する技術分野】本発明は、MOSFETトランジス
ターのゲート酸化物（gate oxide, ゲート酸化膜）の拡
散隔膜特性を改良する方法に関する。
ターのゲート酸化物（gate oxide, ゲート酸化膜）の拡
散隔膜特性を改良する方法に関する。
【０００２】
【従来の技術】MOSFETトランジスターの幾何学的形状が
連続的に減少してきたことにより、絶えず一層短いゲー
ト長（＜０．３μｍ）が必要とされるようになった。こ
の幾何学的形状の減少により、ゲート酸化物の厚みを約
５ｎｍまで減少させ、作業供給電圧を減少させて、閾値
電圧を高くなり過ぎることなく最小ゲート長を支持する
ことも必要となった。ｎ−型及びｐ−型多結晶性ケイ素
（ポリシリコン）はMOSFETにおけるゲート電極材料とし
て一般に用いられており、ゲート電極における空乏層深
さをできるだけ小さくするのに本質的な高ゲート電極ド
ーピングでは、ポリシリコンからMOSFETのゲート酸化物
を通り、チャンネル領域へのドーパントの拡散は、ゲー
ト酸化物の厚みが減少すると大きな問題となる。この問
題は、ｐ−型ポリシリコンゲート電極を有するｐ−チャ
ンネルMOSFETにおけるホウ素をドープしたポリシリコン
ゲートの場合には特に決定的である。
連続的に減少してきたことにより、絶えず一層短いゲー
ト長（＜０．３μｍ）が必要とされるようになった。こ
の幾何学的形状の減少により、ゲート酸化物の厚みを約
５ｎｍまで減少させ、作業供給電圧を減少させて、閾値
電圧を高くなり過ぎることなく最小ゲート長を支持する
ことも必要となった。ｎ−型及びｐ−型多結晶性ケイ素
（ポリシリコン）はMOSFETにおけるゲート電極材料とし
て一般に用いられており、ゲート電極における空乏層深
さをできるだけ小さくするのに本質的な高ゲート電極ド
ーピングでは、ポリシリコンからMOSFETのゲート酸化物
を通り、チャンネル領域へのドーパントの拡散は、ゲー
ト酸化物の厚みが減少すると大きな問題となる。この問
題は、ｐ−型ポリシリコンゲート電極を有するｐ−チャ
ンネルMOSFETにおけるホウ素をドープしたポリシリコン
ゲートの場合には特に決定的である。
【０００３】
【発明が解決しようとする課題】最新式のMOSFETトラン
ジスターの制作においてこの問題点をできるだけ少なく
しようとする試みは、一般的にはゲート酸化物の拡散隔
膜特性の改良を含んでいた。ＭＯＳトランジスターのゲ
ート酸化物に改良された拡散隔膜特性を提供する従来技
術による方法は、ゲート酸化物の表面をＮ2 及び／又は
亜酸化窒素（Ｎ2Ｏ）の形態で暴露させる加工中に環境
中への窒素の導入を伴っていた。ゲート酸化物の暴露し
た表面にオキシナイトライドを形成することによってゲ
ート酸化物へ所望な拡散隔膜特性を提供するが、この方
法でも、窒素がチャンネル／ゲート酸化物（Ｓｉ／Ｓｉ
Ｏ2 ）界面に存在するので、表面キャリヤー移動度が減
少することになる。
ジスターの制作においてこの問題点をできるだけ少なく
しようとする試みは、一般的にはゲート酸化物の拡散隔
膜特性の改良を含んでいた。ＭＯＳトランジスターのゲ
ート酸化物に改良された拡散隔膜特性を提供する従来技
術による方法は、ゲート酸化物の表面をＮ2 及び／又は
亜酸化窒素（Ｎ2Ｏ）の形態で暴露させる加工中に環境
中への窒素の導入を伴っていた。ゲート酸化物の暴露し
た表面にオキシナイトライドを形成することによってゲ
ート酸化物へ所望な拡散隔膜特性を提供するが、この方
法でも、窒素がチャンネル／ゲート酸化物（Ｓｉ／Ｓｉ
Ｏ2 ）界面に存在するので、表面キャリヤー移動度が減
少することになる。
【０００４】再酸化した窒化酸化物（ＲＯＸＮＯＸ）及
び亜酸化窒素環境を用いて成長させた酸化物を用いてＳ
ｉＯ2 の隔膜特性を改良するための試みも行われてき
た。いずれの場合にも、多量に窒化した領域はＳｉ／Ｓ
ｉＯ2 チャンネル界面付近であり、キャリヤー移動度が
低下する。オキシナイトライド蒸着又は通常のイオン注
入(ion implantation)のような、チャンネル界面から離
れたゲート酸化物にオキシナイトライド領域を組み入れ
る他の方法には、酸化物が極めて薄く約１０ｎｍ以下で
あるので、極めて精確な蒸着制御又は極めて低いイオン
注入エネルギーを必要とするという問題がある。従っ
て、拡散隔膜の形成を目的としてMOSFETを新たに生成さ
せるには、改良された手続きが必要であることは明らか
である。
び亜酸化窒素環境を用いて成長させた酸化物を用いてＳ
ｉＯ2 の隔膜特性を改良するための試みも行われてき
た。いずれの場合にも、多量に窒化した領域はＳｉ／Ｓ
ｉＯ2 チャンネル界面付近であり、キャリヤー移動度が
低下する。オキシナイトライド蒸着又は通常のイオン注
入(ion implantation)のような、チャンネル界面から離
れたゲート酸化物にオキシナイトライド領域を組み入れ
る他の方法には、酸化物が極めて薄く約１０ｎｍ以下で
あるので、極めて精確な蒸着制御又は極めて低いイオン
注入エネルギーを必要とするという問題がある。従っ
て、拡散隔膜の形成を目的としてMOSFETを新たに生成さ
せるには、改良された手続きが必要であることは明らか
である。
【０００５】
【課題を解決するための手段】本発明によれば、ＳｉＯ
2 の拡散隔膜特性を改良する方法が提供され、この方法
はプラズマ放電を用いて窒素のフリーラジカルを生成さ
せ、環境中の窒素のフリーラジカルが、暴露したゲート
酸化物の表面をオキシナイトライドに転換することによ
って行われる。更に、プラズマ反応装置の形状が反応性
イオンエッチング（ＲＩＥ）に通常に用いられるもので
あるときには、窒素イオンのゲート酸化物の表面へのイ
オン注入により暴露したゲート酸化物の表面をオキシナ
イトライドへ転換するには、約５０ｅＶ〜約１０００ｅ
Ｖ、好ましくは約３００ｅＶの極めて低いエネルギーが
必要である。この手続きは、ゲート酸化物を有するウェ
ーハーを約２７℃〜約８００℃の低温に加熱することを
含んでいるが、酸化物への窒素の組み込みを多くするに
は高温の方が良好であるが、３００℃以下がＲＩＥ装置
と一層適合する。好ましいトレードオフ温度は、約６５
０℃である。この結果、ゲート酸化物の表面領域に窒素
が含まれる。重要な点は、MOSFETにおける表面キャリヤ
ー移動度が減少しないようにＳｉＯ2 ゲート層の底に窒
素が到達しないようにすることである。従って、窒素
は、少なくとも１原子単層（約０．３ｎｍ）だけゲート
酸化物／シリコン基体界面から離れている。従って、許
容可能な深さの生成する範囲は、標的ゲート酸化物の厚
みによって変化するが、４ｎｍのゲート酸化物について
は、許容可能な深さの範囲は約１原子層〜約３．５ｎｍ
であり、好ましいピーク濃度深さは表面から１ｎｍであ
る。
2 の拡散隔膜特性を改良する方法が提供され、この方法
はプラズマ放電を用いて窒素のフリーラジカルを生成さ
せ、環境中の窒素のフリーラジカルが、暴露したゲート
酸化物の表面をオキシナイトライドに転換することによ
って行われる。更に、プラズマ反応装置の形状が反応性
イオンエッチング（ＲＩＥ）に通常に用いられるもので
あるときには、窒素イオンのゲート酸化物の表面へのイ
オン注入により暴露したゲート酸化物の表面をオキシナ
イトライドへ転換するには、約５０ｅＶ〜約１０００ｅ
Ｖ、好ましくは約３００ｅＶの極めて低いエネルギーが
必要である。この手続きは、ゲート酸化物を有するウェ
ーハーを約２７℃〜約８００℃の低温に加熱することを
含んでいるが、酸化物への窒素の組み込みを多くするに
は高温の方が良好であるが、３００℃以下がＲＩＥ装置
と一層適合する。好ましいトレードオフ温度は、約６５
０℃である。この結果、ゲート酸化物の表面領域に窒素
が含まれる。重要な点は、MOSFETにおける表面キャリヤ
ー移動度が減少しないようにＳｉＯ2 ゲート層の底に窒
素が到達しないようにすることである。従って、窒素
は、少なくとも１原子単層（約０．３ｎｍ）だけゲート
酸化物／シリコン基体界面から離れている。従って、許
容可能な深さの生成する範囲は、標的ゲート酸化物の厚
みによって変化するが、４ｎｍのゲート酸化物について
は、許容可能な深さの範囲は約１原子層〜約３．５ｎｍ
であり、好ましいピーク濃度深さは表面から１ｎｍであ
る。
【０００６】簡単に説明すれば、MOSFETは、部分的には
シリコン基体上に薄いゲート酸化物の形成までを含む通
常の方法で制作される。次に、暴露したゲート酸化物の
表面を処理して、オキシナイトライド表面領域を形成さ
せる。
シリコン基体上に薄いゲート酸化物の形成までを含む通
常の方法で制作される。次に、暴露したゲート酸化物の
表面を処理して、オキシナイトライド表面領域を形成さ
せる。
【０００７】オキシナイトライド領域は、ゲート酸化物
表面を、放電における主要ガス又はガス混合物として窒
素ガス（Ｎ2 ）及び／又は亜酸化窒素（Ｎ2 Ｏ）を用い
るプラズマ放電に暴露することによる好ましい態様に従
って形成される。この放電から生成したＮ＋フリーラジ
カルが表面ＳｉＯ2 を解離して、表面オキシナイトライ
ドを形成する。
表面を、放電における主要ガス又はガス混合物として窒
素ガス（Ｎ2 ）及び／又は亜酸化窒素（Ｎ2 Ｏ）を用い
るプラズマ放電に暴露することによる好ましい態様に従
って形成される。この放電から生成したＮ＋フリーラジ
カルが表面ＳｉＯ2 を解離して、表面オキシナイトライ
ドを形成する。
【０００８】また、本発明の第二の態様によれば、プラ
ズマ反応装置が反応性イオンエッチング（ＲＩＥ）配置
にあって、基体が動力電極上にある場合には、ゲート酸
化物の窒素イオンによる表面衝撃が起こり、酸化物の表
面の極めて低いエネルギーイオン注入を生じる。このイ
オン注入のエネルギーは、プラズマに関する基体電位に
よって制御され、プラズマは反応装置の電力密度及びガ
ス圧によって制御される。窒素フリーラジカル転換又は
イオン衝撃、又は両者の組み合わせを用いて、薄いゲー
ト酸化物の表面をオキシナイトライドに転換し、ゲート
電極からのドーパント不純物の拡散を抑制することがで
きる。次いで、MOSFET工程フローを標準的な方法で係属
して、その制作を完了する。
ズマ反応装置が反応性イオンエッチング（ＲＩＥ）配置
にあって、基体が動力電極上にある場合には、ゲート酸
化物の窒素イオンによる表面衝撃が起こり、酸化物の表
面の極めて低いエネルギーイオン注入を生じる。このイ
オン注入のエネルギーは、プラズマに関する基体電位に
よって制御され、プラズマは反応装置の電力密度及びガ
ス圧によって制御される。窒素フリーラジカル転換又は
イオン衝撃、又は両者の組み合わせを用いて、薄いゲー
ト酸化物の表面をオキシナイトライドに転換し、ゲート
電極からのドーパント不純物の拡散を抑制することがで
きる。次いで、MOSFET工程フローを標準的な方法で係属
して、その制作を完了する。
【０００９】
【発明の実施の形態】本発明によるMOSFETの制作は、ゲ
ート酸化物の形成までを含むが、ゲート電極蒸着を含ま
ない標準的工程フローであって、ゲート酸化物をその上
に有するシリコン基体又は層をシリコン基体上で酸化物
層をパターニング及びエッチングにより標準的方法で形
成させるものを利用する。次に、ゲート酸化物の暴露し
た表面を、フリーラジカルのみ、イオンのみ、又はフリ
ーラジカルとイオンとの組み合わせを用いることによっ
てオキシナイトライドに添加する。これは、本発明の第
一の態様に従って、ウェーハーを約６５０℃の温度に加
熱し、プラズマ室でＮ2ガスの供給源と共同してマイク
ロ波プラズマによってフリーラジカルを僅かに発生させ
ることによって行われる。これは、本発明の第二の態様
に従って、ウェーハーを約４００℃の温度に加熱した
後、含まれているＮ2 ガス供給源を有する基体（即ち、
ＲＩＥ様式）に容量的にカップリングしたＲＦ出力を有
する平行板反応装置を提供することによって行われる。
Ｎ2 ガス圧及びＲＦ出力は、約−３００ボルトＤＣの基
体電極バイアスを得て、暴露した酸化物層の窒素イオン
衝撃を提供するように設定される。第一及び第二の態様
の組み合わせも、同時に第三の態様として提供すること
ができる。表面にオキシナイトライドを形成したゲート
電極蒸着の後に、残りの標準的なMOSFET工程フローを行
い、装置の制作を完了する。
ート酸化物の形成までを含むが、ゲート電極蒸着を含ま
ない標準的工程フローであって、ゲート酸化物をその上
に有するシリコン基体又は層をシリコン基体上で酸化物
層をパターニング及びエッチングにより標準的方法で形
成させるものを利用する。次に、ゲート酸化物の暴露し
た表面を、フリーラジカルのみ、イオンのみ、又はフリ
ーラジカルとイオンとの組み合わせを用いることによっ
てオキシナイトライドに添加する。これは、本発明の第
一の態様に従って、ウェーハーを約６５０℃の温度に加
熱し、プラズマ室でＮ2ガスの供給源と共同してマイク
ロ波プラズマによってフリーラジカルを僅かに発生させ
ることによって行われる。これは、本発明の第二の態様
に従って、ウェーハーを約４００℃の温度に加熱した
後、含まれているＮ2 ガス供給源を有する基体（即ち、
ＲＩＥ様式）に容量的にカップリングしたＲＦ出力を有
する平行板反応装置を提供することによって行われる。
Ｎ2 ガス圧及びＲＦ出力は、約−３００ボルトＤＣの基
体電極バイアスを得て、暴露した酸化物層の窒素イオン
衝撃を提供するように設定される。第一及び第二の態様
の組み合わせも、同時に第三の態様として提供すること
ができる。表面にオキシナイトライドを形成したゲート
電極蒸着の後に、残りの標準的なMOSFET工程フローを行
い、装置の制作を完了する。
【００１０】本発明を特定の好ましい態様に関して説明
してきたが、多くの変更及び改質は、当業者であれば直
ちに明らかになるであろう。従って、請求の範囲は、こ
のような総ての変更及び改質を包含するため従来の技術
を考慮してできるだけ広汎に解釈すべきである。
してきたが、多くの変更及び改質は、当業者であれば直
ちに明らかになるであろう。従って、請求の範囲は、こ
のような総ての変更及び改質を包含するため従来の技術
を考慮してできるだけ広汎に解釈すべきである。
【００１１】以上の説明に関して更に以下の項を開示す
る。 （１） ゲート酸化物拡散隔膜特性の改良されたMOSFET
を提供する方法において、(a) ゲート酸化物表面が暴
露した部分的に制作したMOSFETを提供し、(b) 窒素の
イオン又はフリーラジカルの一方又は両方を前記の暴露
したゲート酸化物の表面に適用することによって、前記
表面を、オキシナイトライドに転換し、(c) 前記のMO
SFETの制作を完了する段階を含んでなる、方法。 （２） ゲート酸化物拡散隔膜特性の改良されたMOSFET
を提供する方法において、(a) ゲート酸化物表面が暴
露した部分的に制作したMOSFETを提供し、(b) 約５０
ｅＶ〜約１０００ｅＶの前記の暴露したゲート酸化物の
表面に窒素を低エネルギーインプラントルによって、前
記の暴露表面をオキシナイトライドに転換し、(c) 前
記のMOSFETの制作を完了する段階を含んでなる、方法。 （３） 低エネルギーインプラントが、反応性イオン・
エッチング・インプラントである、第２項に記載の方
法。 （４） 拡散隔膜を有するMOSFET用のゲート酸化物の制
作法において、(a) 半導体材料の層と、前記半導体層
と界面を形成している前記の半導体材料の層上の暴露し
たゲート酸化物とを有する部分的に制作したMOSFET半導
体装置を提供し、(b) 前記の暴露した表面を、窒素の
フリーラジカル又はイオンの少なくとも一方に暴露し
て、前記のゲート酸化物の暴露した表面にオキシナイト
ライド領域を形成する段階を含んでなる、方法。 （５） オキシナイトライドを、界面から少なくとも１
原子単層だけ間隔を開ける、第４項に記載の方法。 （６） 部分的に制作したMOSFET半導体装置を約２７℃
〜約８００℃の範囲の温度に加熱し、マイクロウェーブ
プラズマ中に窒素ガスを供給することによってフリーラ
ジカルを発生させ、暴露したゲート酸化物に適用する段
階によって、暴露した表面をフリーラジカルに暴露す
る、第４項記載の方法。 （７） 温度が約６５０℃である、第６項記載の方法。 （８） オキシナイトライド領域の深さが、０に近づく
限定的な距離から、オキシナイトライド層の暴露した面
の表面から界面間での距離の約９０％である、第４項記
載の方法。 （９） オキシナイトライド領域の深さが、０に近づく
限定的な距離から、オキシナイトライド層の暴露した面
の表面から界面間での距離の約９０％である、第６項記
載の方法。 （１０） オキシナイトライド領域の深さが、０に近づ
く限定的な距離から、オキシナイトライド層の暴露した
面の表面から界面間での距離の約９０％である、第７項
記載の方法。 （１１） 部分的に制作したMOSFET半導体装置を約４０
０℃の温度に加熱し、Ｎ 2 ガスの存在下にて前記の加熱
した部分的に制作したMOSFET半導体装置に容量的にカッ
プリングしたＲＦ出力を有する平行板反応装置を提供
し、前記反応装置にイオンの供給を引き起こさせる段階
によって、暴露した表面をイオンに暴露する、第４項記
載の方法。 （１２） Ｎ2 ガスの圧力及びＲＦ出力を、装置で約−
３００ボルトＤＣのバイアスが得られるように設定し
て、暴露した酸化物層の窒素イオン衝撃を提供する、第
１１項記載の方法。 （１３） 暴露した表面を窒素のフリーラジカル又はイ
オンの両方に暴露して、ゲート酸化物の暴露した表面に
オキシナイトライド領域を形成する、第４項記載の方
法。 （１４） 部分的に制作したMOSFET半導体装置を約４０
０℃の温度に加熱し、Ｎ 2 ガスの存在下にて前記の加熱
した部分的に制作したMOSFET半導体装置に容量的にカッ
プリングしたＲＦ出力を有する平行板反応装置を提供
し、前記反応装置にイオンの供給を引き起こさせる段階
によって、暴露した表面をイオンに暴露し、部分的に制
作したMOSFET半導体装置を約２７℃〜約８００℃の範囲
の温度に加熱し、マイクロウェーブプラズマ中に窒素ガ
スを供給することによってフリーラジカルを発生させ、
暴露したゲート酸化物に適用する段階によって、前記の
暴露した表面をフリーラジカルに暴露する、第１３項記
載の方法。 （１５） ゲート酸化物の拡散隔膜特性が改良されたＭ
ＯＳＦＥＴを提供する方法であって、暴露したゲート酸
化物表面を有する、部分的に制作したＭＯＳＦＥＴを与
えることから成る上記方法。ＭＯＳＦＥＴ制作の間、窒
素のイオンラジカル、フリーラジカルの一方又は両方を
前記の暴露したゲート酸化物表面に適用することによっ
て、前記の暴露したゲート酸化物表面はオキシナイトラ
イドに転換する。次いで、ＭＯＳＦＥＴの制作は標準的
な手段で完成される。
る。 （１） ゲート酸化物拡散隔膜特性の改良されたMOSFET
を提供する方法において、(a) ゲート酸化物表面が暴
露した部分的に制作したMOSFETを提供し、(b) 窒素の
イオン又はフリーラジカルの一方又は両方を前記の暴露
したゲート酸化物の表面に適用することによって、前記
表面を、オキシナイトライドに転換し、(c) 前記のMO
SFETの制作を完了する段階を含んでなる、方法。 （２） ゲート酸化物拡散隔膜特性の改良されたMOSFET
を提供する方法において、(a) ゲート酸化物表面が暴
露した部分的に制作したMOSFETを提供し、(b) 約５０
ｅＶ〜約１０００ｅＶの前記の暴露したゲート酸化物の
表面に窒素を低エネルギーインプラントルによって、前
記の暴露表面をオキシナイトライドに転換し、(c) 前
記のMOSFETの制作を完了する段階を含んでなる、方法。 （３） 低エネルギーインプラントが、反応性イオン・
エッチング・インプラントである、第２項に記載の方
法。 （４） 拡散隔膜を有するMOSFET用のゲート酸化物の制
作法において、(a) 半導体材料の層と、前記半導体層
と界面を形成している前記の半導体材料の層上の暴露し
たゲート酸化物とを有する部分的に制作したMOSFET半導
体装置を提供し、(b) 前記の暴露した表面を、窒素の
フリーラジカル又はイオンの少なくとも一方に暴露し
て、前記のゲート酸化物の暴露した表面にオキシナイト
ライド領域を形成する段階を含んでなる、方法。 （５） オキシナイトライドを、界面から少なくとも１
原子単層だけ間隔を開ける、第４項に記載の方法。 （６） 部分的に制作したMOSFET半導体装置を約２７℃
〜約８００℃の範囲の温度に加熱し、マイクロウェーブ
プラズマ中に窒素ガスを供給することによってフリーラ
ジカルを発生させ、暴露したゲート酸化物に適用する段
階によって、暴露した表面をフリーラジカルに暴露す
る、第４項記載の方法。 （７） 温度が約６５０℃である、第６項記載の方法。 （８） オキシナイトライド領域の深さが、０に近づく
限定的な距離から、オキシナイトライド層の暴露した面
の表面から界面間での距離の約９０％である、第４項記
載の方法。 （９） オキシナイトライド領域の深さが、０に近づく
限定的な距離から、オキシナイトライド層の暴露した面
の表面から界面間での距離の約９０％である、第６項記
載の方法。 （１０） オキシナイトライド領域の深さが、０に近づ
く限定的な距離から、オキシナイトライド層の暴露した
面の表面から界面間での距離の約９０％である、第７項
記載の方法。 （１１） 部分的に制作したMOSFET半導体装置を約４０
０℃の温度に加熱し、Ｎ 2 ガスの存在下にて前記の加熱
した部分的に制作したMOSFET半導体装置に容量的にカッ
プリングしたＲＦ出力を有する平行板反応装置を提供
し、前記反応装置にイオンの供給を引き起こさせる段階
によって、暴露した表面をイオンに暴露する、第４項記
載の方法。 （１２） Ｎ2 ガスの圧力及びＲＦ出力を、装置で約−
３００ボルトＤＣのバイアスが得られるように設定し
て、暴露した酸化物層の窒素イオン衝撃を提供する、第
１１項記載の方法。 （１３） 暴露した表面を窒素のフリーラジカル又はイ
オンの両方に暴露して、ゲート酸化物の暴露した表面に
オキシナイトライド領域を形成する、第４項記載の方
法。 （１４） 部分的に制作したMOSFET半導体装置を約４０
０℃の温度に加熱し、Ｎ 2 ガスの存在下にて前記の加熱
した部分的に制作したMOSFET半導体装置に容量的にカッ
プリングしたＲＦ出力を有する平行板反応装置を提供
し、前記反応装置にイオンの供給を引き起こさせる段階
によって、暴露した表面をイオンに暴露し、部分的に制
作したMOSFET半導体装置を約２７℃〜約８００℃の範囲
の温度に加熱し、マイクロウェーブプラズマ中に窒素ガ
スを供給することによってフリーラジカルを発生させ、
暴露したゲート酸化物に適用する段階によって、前記の
暴露した表面をフリーラジカルに暴露する、第１３項記
載の方法。 （１５） ゲート酸化物の拡散隔膜特性が改良されたＭ
ＯＳＦＥＴを提供する方法であって、暴露したゲート酸
化物表面を有する、部分的に制作したＭＯＳＦＥＴを与
えることから成る上記方法。ＭＯＳＦＥＴ制作の間、窒
素のイオンラジカル、フリーラジカルの一方又は両方を
前記の暴露したゲート酸化物表面に適用することによっ
て、前記の暴露したゲート酸化物表面はオキシナイトラ
イドに転換する。次いで、ＭＯＳＦＥＴの制作は標準的
な手段で完成される。
Claims (1)
- 【請求項１】 ゲート酸化物拡散隔膜特性の改良された
MOSFETを提供する方法において、 (a) ゲート酸化物表面が暴露した部分的に制作したMO
SFETを提供し、 (b) 窒素のイオン又はフリーラジカルの一方又は両方
を前記の暴露したゲート酸化物の表面に適用することに
よって、前記表面を、オキシナイトライドに転換し、 (c) 前記のMOSFETの制作を完了する段階を含んでな
る、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2375296P | 1996-08-12 | 1996-08-12 | |
| US023752 | 1996-08-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079509A true JPH1079509A (ja) | 1998-03-24 |
Family
ID=21816992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9217652A Pending JPH1079509A (ja) | 1996-08-12 | 1997-08-12 | ゲート酸化物の拡散隔膜特性の改良法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6040249A (ja) |
| EP (1) | EP0824268A3 (ja) |
| JP (1) | JPH1079509A (ja) |
| KR (1) | KR19980018560A (ja) |
| SG (1) | SG63735A1 (ja) |
| TW (1) | TW406340B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365467B1 (en) | 1998-12-30 | 2002-04-02 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate oxide layer in semiconductor device |
| JP2002543584A (ja) * | 1999-04-22 | 2002-12-17 | アプライド マテリアルズ インコーポレイテッド | プラズマラジカルに基板を曝露する装置及び方法 |
| JP2005520338A (ja) * | 2002-03-13 | 2005-07-07 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | ドープとアニールを同時に行うことにより薄膜層を形成するための方法 |
| US7098154B2 (en) | 2003-04-08 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device and semiconductor device |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136654A (en) * | 1996-06-07 | 2000-10-24 | Texas Instruments Incorporated | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics |
| EP0847079A3 (en) * | 1996-12-05 | 1999-11-03 | Texas Instruments Incorporated | Method of manufacturing an MIS electrode |
| US6399445B1 (en) * | 1997-12-18 | 2002-06-04 | Texas Instruments Incorporated | Fabrication technique for controlled incorporation of nitrogen in gate dielectric |
| US6261973B1 (en) * | 1997-12-31 | 2001-07-17 | Texas Instruments Incorporated | Remote plasma nitridation to allow selectively etching of oxide |
| TW419732B (en) * | 1998-07-15 | 2001-01-21 | Texas Instruments Inc | A method for gate-stack formation including a high-k dielectric |
| US6211045B1 (en) * | 1999-11-30 | 2001-04-03 | Vlsi Technology, Inc. | Incorporation of nitrogen-based gas in polysilicon gate re-oxidation to improve hot carrier performance |
| US6686298B1 (en) * | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
| US6833329B1 (en) * | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
| US6660657B1 (en) * | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
| US6773999B2 (en) * | 2001-07-18 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Method for treating thick and thin gate insulating film with nitrogen plasma |
| US6878585B2 (en) * | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
| US6723599B2 (en) * | 2001-12-03 | 2004-04-20 | Micron Technology, Inc. | Methods of forming capacitors and methods of forming capacitor dielectric layers |
| US7071043B2 (en) * | 2002-08-15 | 2006-07-04 | Micron Technology, Inc. | Methods of forming a field effect transistor having source/drain material over insulative material |
| DE10240449B4 (de) * | 2002-09-02 | 2009-06-10 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird |
| US20070090493A1 (en) * | 2005-10-11 | 2007-04-26 | Promos Technologies Inc. | Fabrication of nitrogen containing regions on silicon containing regions in integrated circuits, and integrated circuits obtained thereby |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7928020B2 (en) * | 2007-09-27 | 2011-04-19 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating a nitrogenated silicon oxide layer and MOS device having same |
| CN116031141A (zh) * | 2022-12-25 | 2023-04-28 | 北京屹唐半导体科技股份有限公司 | 工件处理方法、工件处理设备及半导体器件 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0006706B2 (en) * | 1978-06-14 | 1993-03-17 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| US4762728A (en) * | 1985-04-09 | 1988-08-09 | Fairchild Semiconductor Corporation | Low temperature plasma nitridation process and applications of nitride films formed thereby |
| US4774197A (en) * | 1986-06-17 | 1988-09-27 | Advanced Micro Devices, Inc. | Method of improving silicon dioxide |
| US4725560A (en) * | 1986-09-08 | 1988-02-16 | International Business Machines Corp. | Silicon oxynitride storage node dielectric |
| US4776925A (en) * | 1987-04-30 | 1988-10-11 | The Trustees Of Columbia University In The City Of New York | Method of forming dielectric thin films on silicon by low energy ion beam bombardment |
| JPS6437029A (en) * | 1987-07-31 | 1989-02-07 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor |
| KR950001155B1 (ko) * | 1991-12-30 | 1995-02-11 | 삼정전자 주식회사 | 반도체소자의 제조방법 |
| KR940007448B1 (ko) * | 1992-02-25 | 1994-08-18 | 삼성전자 주식회사 | 게이트절연막 형성방법 |
| JPH06151829A (ja) * | 1992-11-02 | 1994-05-31 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| US5712208A (en) * | 1994-06-09 | 1998-01-27 | Motorola, Inc. | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants |
| JP3072000B2 (ja) * | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH0823095A (ja) * | 1994-07-07 | 1996-01-23 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP3565910B2 (ja) * | 1994-08-11 | 2004-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH08250488A (ja) * | 1995-01-13 | 1996-09-27 | Seiko Epson Corp | プラズマ処理装置及びその方法 |
| TW278230B (en) * | 1995-09-15 | 1996-06-11 | Nat Science Council | Inhibition method of boron spiking effect in P polysilicon implanted by BF2 |
| US5629221A (en) * | 1995-11-24 | 1997-05-13 | National Science Council Of Republic Of China | Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma |
| TW328147B (en) * | 1996-05-07 | 1998-03-11 | Lucent Technologies Inc | Semiconductor device fabrication |
| US5939763A (en) * | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
| US5840610A (en) * | 1997-01-16 | 1998-11-24 | Advanced Micro Devices, Inc. | Enhanced oxynitride gate dielectrics using NF3 gas |
| US5837598A (en) * | 1997-03-13 | 1998-11-17 | Lsi Logic Corporation | Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same |
| US5882974A (en) * | 1998-04-08 | 1999-03-16 | Advanced Micro Devices, Inc. | High-performance PMOS transistor using a barrier implant in the source-side of the transistor channel |
-
1997
- 1997-08-08 US US08/907,668 patent/US6040249A/en not_active Expired - Lifetime
- 1997-08-11 KR KR1019970038126A patent/KR19980018560A/ko not_active Application Discontinuation
- 1997-08-11 EP EP97306090A patent/EP0824268A3/en not_active Withdrawn
- 1997-08-12 JP JP9217652A patent/JPH1079509A/ja active Pending
- 1997-08-12 SG SG1997002920A patent/SG63735A1/en unknown
- 1997-09-25 TW TW086111645A patent/TW406340B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365467B1 (en) | 1998-12-30 | 2002-04-02 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate oxide layer in semiconductor device |
| JP2002543584A (ja) * | 1999-04-22 | 2002-12-17 | アプライド マテリアルズ インコーポレイテッド | プラズマラジカルに基板を曝露する装置及び方法 |
| JP2005520338A (ja) * | 2002-03-13 | 2005-07-07 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | ドープとアニールを同時に行うことにより薄膜層を形成するための方法 |
| KR101018967B1 (ko) * | 2002-03-13 | 2011-03-02 | 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. | 도핑 및 소결을 동시에 행함으로써 박막층을 형성하기위한 방법 |
| US7098154B2 (en) | 2003-04-08 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0824268A3 (en) | 1999-05-26 |
| EP0824268A2 (en) | 1998-02-18 |
| US6040249A (en) | 2000-03-21 |
| TW406340B (en) | 2000-09-21 |
| KR19980018560A (ko) | 1998-06-05 |
| SG63735A1 (en) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1079509A (ja) | ゲート酸化物の拡散隔膜特性の改良法 | |
| US7723242B2 (en) | Enhanced thin-film oxidation process | |
| TWI447913B (zh) | 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體 | |
| KR20050053417A (ko) | 래디칼 보조 산화 장치 | |
| CN1555580A (zh) | 半导体器件及其制造方法 | |
| JP2006210818A (ja) | 半導体素子およびその製造方法 | |
| CN109003895B (zh) | 一种提高SiC MOSFET器件性能稳定性的制作方法 | |
| WO2003056622A1 (fr) | Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs | |
| TW479281B (en) | A silicon-germanium transistor and associated methods | |
| TWI302745B (en) | A high-voltage metal-oxide-semiconductor device and a double- diffused -drain metal-oxide-semiconductor device | |
| CN102142369A (zh) | 一种改善SiC器件性能的方法 | |
| US20030008442A1 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
| CN111129155A (zh) | 一种低栅漏电容碳化硅di-mosfet制备方法 | |
| US6664172B2 (en) | Method of forming a MOS transistor with improved threshold voltage stability | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| KR101858524B1 (ko) | 반도체 소자의 제조 방법 | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| JPH1070273A (ja) | 炭化珪素上のｍｉｓ構造体の製造法 | |
| JP5618430B2 (ja) | 半導体装置およびその製造方法 | |
| CN108962982A (zh) | 基于异质栅介质凹型沟道隧穿场效应晶体管及制作方法 | |
| JP4639000B2 (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| CN110246893B (zh) | 基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管及制作方法 | |
| CN104201109B (zh) | 一种用于制备等离子氮化栅极介质层的方法 | |
| Arith | 4H-SiC metal oxide semiconductor devices | |
| US6566271B1 (en) | Method of producing a semiconductor surface covered with fluorine |