JPH1075577A - 圧電トランスの制御回路 - Google Patents
圧電トランスの制御回路Info
- Publication number
- JPH1075577A JPH1075577A JP8228457A JP22845796A JPH1075577A JP H1075577 A JPH1075577 A JP H1075577A JP 8228457 A JP8228457 A JP 8228457A JP 22845796 A JP22845796 A JP 22845796A JP H1075577 A JPH1075577 A JP H1075577A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric transformer
- voltage
- control circuit
- circuit
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、圧電トランスの出力側が異常状態
になった場合に、迅速に動作を停止する圧電トランスの
制御回路の提供。 【解決手段】 位相検出回路１１により、駆動回路４か
ら圧電トランス１に入力される入力電圧と、圧電トラン
ス１の出力電圧との位相差を検出し、圧電トランス１の
出力側が異常状態になった際の位相差の変化に基づい
て、保護回路１０により発振回路３の発振を停止させ
る。
になった場合に、迅速に動作を停止する圧電トランスの
制御回路の提供。 【解決手段】 位相検出回路１１により、駆動回路４か
ら圧電トランス１に入力される入力電圧と、圧電トラン
ス１の出力電圧との位相差を検出し、圧電トランス１の
出力側が異常状態になった際の位相差の変化に基づい
て、保護回路１０により発振回路３の発振を停止させ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、冷陰極管の駆動装
置に使用して好適な圧電トランスの制御回路に関する。
置に使用して好適な圧電トランスの制御回路に関する。
【０００２】
【従来の技術】近年、持ち運びの容易なノート型パーソ
ナルコンピュータ等には、その表示装置として液晶表示
器が広く用いられている。この液晶表示装置の内部に
は、液晶表示パネルを背照すべく、所謂バックライトと
して冷陰極管が備えられており、その冷陰極管を点灯さ
せるには、電池等の直流低電圧から点灯開始時1000Ｖrm
s以上、定常点灯時500Ｖrms程度の交流高電圧への変換
が可能な昇圧インバータが必要とされる。従来、この昇
圧インバータの昇圧用トランスとして、巻線トランスが
使われていたが、最近では機械エネルギーを介して電気
変換し昇圧を行う圧電トランスが使用されるようになり
つつある。この圧電トランスは、出力負荷（負荷抵抗）
の大きさによって昇圧比が大きく変化するという一般に
は好ましくない特性を有しているが、一方でこの負荷抵
抗への依存性が冷陰極管のインバータ電源の特性に適し
ており、液晶表示器の薄型化、高効率化の要求に応える
小型高圧電源として注目されている。このような圧電ト
ランスの制御回路について図１を参照して説明する。
ナルコンピュータ等には、その表示装置として液晶表示
器が広く用いられている。この液晶表示装置の内部に
は、液晶表示パネルを背照すべく、所謂バックライトと
して冷陰極管が備えられており、その冷陰極管を点灯さ
せるには、電池等の直流低電圧から点灯開始時1000Ｖrm
s以上、定常点灯時500Ｖrms程度の交流高電圧への変換
が可能な昇圧インバータが必要とされる。従来、この昇
圧インバータの昇圧用トランスとして、巻線トランスが
使われていたが、最近では機械エネルギーを介して電気
変換し昇圧を行う圧電トランスが使用されるようになり
つつある。この圧電トランスは、出力負荷（負荷抵抗）
の大きさによって昇圧比が大きく変化するという一般に
は好ましくない特性を有しているが、一方でこの負荷抵
抗への依存性が冷陰極管のインバータ電源の特性に適し
ており、液晶表示器の薄型化、高効率化の要求に応える
小型高圧電源として注目されている。このような圧電ト
ランスの制御回路について図１を参照して説明する。
【０００３】図１は、従来例としての圧電トランスの制
御回路のブロック構成図である。図中、１０１は圧電ト
ランス、１０２は圧電トランス１０１の出力側に接続さ
れた冷陰極管等の負荷、１０３は正弦波や三角波、矩形
波等の交流信号を発振する発振回路、そして１０４は発
振回路１０３の発振信号により圧電トランス１０１を駆
動する駆動回路である。圧電トランスは、入力される交
流電圧の周波数に対して出力電圧が山状に大きく変化
し、圧電トランスの有する共振周波数で駆動された際、
出力電圧が極大値を採ること、そして温度や出力の負荷
の大きさ（負荷抵抗）によってその共振周波数が変化す
ることが一般に知られている。そこで、共振周波数と等
しい発振信号を発振回路１０３より出力し、その発振信
号に基づいて駆動回路１０４により圧電トランス１０１
を駆動することにより、圧電トランス１０１の出力側に
高電圧を発生させるのが一般的である。
御回路のブロック構成図である。図中、１０１は圧電ト
ランス、１０２は圧電トランス１０１の出力側に接続さ
れた冷陰極管等の負荷、１０３は正弦波や三角波、矩形
波等の交流信号を発振する発振回路、そして１０４は発
振回路１０３の発振信号により圧電トランス１０１を駆
動する駆動回路である。圧電トランスは、入力される交
流電圧の周波数に対して出力電圧が山状に大きく変化
し、圧電トランスの有する共振周波数で駆動された際、
出力電圧が極大値を採ること、そして温度や出力の負荷
の大きさ（負荷抵抗）によってその共振周波数が変化す
ることが一般に知られている。そこで、共振周波数と等
しい発振信号を発振回路１０３より出力し、その発振信
号に基づいて駆動回路１０４により圧電トランス１０１
を駆動することにより、圧電トランス１０１の出力側に
高電圧を発生させるのが一般的である。
【０００４】このような従来の圧電トランスの制御回路
では、駆動回路１０４は発振回路１０３より入力される
発振信号を電流増幅する回路として働き、略定電圧で駆
動している。圧電トランスは、一般に出力インピーダン
スが高く、負荷が大きいほど入力信号の周波数に対する
出力電圧の比（昇圧比）が大きという特性を持ってい
る。そのため、圧電トランス１０１に接続されている負
荷１０２がはずれたり、負荷１０２が損傷する等によっ
て圧電トランス１０１の出力側が開放された場合、出力
側の負荷が無限大となり出力電圧が急激に増大し、非常
に大きな電圧が生じるため、付近に実装されている他の
部品に放電してその部品を破壊する恐れがある。また、
圧電トランス自体も非常に大きな機械信号により破壊す
る恐れがある。
では、駆動回路１０４は発振回路１０３より入力される
発振信号を電流増幅する回路として働き、略定電圧で駆
動している。圧電トランスは、一般に出力インピーダン
スが高く、負荷が大きいほど入力信号の周波数に対する
出力電圧の比（昇圧比）が大きという特性を持ってい
る。そのため、圧電トランス１０１に接続されている負
荷１０２がはずれたり、負荷１０２が損傷する等によっ
て圧電トランス１０１の出力側が開放された場合、出力
側の負荷が無限大となり出力電圧が急激に増大し、非常
に大きな電圧が生じるため、付近に実装されている他の
部品に放電してその部品を破壊する恐れがある。また、
圧電トランス自体も非常に大きな機械信号により破壊す
る恐れがある。
【０００５】そこで前記の問題に対して、例えば、特開
平８−３３３５０号や特開平８−３３３５２号に開示さ
れる手法では、出力電圧や負荷電流を検出し、負荷の異
常により出力電圧が所定の電圧値を越えた場合は発振回
路の発振を停止することにより、制御回路及び圧電トラ
ンスを破壊から保護している。
平８−３３３５０号や特開平８−３３３５２号に開示さ
れる手法では、出力電圧や負荷電流を検出し、負荷の異
常により出力電圧が所定の電圧値を越えた場合は発振回
路の発振を停止することにより、制御回路及び圧電トラ
ンスを破壊から保護している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例の手法においては、検出した出力電圧や負荷電流を
直流電圧に変換する整流回路が備えられており、その整
流回路の持つ時定数により電圧超過を検知してから発振
を停止するまでに要する時間が無視できないという問題
があり、時には保護機能が働くまでに異常な出力電圧が
発生し、制御回路や圧電トランスが破壊される可能性が
ある。
来例の手法においては、検出した出力電圧や負荷電流を
直流電圧に変換する整流回路が備えられており、その整
流回路の持つ時定数により電圧超過を検知してから発振
を停止するまでに要する時間が無視できないという問題
があり、時には保護機能が働くまでに異常な出力電圧が
発生し、制御回路や圧電トランスが破壊される可能性が
ある。
【０００７】そこで、本発明は、圧電トランスの出力側
が異常状態になった場合に、迅速に動作を停止する圧電
トランスの制御回路の提供を目的とする。
が異常状態になった場合に、迅速に動作を停止する圧電
トランスの制御回路の提供を目的とする。
【０００８】
【課題を解決するための手段】上述の目的達成のため、
本発明の圧電トランスの制御回路は、以下の構成を特徴
とする。即ち、発振手段が発生する交流信号に応じて、
高電圧を発生する圧電トランスの制御回路であって、前
記圧電トランスを駆動する入力電圧と前記圧電トランス
の出力電圧との位相差を検出する位相差検出手段と、前
記位相差検出手段により検出した位相差の変化に基づい
て、前記圧電トランス及び自制御回路を保護する保護手
段と、を備えることを特徴とし、例えば前記保護手段
は、前記圧電トランスに負荷が接続されている状態にお
ける位相差と、無負荷状態または短絡状態における位相
差との変化に基づいて動作することを特徴とする。これ
により、負荷の状態を検知し、迅速に保護動作を行う。
本発明の圧電トランスの制御回路は、以下の構成を特徴
とする。即ち、発振手段が発生する交流信号に応じて、
高電圧を発生する圧電トランスの制御回路であって、前
記圧電トランスを駆動する入力電圧と前記圧電トランス
の出力電圧との位相差を検出する位相差検出手段と、前
記位相差検出手段により検出した位相差の変化に基づい
て、前記圧電トランス及び自制御回路を保護する保護手
段と、を備えることを特徴とし、例えば前記保護手段
は、前記圧電トランスに負荷が接続されている状態にお
ける位相差と、無負荷状態または短絡状態における位相
差との変化に基づいて動作することを特徴とする。これ
により、負荷の状態を検知し、迅速に保護動作を行う。
【０００９】好ましくは前記保護手段は、前記圧電トラ
ンス及び自制御回路を保護すべく、前記発振手段による
交流信号の発生を停止させる、或は、前記圧電トランス
の出力電圧を低減させる方向に前記発振手段による交流
信号の発振を変化させるとよい。また、例えば前記位相
差検出手段は、前記圧電トランスの入力電圧を所定値と
比較する第１のコンパレータと、前記圧電トランスの出
力電圧を前記所定値と比較する第２のコンパレータと、
前記第１及び第２のコンパレータの出力値に基づいて、
前記位相差を検出する位相比較器とを含み、その位相比
較器の出力電圧に応じて、前記保護手段を動作させると
よい。
ンス及び自制御回路を保護すべく、前記発振手段による
交流信号の発生を停止させる、或は、前記圧電トランス
の出力電圧を低減させる方向に前記発振手段による交流
信号の発振を変化させるとよい。また、例えば前記位相
差検出手段は、前記圧電トランスの入力電圧を所定値と
比較する第１のコンパレータと、前記圧電トランスの出
力電圧を前記所定値と比較する第２のコンパレータと、
前記第１及び第２のコンパレータの出力値に基づいて、
前記位相差を検出する位相比較器とを含み、その位相比
較器の出力電圧に応じて、前記保護手段を動作させると
よい。
【００１０】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。はじめに、本発明を適用した圧電
トランスの制御回路の構成を図２を参照して説明する。
図２は、本発明の一実施形態としての圧電トランスの制
御回路のブロック構成図である。
を参照して説明する。はじめに、本発明を適用した圧電
トランスの制御回路の構成を図２を参照して説明する。
図２は、本発明の一実施形態としての圧電トランスの制
御回路のブロック構成図である。
【００１１】図中、１は圧電トランス、２は圧電トラン
ス１の出力側に接続された冷陰極管等の負荷、３は正弦
波や三角波、矩形波等の交流信号を発振する発振回路、
そして４は発振回路３の発振信号により圧電トランス１
を駆動する駆動回路である。これらの構成については従
来の技術により公知なため、詳細な説明は省略する。Ｒ
１，Ｒ２は、圧電トランス１の出力電圧を検出するため
の分圧抵抗であり、圧電トランス１とグランドの間に負
荷２と並列に接続されている。Ｒ１及びＲ２の抵抗値の
和は、例えば１ＭΩ以上であって負荷側に影響しない程
度の値である。１１は、駆動回路４から圧電トランス１
へ入力される入力電圧と、Ｒ１及びＲ２によって分圧さ
れた圧電トランス１の出力電圧とが入力される位相検出
回路であり、この入力電圧と出力電圧間の位相差を検出
し、その位相差に応じた検出電圧を出力する。そして、
１０は位相検出回路１１からの検出電圧の変化に基づい
て、発振回路３の発振を停止させたり発振電圧を低下さ
せるべく、制御を行う保護回路である。
ス１の出力側に接続された冷陰極管等の負荷、３は正弦
波や三角波、矩形波等の交流信号を発振する発振回路、
そして４は発振回路３の発振信号により圧電トランス１
を駆動する駆動回路である。これらの構成については従
来の技術により公知なため、詳細な説明は省略する。Ｒ
１，Ｒ２は、圧電トランス１の出力電圧を検出するため
の分圧抵抗であり、圧電トランス１とグランドの間に負
荷２と並列に接続されている。Ｒ１及びＲ２の抵抗値の
和は、例えば１ＭΩ以上であって負荷側に影響しない程
度の値である。１１は、駆動回路４から圧電トランス１
へ入力される入力電圧と、Ｒ１及びＲ２によって分圧さ
れた圧電トランス１の出力電圧とが入力される位相検出
回路であり、この入力電圧と出力電圧間の位相差を検出
し、その位相差に応じた検出電圧を出力する。そして、
１０は位相検出回路１１からの検出電圧の変化に基づい
て、発振回路３の発振を停止させたり発振電圧を低下さ
せるべく、制御を行う保護回路である。
【００１２】ここで、本発明の概要を述べれは、駆動回
路４から圧電トランス１に入力される入力電圧と、圧電
トランス１の出力電圧との位相差に着目し、圧電トラン
ス１に接続された負荷が解放状態になった場合や何らか
の原因により短絡状態になった場合における位相差の変
化に基づいて制御回路及び圧電トランス１を破壊から保
護するものである。この位相差の変化について図３を参
照して説明する。
路４から圧電トランス１に入力される入力電圧と、圧電
トランス１の出力電圧との位相差に着目し、圧電トラン
ス１に接続された負荷が解放状態になった場合や何らか
の原因により短絡状態になった場合における位相差の変
化に基づいて制御回路及び圧電トランス１を破壊から保
護するものである。この位相差の変化について図３を参
照して説明する。
【００１３】図３は、本発明の一実施形態としての圧電
トランスにおける発振周波数に対する入出力電圧の位相
差及び出力電圧特性を示す図であり、図３（Ａ）は、圧
電トランス１に負荷２が接続されている場合の入出力電
圧の位相差を示す特性曲線Ｐと無負荷状態における入出
力電圧の位相差を示す特性曲線Ｑとを示す。また、図３
（Ｂ）は、圧電トランス１に負荷２が接続されている場
合の特性曲線Ｒを示す。
トランスにおける発振周波数に対する入出力電圧の位相
差及び出力電圧特性を示す図であり、図３（Ａ）は、圧
電トランス１に負荷２が接続されている場合の入出力電
圧の位相差を示す特性曲線Ｐと無負荷状態における入出
力電圧の位相差を示す特性曲線Ｑとを示す。また、図３
（Ｂ）は、圧電トランス１に負荷２が接続されている場
合の特性曲線Ｒを示す。
【００１４】前述のように、圧電トランスはある共振周
波数で昇圧比が最大となる周波数依存性を有しており、
一般に、その共振周波数で圧電トランスを駆動すること
により、圧電トランスの入力側より高電圧を得ている。
図３（Ｂ）の曲線Ｒでは、圧電トランスをｆ０の発振周
波数で駆動することにより出力電圧が最大値が得られ
る。また、図３（Ａ）の曲線Ｐによれば、その状態にお
ける入出力電圧間の位相差の絶対値は、約３５deg.であ
る。ここで、圧電トランス１に接続されている負荷２が
はずれたり損傷する等により、圧電トランス１の出力側
が開放された場合、昇圧比が増大し非常に大きな出力電
圧が生じる。また、同時に入出力間の位相差は、図３
（Ａ）中の曲線Ｑで示した位相差の特性に変化し、発振
周波数ｆ０においては入出力間の位相差は略０deg.にな
る。このように圧電トランス１は出力側の負荷２の変化
に応じて、入出力電圧間の位相差が変化するという特性
を有している。
波数で昇圧比が最大となる周波数依存性を有しており、
一般に、その共振周波数で圧電トランスを駆動すること
により、圧電トランスの入力側より高電圧を得ている。
図３（Ｂ）の曲線Ｒでは、圧電トランスをｆ０の発振周
波数で駆動することにより出力電圧が最大値が得られ
る。また、図３（Ａ）の曲線Ｐによれば、その状態にお
ける入出力電圧間の位相差の絶対値は、約３５deg.であ
る。ここで、圧電トランス１に接続されている負荷２が
はずれたり損傷する等により、圧電トランス１の出力側
が開放された場合、昇圧比が増大し非常に大きな出力電
圧が生じる。また、同時に入出力間の位相差は、図３
（Ａ）中の曲線Ｑで示した位相差の特性に変化し、発振
周波数ｆ０においては入出力間の位相差は略０deg.にな
る。このように圧電トランス１は出力側の負荷２の変化
に応じて、入出力電圧間の位相差が変化するという特性
を有している。
【００１５】位相差の変化は、位相検出回路１１により
検出電圧に変換され、保護回路１０に入力されている。
図４に位相検出回路から出力される検出電圧と、圧電ト
ランスの出力電圧の時間変化を示す。図４は、本発明の
一実施形態としての経過時間に対する出力電圧及び位相
検出回路における検出電圧の関係を説明する図である。
検出電圧に変換され、保護回路１０に入力されている。
図４に位相検出回路から出力される検出電圧と、圧電ト
ランスの出力電圧の時間変化を示す。図４は、本発明の
一実施形態としての経過時間に対する出力電圧及び位相
検出回路における検出電圧の関係を説明する図である。
【００１６】図中、Ｔ０で圧電トランス１の出力側が開
放状態になると、図４（Ａ）に示すように出力電圧が急
激に上昇し始める。それに伴い入出力間の位相差も変化
するため、図４（Ｂ）に示すように位相検出回路１１の
検出電圧も変化する。検出電圧は、保護回路１０に入力
されており、保護回路１０では、予め設定されているし
きい値と検出電圧とを比較しているため、Ｔ1の時点で
検出電圧がしきい値を越えると、例えば、保護回路１０
は発振回路３の発振を停止させることにより、圧電トラ
ンス２の駆動が停止され、図４（Ａ）に示す出力電圧は
０となる。この位相検出回路１１の具体的な回路構成に
ついて述べれば、圧電トランス１の入力電圧及び出力電
圧は、矩形波または正弦波である。そこで例えば、これ
らの電圧信号をＥＸ−ＯＲ（排他的論理和）ゲート型の
位相比較器に入力することによって入出力間電圧の位相
差に応じたパルス電圧を入手し、その電圧を所定のしき
い値と比較すればよい訳であるが、本実施形態では２つ
のコンパレータとＥＸ−ＯＲゲート型の位相比較器とに
より実現する。この回路の具体的な構成を図５から図７
を参照して説明する。
放状態になると、図４（Ａ）に示すように出力電圧が急
激に上昇し始める。それに伴い入出力間の位相差も変化
するため、図４（Ｂ）に示すように位相検出回路１１の
検出電圧も変化する。検出電圧は、保護回路１０に入力
されており、保護回路１０では、予め設定されているし
きい値と検出電圧とを比較しているため、Ｔ1の時点で
検出電圧がしきい値を越えると、例えば、保護回路１０
は発振回路３の発振を停止させることにより、圧電トラ
ンス２の駆動が停止され、図４（Ａ）に示す出力電圧は
０となる。この位相検出回路１１の具体的な回路構成に
ついて述べれば、圧電トランス１の入力電圧及び出力電
圧は、矩形波または正弦波である。そこで例えば、これ
らの電圧信号をＥＸ−ＯＲ（排他的論理和）ゲート型の
位相比較器に入力することによって入出力間電圧の位相
差に応じたパルス電圧を入手し、その電圧を所定のしき
い値と比較すればよい訳であるが、本実施形態では２つ
のコンパレータとＥＸ−ＯＲゲート型の位相比較器とに
より実現する。この回路の具体的な構成を図５から図７
を参照して説明する。
【００１７】図５は、本発明の一実施形態としての位相
検出回路の回路構成を示す図である。図中、ＥＸ−ＯＲ
ゲート１１ｃには、２つのコンパレータ１１ａ，１１ｂ
が接続されている。そして、コンパレータ１１ａには、
圧電トランス１の入力電圧が入力されており、所定の基
準電圧Ｖｓ（＞０）と比較され、その比較結果として矩
形波がＥＸ−ＯＲゲート１１ｃに出力される（これをＥ
Ｘ−ＯＲゲート１１ｃの入力１とする）。同様に、コン
パレータ１１ｂには、圧電トランス１の出力電圧が入力
されており、所定の基準電圧Ｖｓ（＞０）と比較され、
その比較結果として矩形波がＥＸ−ＯＲゲート１１ｃに
出力される（これをＥＸ−ＯＲゲート１１ｃの入力２と
する）。この状態を図６に示す。
検出回路の回路構成を示す図である。図中、ＥＸ−ＯＲ
ゲート１１ｃには、２つのコンパレータ１１ａ，１１ｂ
が接続されている。そして、コンパレータ１１ａには、
圧電トランス１の入力電圧が入力されており、所定の基
準電圧Ｖｓ（＞０）と比較され、その比較結果として矩
形波がＥＸ−ＯＲゲート１１ｃに出力される（これをＥ
Ｘ−ＯＲゲート１１ｃの入力１とする）。同様に、コン
パレータ１１ｂには、圧電トランス１の出力電圧が入力
されており、所定の基準電圧Ｖｓ（＞０）と比較され、
その比較結果として矩形波がＥＸ−ＯＲゲート１１ｃに
出力される（これをＥＸ−ＯＲゲート１１ｃの入力２と
する）。この状態を図６に示す。
【００１８】図６は、本発明の一実施形態としての位相
検出回路の動作状態を説明するタイムチャートである。
図中、（ａ）は負荷が接続されている正常な動作状態、
（ｂ）は負荷が接続されていない解放状態、そして
（ｃ）は短絡状態を示しており、それぞれＥＸ−ＯＲゲ
ート１１ｃの入力１、入力２、そして出力の状態を表わ
す。（ｃ）の負荷が短絡した場合は、圧電トランス１の
出力電圧は０、基準電圧Ｖｓは０よりも大きいため、同
図の如くコンパレータ１１ｂの出力値はある電圧値で略
一定となり、ＥＸ−ＯＲゲート１１ｃの出力値は圧電ト
ランス１の入力電圧だけに従って変化することになる。
そこで、コンパレータ１１ａの出力（コンパレータ処理
後の圧電トランス１の入力電圧）におけるパルス電圧の
立ち上がりタイミングから所定時間Ｔ経過した時点での
ＥＸ−ＯＲゲート１１ｃの出力を検出し、オンの場合は
正常と判断し、オフの場合は異常状態と判断する。ここ
で、所定時間Ｔの設定値としては、圧電トランス１の入
出力電圧間の位相差を表わす前述の図３（Ｂ）の発振周
波数ｆ０における図３（Ａ）の曲線Ｑ（無負荷状態）と
曲線Ｐ（負荷接続状態）との位相差の中間値（例えば、
２０deg.程度）を採ればよい。この判断を行う保護回路
１０の回路構成を図７に示す。
検出回路の動作状態を説明するタイムチャートである。
図中、（ａ）は負荷が接続されている正常な動作状態、
（ｂ）は負荷が接続されていない解放状態、そして
（ｃ）は短絡状態を示しており、それぞれＥＸ−ＯＲゲ
ート１１ｃの入力１、入力２、そして出力の状態を表わ
す。（ｃ）の負荷が短絡した場合は、圧電トランス１の
出力電圧は０、基準電圧Ｖｓは０よりも大きいため、同
図の如くコンパレータ１１ｂの出力値はある電圧値で略
一定となり、ＥＸ−ＯＲゲート１１ｃの出力値は圧電ト
ランス１の入力電圧だけに従って変化することになる。
そこで、コンパレータ１１ａの出力（コンパレータ処理
後の圧電トランス１の入力電圧）におけるパルス電圧の
立ち上がりタイミングから所定時間Ｔ経過した時点での
ＥＸ−ＯＲゲート１１ｃの出力を検出し、オンの場合は
正常と判断し、オフの場合は異常状態と判断する。ここ
で、所定時間Ｔの設定値としては、圧電トランス１の入
出力電圧間の位相差を表わす前述の図３（Ｂ）の発振周
波数ｆ０における図３（Ａ）の曲線Ｑ（無負荷状態）と
曲線Ｐ（負荷接続状態）との位相差の中間値（例えば、
２０deg.程度）を採ればよい。この判断を行う保護回路
１０の回路構成を図７に示す。
【００１９】図７は、本発明の一実施形態としての保護
回路の回路構成を示す図である。図中、Ｄフリップフロ
ップ１０ｂは、位相検出回路１１からの出力がＤ端子、
そして遅延回路１０ａで所定時間Ｔだけ遅延されたコン
パレータ１１ａの出力がＣＫ端子に入力され、その結果
がＱ端子から判定回路１０ｃへ出力される。判定回路１
０ｃでは、異常状態の判定、即ち所定時間Ｔ経過後のＥ
Ｘ−ＯＲゲート１１ｃの出力がオフの場合は異常状態と
判断し、発振回路３の発振を停止させたり発振電圧を低
下させる制御を行う。
回路の回路構成を示す図である。図中、Ｄフリップフロ
ップ１０ｂは、位相検出回路１１からの出力がＤ端子、
そして遅延回路１０ａで所定時間Ｔだけ遅延されたコン
パレータ１１ａの出力がＣＫ端子に入力され、その結果
がＱ端子から判定回路１０ｃへ出力される。判定回路１
０ｃでは、異常状態の判定、即ち所定時間Ｔ経過後のＥ
Ｘ−ＯＲゲート１１ｃの出力がオフの場合は異常状態と
判断し、発振回路３の発振を停止させたり発振電圧を低
下させる制御を行う。
【００２０】尚、位相比較器１１は、ＥＸ−ＯＲ（排他
的論理和）ゲートに限られるものではなく、例えばＲ−
Ｓフリップフロップ型の位相比較器であってもよい。ま
た、保護回路１０の保護動作については、発振回路３の
発振を停止させるだけに限られるものではなく、圧電ト
ランス１の出力電圧を低減させる方向に発振回路３の発
振を変化させてもよいことは言うまでもない。
的論理和）ゲートに限られるものではなく、例えばＲ−
Ｓフリップフロップ型の位相比較器であってもよい。ま
た、保護回路１０の保護動作については、発振回路３の
発振を停止させるだけに限られるものではなく、圧電ト
ランス１の出力電圧を低減させる方向に発振回路３の発
振を変化させてもよいことは言うまでもない。
【００２１】＜本実施形態の効果＞ （１）本実施形態によれば、位相検出回路１１を２つの
コンパレータ１１ａ，１１ｂ及びＥＸ−ＯＲゲート型の
位相比較器１１ｃにより構成したことにより、従来技術
で述べたような整流回路を備えていないため、負荷異常
の発生の際、迅速に保護機能を働かせることができる。 （２）圧電トランス１の出力側が開放状態、または短絡
状態になったことを、圧電トランス１の入出力間の位相
差の変化を検出する位相検出回路１１にて検出し、その
検出電圧に基づいて発振回路３の発振を停止させる保護
回路１０を備えることにより、出力異常による制御回
路、圧電トランス、そして周辺部品の破損を防止するこ
とができる。このため、高電圧に対する絶縁対策を簡易
化することができるため、例えば、冷陰極管をバックラ
イトとする液晶表示器の薄型化、軽量化も実現する。
コンパレータ１１ａ，１１ｂ及びＥＸ−ＯＲゲート型の
位相比較器１１ｃにより構成したことにより、従来技術
で述べたような整流回路を備えていないため、負荷異常
の発生の際、迅速に保護機能を働かせることができる。 （２）圧電トランス１の出力側が開放状態、または短絡
状態になったことを、圧電トランス１の入出力間の位相
差の変化を検出する位相検出回路１１にて検出し、その
検出電圧に基づいて発振回路３の発振を停止させる保護
回路１０を備えることにより、出力異常による制御回
路、圧電トランス、そして周辺部品の破損を防止するこ
とができる。このため、高電圧に対する絶縁対策を簡易
化することができるため、例えば、冷陰極管をバックラ
イトとする液晶表示器の薄型化、軽量化も実現する。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
本発明は、圧電トランスの出力側が異常状態になった場
合に、迅速に動作を停止する圧電トランスの制御回路の
提供が実現する。
本発明は、圧電トランスの出力側が異常状態になった場
合に、迅速に動作を停止する圧電トランスの制御回路の
提供が実現する。
【図１】従来例としての圧電トランスの制御回路のブロ
ック構成図である。
ック構成図である。
【図２】本発明の一実施形態としての圧電トランスの制
御回路のブロック構成図である。
御回路のブロック構成図である。
【図３】本発明の一実施形態としての圧電トランスにお
ける発振周波数に対する入出力電圧の位相差及び出力電
圧特性を示す図である。
ける発振周波数に対する入出力電圧の位相差及び出力電
圧特性を示す図である。
【図４】本発明の一実施形態としての経過時間に対する
出力電圧及び位相検出回路における検出電圧の関係を説
明する図である。
出力電圧及び位相検出回路における検出電圧の関係を説
明する図である。
【図５】本発明の一実施形態としての位相検出回路の回
路構成を示す図である。
路構成を示す図である。
【図６】本発明の一実施形態としての位相検出回路の動
作状態を説明するタイムチャートである。
作状態を説明するタイムチャートである。
【図７】本発明の一実施形態としての保護回路の回路構
成を示す図である。
成を示す図である。
１，１０１ 圧電トランス ２，１０２ 負荷 ３，１０３ 発振回路 ４，１０４ 駆動回路 １０ 保護回路 １０ａ 遅延回路 １０ｂ Ｄフリップフロップ １０ｃ 判定回路 １１ 位相検出回路 １１ａ，１１ｂ コンパレータ １１ｃ ＥＸ−ＯＲゲート Ｒ１，Ｒ２ 分圧抵抗
Claims (6)
- 【請求項１】 発振手段が発生する交流信号に応じて、
高電圧を発生する圧電トランスの制御回路であって、 前記圧電トランスを駆動する入力電圧と前記圧電トラン
スの出力電圧との位相差を検出する位相差検出手段と、 前記位相差検出手段により検出した位相差の変化に基づ
いて、前記圧電トランス及び自制御回路を保護する保護
手段と、を備えることを特徴とする圧電トランスの制御
回路。 - 【請求項２】 前記保護手段は、前記圧電トランスに負
荷が接続されている状態における位相差と、無負荷状態
または短絡状態における位相差との変化に基づいて動作
することを特徴とする請求項１記載の圧電トランスの制
御回路。 - 【請求項３】 前記保護手段は、前記圧電トランス及び
自制御回路を保護すべく、前記発振手段による交流信号
の発生を停止させることを特徴とする請求項２記載の圧
電トランスの制御回路。 - 【請求項４】 前記保護手段は、前記圧電トランス及び
自制御回路を保護すべく、前記圧電トランスの出力電圧
を低減させる方向に前記発振手段による交流信号の発振
を変化させることを特徴とする請求項２記載の圧電トラ
ンスの制御回路。 - 【請求項５】 前記位相差検出手段は、 前記圧電トランスの入力電圧を所定値と比較する第１の
コンパレータと、 前記圧電トランスの出力電圧を前記所定値と比較する第
２のコンパレータと、 前記第１及び第２のコンパレータの出力値に基づいて、
前記位相差を検出する位相比較器とを含み、その位相比
較器の出力電圧に応じて、前記保護手段が動作すること
を特徴とする請求項２乃至請求項４の何れかに記載の圧
電トランスの制御回路。 - 【請求項６】 前記位相比較器は、ＥＸ−ＯＲ（排他的
論理和）ゲート型の位相比較器であることを特徴とする
請求項５記載の圧電トランスの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8228457A JPH1075577A (ja) | 1996-08-29 | 1996-08-29 | 圧電トランスの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8228457A JPH1075577A (ja) | 1996-08-29 | 1996-08-29 | 圧電トランスの制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075577A true JPH1075577A (ja) | 1998-03-17 |
Family
ID=16876796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8228457A Withdrawn JPH1075577A (ja) | 1996-08-29 | 1996-08-29 | 圧電トランスの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1075577A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880213B1 (en) | 1998-10-20 | 2005-04-19 | Murata Manufacturing Co., Ltd | Method for screening piezoelectric transformer apparatus |
| JP2011065772A (ja) * | 2009-09-15 | 2011-03-31 | Nihon Ceratec Co Ltd | イオナイザ放電針の汚れ検出回路およびイオナイザ放電針の汚れ検出方法 |
| US7999482B2 (en) | 2004-09-14 | 2011-08-16 | Seiko Epson Corporation | Lighting of discharge lamp by frequency control |
-
1996
- 1996-08-29 JP JP8228457A patent/JPH1075577A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880213B1 (en) | 1998-10-20 | 2005-04-19 | Murata Manufacturing Co., Ltd | Method for screening piezoelectric transformer apparatus |
| US7999482B2 (en) | 2004-09-14 | 2011-08-16 | Seiko Epson Corporation | Lighting of discharge lamp by frequency control |
| JP2011065772A (ja) * | 2009-09-15 | 2011-03-31 | Nihon Ceratec Co Ltd | イオナイザ放電針の汚れ検出回路およびイオナイザ放電針の汚れ検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371792B1 (ko) | 전원공급회로 | |
| US7599202B2 (en) | DC-AC converter with feedback signal control circuit utilizing power supply voltage, controller IC therefor, and electronic apparatus utilizing the DC-AC converter | |
| KR100366777B1 (ko) | 압전트랜스의 구동방법 및 구동회로 | |
| JPH10327586A (ja) | 圧電トランスの制御回路及びその制御方法 | |
| US20060245220A1 (en) | DC-AC converter and controller IC therefor | |
| JP2004166445A (ja) | 直流−交流変換装置、及びそのコントローラｉｃ | |
| JPH0635576A (ja) | バッテリー駆動型電気機器装置 | |
| JP5602170B2 (ja) | プロセッサの動作を制御する方法および電子機器 | |
| US8059433B2 (en) | Power circuit and liquid crystal display using same | |
| US7492620B2 (en) | DC-AC converter and controller IC thereof | |
| JPH1075577A (ja) | 圧電トランスの制御回路 | |
| US7518839B2 (en) | Arc discharge protection apparatus operating in current detection mode | |
| CN109921670B (zh) | 逆变器控制方法、逆变器及可读存储介质 | |
| JPH0473893A (ja) | 放電灯点灯装置 | |
| JP2002231477A (ja) | 圧電トランス保護回路 | |
| KR20050092493A (ko) | 엘씨디 백라이트 인버터의 회로 보호 장치 | |
| JP3158816B2 (ja) | 高周波加熱装置 | |
| JPH1075575A (ja) | 圧電トランスの制御回路 | |
| JP2008220113A (ja) | 圧電トランス制御回路および圧電トランス制御方法 | |
| JPH07230882A (ja) | 高圧放電灯点灯装置 | |
| US7126830B2 (en) | Pulsating current inverter control circuit | |
| Shin et al. | Design and implementation of a digital control IC for driving multiple cold cathode fluorescent lamps | |
| JP3322218B2 (ja) | 圧電トランス駆動装置及び方法 | |
| KR20050104148A (ko) | 인버터 제어장치 | |
| JP4725139B2 (ja) | 発振装置、それを用いた電源装置、およびそれを用いたランプ点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |