JPH1074930A - 光電変換器、画像処理装置、及び光電変換装置 - Google Patents

光電変換器、画像処理装置、及び光電変換装置

Info

Publication number
JPH1074930A
JPH1074930A JP9188195A JP18819597A JPH1074930A JP H1074930 A JPH1074930 A JP H1074930A JP 9188195 A JP9188195 A JP 9188195A JP 18819597 A JP18819597 A JP 18819597A JP H1074930 A JPH1074930 A JP H1074930A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
photoelectric conversion
semiconductor
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9188195A
Other languages
English (en)
Other versions
JP3071161B2 (ja
Inventor
Masakazu Morishita
正和 森下
Shin Kikuchi
伸 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9188195A priority Critical patent/JP3071161B2/ja
Publication of JPH1074930A publication Critical patent/JPH1074930A/ja
Application granted granted Critical
Publication of JP3071161B2 publication Critical patent/JP3071161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Color Television Image Signal Generators (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 【課題】 青感度の向上、トランジスタの応答高速化、
カラーラインセンサのメモリ容量の削減が困難。 【解決手段】 同導電型領域の二つの半導体領域と、こ
の二つの半導体領域と反対導電型の半導体領域とからな
るトランジスタの反対導電型の半導体領域に光を照射
し、同導電型領域よりなる二つの半導体領域の少なくと
も一方から増幅された出力を取り出す光電変換装置にお
いて、反対導電型の半導体領域を、光入射によって発生
した電荷を蓄積する半導体領域4004と、トランジスタの
ベースとなる半導体領域4005とに分けた。受光部と遮光
部とから構成され、光電変換出力を増幅可能な光電変換
装置において、受光部に光電変換部を形成し、遮光部に
増幅部を形成し、光電変換部と増幅部の入力領域とを配
線で接続させて、受光部と遮光部とを一定距離を隔てて
分離形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は光電変換装置に係
り、特に受光部と遮光部とから構成され、光電変換出力
を増幅可能な光電変換装置や、同導電型領域よりなる二
つの半導体領域と、この二つの半導体領域と反対導電型
の半導体領域とからなる半導体トランジスタの該反対導
電型の半導体領域に光を照射し、前記同導電型領域より
なる二つの半導体領域の少なくとも一方から増幅された
出力を取り出す光電変換装置に関する。
【0002】
【従来の技術】ファクシミリ、複写機等に用いられる画
像読み取り装置に用いられる光電変換装置の一つに、光
照射により発生した電荷を蓄積し、蓄積された電荷に対
応する増幅された出力を取り出す光電変換装置がある。
【0003】このような、光電変換装置の一つに、フォ
トトランジスタのベース領域に光を照射させ、キャリア
(ホール)を蓄積させ、エミッタ領域から増幅された電
流を取り出す光電変換装置がある。この場合、フォトト
ランジスタのベース領域を受光部に形成し、エミッタ領
域を遮光部に形成する。フォトトランジスタを用いた光
電変換装置は、フォトダイオードを用い、光電流を増幅
する機能を有しない光電変換装置と比べ、受光部のキャ
リアを増幅させることができ、感度を向上させ、ランダ
ムノイズを減少させ、S/N比を向上させることができ
る。
【0004】図15は、従来の光電変換装置を示す概略
的断面図である。
【0005】同図において、1013はn型層でありフ
ォトトランジスタのコレクタ、1003はn- エピタキ
シャル層、1005はフォトトランジスタのベース領域
であるp層、1006はフォトトランジスタのエミッタ
領域であるn層、1007−2はAl等からなるエミッ
タ電極、8はLOCOS酸化膜である。Lは受光部を示
し、Dは遮光部を示す。
【0006】このような光電変換装置を、図16に示す
ようにカラーラインセンサ1101として用いる場合、
赤(R)、緑(G)、青(B)用のラインセンサが3ラ
イン設けられ、各ラインセンサは遮光部1011と受光
部1012とから構成される。遮光部1011および受
光部1012のラインセンサ配列方向(図中A方向)の
長さは、各々nビット及び1ビットである。1ビットは
一つの光センサセルの受光部に対応し、例えば一辺を1
0μmの正方形状とする。
【0007】このように、RGBに対応する各ラインセ
ンサは位置的に異っているために、原稿のあるラインの
R信号を得た時点で、G信号はそのラインから(n+
2)ライン目の原稿位置、B信号は(2n+3)ライン
目の原稿位置の各信号となる。したがって、同じ原稿位
置のRGB信号を得るためには、RGB信号を各々サン
プルホールド回路(S/H)1014およびA/D変換
回路1015を介して少なくとも先に出力したGB信号
を外部メモリ1102に格納する必要がある。
【0008】また、このような光電変換装置に関しては
例えば欧州特許出願公開第0132076号明細書に示
されている。
【0009】図17(A)は、光電変換装置の一構成例
をより具体的に説明するための概略的平面図、図17
(B)は、図17(A)に示されるA−A′線で図17
(A)を切断した場合の模式的切断面図である。
【0010】各図において、nシリコン基板3201上
に光電変換セルが配列されており、各セルはSiO2
Si34 、またはポリシリコン等により成る素子分離
領域3202によって隣接するセルから電気的に絶縁さ
れている。
【0011】各セルは次のような構成を有する。
【0012】エピタキシャル技術等で形成される不純物
濃度の低いn- 領域3203上にはp型不純物(たとえ
ばボロン等)をドーピングすることでp−ベース領域3
204およびp領域3205が形成され、pベース領域
3204にはn+ エミッタ領域3206が形成されてい
る。
【0013】pベース領域3204とp領域3205と
は後述するpチャネルMOSトランジスタのソースおよ
びドレインともなっている。
【0014】このように各領域が形成されたn- 領域3
203上には酸化膜3207が形成され、酸化膜320
7上に前記MOSトランジスタのゲート電極3208
と、キャパシタ電極3209とが形成されている。キャ
パシタ電極3209は酸化膜3207を挟んでpベース
領域3204に対向し、ベース電位を制御するためのキ
ャパシタを構成する。
【0015】その他、n+ エミッタ領域3206に接続
されたエミッタ電極3210、p領域3205に接続さ
れた電極3211、そして基板3201の裏面にオーミ
ックコンタクト層を挟んでコレクタ電極3212がそれ
ぞれ形成されている。
【0016】次に、上記光電変換セルの動作を説明す
る。
【0017】光はpベース領域3204側から入射し、
光量に対応したキャリア(ここではホール)がpベース
領域3204に蓄積される(蓄積動作)。
【0018】蓄積されたキャリアによってベース電位は
変化し、その電位変化をエミッタ電極3210から読出
すことで、入射光量に対応した電気信号を得ることがで
きる(読出し動作)。
【0019】次に、pベース領域3204に蓄積された
ホールを除去するリフレッシュ動作について説明する。
【0020】図18(A)および図18(B)は、夫々
リフレッシュ動作を説明するための電圧波形図である。
【0021】図18(A)に示されるように、MOSト
ランジスタは、ゲート電極3208にしきい値以上の負
電圧が印加された時だけON状態となる。
【0022】又、図18(B)に示されているように、
リフレッシュ動作を行うには、エミッタ電極3210を
接地するとともに、電極3211を接地電位にしてお
く。そして、まず、ゲート電極3208に負電圧を印加
してpチャネルMOSトランジスタをONさせる。これ
によって、pベース領域3204の電位は、蓄積電位の
高低に関係なく一定値となる。続いて、キャパシタ電極
3209にリフレッシュ用正電圧パルスを印加すること
で、pベース領域3204はn+ エミッタ領域3206
に対して順方向にバイアスされ、蓄積されたホールが接
地されたエミッタ電極3210を通して除去される。そ
して、リフレッシュパルスが立下がった時点でpベース
領域3204は負電位の初期状態に復帰する(リフレッ
シュ動作)。このように、pベース領域3204の電位
をMOSトランジスタによって一定電位にした後、リフ
レッシュパルスを印加して残留電荷の消去を行うため
に、前回の蓄積電位に依存することなく新たな蓄積動作
を行うことができる。また、残留電荷を迅速に消滅させ
ることができ、高速動作が可能となる。
【0023】以後、同様に蓄積、読出し、リフレッシュ
という各動作が繰り返される。
【0024】ここで光励起によってベースに蓄積された
ホールによりベースに発生する電位VP はVP =Q/C
で与えられる。Qはベースに蓄積されたホールの電荷
量、Cはベースに接続されている容量である。この式に
より明白な様に、高集積化された場合、セル・サイズの
縮少と共にQもCも共に小さくなることにより、光励起
により発生する電位VP は、ほぼ一定に保たれる。した
がって、ここで提案されている方式は、高解像度化に対
しても有利なものとなる。
【0025】
【発明が解決しようとする課題】しかしながら、上記の
光電変換装置において、より青感度を高め、また半導体
トランジスタの応答をより高速化することが必要な場合
があり、より一層の特性の改善が望まれていた。
【0026】又、図15及び図16を用いて説明したカ
ラーラインセンサ1101を用いて画像処理を行う場
合、同じ原稿位置のRGB信号を得るためには、先に出
力したGB信号を外部メモリに格納するために、外部メ
モリの容量が一定値以上必要となるが、コストの低減等
の要求から必要なメモリ容量の削減が望まれていた。
【0027】更に、フォトトランジスタのベース領域に
おいて、その大きさ、不純物濃度等が、光電変換領域と
して最適な条件と、バイポーラトランジスタとして最適
な条件とが異るために最適化が難しいという問題点があ
り、より一層の改善が望まれていた。
【0028】本発明は、より一層感度が高くなかでも青
感度を高め、入力信号に対して高速応答可能な光電変換
装置を提供することを目的とする。
【0029】又、本発明はセンサー部とスイッチング部
との最適化を図ることを、より具体的には、フォトトラ
ンジスタのベース領域における最適条件とバイポーラト
ランジスタとしての最適条件との最適化を図ることがで
きる光電変換装置を提供することも目的とする。
【0030】更に本発明は、光電変換装置を有するシス
テム設計及び光学設計の自由度をあげそれ等の設計の簡
易化を図ることができる光電変換装置を提供することも
目的とする。
【0031】
【課題を解決するための手段】本発明の光電変換装置
は、同導電型領域よりなる二つの半導体領域と、この二
つの半導体領域と反対導電型の半導体領域とからなる半
導体トランジスタの該反対導電型の半導体領域に光を照
射し、前記同導電型領域よりなる二つの半導体領域の少
なくとも一方から増幅された出力を取り出す光電変換装
置において、前記反対導電型の半導体領域を、光入射に
よって発生した電荷を蓄積する半導体領域と、半導体ト
ランジスタの制御電極領域となる半導体領域とに分けて
形成したことを特徴とする。
【0032】また、本発明の光電変換装置は、受光部と
遮光部とから構成され、光電変換出力を増幅可能な光電
変換装置において、前記受光部に光電変換部を形成し、
前記遮光部に増幅部を形成し、前記光電変換部と前記増
幅部の入力領域とを配線で接続させて、前記受光部と前
記遮光部とを一定距離を隔てて分離形成したことを特徴
とする。
【0033】加えて、本発明の光電変換装置は、第1の
導電型の第1半導体領域と、該第1半導体領域上に設け
られた第1の導電型の第2半導体領域と、該第2半導体
領域に接して設けられた第2の導電型の第3半導体領域
と、該第3の半導体領域と前記第2半導体領域とに接し
て設けられた第2の導電型の第4半導体領域と、該第4
半導体領域に接して設けられた第1の導電型の第5半導
体領域と、前記第2半導体領域に接して設けられた第2
の導電型の第6半導体領域と、を備え、前記第3半導体
領域が光入射領域とされ、前記第1、第2、第4、第5
半導体領域と前記第2、第4、第6半導体領域とは夫々
トランジスタを構成する要素とされていることを特徴と
する。
【0034】更に、本発明の光電変換装置は、第1の導
電型の第1半導体領域と、該第1半導体領域に接して設
けられた第1の導電型の第2半導体領域と、該第2半導
体領域に接して設けられた第2の導電型の第3半導体領
域と、該第3の半導体領域と導電材を介して電気的に接
続され前記第2半導体領域に接して設けられた第2の導
電型の第4半導体領域と、該第4半導体領域に接して設
けられた第1の導電型の第5半導体領域と、を備え、前
記第3半導体領域が光入射領域とされ、前記第1、第
2、第4、第5半導体領域がトランジスタを構成する要
素とされていることを特徴とする。
【0035】
【作用】本発明の光電変換装置は、反対導電型の半導体
領域を電荷を光入射によって発生した蓄積する半導体領
域と、半導体トランジスタの制御電極領域となる半導体
領域とに分けて形成することにより、光入射によって電
荷を発生・蓄積する半導体領域の不純物濃度、厚さ等の
製造条件と、半導体トランジスタの制御電極領域となる
半導体領域の不純物濃度、不純物濃度分布、厚さ等の製
造条件とを各々の半導体領域で任意に最適化可能とした
ものである。
【0036】又、本発明の光電変換装置は、前記受光部
に光電変換部を形成し、前記遮光部に増幅部を形成し、
前記光電変換部と前記増幅部の入力領域とを配線で接続
させて、前記受光部と前記遮光部とを一定距離を隔てて
分離形成することで、増幅機能を持たせるとともに、受
光部と遮光部とを分離し作製し、受光部同士を隣接して
形成することを可能とするものである。
【0037】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
【0038】図1は本発明の光電変換装置の第一実施例
を説明するための概略的構成図であり、図1(A)は光
電変換セルの模式的平面図を、図1(B)は図1(A)
の模式的平面図のA−A′線で切断した場合の模式的縦
断面図を示す。
【0039】この光電変換セルは、図1(A),(B)
に示す如く、リン(Ph)、アンチモン(Sb)、ヒ素
(As)等の周期律表第V族に属する原子を不純物とし
てドープしてn型とされたシリコン基板1あるいはボロ
ン(B)、アルミニウム(Al)等の周期律表第III 族
に属する原子を不純物としてドープしてp型とされたシ
リコン基板4001、この基板4001上に形成された
埋め込み領域(n+ )4002、この埋め込み領域40
02上に形成されたエピタキシャル技術等で形成される
不純物濃度の低いn- 領域4003、n- 領域4003
上に不純物拡散、イオン注入、エピタキシャル技術等を
用いて形成されるボロン(B)等の不純物をドープした
受光部p- 領域4004、p- 領域4004と同様な技
術を用いて作成するバイポーラ・トランジスタのベース
およびMOSトランジスタのソースとなるp+ 領域40
05、p+ 領域4005に形成されるバイポーラ・トラ
ンジスタのエミッタとなるn+ 領域4006、MOSト
ランジスタのドレインとなるp+ 領域4007、チャネ
ル・ストップとなるn+ 領域4008、バイポーラ・ト
ランジスタのコレクタ抵抗を下げるためのn+ 領域40
09、MOSトランジスタのゲートとなるポリシリコ
ン、金属等の電極4101、電極4101と接続されて
いる電極配線4108、バイポーラ・トランジスタのエ
ミッタに接続されているポリシリコン、金属等の電極配
線4102,4103,4104、MOSトランジスタ
のドレインと接続されている電極配線4109、n+
域4009と接続されている配線電極4110、電極、
配線、素子間を分離するための絶縁膜4105,410
6,4107を有している。なお、簡易化のために図1
(A)においては、絶縁膜4105,4106,410
7および電極配線4104は省略してある。
【0040】以下、上記光電変換装置の動作について説
明する。
【0041】図2(A)は図1(B)を同図に示される
B−B′の部分で切断した場合の切断面を示す模式的拡
大図であり、図2(B)は図2(A)の深さ方向(図2
(A)の左右方向)におけるポテンシャル図である。
【0042】図2(A)において、Wは空乏層幅、x
p,xnは夫々p- 領域、n- 領域の空乏層幅、p-
域の深さはxjとして示してある。
【0043】図2(B)において、Wは空乏層幅、xd
はp- 領域の中性領域を示す。
【0044】空乏層(空乏層幅W内)中で光吸収する
と、生成された電子、正孔はドリフトによりすみやかに
移動し、その再結合はおこらないので光に対する感度は
高いが、中性領域(中性領域幅xd内)で光吸収がおこ
ると、生成された電子は拡散で移動するために、正孔と
再結合をおこし光に対する感度が低くなる。故に受光部
においては、表面の中性領域は少ない方が良い。しか
し、表面が空乏化すると、半導体と絶縁層の界面で光の
入射にかかわりなく、キャリアが生成されて雑音となる
ため、表面は中性領域であるのがよい。
【0045】図3は、SiとGeの光の波長に対する吸
収係数を説明するための特性図である。
【0046】同図に示されるように、Si,Geいずれ
に対しても波長の短い方が吸収係数が大きい。今、Si
を材料として考えると、青色(λ=0.45μm)、緑
色(λ=0.53μm)、赤色(λ=0.65μm)に
おいて、吸収係数はそれぞれ青色〜2×104 cm-1
緑色〜7.5×103 cm-1、赤色〜3×103 cm -1
であり、色に半値幅を0.05μm程考えると、Si中
での光の吸収は青色〜1μm、緑色〜2μm、赤色〜5
μm深さにおいて充分行なわれる。故に半導体表面にお
ける中性領域の厚さxdの影響を青色が最も受けること
となり、この厚さによっては感度がおちる。
【0047】空乏層幅は次のような関係式で示される。 W:空乏層幅、xp:p- 領域空乏層幅、NA:p-
域不純物密度、ND:n - 領域不純物密度、εs:誘電
率、ni:真正キャリヤ密度、VR:逆バイアス電圧。
【0048】図4は、逆バイアス電圧VR =5Vにおけ
るp- 不純物密度NAと全空乏層幅Wとの関係を説明す
る特性図である。
【0049】同図において、横軸はp- 不純物密度N
A、縦軸は全空乏層幅Wを示し、パラメータはn- 領域
不純物密度NDを示す。例えば、青、緑、赤の全部を効
率よく検出しようとすると、全空乏層幅を5μm程度必
要となるが、そのとき、NDが2×1014cm-3以下で
なければならないことがこの特性図から読める。
【0050】光電変換装置の分光感度は近似的に次式で
表わされる。 λ:光の波長、α:光の吸収係数(cm-1)、xd:不
感領域(中性領域)、W:高感度領域(空乏層幅)、
T:半導体中に入射する光量の割合(透過率)。
【0051】上式(4)からわかるように、感度xdの
厚さにより、敏感に影響するため、xdは薄い方がよ
い。また感度には波長依存があり、青色は赤色に比べ、
感度が低くなる。なお、分光感度を相対的に補正するた
めにWを小さくして最適化することも可能である。
【0052】図4から読める如くn- 領域の濃度を制御
することにより可能である。青色の感度を高めるために
は、中性領域xdを小さくした方がよい。
【0053】図5は、p- 不純物密度NAとp層空乏層
の厚みxpとの関係を説明する特性図である。
【0054】同図において、横軸はp- 不純物密度N
A、縦軸はp層空乏層の厚みxpを示し、パラメータは
- 領域不純物密度NDを示す。
【0055】同図において、例えばND=1014cm-3
で、p領域のNA=1015cm-3とすると、xp=0.
6μmである。
【0056】p領域のxjを0.7μmとすると不感領
域は0.1μmとすることができ、青感度を高める最適
化が可能である。又、表面の0.1μmのみを不純物密
度を高くし、深い領域を不純物密度を低くし、表面0.
1μmより深い領域を空乏化するのもよい。
【0057】本発明においては、光入射によって発生し
た電荷を蓄積する受光部のp- 領域と、バイポーラ・ト
ランジスタのベース領域となるp+ 領域とに分けて形成
することにより、受光表面は中性領域を保ち、且つ、表
面近傍より深い所は空乏化させ、空乏層全体の厚さは分
光感度の使用に従い、n- 領域の濃度を決定することが
可能である。
【0058】図6は、本発明による光電変換装置の駆動
回路の一実施例を説明するための概略的回路図である。
【0059】本実施例では、センサ(S1,S3・・・)
がライン状に配列されたラインセンサについて説明す
る。
【0060】各センサSは、バイポーラ・トランジスタ
と、そのベースに接続されたリセットトランジスタQre
sとから構成される。バイポーラ・トランジスタのベー
スに入射光により励起されたキャリアが蓄積され、エミ
ッタへ読出される。そしてQresをONすることで一定
電位にリセットされる。
【0061】各センサSのQresのゲート電極には、O
N/OFF制御するためのパルスφresが入力され、Qr
esの他方の主電極には一定電圧Vbgが印加される。
【0062】各センサSのコレクタ電極には一定の正電
圧が印加されており、エミッタ電極は垂直ラインL(L
1,L2・・・)に各々接続される。
【0063】各垂直ラインLには、トランジスタQvrs
を介して一定電圧Vegが印加され、Qvrsのゲート電極
にはON/OFF制御のためのパルスφresが入力され
る。
【0064】また、各垂直ラインLは、蓄積用キャパシ
タCtに各々接続され、更にトランジスタQtを介して
バイポーラトランジスタBPT2から信号が出力され
る。
【0065】以下、本発明の光電変換装置の他の実施例
について説明する。なお、図5(A)及び図5(B)に
示した実施例と同一構成部材について同一符号を付して
説明を省略する。
【0066】図7は本発明の第二実施例を説明するため
の概略的断面図である。
【0067】同図に示すように、本実施例は、受光領域
たるp- 領域4004の表面のみにp+ 領域4010、
バイポーラトランジスタのベース下に不純物密度の高い
n領域4011を設けて、コレクタ抵抗を下げたもので
ある。
【0068】図8は、本発明の第三実施例を説明するた
めの概略的断面図である。
【0069】同図に示すように、本実施例は、受光領域
たるp- 領域4004をバイポーラトランジスタのエミ
ッタ下部まで拡張し、バイポーラトランジスタをドリフ
トベース形にして、高速化を測った構造である。図6で
示した出力側のバイポーラトランジスタBPT2も当然
この構造がとれることは言うまでもない。
【0070】図9は、本発明の第四実施例を説明するた
めの概略的断面図である。
【0071】同図に示すように、本実施例は、n領域4
011を深くし、埋め込み領域まで到達してコレクタ抵
抗を下げたものである。
【0072】図10は、本発明の第五実施例を説明する
ための概略的断面図である。
【0073】同図に示すように、本実施例は、埋め込み
領域をバイポーラトランジスタ等の場所のみに限定した
構造である。
【0074】同図に示すように、設計により、受光部の
- 領域とp基板を考えると、n-とp基板の間に中性
領域がなくなり、センサセル間の横方向のキャリア拡散
の原因がなくなり、スミア、NTFの改良についても良
くなる。
【0075】以上説明した実施例において、Siだけで
なく他の半導体材料においても適用できる。また、nと
pを全部入れかえた構造においても用いることができ
る。
【0076】又、以上の実施例中にあるように、コレク
タ抵抗を下げることでトランジスタの特性を向上させる
ことができる(具体的には、トランジスタの増巾特性、
スイッチング特性等を向上させることができる)。
【0077】上記した実施例によって上述した目的はよ
り一層効果的に達成することが可能になる。
【0078】図11は本発明の光電変換装置の第六実施
例を説明するための概略的断面図である。
【0079】本実施例は、フォトダイオードのアノード
とバイポーラトランジスタのベース領域を別工程で作製
した光電変換装置である。
【0080】同図において、1001はp型基板であ
り、1002はバイポーラトランジスタのコレクタであ
るn型埋め込み層、1003はn- エピタキシャル層、
1004は増幅部としてのバイポーラトランジスタのベ
ース領域であるp層、1005は光電変換部としてのフ
ォトダイオードのアノードであるp層、1006はバイ
ポーラトランジスタのエミッタ領域であるn層、100
-1はAl等の導電材からなり、フォトダイオードのア
ノードであるp層1005とバイポーラトランジスタの
ベース領域であるp層1004とを接続する配線、10
07-2はAl、ポリシリコン等の導電材からなるエミッ
タ電極、1008はLOCOS酸化膜である。Lは受光
部を示し、Dは遮光部を示す。
【0081】同図に示すように、受光部に設けるフォト
ダイオードと遮光部に設けるバイポーラトランジスタは
配線1007-1によって接続されており、一定の距離を
隔てて受光部と遮光部を形成することが可能となる。
【0082】カラーラインセンサとして本発明の光電変
換装置を用いる場合、図13に示すように赤(R)、緑
(G)、青(B)用のラインセンサの外側に設けること
ができ、赤の受光部と緑の受光部を隣接して形成するこ
とが可能となる。このため、原稿のあるラインのR信号
を得た時点で、G信号はそのラインから2ライン目の原
稿位置、B信号は(n+3)ライン目の原稿位置の各信
号となり、前述した図16のカラーラインセンサと比べ
て記憶しておくべき先に出力したGB信号の量は減少
し、外部メモリの容量はより小さくてもすむこととな
る。
【0083】本実施例においては、バイポーラトランジ
スタのベース領域であるp層1004とフォトダイオー
ドのアノードであるp層1005とは不純物拡散が独立
に制御されており、拡散領域の大きさ、不純物濃度等を
独立に制御することができ、フォトダイオードの分光感
度特性を所望の波長感度に合わせることが可能となり、
またバイポーラトランジスタの増幅率、応答速度等の特
性を所望の最適値に設定することが可能となる。
【0084】図12は本発明の光電変換装置の第七実施
例を説明するための概略的断面図である。
【0085】本実施例は、バイポーラトランジスタにp
+ 領域を形成するとともに、バイポーラトランジスタの
コレクタ領域を個別に作製した光電変換装置である。な
お、前述した第一実施例と同一構成部材については、同
一符号を付して説明を省略する。
【0086】同図において、1004-1はフォトダイオ
ードのアノードであるp層、1004-2はバイポーラト
ランジスタのベース領域であるp層であり、同時に作製
される。1006-2はバイポーラトランジスタのエミッ
タ領域であるn層である。1009はp+ 層であり、周
波数特性の改善のために高不純物濃度領域を設けたもの
である。1010はバイポーラトランジスタのコレクタ
領域であるn層であり、1006-3はn+ 層、1007
-3はAl、ポリシリコン等の導電材からなるコレクタ電
極である。
【0087】同図に示すように、分離形成された受光部
に設けるフォトダイオードと遮光部に設けるバイポーラ
トランジスタ配線1007-1によって接続されており、
第一実施例と同様な効果を得ることができ、図13に示
したカラーラインセンサを構成することができる。
【0088】次に、前述した本発明の光電変換装置を適
用した画像読取装置の一例を示す。
【0089】図14は、画像読取装置の一例の概略的構
成図である。
【0090】同図において、原稿5201は読取り部5
205に対して相対的に矢印Y方向に機械的に移動す
る。また、画像の読み取りは、イメージセンサ5204
によって矢印X方向に走査することで行われる。
【0091】まず、光源5202からの光は原稿520
1で反射し、その反射光が結像光学系5203を通して
本発明の光電変換装置たるイメージセンサ5204上に
像を結像する。これによって、イメージセンサ5204
には入射光の強さに対応したキャリアが蓄積され、光電
変換されて画像信号として出力する。この画像信号は、
AD変換器5206によりデジタル変換され、画像処理
部5207内のメモリに画像データとして取り込まれ
る。そして、シェーディング補正、色補正等の処理が行
なわれ、パソコン5208又はプリンタ等へ送信され
る。
【0092】こうしてX方向の走査の画像信号転送が終
了すると、原稿5201がY方向へ相対的に移動し、以
下同様の動作を繰り返すことで、原稿5201の前画像
を電気信号に変換し画像情報として取り出すことができ
る。
【0093】
【発明の効果】以上詳細に説明したように、反対導電型
の半導体領域を、光入射によって発生した電荷を蓄積す
る半導体領域と、半導体トランジスタの制御電極領域と
なる半導体領域とに分けて形成したことを特徴とする本
発明の光電変換装置によれば、増幅部の入力領域と光電
変換部とを独立に作製可能であり、拡散領域の大きさ、
不純物濃度、構成等を独立に制御することができ、光電
変換部の分光感度特性を所望の波長感度に合わせること
が可能となり、また増幅部の増幅率、応答速度等の特性
を所望の最適値に設定することが可能となり、所望の性
能を有するデバイスを設計することができる。
【0094】更に、上記光電変換装置によれば、光入射
によって電荷を発生・蓄積する半導体領域の不純物濃
度、厚さ等の最適製造条件と、半導体トランジスタの制
御電極領域となる半導体領域の不純物濃度、不純物濃度
分布、厚さ等の最適な製造条件とを各の半導体領域で任
意に設定可能となる。その結果、受光部と半導体トラン
ジスタ部を別々に設計でき、青感度を高めると同時に、
半導体トランジスタの高速化を図ることができる。
【0095】また、受光部に光電変換部を形成し、遮光
部に増幅部を形成し、前記光電変換部と前記増幅部の入
力領域とを配線で接続させて、前記受光部と前記遮光部
とを一定距離を隔てて分離形成したことを特徴とする本
発明の光電変換装置によれば、増幅機能をもたせるとと
もに、受光部と遮光部とを分離して作製し、受光部を隣
接して形成することが可能となる。その結果、システム
設計および光学設計の簡易化を図ることができる。
【0096】なお、反対導電型の半導体領域を、光入射
によって発生した電荷を蓄積する半導体領域と、半導体
トランジスタの制御電極領域となる半導体領域とに分け
て形成したことを特徴とする本発明の光電変換装置と、
受光部に光電変換部を形成し、遮光部に増幅部を形成
し、前記光電変換部と前記増幅部の入力領域とを配線で
接続させて、前記受光部と前記遮光部とを一定距離を隔
てて分離形成したことを特徴とする本発明による光電変
換装置とを組み合わせることにより、より性能を向上さ
せることができる。
【図面の簡単な説明】
【図1】(A),(B)は、夫々本発明の光電変換装置
の第一実施例を説明するための概略的構成図であり、
(A)は模式的平面図、(B)は模式的縦断面図であ
る。
【図2】(A)は、図1(B)のB−B′部分で図1
(B)を切断した場合の模式的拡大図であり、(B)は
(A)の深さ方向におけるポテンシャル図である。
【図3】SiとGeの光の波長に対する吸収係数を説明
する特性図である。
【図4】逆バイアス電圧VR =5Vにおけるp−不純物
密度NA と全空乏層幅Wとの関係を説明する特性図であ
る。
【図5】p−不純物密度NA とp層空乏層の厚みxpと
の関係を説明する特性図である。
【図6】本発明による光電変換装置の駆動回路の一実施
例を説明するための概略的回路図である。
【図7】本発明の第二実施例を説明するための概略的断
面図である。
【図8】本発明の第三実施例を説明するための概略的断
面図である。
【図9】本発明の第四実施例を説明するための概略的断
面図である。
【図10】本発明の第五実施例を説明するための概略的
断面図である。
【図11】本発明の光電変換装置の第六実施例を説明す
るための概略的断面図である。
【図12】本発明の光電変換装置の第七実施例を説明す
るための概略的断面図である。
【図13】本発明の光電変換装置を用いた画像読み取り
系を説明するための概略的構成図である。
【図14】画像読取装置の一例の概略的構成図である。
【図15】従来の光電変換装置の構成を説明する概略的
断面図である。
【図16】従来の光電変換装置を用いた画像読取系を説
明するための概略的構成図である。
【図17】(A)は、光電変換装置の一構成例の概略的
平面図、(B)は、(A)のA−A′線で(A)を切断
した場合の模式的切断面図である。
【図18】(A)および(B)は、夫々リフレッシュ動
作を説明するための電圧波形図である。
【符号の説明】
4001 シリコン基板 4002 埋め込み領域 4003 n- 領域 4004 p- 領域 4005 p+ 領域 4006 n+ 領域 4007 p+ 領域 4008 n+ 領域 4009 n+ 領域 4101 電極 4102,4103,4104,4108,4109,
4110 電極配線 4105,4106,4107 絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年8月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 光電変換器、画像処理装置、及び光電
変換装置
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は光電変換器、画像処
理装置、及び光電変換装置に係わり、特に受光部と遮光
部とを有する光電変換器、受光部,遮光部,信号処理
部,メモリー部を有する画像処理装置、受光部,遮光部
を有するラインセンサーを複数備えた光電変換装置等に
関する
【0002】
【従来の技術】ファクシミリ、複写機等に用いられる画
像読み取り装置に用いられる光電変換の一つに、光照
射により発生した電荷を蓄積し、蓄積された電荷に対応
する増幅された出力を取り出す光電変換がある。
【0003】このような、光電変換の一つに、フォト
トランジスタのベース領域に光を照射させ、キャリア
(ホール)を蓄積させ、エミッタ領域から増幅された電
流を取り出す光電変換がある。この場合、フォトトラ
ンジスタのベース領域を受光部に形成し、エミッタ領域
を遮光部に形成する。フォトトランジスタを用いた光電
変換は、フォトダイオードを用い、光電流を増幅する
機能を有しない光電変換と比べ、受光部のキャリアを
増幅させることができ、感度を向上させ、ランダムノイ
ズを減少させ、S/N比を向上させることができる。
【0004】図15は、従来の光電変換を示す概略的
断面図である。同図において、1013はn型層であり
フォトトランジスタのコレクタ、1003はn- エピタ
キシャル層、1005はフォトトランジスタのベース領
域であるp層、1006はフォトトランジスタのエミッ
タ領域であるn層、1007−2はAl等からなるエミ
ッタ電極、8はLOCOS酸化膜である。Lは受光部を
示し、Dは遮光部を示す。
【0005】このような光電変換を、図16に示すよ
うにカラーラインセンサ1101として用いる場合、赤
(R)、緑(G)、青(B)用のラインセンサが3ライ
ン設けられ、各ラインセンサは遮光部1011と受光部
1012とから構成される。遮光部1011および受光
部1012のラインセンサ配列方向(図中A方向)の長
さは、各々nビット及び1ビットである(即ち、遮光部
は受光部の幅の整数倍の幅を有する。)。1ビットは一
つの光センサセルの受光部に対応し、例えば一辺を10
μmの正方形状とする。
【0006】このように、RGBに対応する各ラインセ
ンサは位置的に異っているために、原稿のあるラインの
R信号を得た時点で、G信号はそのラインから(n+
2)ライン目の原稿位置、B信号は(2n+3)ライン
目の原稿位置の各信号となる。したがって、同じ原稿位
置のRGB信号を得るためには、RGB信号を各々サン
プルホールド回路(S/H)1014およびA/D変換
回路1015を介して少なくとも先に出力したGB信号
を外部メモリ1102に格納する必要がある。
【0007】また、このような光電変換に関しては例
えば欧州特許出願公開第0132076号明細書に示さ
れている。図17(A)は、光電変換の一構成例をよ
り具体的に説明するための概略的平面図、図17(B)
は、図17(A)に示されるA−A′線で図17(A)
を切断した場合の模式的切断面図である。
【0008】各図において、nシリコン基板3201上
に光電変換セルが配列されており、各セルはSiO2
Si34 、またはポリシリコン等により成る素子分離
領域3202によって隣接するセルから電気的に絶縁さ
れている。各セルは次のような構成を有する。
【0009】エピタキシャル技術等で形成される不純物
濃度の低いn- 領域3203上にはp型不純物(たとえ
ばボロン等)をドーピングすることでp−ベース領域3
204およびp領域3205が形成され、pベース領域
3204にはn+ エミッタ領域3206が形成されてい
る。
【0010】pベース領域3204とp領域3205と
は後述するpチャネルMOSトランジスタのソースおよ
びドレインともなっている。このように各領域が形成さ
れたn- 領域3203上には酸化膜3207が形成さ
れ、酸化膜3207上に前記MOSトランジスタのゲー
ト電極3208と、キャパシタ電極3209とが形成さ
れている。キャパシタ電極3209は酸化膜3207を
挟んでpベース領域3204に対向し、ベース電位を制
御するためのキャパシタを構成する。
【0011】その他、n+ エミッタ領域3206に接続
されたエミッタ電極3210、p領域3205に接続さ
れた電極3211、そして基板3201の裏面にオーミ
ックコンタクト層を挟んでコレクタ電極3212がそれ
ぞれ形成されている。次に、上記光電変換セルの動作を
説明する。
【0012】光はpベース領域3204側から入射し、
光量に対応したキャリア(ここではホール)がpベース
領域3204に蓄積される(蓄積動作)。蓄積されたキ
ャリアによってベース電位は変化し、その電位変化をエ
ミッタ電極3210から読出すことで、入射光量に対応
した電気信号を得ることができる(読出し動作)。
【0013】次に、pベース領域3204に蓄積された
ホールを除去するリフレッシュ動作について説明する。
図18(A)および図18(B)は、夫々リフレッシュ
動作を説明するための電圧波形図である。
【0014】図18(A)に示されるように、MOSト
ランジスタは、ゲート電極3208にしきい値以上の負
電圧が印加された時だけON状態となる。又、図18
(B)に示されているように、リフレッシュ動作を行う
には、エミッタ電極3210を接地するとともに、電極
3211を接地電位にしておく。そして、まず、ゲート
電極3208に負電圧を印加してpチャネルMOSトラ
ンジスタをONさせる。これによって、pベース領域3
204の電位は、蓄積電位の高低に関係なく一定値とな
る。続いて、キャパシタ電極3209にリフレッシュ用
正電圧パルスを印加することで、pベース領域3204
はn+ エミッタ領域3206に対して順方向にバイアス
され、蓄積されたホールが接地されたエミッタ電極32
10を通して除去される。そして、リフレッシュパルス
が立下がった時点でpベース領域3204は負電位の初
期状態に復帰する(リフレッシュ動作)。このように、
pベース領域3204の電位をMOSトランジスタによ
って一定電位にした後、リフレッシュパルスを印加して
残留電荷の消去を行うために、前回の蓄積電位に依存す
ることなく新たな蓄積動作を行うことができる。また、
残留電荷を迅速に消滅させることができ、高速動作が可
能となる。
【0015】以後、同様に蓄積、読出し、リフレッシュ
という各動作が繰り返される。ここで光励起によってベ
ースに蓄積されたホールによりベースに発生する電位V
P はVP =Q/Cで与えられる。Qはベースに蓄積され
たホールの電荷量、Cはベースに接続されている容量で
ある。この式により明白な様に、高集積化された場合、
セル・サイズの縮少と共にQもCも共に小さくなること
により、光励起により発生する電位VP は、ほぼ一定に
保たれる。したがって、ここで提案されている方式は、
高解像度化に対しても有利なものとなる。
【0016】
【発明が解決しようとする課題】しかしながら、上記の
光電変換において、より青感度を高め、また半導体ト
ランジスタの応答をより高速化することが必要な場合が
あり、より一層の特性の改善が望まれていた。
【0017】又、図15及び図16を用いて説明したカ
ラーラインセンサ1101を用いて画像処理を行う場
合、同じ原稿位置のRGB信号を得るためには、先に出
力したGB信号を外部メモリに格納するために、外部メ
モリの容量が一定値以上必要となるが、コストの低減等
の要求から必要なメモリ容量の削減が望まれていた。
【0018】更に、フォトトランジスタのベース領域に
おいて、その大きさ、不純物濃度等が、光電変換領域と
して最適な条件と、バイポーラトランジスタとして最適
な条件とが異るために最適化が難しいという問題点があ
り、より一層の改善が望まれていた。
【0019】本発明は、より一層感度が高くなかでも青
感度を高め、入力信号に対して高速応答可能な光電変換
を提供することを目的とする。又、本発明はセンサー
部とスイッチング部との最適化を図ることを、より具体
的には、フォトトランジスタのベース領域における最適
条件とバイポーラトランジスタとしての最適条件との最
適化を図ることができる光電変換を提供することも目
的とする。
【0020】更に本発明は、光電変換を有するシステ
ム設計及び光学設計の自由度を上げそれ等の設計の簡易
化を図ることができる光電変換装置及び画像処理装置
提供することも目的とする。
【0021】
【課題を解決するための手段】本発明の光電変換器は、
受光部と遮光部を備えた組の複数を有し、光電変換部が
前記受光部に設けられ、増幅部が該光電変換部からの出
力を増幅するために前記遮光部に設けられ、該光電変換
部と前記増幅部への入力が配線を通じて接続され、前記
遮光部の少なくとも一つが前記受光部から所定量離れる
ことによって分離され、且つ、前記受光部の少なくとも
二つが互いに隣接した関係にあるものである。
【0022】本発明の画像処理装置は、ライン状に配さ
れた複数の受光素子を夫々含む受光部の複数と、該受光
部からの信号を取り出すため前記受光部に沿って設けら
れた遮光部と、該受光部から取り出された信号を処理す
るための信号処理部と、前記信号処理部によって処理さ
れた信号を蓄積するためのメモリー部と、を有する画像
処理装置において、ライン状に配された前記複数の受光
部のうち少なくとも2つの受光部側同士が互いに隣接し
て配されるとともに、該受光部に係る前記遮光部が該受
光部の隣接する側とは反対の側に配されていることを特
徴とするものである。
【0023】本発明の光電変換装置は、ライン状に複数
の受光素子が配された受光部と、該受光部の受光素子か
らの信号を取り出すためラインセンサーの受光部に沿っ
て設けられた遮光部と、を有するラインセンサーを複数
有し、前記ラインセンサーのなかの一つのラインセンサ
ーの前記受光部と隣接する他のラインセンサーの受光部
あるいは一つのラインセンサーの前記遮光部と隣接する
他のラインセンサーの遮光部が隣接して設けられるよう
に前記ラインセンサーが配置されているものである。
【0024】
【作用】本発明の光電変換器は、光電変換部を受光部に
設け、増幅部を遮光部に設け、該光電変換部と該増幅部
への入力を配線を通じて接続し、前記遮光部の少なくと
も一つを前記受光部から所定量離すことによって分離
し、且つ、前記受光部の少なくとも2つを互いに隣接し
た関係とすることで、増幅機能を持たせるとともに、受
光部と遮光部とを分離しつつ、受光部同士を隣接して配
置することを可能とするものである。本発明によれば、
光入射によって電荷を発生・蓄積する半導体領域の不純
物濃度、厚さ等の製造条件と、半導体トランジスタのベ
ース領域となる半導体領域の不純物濃度、不純物濃度分
布、厚さ等の製造条件とを各々の半導体領域で任意に最
適化可能となる。
【0025】本発明の画像処理装置は、ライン状に配さ
れた複数の受光部のうち少なくとも2つの受光部側同士
が互いに隣接して配されるとともに、該受光部に係る前
記遮光部が該受光部の隣接する側とは反対の側に配され
ているようにすることで、記憶しておくべき先に出力し
た信号の量を減少させ、メモリーの容量をより小さくす
るものである。
【0026】本発明の光電変換装置は、複数のラインセ
ンサーのなかの一つのラインセンサーの受光部と隣接す
る他のラインセンサーの受光部あるいは一つのラインセ
ンサーの遮光部と隣接する他のラインセンサーの遮光部
が隣接して設けられるようにラインセンサーを配置する
ことで、隣接した受光部で読み取るべき対象物の情報を
より近接して得るように、あるいは隣接した遮光部から
信号を取り出すようにするものである。
【0027】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図1は本発明の光電変換の第一実施
例を説明するための概略的構成図であり、図1(A)は
光電変換セルの模式的平面図を、図1(B)は図1
(A)の模式的平面図のA−A′線で切断した場合の模
式的縦断面図を示す。
【0028】この光電変換セルは、図1(A),(B)
に示す如く、リン(Ph)、アンチモン(Sb)、ヒ素
(As)等の周期律表第V族に属する原子を不純物とし
てドープしてn型とされたシリコン基板1あるいはボロ
ン(B)、アルミニウム(Al)等の周期律表第III 族
に属する原子を不純物としてドープしてp型とされたシ
リコン基板4001、この基板4001上に形成された
埋め込み領域(n+ )4002、この埋め込み領域40
02上に形成されたエピタキシャル技術等で形成される
不純物濃度の低いn- 領域4003、n- 領域4003
上に不純物拡散、イオン注入、エピタキシャル技術等を
用いて形成されるボロン(B)等の不純物をドープした
受光部p- 領域4004、p- 領域4004と同様な技
術を用いて作成するバイポーラ・トランジスタのベース
およびMOSトランジスタのソースとなるp+ 領域40
05、p+ 領域4005に形成されるバイポーラ・トラ
ンジスタのエミッタとなるn+ 領域4006、MOSト
ランジスタのドレインとなるp+ 領域4007、チャネ
ル・ストップとなるn+ 領域4008、バイポーラ・ト
ランジスタのコレクタ抵抗を下げるためのn+ 領域40
09、MOSトランジスタのゲートとなるポリシリコ
ン、金属等の電極4101、電極4101と接続されて
いる電極配線4108、バイポーラ・トランジスタのエ
ミッタに接続されているポリシリコン、金属等の電極配
線4102,4103,4104、MOSトランジスタ
のドレインと接続されている電極配線4109、n+
域4009と接続されている配線電極4110、電極、
配線、素子間を分離するための絶縁膜4105,410
6,4107を有している。なお、簡易化のために図1
(A)においては、絶縁膜4105,4106,410
7および電極配線4104は省略してある。埋め込み領
域4002は同じ導電型であるn型の基板上でも、異な
る導電型であるp型の基板上でもどちらに設けられても
よい。
【0029】以下、上記光電変換の動作について説明
する。図2(A)は図1(B)を同図に示されるB−
B′の部分で切断した場合の切断面を示す模式的拡大図
であり、図2(B)は図2(A)の深さ方向(図2
(A)の左右方向)におけるポテンシャル図である。
【0030】図2(A)において、Wは空乏層幅、x
p,xnは夫々p- 領域、n- 領域の空乏層幅、p-
域の深さはxjとして示してある。図2(B)におい
て、Wは空乏層幅、xdはp- 領域の中性領域を示す。
空乏層(空乏層幅W内)中で光吸収すると、生成された
電子、正孔はドリフトによりすみやかに移動し、その再
結合はおこらないので光に対する感度は高いが、中性領
域(中性領域幅xd内)で光吸収がおこると、生成され
た電子は拡散で移動するために、正孔と再結合をおこし
光に対する感度が低くなる。故に受光部においては、表
面の中性領域は少ない方が良い。しかし、表面が空乏化
すると、半導体と絶縁層の界面で光の入射にかかわりな
く、キャリアが生成されて雑音となるため、表面は中性
領域であるのがよい。
【0031】図3は、SiとGeの光の波長に対する吸
収係数を説明するための特性図である。同図に示される
ように、Si,Geいずれに対しても波長の短い方が吸
収係数が大きい。今、Siを材料として考えると、青色
(λ=0.45μm)、緑色(λ=0.53μm)、赤
色(λ=0.65μm)において、吸収係数はそれぞれ
青色〜2×104 cm-1、緑色〜7.5×103
-1、赤色〜3×103 cm -1であり、色に半値幅を
0.05μm程考えると、Si中での光の吸収は青色〜
1μm、緑色〜2μm、赤色〜5μm深さにおいて充分
行なわれる。故に半導体表面における中性領域の厚さx
dの影響を青色が最も受けることとなり、この厚さによ
っては感度がおちる。
【0032】空乏層幅は次のような関係式で示される。 W:空乏層幅、xp:p- 領域空乏層幅、NA:p-
域不純物密度、ND:n - 領域不純物密度、εs:誘電
率、ni:真正キャリヤ密度、VR:逆バイアス電圧。
【0033】図4は、逆バイアス電圧VR =5Vにおけ
るp- 不純物密度NAと全空乏層幅Wとの関係を説明す
る特性図である。同図において、横軸はp- 不純物密度
NA、縦軸は全空乏層幅Wを示し、パラメータはn-
域不純物密度NDを示す。例えば、青、緑、赤の全部を
効率よく検出しようとすると、全空乏層幅を5μm程度
必要となるが、そのとき、NDが2×1014cm-3以下
でなければならないことがこの特性図から読める。
【0034】光電変換の分光感度は近似的に次式で表
わされる。 λ:光の波長、α:光の吸収係数(cm-1)、xd:不
感領域(中性領域)、W:高感度領域(空乏層幅)、
T:半導体中に入射する光量の割合(透過率)。
【0035】上式(4)からわかるように、感度xdの
厚さにより、敏感に影響するため、xdは薄い方がよ
い。また感度には波長依存があり、青色は赤色に比べ、
感度が低くなる。なお、分光感度を相対的に補正するた
めにWを小さくして最適化することも可能である。
【0036】図4から読める如くn- 領域の濃度を制御
することにより可能である。青色の感度を高めるために
は、中性領域xdを小さくした方がよい。図5は、p-
不純物密度NAとp層空乏層の厚みxpとの関係を説明
する特性図である。
【0037】同図において、横軸はp- 不純物密度N
A、縦軸はp層空乏層の厚みxpを示し、パラメータは
- 領域不純物密度NDを示す。同図において、例えば
ND=1014cm-3で、p領域のNA=1015cm-3とす
ると、xp=0.6μmである。
【0038】p領域のxjを0.7μmとすると不感領
域は0.1μmとすることができ、青感度を高める最適
化が可能である。又、表面の0.1μmのみを不純物密
度を高くし、深い領域を不純物密度を低くし、表面0.
1μmより深い領域を空乏化するのもよい。
【0039】本発明においては、光入射によって発生し
た電荷を蓄積する受光部のp- 領域と、バイポーラ・ト
ランジスタのベース領域となるp+ 領域とに分けて形成
することにより、受光表面は中性領域を保ち、且つ、表
面近傍より深い所は空乏化させ、空乏層全体の厚さは分
光感度の使用に従い、n- 領域の濃度を決定することが
可能である。
【0040】図6は、本発明による光電変換の駆動回
路の一実施例を説明するための概略的回路図である。本
実施例では、センサ(S1,S3・・・)がライン状に配
列されたラインセンサについて説明する。
【0041】各センサSは、バイポーラ・トランジスタ
と、そのベースに接続されたリセットトランジスタQre
sとから構成される。バイポーラ・トランジスタのベー
スに入射光により励起されたキャリアが蓄積され、エミ
ッタへ読出される。そしてQresをONすることで一定
電位にリセットされる。
【0042】各センサSのQresのゲート電極には、O
N/OFF制御するためのパルスφresが入力され、Qr
esの他方の主電極には一定電圧Vbgが印加される。各セ
ンサSのコレクタ電極には一定の正電圧が印加されてお
り、エミッタ電極は垂直ラインL(L1,L2・・・)に
各々接続される。
【0043】各垂直ラインLには、トランジスタQvrs
を介して一定電圧Vegが印加され、Qvrsのゲート電極
にはON/OFF制御のためのパルスφresが入力され
る。また、各垂直ラインLは、蓄積用キャパシタCtに
各々接続され、更にトランジスタQtを介してバイポー
ラトランジスタBPT2から信号が出力される。
【0044】以下、本発明の光電変換の他の実施例に
ついて説明する。なお、図(A)及び図(B)に示
した実施例と同一構成部材について同一符号を付して説
明を省略する。図7は本発明の第二実施例を説明するた
めの概略的断面図である。
【0045】同図に示すように、本実施例は、受光領域
たるp- 領域4004の表面のみにp+ 領域4010、
バイポーラトランジスタのベース下に不純物密度の高い
n領域4011を設けて、コレクタ抵抗を下げたもので
ある。-領域4003は低不純物濃度領域、n領域4
011は高不純物濃度領域であり、高不純物濃度領域た
るn領域4011はp+領域4005,n+領域400
6,p+領域4007と埋め込み領域4002の間に設
けられている。
【0046】図8は、本発明の第三実施例を説明するた
めの概略的断面図である。同図に示すように、本実施例
は、受光領域たるp- 領域4004をバイポーラトラン
ジスタのエミッタ下部まで拡張し、バイポーラトランジ
スタをドリフトベース形にして、高速化を測った構造で
ある。即ち、p-領域4004の一部はp領域4005
とn-領域4003の間に設けられている。図6で示し
た出力側のバイポーラトランジスタBPT2も当然この
構造がとれることは言うまでもない。
【0047】図9は、本発明の第四実施例を説明するた
めの概略的断面図である。同図に示すように、本実施例
は、n領域4011を深くし、埋め込み領域まで到達し
てコレクタ抵抗を下げたものである。-領域4004
の一部はp+領域4005とn領域4011の間に設け
られている。
【0048】図10は、本発明の第五実施例を説明する
ための概略的断面図である。同図に示すように、本実施
例は、埋め込み領域をバイポーラトランジスタ等の場所
のみに限定した構造である。即ち、n+領域4002は
-領域4004に対応する領域を除いて設けられてい
る。
【0049】同図に示すように、設計により、受光部の
- 領域とp基板を考えると、n-とp基板の間に中性
領域がなくなり、センサセル間の横方向のキャリア拡散
の原因がなくなり、スミア、NTFの改良についても良
くなる。以上説明した実施例において、Siだけでなく
他の半導体材料においても適用できる。また、nとpを
全部入れかえた構造においても用いることができる。
【0050】又、以上の実施例中にあるように、コレク
タ抵抗を下げることでトランジスタの特性を向上させる
ことができる(具体的には、トランジスタの増巾特性、
スイッチング特性等を向上させることができる)。上記
した実施例によって上述した目的はより一層効果的に達
成することが可能になる。
【0051】図11は本発明の光電変換の第六実施例
を説明するための概略的断面図である。本実施例は、フ
ォトダイオードのアノードとバイポーラトランジスタの
ベース領域を別工程で作製した光電変換である。
【0052】同図において、1001はp型基板であ
り、1002はバイポーラトランジスタのコレクタであ
るn型埋め込み層、1003はn- エピタキシャル層、
1004は増幅部としてのバイポーラトランジスタのベ
ース領域であるp層、1005は光電変換部としてのフ
ォトダイオードのアノードであるp層、1006はバイ
ポーラトランジスタのエミッタ領域であるn層、100
-1はAl等の導電材からなり、フォトダイオードのア
ノードであるp層1005とバイポーラトランジスタの
ベース領域であるp層1004とを接続する配線、10
07-2はAl、ポリシリコン等の導電材からなるエミッ
タ電極、1008はLOCOS酸化膜である。Lは受光
部を示し、Dは遮光部を示す。
【0053】同図に示すように、受光部に設けるフォト
ダイオードと遮光部に設けるバイポーラトランジスタは
配線1007-1によって接続されており、一定の距離を
隔てて受光部と遮光部を形成することが可能となる。カ
ラーラインセンサとして本発明の光電変換を用いる場
合、図13に示すように赤(R)用のラインセンサの受
光部12と緑(G)用のラインセンサの受光部12とを
隣接して配し、緑用のラインセンサの遮光部11を青
(B)用のラインセンサの外側に配することが可能とな
る。このため、原稿のあるラインのR信号を得た時点
で、G信号はそのラインから2ライン目の原稿位置、B
信号は(n+3)ライン目の原稿位置の各信号となり、
R,B,G信号はそれぞれサンプルホールド回路(S/
H)14、A/D変換回路15を介して信号処理され、
少なくともGB信号が外部メモリ102に格納される。
このとき、前述した図16のカラーラインセンサと比べ
て記憶しておくべき先に出力したGB信号の量は減少
し、外部メモリの容量はより小さくてもすむこととな
る。なお、図16と同様に、遮光部は受光部の幅の整数
倍の幅を有している。
【0054】本実施例においては、バイポーラトランジ
スタのベース領域であるp層1004とフォトダイオー
ドのアノードであるp層1005とは不純物拡散が独立
に制御されており、拡散領域の大きさ、不純物濃度等を
独立に制御することができ、フォトダイオードの分光感
度特性を所望の波長感度に合わせることが可能となり、
またバイポーラトランジスタの増幅率、応答速度等の特
性を所望の最適値に設定することが可能となる。
【0055】図12は本発明の光電変換の第七実施例
を説明するための概略的断面図である。本実施例は、バ
イポーラトランジスタにp+ 領域を形成するとともに、
バイポーラトランジスタのコレクタ領域を個別に作製し
た光電変換である。なお、前述した第実施例と同一
構成部材については、同一符号を付して説明を省略す
る。
【0056】同図において、1004-1はフォトダイオ
ードのアノードであるp層、1004-2はバイポーラト
ランジスタのベース領域であるp層であり、同時に作製
される。1006-2はバイポーラトランジスタのエミッ
タ領域であるn層である。1009はp+ 層であり、周
波数特性の改善のために高不純物濃度領域を設けたもの
である。1010はバイポーラトランジスタのコレクタ
領域であるn層であり、1006-3はn+ 層、1007
-3はAl、ポリシリコン等の導電材からなるコレクタ電
極である。-層1003はp層1004-1と接してお
り、n層1010はコレクタ電極1007-3に電気的に
接続されている。p+層1009とp層1004-2は増
幅部(バイポーラトランジタ)の入力部を構成し、上記
のように、p+層1009の不純物濃度はp層1004
-2より高くなっており、p+層1009は光電変換部と
なるp層1004-1へ配線1007-1を介して接続され
ている。
【0057】同図に示すように、分離形成された受光部
に設けるフォトダイオードと遮光部に設けるバイポーラ
トランジスタ配線1007-1によって接続されており、
実施例と同様な効果を得ることができ、図13に示
したカラーラインセンサを構成することができる。
【0058】次に、前述した本発明の光電変換を適用
した画像読取装置の一例を示す。図14は、画像読取装
置の一例の概略的構成図である。同図において、原稿5
201は読取り部5205に対して相対的に矢印Y方向
に機械的に移動する。また、画像の読み取りは、イメー
ジセンサ5204によって矢印X方向に走査することで
行われる。
【0059】まず、光源5202からの光は原稿520
1で反射し、その反射光が結像光学系5203を通して
本発明に係るイメージセンサ5204上に像を結像す
る。これによって、イメージセンサ5204には入射光
の強さに対応したキャリアが蓄積され、光電変換されて
画像信号として出力する。この画像信号は、AD変換器
5206によりデジタル変換され、画像処理部5207
内のメモリに画像データとして取り込まれる。そして、
シェーディング補正、色補正等の処理が行なわれ、パソ
コン5208又はプリンタ等へ送信される。
【0060】こうしてX方向の走査の画像信号転送が終
了すると、原稿5201がY方向へ相対的に移動し、以
下同様の動作を繰り返すことで、原稿5201の前画像
を電気信号に変換し画像情報として取り出すことができ
る。
【0061】
【発明の効果】以上詳細に説明したように、本発明の光
電変換器によれば、増幅部の入力領域と光電変換部とを
独立に作製可能であり、拡散領域の大きさ、不純物濃
度、構成等を独立に制御することができ、光電変換部の
分光感度特性を所望の波長感度に合わせることが可能と
なり、また増幅部の増幅率、応答速度等の特性を所望の
最適値に設定することが可能となり、所望の性能を有す
るデバイスを設計することができる。
【0062】更に、上記光電変換によれば、光入射に
よって電荷を発生・蓄積する半導体領域の不純物濃度、
厚さ等の最適製造条件と、半導体トランジスタのベース
領域となる半導体領域の不純物濃度、不純物濃度分布、
厚さ等の最適な製造条件とを各の半導体領域で任意に設
定可能となる。その結果、受光部と半導体トランジスタ
部を別々に設計でき、青感度を高めると同時に、半導体
トランジスタの高速化を図ることができる。
【0063】また、本発明の光電変換器によれば、増幅
機能をもたせるとともに、受光部と遮光部とを分離して
作製し、受光部を隣接して形成することが可能となる。
その結果、システム設計および光学設計の簡易化を図る
ことができる。なお、反対導電型の半導体領域を、光入
射によって発生した電荷を蓄積する半導体領域と、半導
体トランジスタのベース領域となる半導体領域とに分け
て形成した光電変換器と、受光部に光電変換部を形成
し、遮光部に増幅部を形成し、前記光電変換部と前記増
幅部の入力領域とを配線で接続させて、前記受光部と前
記遮光部とを一定距離を隔てて分離形成した光電変換器
とを組み合わせることにより、より性能を向上させるこ
とができる。
【0064】さらに、本発明の画像処理装置によれば、
記憶しておくべき先に出力した信号の量を減少させ、メ
モリーの容量をより小さくすることができる。また、本
発明の光電変換装置によれば、隣接した受光部で読み取
るべき対象物の情報をより近接して得るように、あるい
は隣接した遮光部から信号を取り出すようにすることが
できる。
【図面の簡単な説明】
【図1】(A),(B)は、夫々本発明の光電変換
第一実施例を説明するための概略的構成図であり、
(A)は模式的平面図、(B)は模式的縦断面図であ
る。
【図2】(A)は、図1(B)のB−B′部分で図1
(B)を切断した場合の模式的拡大図であり、(B)は
(A)の深さ方向におけるポテンシャル図である。
【図3】SiとGeの光の波長に対する吸収係数を説明
する特性図である。
【図4】逆バイアス電圧VR =5Vにおけるp - 不純物
密度NA と全空乏層幅Wとの関係を説明する特性図であ
る。
【図5】p - 不純物密度NA とp層空乏層の厚みxpと
の関係を説明する特性図である。
【図6】本発明による光電変換の駆動回路の一実施例
を説明するための概略的回路図である。
【図7】本発明の第二実施例を説明するための概略的断
面図である。
【図8】本発明の第三実施例を説明するための概略的断
面図である。
【図9】本発明の第四実施例を説明するための概略的断
面図である。
【図10】本発明の第五実施例を説明するための概略的
断面図である。
【図11】本発明の光電変換の第六実施例を説明する
ための概略的断面図である。
【図12】本発明の光電変換の第七実施例を説明する
ための概略的断面図である。
【図13】本発明の光電変換を用いた画像読み取り系
を説明するための概略的構成図である。
【図14】画像読取装置の一例の概略的構成図である。
【図15】従来の光電変換の構成を説明する概略的断
面図である。
【図16】従来の光電変換を用いた画像読取系を説明
するための概略的構成図である。
【図17】(A)は、光電変換の一構成例の概略的平
面図、(B)は、(A)のA−A′線で(A)を切断し
た場合の模式的切断面図である。
【図18】(A)および(B)は、夫々リフレッシュ動
作を説明するための電圧波形図である。
【符号の説明】 4001 シリコン基板 4002 埋め込み領域 4003 n- 領域 4004 p- 領域 4005 p+ 領域 4006 n+ 領域 4007 p+ 領域 4008 n+ 領域 4009 n+ 領域 4101 電極 4102,4103,4104,4108,4109,
4110 電極配線 4105,4106,4107 絶縁膜
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図12
【補正方法】変更
【補正内容】
【図12】

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 同導電型領域よりなる二つの半導体領域
    と、この二つの半導体領域と反対導電型の半導体領域と
    からなる半導体トランジスタの該反対導電型の半導体領
    域に光を照射し、前記同導電型領域よりなる二つの半導
    体領域の少なくとも一方から増幅された出力を取り出す
    光電変換装置において、 前記反対導電型の半導体領域を、光入射によって発生し
    た電荷を蓄積する半導体領域と、半導体トランジスタの
    制御電極領域となる半導体領域とに分けて形成したこと
    を特徴とする光電変換装置。
  2. 【請求項2】 受光部と遮光部とから構成され、光電変
    換出力を増幅可能な光電変換装置において、 前記受光部に光電変換部を形成し、前記遮光部に増幅部
    を形成し、前記光電変換部と前記増幅部の入力領域とを
    配線で接続させて、前記受光部と前記遮光部とを一定距
    離を隔てて分離形成したことを特徴とする光電変換装
    置。
  3. 【請求項3】 第1の導電型の第1半導体領域と、 該第1半導体領域上に設けられた第1の導電型の第2半
    導体領域と、 該第2半導体領域に接して設けられた第2の導電型の第
    3半導体領域と、 該第3の半導体領域と前記第2半導体領域とに接して設
    けられた第2の導電型の第4半導体領域と、 該第4半導体領域に接して設けられた第1の導電型の第
    5半導体領域と、 前記第2半導体領域に接して設けられた第2の導電型の
    第6半導体領域と、を備え、 前記第3半導体領域が光入射領域とされ、 前記第1、第2、第4、第5半導体領域と前記第2、第
    4、第6半導体領域とは夫々トランジスタを構成する要
    素とされている光電変換装置。
  4. 【請求項4】 前記第2半導体領域は同一導電型で、不
    純物濃度が低い領域と不純物濃度が高い領域とを有して
    いる請求項3記載の光電変換装置。
  5. 【請求項5】 前記第2半導体領域は、同一導電型で不
    純物濃度が低い領域と不純物濃度が高い領域とを有し、
    且つ前記不純物濃度が高い領域は、前記第4、第5、第
    6半導体領域と前記第1半導体領域との間に設けられて
    いる請求項3記載の光電変換装置。
  6. 【請求項6】 前記第3半導体領域の少なくとも一部は
    前記第4半導体領域と前記第2半導体領域との間に設け
    られている請求項3記載の光電変換装置。
  7. 【請求項7】 前記第2半導体領域は同一導電型で不純
    物濃度が低い領域と不純物濃度が高い領域とを有し、か
    つ、前記不純物濃度が高い領域は前記第4、第5、第6
    半導体領域と前記第1半導体領域との間に設けられてい
    るとともに、前記第3の半導体領域の少なくとも一部は
    前記第4半導体領域と前記第2半導体領域との間に設け
    られている請求項3記載の光電変換装置。
  8. 【請求項8】 前記第1の半導体領域は少なくとも前記
    第3半導体領域に対応する領域を除いて設けられている
    請求項3記載の光電変換装置。
  9. 【請求項9】 前記第1半導体領域は同じ導電型の基板
    上に形成されている請求項3記載の光電変換装置。
  10. 【請求項10】 前記第1半導体領域は異なる導電型の
    基板上に形成されている請求項3記載の光電変換装置。
  11. 【請求項11】 前記第1の導電型はn型である請求項
    3記載の光電変換装置。
  12. 【請求項12】 前記第2の導電型はp型である請求項
    3記載の光電変換装置。
  13. 【請求項13】 前記第2半導体領域の表面部分に、前
    記第3、第4、第5、第6半導体領域が形成されている
    領域をとりかこむチャネル・ストップとなる第1の導電
    型の第7半導体領域が形成されている請求項3記載の光
    電変換装置。
  14. 【請求項14】 前記第3の半導体領域は前記第4半導
    体領域と前記不純物濃度が高い領域との間に設けられて
    いる請求項7記載の光電変換装置。
  15. 【請求項15】 前記異なる導電型がp型である請求項
    10記載の光電変換装置。
  16. 【請求項16】 第1の導電型の第1半導体領域と、 該第1半導体領域に接して設けられた第1の導電型の第
    2半導体領域と、 該第2半導体領域に接して設けられた第2の導電型の第
    3半導体領域と、 該第3の半導体領域と導電材を介して電気的に接続され
    前記第2半導体領域に接して設けられた第2の導電型の
    第4半導体領域と、 該第4半導体領域に接して設けられた第1の導電型の第
    5半導体領域と、を備え、 前記第3半導体領域が光入射領域とされ、 前記第1、第2、第4、第5半導体領域がトランジスタ
    を構成する要素とされている光電変換装置。
  17. 【請求項17】 前記第2半導体領域は同一導電型で不
    純物濃度が低い領域と不純物濃度が高い領域を有する請
    求項16記載の光電変換装置。
  18. 【請求項18】 前記第2半導体領域は同一導電型で不
    純物濃度が低い領域と不純物濃度が高い領域を有し、か
    つ、前記不純物濃度が低い領域と前記第3半導体領域と
    が接してなる請求項16記載の光電変換装置。
  19. 【請求項19】 前記不純物濃度が高い領域と電極とが
    電気的に接続されてなる請求項18記載の光電変換装
    置。
JP9188195A 1988-06-06 1997-07-14 光電変換器、画像処理装置、及び光電変換装置 Expired - Fee Related JP3071161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9188195A JP3071161B2 (ja) 1988-06-06 1997-07-14 光電変換器、画像処理装置、及び光電変換装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP13887188 1988-06-06
JP18553988 1988-07-27
JP63-185539 1988-07-27
JP63-138871 1988-07-27
JP9188195A JP3071161B2 (ja) 1988-06-06 1997-07-14 光電変換器、画像処理装置、及び光電変換装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1139264A Division JP2810412B2 (ja) 1988-06-06 1989-06-02 光電変換器

Publications (2)

Publication Number Publication Date
JPH1074930A true JPH1074930A (ja) 1998-03-17
JP3071161B2 JP3071161B2 (ja) 2000-07-31

Family

ID=27317761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9188195A Expired - Fee Related JP3071161B2 (ja) 1988-06-06 1997-07-14 光電変換器、画像処理装置、及び光電変換装置

Country Status (1)

Country Link
JP (1) JP3071161B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019947A (ja) * 2003-06-27 2005-01-20 Samsung Electro Mech Co Ltd 受光素子および増幅素子が一体形成された半導体装置およびその製造方法
CN1324551C (zh) * 2001-09-28 2007-07-04 杨泰和 晶体管的光能对电能转换驱动电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086648B2 (ja) 2012-03-12 2017-03-01 国立研究開発法人産業技術総合研究所 フォトトランジスタおよび撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324551C (zh) * 2001-09-28 2007-07-04 杨泰和 晶体管的光能对电能转换驱动电路
JP2005019947A (ja) * 2003-06-27 2005-01-20 Samsung Electro Mech Co Ltd 受光素子および増幅素子が一体形成された半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3071161B2 (ja) 2000-07-31

Similar Documents

Publication Publication Date Title
US5245203A (en) Photoelectric converter with plural regions
EP0165764B1 (en) Depletion mode thin film semiconductor photodetectors
US5352920A (en) Photoelectric converter with light shielding sections
EP0978878B1 (en) Solid-state imaging device and method of detecting optical signals using the same
CA1257922A (en) Photoelectric converter
JP4715203B2 (ja) 光検出器回路
EP0625803B1 (en) Photodiode structure
US7304338B2 (en) Solid-state image sensor and method for fabricating the same
US8350937B2 (en) Solid-state imaging device having pixels including avalanche photodiodes
JP2009510777A (ja) 改善された収集のための光検出器及びn型層構造
JPH0414543B2 (ja)
JP2022529184A (ja) Utbb光検出器ピクセルユニット、アレイ及び方法
US8039916B2 (en) CMOS pixel sensor with depleted photocollectors and a depleted common node
JP4241527B2 (ja) 光電変換素子
JPH0454987B2 (ja)
JPH0730086A (ja) 増幅型固体撮像素子
JP3071161B2 (ja) 光電変換器、画像処理装置、及び光電変換装置
JP3655760B2 (ja) 赤外線固体撮像素子
JP2810412B2 (ja) 光電変換器
KR100769563B1 (ko) 누설 전류를 감소시킨 이미지 센서
JP2003507902A (ja) イメージ・セル、イメージ・センサおよびその製造方法
US20220190183A1 (en) Avalanche photodetector (variants) and method for manufacturing the same (variants)
JP4250857B2 (ja) 固体撮像素子
JP2000286443A (ja) 受光素子及びそれを用いた光電変換装置
Chiang et al. High-gain photodetectors in thin-film transistors fabricated from laser-crystallized silicon on fused silica

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees