JPH1074708A - 銅配線の形成方法 - Google Patents
銅配線の形成方法Info
- Publication number
- JPH1074708A JPH1074708A JP22946696A JP22946696A JPH1074708A JP H1074708 A JPH1074708 A JP H1074708A JP 22946696 A JP22946696 A JP 22946696A JP 22946696 A JP22946696 A JP 22946696A JP H1074708 A JPH1074708 A JP H1074708A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- thin film
- substrate
- copper thin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】微細なパターンを形成できる銅配線の形成方法
を提供することを目的としている。 【解決手段】基板１上の凹部３が形成された絶縁膜２
（図１（ａ））上に、基板１に高周波電界および／また
は直流電界を印加しつつＥＣＲプラズマスパッタ法によ
り銅薄膜５を成膜し（図１（ｃ））、この成膜された銅
薄膜５を熱処理によりリフローさせて絶縁膜２に形成さ
れた凹部３を銅５で埋めた（図１（ｄ））後、凹部３以
外の不要な銅薄膜５ｃを除去して、絶縁膜２に微細なパ
ターンの銅配線６を形成する（図１（ｅ））。
を提供することを目的としている。 【解決手段】基板１上の凹部３が形成された絶縁膜２
（図１（ａ））上に、基板１に高周波電界および／また
は直流電界を印加しつつＥＣＲプラズマスパッタ法によ
り銅薄膜５を成膜し（図１（ｃ））、この成膜された銅
薄膜５を熱処理によりリフローさせて絶縁膜２に形成さ
れた凹部３を銅５で埋めた（図１（ｄ））後、凹部３以
外の不要な銅薄膜５ｃを除去して、絶縁膜２に微細なパ
ターンの銅配線６を形成する（図１（ｅ））。
Description
【０００１】
【発明の属する技術分野】本発明は、銅配線の形成方
法、特に半導体装置に使用される銅配線の形成方法に関
する。
法、特に半導体装置に使用される銅配線の形成方法に関
する。
【０００２】
【従来の技術】従来、ＬＳＩの配線材料として、アルミ
ニウムまたはアルミニウム合金（以下、アルミニウムま
たはアルミニウム合金をアルミニウムと記す）が用いら
れている。
ニウムまたはアルミニウム合金（以下、アルミニウムま
たはアルミニウム合金をアルミニウムと記す）が用いら
れている。
【０００３】しかし、近年ＬＳＩの高集積化が進むにつ
れてアルミニウム配線にさまざまな問題が生じてきてい
る。なかでも、エレクトロマイグレーション、ストレス
マイグレーションなどアルミニウム配線の信頼性が問題
となってきている。このため、アルミニウムに代わる高
い信頼性を有する配線材料が求められている。
れてアルミニウム配線にさまざまな問題が生じてきてい
る。なかでも、エレクトロマイグレーション、ストレス
マイグレーションなどアルミニウム配線の信頼性が問題
となってきている。このため、アルミニウムに代わる高
い信頼性を有する配線材料が求められている。
【０００４】現在、アルミニウムに代わる配線材料とし
て、銅がもっとも有力視されている。配線材料として銅
を用いれば、アルミニウムを用いる場合にくらべ、比抵
抗は約１／２になり、エレクトロマイグレーション耐性
は約２桁改善される。
て、銅がもっとも有力視されている。配線材料として銅
を用いれば、アルミニウムを用いる場合にくらべ、比抵
抗は約１／２になり、エレクトロマイグレーション耐性
は約２桁改善される。
【０００５】しかしながら、配線材料として銅を用いる
場合、銅はアルミニウムに比べエッチングが難しく、微
細な配線を形成することが困難であるという問題があ
る。
場合、銅はアルミニウムに比べエッチングが難しく、微
細な配線を形成することが困難であるという問題があ
る。
【０００６】そこで、銅の配線形成方法としてダマシン
法が提案されている。
法が提案されている。
【０００７】このダマシン法は、ＣＭＰ（Chemical Mec
hanical Polishing）プロセスを利用する方法であっ
て、配線パターンとなる溝または下層と上層とのコンタ
クト部となる孔をエッチングによって絶縁膜に形成し、
この絶縁膜上に銅薄膜を形成し、溝または孔の部分以外
の銅薄膜をＣＭＰにより除去し、配線を形成する方法で
ある。
hanical Polishing）プロセスを利用する方法であっ
て、配線パターンとなる溝または下層と上層とのコンタ
クト部となる孔をエッチングによって絶縁膜に形成し、
この絶縁膜上に銅薄膜を形成し、溝または孔の部分以外
の銅薄膜をＣＭＰにより除去し、配線を形成する方法で
ある。
【０００８】一方、配線とコンタクトを同時に形成する
ことにより、ＬＳＩの製造工程を簡略化することが提案
されている。
ことにより、ＬＳＩの製造工程を簡略化することが提案
されている。
【０００９】図４は、配線とコンタクトを同時に形成す
る銅配線の模式図であって、（ａ）は平面図、（ｂ）は
Ａ−Ａ断面図、（ｃ）はＢ−Ｂ断面図である。
る銅配線の模式図であって、（ａ）は平面図、（ｂ）は
Ａ−Ａ断面図、（ｃ）はＢ−Ｂ断面図である。
【００１０】シリコン酸化膜などの絶縁膜２に銅配線６
が埋め込まれており、この銅配線６はコンタクト部６ａ
でシリコンなどの基板１に接触する。また、銅配線６と
絶縁膜２との密着性を改善し、銅配線６と基板１との反
応を防ぐ目的で、ＴｉＮなどの下地膜４が形成されてい
る。
が埋め込まれており、この銅配線６はコンタクト部６ａ
でシリコンなどの基板１に接触する。また、銅配線６と
絶縁膜２との密着性を改善し、銅配線６と基板１との反
応を防ぐ目的で、ＴｉＮなどの下地膜４が形成されてい
る。
【００１１】図４に示されているように、配線とコンタ
クトを同時に形成するには、アスペクト比の高いコンタ
クト部６ａの孔３に銅を埋め込む必要がある。
クトを同時に形成するには、アスペクト比の高いコンタ
クト部６ａの孔３に銅を埋め込む必要がある。
【００１２】しかしながら、配線パターンがより微細に
なると、平行平板型スパッタ法などの通常のスパッタ法
による成膜では段差被覆性が悪いので、このコンタクト
部の孔のような微細な凹部を埋め込むことが難しい。そ
のため、上述したダマシン法では、銅配線を形成するこ
とができない。
なると、平行平板型スパッタ法などの通常のスパッタ法
による成膜では段差被覆性が悪いので、このコンタクト
部の孔のような微細な凹部を埋め込むことが難しい。そ
のため、上述したダマシン法では、銅配線を形成するこ
とができない。
【００１３】この埋め込み特性を改善するため、さらに
リフロー処理を加えることが提案されているが、配線パ
ターンがより微細な場合には、凹部への十分な埋め込み
を行うことができなくなる。
リフロー処理を加えることが提案されているが、配線パ
ターンがより微細な場合には、凹部への十分な埋め込み
を行うことができなくなる。
【００１４】図５は、平行平板型スパッタ法およびリフ
ロー処理による孔の埋め込み状況を示す模式図であり、
（ａ）はスパッタ直後の孔の断面図であり、（ｂ）はリ
フロー処理後の孔の断面図である。
ロー処理による孔の埋め込み状況を示す模式図であり、
（ａ）はスパッタ直後の孔の断面図であり、（ｂ）はリ
フロー処理後の孔の断面図である。
【００１５】孔３の径がより小さい場合、孔３の側壁に
形成される銅薄膜５ｂの膜厚が薄くなる。また、孔３の
上部には銅薄膜５のオーバーハング８が生じる。そのた
め、銅薄膜５の成膜後にリフロー処理を行っても、孔３
の底部の銅薄膜５ａと絶縁膜２の上の銅薄膜５ｃに分か
れ、ボイド（空孔）９を生じ、孔３を完全に隙間なく埋
め込むことができなくなるためである。
形成される銅薄膜５ｂの膜厚が薄くなる。また、孔３の
上部には銅薄膜５のオーバーハング８が生じる。そのた
め、銅薄膜５の成膜後にリフロー処理を行っても、孔３
の底部の銅薄膜５ａと絶縁膜２の上の銅薄膜５ｃに分か
れ、ボイド（空孔）９を生じ、孔３を完全に隙間なく埋
め込むことができなくなるためである。
【００１６】
【発明が解決しようとする課題】本発明は、このような
課題を解決するためになされたものであって、銅を微細
なパターンの溝や孔などの凹部に埋め込むことができる
微細な銅配線の形成方法を提供することを目的としてい
る。
課題を解決するためになされたものであって、銅を微細
なパターンの溝や孔などの凹部に埋め込むことができる
微細な銅配線の形成方法を提供することを目的としてい
る。
【００１７】
【課題を解決するための手段】本発明の銅配線の形成方
法は、基板上の凹部が形成された絶縁膜上に、基板に電
界を印加しつつＥＣＲプラズマスパッタ法により銅薄膜
を成膜し、この成膜された銅薄膜を熱処理によりリフロ
ーさせて絶縁膜の凹部を銅で埋めた後、絶縁膜の凹部以
外部分の銅薄膜を除去することを特徴としている。な
お、基板に印加する電界は高周波電界でも直流電界でも
良い。また、ＥＣＲは電子サイクロトロン共鳴（Electr
on Cyclotron Resonance）を意味する。
法は、基板上の凹部が形成された絶縁膜上に、基板に電
界を印加しつつＥＣＲプラズマスパッタ法により銅薄膜
を成膜し、この成膜された銅薄膜を熱処理によりリフロ
ーさせて絶縁膜の凹部を銅で埋めた後、絶縁膜の凹部以
外部分の銅薄膜を除去することを特徴としている。な
お、基板に印加する電界は高周波電界でも直流電界でも
良い。また、ＥＣＲは電子サイクロトロン共鳴（Electr
on Cyclotron Resonance）を意味する。
【００１８】本発明者は、ＥＣＲプラズマスパッタ法に
より銅薄膜を成膜する際、基板に高周波電界または直流
電界を印加することにより、孔の側壁および底部に成膜
する銅薄膜の膜厚を厚くできることを知見した。
より銅薄膜を成膜する際、基板に高周波電界または直流
電界を印加することにより、孔の側壁および底部に成膜
する銅薄膜の膜厚を厚くできることを知見した。
【００１９】図２は、ＥＣＲプラズマスパッタ法および
リフロー処理による孔の埋め込み状況を示す模式図であ
り、（ａ）は基板に高周波電界または直流電界を印加し
なかった場合のスパッタ直後の孔の断面図、（ｂ）はリ
フロー処理後の孔の断面図、（ｃ）は基板に高周波電界
または直流電界を印加した場合のスパッタ直後の孔の断
面図、（ｄ）はリフロー処理後の孔の断面図である。
リフロー処理による孔の埋め込み状況を示す模式図であ
り、（ａ）は基板に高周波電界または直流電界を印加し
なかった場合のスパッタ直後の孔の断面図、（ｂ）はリ
フロー処理後の孔の断面図、（ｃ）は基板に高周波電界
または直流電界を印加した場合のスパッタ直後の孔の断
面図、（ｄ）はリフロー処理後の孔の断面図である。
【００２０】図２（ｃ）に示すように、基板に高周波電
界または直流電界を印加し、孔３の側壁および底部に成
膜される銅薄膜５ｂ、５ａの膜厚を厚くすれば、図２
（ｄ）に示すように、リフロー処理により孔３に銅薄膜
５を完全に隙間なく埋め込むことができる。
界または直流電界を印加し、孔３の側壁および底部に成
膜される銅薄膜５ｂ、５ａの膜厚を厚くすれば、図２
（ｄ）に示すように、リフロー処理により孔３に銅薄膜
５を完全に隙間なく埋め込むことができる。
【００２１】すなわち、本発明の銅配線の形成方法は、
基板に電界を印加しつつＥＣＲプラズマスパッタ法によ
り銅薄膜を成膜する。そのため、微細な凹部であって
も、電界の強度を調整することにより、段差被覆性を良
好に保ったまま凹部側壁および底部に形成される銅薄膜
の膜厚を厚くすることができる。その結果、後のリフロ
ー処理により、微細な凹部に銅を完全に隙間なく埋め込
むことができ、凹部以外の不要な銅薄膜を除去して、微
細な配線パターンを形成することができる。
基板に電界を印加しつつＥＣＲプラズマスパッタ法によ
り銅薄膜を成膜する。そのため、微細な凹部であって
も、電界の強度を調整することにより、段差被覆性を良
好に保ったまま凹部側壁および底部に形成される銅薄膜
の膜厚を厚くすることができる。その結果、後のリフロ
ー処理により、微細な凹部に銅を完全に隙間なく埋め込
むことができ、凹部以外の不要な銅薄膜を除去して、微
細な配線パターンを形成することができる。
【００２２】
【発明の実施の形態】本発明の銅配線の形成方法の実施
の形態について図面に基づいて説明する。
の形態について図面に基づいて説明する。
【００２３】図１は、本発明の銅配線の形成方法を示す
模式図である。
模式図である。
【００２４】フォトリソグラフィーおよびエッチング
により、シリコンウエハなどの基板１上に形成されたシ
リコン酸化膜（ＳｉＯ2）などの絶縁膜２に溝や孔から
なる凹部３を形成する（図１（ａ））。
により、シリコンウエハなどの基板１上に形成されたシ
リコン酸化膜（ＳｉＯ2）などの絶縁膜２に溝や孔から
なる凹部３を形成する（図１（ａ））。
【００２５】例えばＥＣＲプラズマＣＶＤ法により、
ＴｉＮ膜などの下地膜４を形成する（図１（ｂ））。こ
の下地膜４を用いれば、銅配線と絶縁膜との密着性を改
善でき、また銅配線と基板との反応を防ぐこともでき
る。なお、下地膜４として、ＴｉＮ以外にＷ、ＴｉＷ、
ＴｉＯＮ、Ｔａ、Ｍｏ、Ｃｒなどを用いることもでき
る。また、これらの膜の積層構造を用いても良い。
ＴｉＮ膜などの下地膜４を形成する（図１（ｂ））。こ
の下地膜４を用いれば、銅配線と絶縁膜との密着性を改
善でき、また銅配線と基板との反応を防ぐこともでき
る。なお、下地膜４として、ＴｉＮ以外にＷ、ＴｉＷ、
ＴｉＯＮ、Ｔａ、Ｍｏ、Ｃｒなどを用いることもでき
る。また、これらの膜の積層構造を用いても良い。
【００２６】ＥＣＲプラズマスパッタ法により、基板
に高周波および直流電界のいずれか一方または両方を印
加しつつ、銅薄膜５（５ａ、５ｂ、５ｃ）を形成する
（図１（ｃ））。
に高周波および直流電界のいずれか一方または両方を印
加しつつ、銅薄膜５（５ａ、５ｂ、５ｃ）を形成する
（図１（ｃ））。
【００２７】熱処理により、銅薄膜５をリフローさせ
て、凹部３の中に銅を完全に隙間なく埋め込む（図１
（ｄ））。熱処理は、真空容器内において、４００〜６
００℃程度で加熱すれば良い。なお、リフロー処理の温
度を下げる目的で、水素、窒素、Ａｒなどの酸素以外の
ガスを含む雰囲気中で加熱しても良い。
て、凹部３の中に銅を完全に隙間なく埋め込む（図１
（ｄ））。熱処理は、真空容器内において、４００〜６
００℃程度で加熱すれば良い。なお、リフロー処理の温
度を下げる目的で、水素、窒素、Ａｒなどの酸素以外の
ガスを含む雰囲気中で加熱しても良い。
【００２８】例えばＣＭＰ法により、不要な絶縁膜２
上にある銅薄膜５ｃおよび不要な絶縁膜２上部分の下地
膜４を研磨除去して、銅配線６を形成する（図１
（ｅ））。なお、不要な部分の銅薄膜５ｃおよび下地膜
４を除去する方法として、ＣＭＰ以外に、エッチバッ
ク、ウェットエッチング処理等などを用いることができ
る。
上にある銅薄膜５ｃおよび不要な絶縁膜２上部分の下地
膜４を研磨除去して、銅配線６を形成する（図１
（ｅ））。なお、不要な部分の銅薄膜５ｃおよび下地膜
４を除去する方法として、ＣＭＰ以外に、エッチバッ
ク、ウェットエッチング処理等などを用いることができ
る。
【００２９】以下、銅薄膜の形成工程（図１（ｃ））
の１例について詳述する。
の１例について詳述する。
【００３０】図３は、本発明の銅配線の形成方法に用い
られるＥＣＲプラズマスパッタ装置の１例を示す模式的
縦断面図である。この装置は、プラズマ発生室１０と反
応室１１を備えている。
られるＥＣＲプラズマスパッタ装置の１例を示す模式的
縦断面図である。この装置は、プラズマ発生室１０と反
応室１１を備えている。
【００３１】プラズマ発生室１０の上部には導波管１２
を介してマイクロ波発振器（図示せず）が接続されてい
る。プラズマ発生室１０の外周には、磁場発生コイル１
４が周設されている。プラズマ発生室１０の上部には、
ガス導入管１５が接続されている。
を介してマイクロ波発振器（図示せず）が接続されてい
る。プラズマ発生室１０の外周には、磁場発生コイル１
４が周設されている。プラズマ発生室１０の上部には、
ガス導入管１５が接続されている。
【００３２】反応室１１には、電極２０を兼ねた試料台
１８が配設され、この電極２０には高周波電源２１が接
続されている。試料台１８上に基板Ｓが載置され、静電
吸着などにより保持される。基板Ｓの上方のプラズマ室
１０と反応室１１の境界部分には銅のターゲット１６が
配役され、この銅のターゲット１６に直流電圧電源１７
が接続されている。
１８が配設され、この電極２０には高周波電源２１が接
続されている。試料台１８上に基板Ｓが載置され、静電
吸着などにより保持される。基板Ｓの上方のプラズマ室
１０と反応室１１の境界部分には銅のターゲット１６が
配役され、この銅のターゲット１６に直流電圧電源１７
が接続されている。
【００３３】銅配線の形成は次のように行われる。
【００３４】ａ）プラズマ発生室１０および反応室１１
内を真空排気し、ガス導入管１５から例えばＡｒガスを
プラズマ発生室１０に導入して、プラズマ発生室１０の
圧力を例えば１×１０-3Torr程度に設定する。
内を真空排気し、ガス導入管１５から例えばＡｒガスを
プラズマ発生室１０に導入して、プラズマ発生室１０の
圧力を例えば１×１０-3Torr程度に設定する。
【００３５】ｂ）磁場発生コイル１４に直流電流を流
し、プラズマ発生室１０内にＥＣＲ励起に必要な磁場を
発生させる。ＥＣＲに必要な磁場は、例えばマイクロ波
の周波数が２．４５ＧＨｚのとき８７５Gaussである。
し、プラズマ発生室１０内にＥＣＲ励起に必要な磁場を
発生させる。ＥＣＲに必要な磁場は、例えばマイクロ波
の周波数が２．４５ＧＨｚのとき８７５Gaussである。
【００３６】ｃ）マイクロ波を導波管５を介してプラズ
マ発生室１０に導入し、Ａｒプラズマを発生させる。磁
場発生コイル１４の発散磁界により、Ａｒプラズマを反
応室１１へ導き、直流電圧電源１７により銅の夕ーゲッ
ト１６に負の電圧を印加して、Ａｒイオンを銅のターゲ
ット１６に引き込み、銅のターゲット１６をスパッタさ
せて、基板Ｓ上に銅薄膜を形成させる。
マ発生室１０に導入し、Ａｒプラズマを発生させる。磁
場発生コイル１４の発散磁界により、Ａｒプラズマを反
応室１１へ導き、直流電圧電源１７により銅の夕ーゲッ
ト１６に負の電圧を印加して、Ａｒイオンを銅のターゲ
ット１６に引き込み、銅のターゲット１６をスパッタさ
せて、基板Ｓ上に銅薄膜を形成させる。
【００３７】ｄ）このとき試料台１８の電極２０に高周
波電界を印加して、基板Ｓ上の溝や孔からなる凹部の側
壁に形成される銅薄膜の膜厚を厚くする。このとき印加
する高周波電界の周波数は、例えば２００ｋＨｚ〜１
３．５６ＭＨｚ程度とすれば良い。また高周波電界のパ
ワーは、基板Ｓのサイズなどに依存するが、基板Ｓが６
インチシリコンウェハの場合、６００Ｗ〜２ｋＷ程度と
すれば良い。
波電界を印加して、基板Ｓ上の溝や孔からなる凹部の側
壁に形成される銅薄膜の膜厚を厚くする。このとき印加
する高周波電界の周波数は、例えば２００ｋＨｚ〜１
３．５６ＭＨｚ程度とすれば良い。また高周波電界のパ
ワーは、基板Ｓのサイズなどに依存するが、基板Ｓが６
インチシリコンウェハの場合、６００Ｗ〜２ｋＷ程度と
すれば良い。
【００３８】このように高周波電界を印加することによ
り、凹部側壁に形成される銅薄膜の膜厚を厚くして、後
のリフロー処理により、微細な凹部に銅を完全に隙間な
く埋め込むことができるようにする。
り、凹部側壁に形成される銅薄膜の膜厚を厚くして、後
のリフロー処理により、微細な凹部に銅を完全に隙間な
く埋め込むことができるようにする。
【００３９】その結果、上述した工程により、銅を微細
なパターンの溝や孔などの凹部に埋め込み、微細なパタ
ーンの銅配線を形成することができる。
なパターンの溝や孔などの凹部に埋め込み、微細なパタ
ーンの銅配線を形成することができる。
【００４０】なお、この例ではＥＣＲプラズマスパッタ
の際に基板に高周波電界を印加する場合について説明し
たが、基板に直流電界を印加する場合にも同様の効果を
得ることができる。ただし、基板に直流電界を印加する
場合は、基板に直接印加する必要がある。
の際に基板に高周波電界を印加する場合について説明し
たが、基板に直流電界を印加する場合にも同様の効果を
得ることができる。ただし、基板に直流電界を印加する
場合は、基板に直接印加する必要がある。
【００４１】スパッタにより形成する銅薄膜は、比抵抗
の点から、純度が高いものが好ましいが、例えば耐酸化
性を向上する目的で窒素を添加するなど、種々の元素を
添加しても良い。例えば窒素を添加する場合、窒素を含
む雰囲気中でスパッタするなどの方法によれば良い。
の点から、純度が高いものが好ましいが、例えば耐酸化
性を向上する目的で窒素を添加するなど、種々の元素を
添加しても良い。例えば窒素を添加する場合、窒素を含
む雰囲気中でスパッタするなどの方法によれば良い。
【００４２】
【実施例】本発明の実施例について図１に基づき具体的
に説明する。
に説明する。
【００４３】（実施例１） 表面に膜厚が０．８μｍのＳｉＯ2膜２が形成され、
そのＳｉＯ2膜２に孔３が形成されたＳｉ基板１を用い
た（図１（ａ））。孔３は、径が０．４μｍ、深さが
０．８μｍ、アスペクト比が２である。
そのＳｉＯ2膜２に孔３が形成されたＳｉ基板１を用い
た（図１（ａ））。孔３は、径が０．４μｍ、深さが
０．８μｍ、アスペクト比が２である。
【００４４】ＥＣＲプラズマＣＶＤ法を用いて、Ｔｉ
Ｎ膜４を５０ｎｍ形成した（図１（ｂ））。成膜に用い
たガスはＴｉＣ１4、Ｈ2、Ｎ2およびＡｒガスである。
Ｎ膜４を５０ｎｍ形成した（図１（ｂ））。成膜に用い
たガスはＴｉＣ１4、Ｈ2、Ｎ2およびＡｒガスである。
【００４５】図３に示す装置を用いて、銅のターゲッ
ト（銅：９９．９９９９％以上）をスパッタして銅薄膜
５を１μｍ（ＳｉＯ2膜２上の銅薄膜５ｃの厚さ）形成
した（図１（ｃ））。スパッタ条件は次の通りである。
Ａｒガス流量：７２sccm、プラズマ発生室１０の圧力：
１×１０-3Torr、マイクロ波周波数２．４５ＧＨｚ、マ
イクロ波パワー：２．８ｋＷ、ターゲット電圧：−６０
０Ｖ、基板に印加する高周波の周波数：１３．５６ＭＨ
ｚ、高周波パワー：１ｋＷ。プラズマ発生室１０内には
ＥＣＲに必要な磁場である８７５Gaussを発生させた。
ト（銅：９９．９９９９％以上）をスパッタして銅薄膜
５を１μｍ（ＳｉＯ2膜２上の銅薄膜５ｃの厚さ）形成
した（図１（ｃ））。スパッタ条件は次の通りである。
Ａｒガス流量：７２sccm、プラズマ発生室１０の圧力：
１×１０-3Torr、マイクロ波周波数２．４５ＧＨｚ、マ
イクロ波パワー：２．８ｋＷ、ターゲット電圧：−６０
０Ｖ、基板に印加する高周波の周波数：１３．５６ＭＨ
ｚ、高周波パワー：１ｋＷ。プラズマ発生室１０内には
ＥＣＲに必要な磁場である８７５Gaussを発生させた。
【００４６】基板１を別の真空容器内に搬入し、５×
１０-6Torr以下に真空排気し、４５０℃に加熱し、１５
分間熱処理を行った（図１（ｄ））。
１０-6Torr以下に真空排気し、４５０℃に加熱し、１５
分間熱処理を行った（図１（ｄ））。
【００４７】孔３以外の部分に形成された不要な銅薄
膜５ｃ及びＴｉＮ膜４をＣＭＰ法にて除去した（図１
（ｅ））。
膜５ｃ及びＴｉＮ膜４をＣＭＰ法にて除去した（図１
（ｅ））。
【００４８】このようにして、ＳｉＯ2膜の凹部に銅の
配線パターンを埋め込み形成できることを確認した。
配線パターンを埋め込み形成できることを確認した。
【００４９】また、形成された銅薄膜の比抵抗は１．７
９μΩｃｍとアルミニウムに比べて低抵抗であり、エレ
クトロマイグレーション耐性はアルミニウムに比べ約２
桁良くなっていることを確認した。
９μΩｃｍとアルミニウムに比べて低抵抗であり、エレ
クトロマイグレーション耐性はアルミニウムに比べ約２
桁良くなっていることを確認した。
【００５０】
【発明の効果】本発明の銅配線の形成方法によれば、銅
を微細なパターンの溝や孔などの凹部に埋め込み、欠陥
のない微細なパターンを形成することができる。
を微細なパターンの溝や孔などの凹部に埋め込み、欠陥
のない微細なパターンを形成することができる。
【図１】本発明の銅配線の形成方法を示す模式的縦断面
図である。
図である。
【図２】ＥＣＲプラズマスパッタ法およびリフロー処理
による孔の埋め込み状況を示す模式図であり、（ａ）は
基板に高周波電界または直流電界を印加しない場合のス
パッタ直後の孔の断面図、（ｂ）はリフロー処理後の孔
の断面図、（ｃ）は基板に高周波電界または直流電界を
印加する場合のスパッタ直後の孔の断面図、（ｄ）はリ
フロー処理後の孔の断面図である。
による孔の埋め込み状況を示す模式図であり、（ａ）は
基板に高周波電界または直流電界を印加しない場合のス
パッタ直後の孔の断面図、（ｂ）はリフロー処理後の孔
の断面図、（ｃ）は基板に高周波電界または直流電界を
印加する場合のスパッタ直後の孔の断面図、（ｄ）はリ
フロー処理後の孔の断面図である。
【図３】本発明の銅配線の形成方法に用いられるＥＣＲ
プラズマスパッタ装置の１例を示す模式的縦断面図であ
る。
プラズマスパッタ装置の１例を示す模式的縦断面図であ
る。
【図４】配線とコンタクトを同時に形成する銅配線の模
式図であって、（ａ）は平面図、（ｂ）はＡ−Ａ断面
図、（ｃ）はＢ−Ｂ断面図である。
式図であって、（ａ）は平面図、（ｂ）はＡ−Ａ断面
図、（ｃ）はＢ−Ｂ断面図である。
【図５】平行平板型スパッタ法およびリフロー処理によ
る孔の埋め込み状況を示す模式図であり、（ａ）はスパ
ッタ直後の孔の断面図であり、（ｂ）はリフロー処理後
の孔の断面図である。
る孔の埋め込み状況を示す模式図であり、（ａ）はスパ
ッタ直後の孔の断面図であり、（ｂ）はリフロー処理後
の孔の断面図である。
１ 基板 ２ 絶縁膜 ３ 凹部（孔、溝） ４ 下地膜 ５ 銅薄膜 ５ａ 凹部（孔、溝）の底部の銅薄膜 ５ｂ 凹部（孔、溝）の側壁の銅薄膜 ５ｃ 絶縁膜の上の銅薄膜 ６ 銅配線 ８ オーバーハング ９ ボイド（空孔） １０ プラズマ発生室 １１ 反応室 １２ 導波管 １３ マイクロ波窓 １４ 磁場発生コイル １５ ガス導入管 １６ ターゲット １７ 直流電源 １８ 試料台 ２０ 電極 ２１ 高周波電源 ２２ 排気口 Ｓ 基板
Claims (1)
- 【請求項１】基板上の凹部が形成された絶縁膜上に、基
板に電界を印加しつつＥＣＲプラズマスパッタ法により
銅薄膜を成膜し、この成膜された銅薄膜を熱処理により
リフローさせて絶縁膜の凹部を銅で埋めた後、絶縁膜の
凹部以外部分の銅薄膜を除去することを特徴とする銅配
線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946696A JPH1074708A (ja) | 1996-08-30 | 1996-08-30 | 銅配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946696A JPH1074708A (ja) | 1996-08-30 | 1996-08-30 | 銅配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074708A true JPH1074708A (ja) | 1998-03-17 |
Family
ID=16892645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22946696A Pending JPH1074708A (ja) | 1996-08-30 | 1996-08-30 | 銅配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074708A (ja) |
-
1996
- 1996-08-30 JP JP22946696A patent/JPH1074708A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291889B2 (ja) | ドライエッチング方法 | |
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| JP3607398B2 (ja) | 半導体装置の金属配線層の形成方法 | |
| EP1084512A1 (en) | Plasma treatment for ex-situ contact fill | |
| KR20000035640A (ko) | 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법 | |
| JP2001168075A (ja) | 基板誘電層プレクリーニング方法 | |
| JP3080843B2 (ja) | 薄膜形成方法及び装置 | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| KR100382387B1 (ko) | 플라즈마 처리 방법 | |
| JPH0917747A (ja) | タングステン堆積のための改良付着層 | |
| JPH10144676A (ja) | 半導体素子の製造方法 | |
| JP3838397B2 (ja) | 半導体製造方法 | |
| JPH11135494A (ja) | プラズマ処理方法 | |
| JPH088232A (ja) | プラズマ処理方法 | |
| JPH11260921A (ja) | 半導体素子の多層配線用ビアホ―ルの形成方法 | |
| JP3289479B2 (ja) | 高融点金属層のｃｖｄ方法および半導体装置の製造方法 | |
| JPH11191556A (ja) | 半導体装置の製造方法および銅または銅合金パターンの形成方法 | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| US20050189075A1 (en) | Pre-clean chamber with wafer heating apparatus and method of use | |
| JP4141021B2 (ja) | プラズマ成膜方法 | |
| JP3931394B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH1074708A (ja) | 銅配線の形成方法 | |
| JP4068204B2 (ja) | プラズマ成膜方法 | |
| JPH01194325A (ja) | ドライエッチング方法 | |
| JPH08213322A (ja) | イオン衝撃増強リフロー |