JPH1073733A - 結晶シリコン基板素子の製造方法 - Google Patents

結晶シリコン基板素子の製造方法

Info

Publication number
JPH1073733A
JPH1073733A JP9072130A JP7213097A JPH1073733A JP H1073733 A JPH1073733 A JP H1073733A JP 9072130 A JP9072130 A JP 9072130A JP 7213097 A JP7213097 A JP 7213097A JP H1073733 A JPH1073733 A JP H1073733A
Authority
JP
Japan
Prior art keywords
layer
substrate
silica
region
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9072130A
Other languages
English (en)
Inventor
Denis Tregoat
ドウニ・トルゴア
Claude Artigue
クロード・アルテイーグ
Christian Brot
クリステイアン・ブロ
Franck Mallecot
フランク・マルコツト
Francis Poingt
フランシス・ポワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH1073733A publication Critical patent/JPH1073733A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/134—Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

(57)【要約】 【課題】 既知で比較的低コストな堆積方法によってシ
リカ層を堆積させようとする時に、平面ガイドと光ファ
イバとの間に良好な光結合を実現することができないと
いう欠点に対する解決方法を提供する。 【解決手段】 − 結晶シリコン基板（２）上に、ドー
パント元素によってドープされるシリカ層（６）を堆積
させる段階と、 − この基板を処理する段階とを含む方法。本発明によ
れば、ドープシリカ層を堆積させる前に、前記ドーパン
ト元素の拡散に対抗する障壁材から成る障壁層（３０）
を基板（２）上に形成させ、前記ドープシリカ層をこの
層上に堆積する。本発明は特に通信網内の光ファイバ層
の結合に適用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光ファイバ層を集
積光装置に接続しなければならない時に特に適用され
る。
【０００２】
【従来の技術】このような接続を行うための既知の方法
は、シリコン基板上に堆積させたドープシリカ層内に形
成された平面ガイド層を使用する。この方法では、表面
がこの基板の結晶面に従い、そのため光ファイバが正確
に位置決めされ、その結果、平面ガイドへのそれぞれの
光ファイバの結合が確実になる複数の収納部が、この基
板内に同時に掘削される。この既知の方法については、
本明細書の後続部分でより詳細に説明する。
【０００３】
【発明が解決しようとする課題】この方法は、既知で比
較的低コストの堆積方法によってシリカ層を堆積させよ
うとする時に、平面ガイドと光ファイバとの間に良好な
光結合を実現することができないという欠点を有する。
【０００４】本発明は、特にこの欠点の原因の発見から
生まれたものであり、従ってこの欠点に対する解決方法
を提供するものである。しかしながら、このような原因
は他の状況下において同様の欠点を発生しうるものであ
り、その場合、同じ解決方法が有利に使用できるものと
思われる。従ってまず本発明の全体的な説明を行い、次
に特定の応用例において説明する。
【０００５】
【課題を解決するための手段】本発明はまず、結晶シリ
コン基板素子の製造方法を対象とする。この方法は、 − 結晶シリコン基板上に、ドーパント(dopants)元素
でドープされたシリカ層を堆積させる段階と、 − この基板の処理すべき領域からこのドープシリカ層
を除去する段階と、 − この基板の処理すべきこの領域に、製作される素子
の品質がこの基板のこの領域内の結晶格子の品質によっ
て条件付けられるような処理を施す段階とを含む。この
処理は、以下に示すように種々の種類のものでよい。こ
の処理の種類にかかわらず、この方法は、前記ドープシ
リカ層を堆積させる前に、前記ドーパント元素の拡散に
対抗する障壁材から成る障壁層を基板上に形成する段階
を含み、前記ドープシリカ層は火炎加水分解(hydrolyse
a la flamme)の温度よりも高い温度でこの層上に堆積
され、前記処理段階の前に、前記の処理すべき領域内で
この障壁層が除去されることを特徴とする。
【０００６】障壁材は、ドーパント元素、少なくとも、
基板の有効品質を低下させる可能性のあるドープシリカ
層のドーパント元素を含まないシリカであることが好ま
しい。このシリカは通常、混合物がない。障壁層は基板
の酸化によって形成すると有利である。基板を１３５０
℃で１時間酸化雰囲気内に静置することにより、この層
に例えば４００ｎｍの厚みを付与することができる。ま
た、「Ｆｌａｍｅ Ｈｙｄｒｏｌｙｓｉｓ Ｄｅｐｏｓ
ｉｔｉｏｎ（火炎加水分解付着）」からＦＨＤと呼ばれ
る既知の火炎加水分解方法、または「Ｐｌａｓｍａ Ｅ
ｎｈａｎｃｅｄＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ」からＰＥＣＶＤと呼ばれる既知のプラ
ズマ支援化学的気相堆積法によっても形成することがで
きる。少なくとも一つの別の障壁材、すなわち窒化シリ
コンも使用することができる。
【０００７】本発明は、光素子または電気光学素子の製
造に適用され、ドープシリカは光波を案内するのに使用
され、結晶シリコンはその光学特性、電気特性、熱伝導
特性、エッチングのし易さのために使われる。本発明
は、既知の光素子の製造方法において、シリコン基板上
に堆積されるシリカ層内に含まれるドーパント元素の拡
散によってシリコンの結晶格子が大きく擾乱されうるこ
とがわかったという経緯を経て誕生したものである。本
発明はまた、提案された障壁材中ではこのようなドーパ
ント元素の拡散速度がシリコン中の拡散速度よりも、例
えばシリカの場合、１／１００というように、はるかに
遅いこともその誕生の理由である。このような速度は温
度とともに増加するが、通常のドーパント元素の場合、
１０００℃を超えないと大きな速度にはならない。従っ
て本発明は、良好な結晶品質の基板を必要とする有益な
処理がまだ行われていなかった時点において、ドープシ
リカ層を支承する基板を高温にしなければならないある
いは高温になることがある時に適用される。
【０００８】本発明は、結晶シリコン基板にドープシリ
カ層が被覆されて、この基板のこのような処理を行う段
階ができない時、あるいは単に無効、困難、または高コ
ストになった時におけるいくつかの製造工程において使
用される。これらの工程は全て、ドープシリカの堆積時
に到達する温度により、この層からのドーパント元素が
シリコン内を拡散したり、利用しようとする品質がこの
拡散により低下するような工程である。このテーマにお
ける重要な特徴としては以下のものがある。
【０００９】− 前記ドーパント元素の種別およびドー
プシリカ層内でのこれら元素の所望濃度 − この基板が受ける予想温度、および基板がこれらの
温度を受ける予想継続時間 − 実施すべき処理の種別および方法 有効ドーパント元素の種別および濃度に関しては、シリ
カに対し１モルパーセント程度の濃度のホウ素およびリ
ンを示すことができる。これらのドーパント元素は例え
ば、シリカの粘度を下げてその使用温度を下げることが
できるようにすること、あるいはシリカの屈折率を変え
ることである。ホウ素またはリンの場合、屈折率はモル
パーセントあたり５×１０-4程度下がる。
【００１０】他の機能において使用することができる他
のドーパント元素は、ゲルマニウム、チタン、フッ素、
塩素、窒素等である。
【００１１】予想温度に関しては、特に、本発明によ
り、ＦＨＤと呼ばれる方法によってドープされるシリカ
層を堆積することができることを指摘することができ
る。この既知の方法は、比較的経済的であるという長所
を有するが、一時間で基板を１３５０℃の温度にすると
いう欠点を有する。例えば、ＦＨＤ法の代わりにＰＥＣ
ＶＤと呼ばれる方法を使用する場合にも、温度が著しく
上昇すると予想される。
【００１２】基板上で実施すべき処理に関しては、通常
の処理はエッチングであり、その場合、前記の処理すべ
き領域はエッチングすべき領域となり、このエッチング
は案内される。このようなエッチングは基板を、「案内
される」侵食手段に露出させることによって行われる。
なぜなら、この手段によるシリコンの侵食は好ましくは
この基板の結晶面に平行に行われ、従ってこの侵食はこ
れらの面によって案内されるからである。その場合、侵
食速度は通常、この面に直角な場合よりもこの面に平行
な場合の方が、はるかに速い。この侵食により、単数ま
たは複数の結晶面を露出させることができ、その結果、
これらの面が、正確に決められた相対方向を有すること
を利用することができる。
【００１３】この通常の方法によれば、障壁層は、この
基板の結晶面に向いた平面上に形成される。ドープシリ
カ層と、この平面のうちの少なくともエッチングすべき
領域上の障壁層とを除去した後は、エッチング処理段階
は、 − この基板の結晶面によって案内されようにしてこの
基板を侵食することができる案内された侵食手段を規定
する段階と、 − 前記案内侵食手段に耐え、この基板の結晶方向に向
いた少なくとも一つの規定縁を有する層をこのエッチン
グすべき領域上に設置する段階と、 − 次いで、前記規定縁から始めて、この平面と非ゼロ
の二面角(angle diedre)を形成するこの基板の少なくと
も一つの結晶面を露出させるために、前記平面を前記案
内された侵食手段に露出させる段階とを含む。このよう
にして露出された二つの結晶面の間に、通常光ファイバ
を正確にシリコン基板に向けることができる位置決めＶ
字形が形成される。ただし、このようにして露出された
結晶面は、例えば基板上に形成されるシリカ層内に案内
される赤外線光を反射するための鏡となるなど、他の機
能をもつことも可能であろう。
【００１４】基板上で行うべき別の種類の処理の場合、
基板上に付加されたレーザなどの能動素子に電源を供給
するための例えば金から成る導電線を基板上に形成す
る。その場合、基板の材質の誘電率は一様で所与の値で
なければならない。ところが、結晶格子を擾乱させる不
純物の存在により、この率が大きくかつ不規則に変化す
ることがわかった。また、結晶シリコンの半導体特性の
利用を想定することも可能である。
【００１５】以下、添付の図面を使用して、本発明の実
施の形態について説明する。ある要素がこれらの図面の
うちの複数において出現する時には、その要素は同一の
符号で示してある。使用する感光樹脂は図示しない。
【００１６】
【発明の実施の形態】例示する実施の形態の方法は、光
ファイバに接続すべき平面ガイドをつくる方法となる。
前記に説明した方法自体は公知のこのための方法は、以
下に説明しかつ本発明の範囲内で使用される段階を含
む。
【００１７】− 基板の結晶方向が結晶面内に向き長手
方向Ｄを構成し、上面の二つの領域が長手方向に連続
し、それぞれ案内領域ＲＧとファイバ領域ＲＦを構成す
る、結晶シリコンから成り、基板２の結晶面方向に向い
た上面４を有する基板を形成する段階。
【００１８】− シリカの屈折率を下げるドーパント元
素を含み下部閉じ込め層を構成するドープシリカ層６を
前記上面上に堆積する段階。この層は例えば０．０２ｍ
ｍの厚みを有し、シリカに、１３００ｎｍの波長を有す
る被透過光に対し１．４４５の屈折率を付与するため
に、シリカは１０％モル濃度の酸化ホウ素でドープされ
る。
【００１９】− 前記ドープシリカの屈折率よりも高い
屈折率を有するシリカから成るコア層８を前記下部閉じ
込め層上に堆積する段階。この層は例えば０．００７ｍ
ｍの厚みを有し、主に３％モル濃度の酸化ゲルマニウム
でドープされたシリカから成る。この層は被透過光に対
し１．４５０の屈折率を有する。
【００２０】− 前記コア層上に完全保護層１０を堆積
する段階。この保護層は通常、クロムから成る。
【００２１】− 前記完全保護層の残存部分が、コア保
護リボン１２を前記案内領域内に含み、かつ前記ファイ
バ領域内で二つの収納部規定帯１４、１６を占める限定
保護層を構成するように、この完全保護層をエッチング
する段階。コア保護リボンは長手方向軸ＡＧを有する。
二つの収納部規定帯はその間に、二つの収納部規定縁を
構成し案内保護リボンの軸と整列した軸ＡＦのどちら側
かに対称的に延びる二つの長手方向縁１８を有するファ
イバ収納帯を規定する。このクロム製の保護層のエッチ
ングは通常行われるフォトリソグラフィーであり、同様
に以降のエッチングは、感光樹脂の堆積、露光マスクを
通してのこの樹脂の露光、露光の有無により樹脂を除去
するまたはしないようにする、この樹脂の選択的洗浄に
よる現像、次いで、侵食に耐えるこの樹脂の残存部分な
どの侵食手段による侵食によって行われる。クロム層の
侵食は通常、Ｓｈｉｐｌｅｙ社が「Ｃｈｒｏｍｅ−ｅｔ
ｃｈａｎｔ」という登録商標名で販売している溶液など
通常の溶液を使用して行われる。
【００２２】残留感光樹脂は直ちに除去されるわけでは
ない。以後、このエッチングに使用される樹脂を「第一
樹脂」と呼ぶことにする。
【００２３】− 前記限定保護層以外の部分からの前記
コア層を除去する段階。使用シリカの侵食手段は、残留
する第一感光樹脂がこの手段に耐えるような手段であ
る。コア層の下部に位置する下部閉じ込め層を残してお
くために侵食は限定される。例えば、ＣＨＦ3またはＣ2
Ｆ6などのフッ素含有ガスの低圧プラズマによって支援
される反応性イオンエッチングを使用する。このエッチ
ングによって実現される状態を図１に示す。このコア層
のエッチングは、案内領域内に後の平面ガイドのコア２
０をつくることを目的とする。このコアは図２に示す。
【００２４】このエッチングの後、第一樹脂および保護
層を完全に除去する。
【００２５】− シリコンから成り例えば３００ｎｍの
厚みのエッチ・ストップ層２２を堆積する段階。
【００２６】− 前記案内領域内の前記エッチ・ストッ
プ層を除去する段階。この除去は、案内領域内で現像に
よって除去される第二感光樹脂を用いたフォトリソエッ
チングで行われる。この除去によって実現される状態を
図２に示す。
【００２７】− シリカの屈折率を下げるドーパント元
素を含む上部閉じ込め層２４を構成するドープシリカ層
を堆積する段階。この層は下部閉じ込め層と全く同様に
堆積される。案内領域内では、案内コア、ならびに下部
および上部の二つの閉じ込め層が、つくられる予定であ
った平面ガイドとなる。得られる状態を図３に示す。
【００２８】− 前記ファイバ領域内の前記上部閉じ込
め層を除去するためにこの層をエッチングする段階。こ
れもフォトリソエッチングである。このエッチングは、
ファイバ領域内で現像によって除去される第三樹脂を用
いて行われる。エッチングは反応性イオンエッチングＲ
ＩＥによって行われ、エッチ・ストップ層によって停止
される。次に第三樹脂は完全に除去される。このように
して得られる状態を図４に示す。
【００２９】− 低圧の六フッ化硫黄ＳＦ6プラズマに
支援される反応性イオンエッチングにより、前記エッチ
・ストップ層を除去する段階。このエッチングは水酸化
カリウムＫＯＨ希釈液で一分間程度反応させることによ
っても行うことができる。
【００３０】− 案内領域を保護するために第四樹脂を
付着させ現像させる段階 − ファイバ領域内のシリカを限定的に侵食する段階。
使用する侵食手段は異方性である、すなわち侵食が垂直
方向になされる。使用される侵食手段は例えば反応性イ
オンによるエッチングである。
【００３１】シリコン基板が前記収納部帯内に露出され
ると侵食は停止される。従ってシリカ層２６が収納部規
定帯内に残る。得られる状態を図５に示す。
【００３２】− 基板の結晶面によって案内される侵食
手段によりこの基板をエッチングする段階。このエッチ
ングは、それぞれ基板の二つの結晶面から成る二つの側
面を前記収納部に付与することにより、前記収納部帯内
に光ファイバ用収納部２８をつくることを目的とする。
これらの面は、二つの前記収納部規定縁を通過する。収
納部規定帯内に残留するシリカ層２６は、この案内侵食
手段に耐える。つくられる収納部は通常、先端を切り取
ったＶ字形の横断面を有し、前記に規定したような位置
決めＶブロックとなる。保護層のエッチング時に使用さ
れる露光マスクにより、コア保護リボンのための軸と、
ファイバ収納部帯用の軸の、二つの高精度に芯合わせさ
れた軸が規定されたことから、このブロックが位置決め
できる光ファイバは、水平面内の平面ガイドと整列され
る。下部閉じ込め層の厚みとファイバ収納帯の幅との間
の対応関係が適切であるため、垂直方向におけるファイ
バの正しい位置が得られる。従って、このようにして位
置決めされた光ファイバと平面ガイドとの間に良好な結
合が得られる。この基板のエッチングは通常、１リット
ルあたり１９０ｇの濃度の水酸化カリウムの溶液を使用
して７５℃の温度にて１時間３０分間行う。このエッチ
ングによって得られる状態を図６に示す。
【００３３】− ファイバ領域内のシリカを全て除去す
る段階。
【００３４】− 最後に、第四樹脂を全て除去する段
階。得られる状態を図７に示す。
【００３５】実際には、基板の同一上面上に複数の前記
平面ガイドと、これらの案内にそれぞれ接続すべき複数
のファイバ層のための複数の収納部とを同時に形成す
る。その場合、収納部規定帯の大部分はそれぞれ、隣接
する二つの収納部に共通であり、これらの二つの収納部
の間に位置する。
【００３６】前述した既知の製造方法を実施することに
よって得られる光結合の品質は必ずしも良好であるとは
限らない。この品質は、二つの閉じ込め層およびコア層
などのシリカ層を形成するのに用いられる堆積方法に依
存することがわかった。このような堆積のための既知の
方法のうち、ＰＥＣＶＤと呼ばれるプラズマ支援化学気
相堆積法を実施すると、ＦＨＤと呼ばれる火炎加水分解
堆積法を実施するよりも高コストであるという欠点を有
する。しかしながら、ＰＥＣＶＤ法を使用しないと得ら
れる光結合が良好でないことから、このＰＥＣＶＤ法の
方がより好ましいと認識されていた。本発明によれば、
ＦＨＤ法の使用の後、実験によって証明された光結合の
欠点は、この方法で必要とされる比較的高い温度（１３
５０℃）と、下部閉じ込め層内に含まれるリンおよびホ
ウ素などのドーパント元素がその原因であることがわか
った。より詳細には、ドーパント元素がシリコン内をき
わめて速く高温で拡散したため、これらの元素が基板の
上面の近くのシリコンの結晶格子を大きく擾乱させたこ
とにより、これらの欠点が生じたことがわかった。従っ
てこれらの元素により、基板をエッチングする段階にお
いて適当な結晶面が露出されなかった。
【００３７】本発明は特に、ＦＨＤと呼ばれるシリカの
堆積方法を良好な光結合に適するようにすることを１つ
の目的とする。本発明によれば、下部閉じ込め層を堆積
する段階の前に、前記ドーパント元素の拡散に対抗する
障壁層３０を前記上面上に形成する。この層の厚みは、
１００から２０００ｎｍ、好ましくは２００から１００
０ｎｍとすべきであると思われる。このような障壁層を
形成する方法については前述した。これは例えば、酸化
によって形成され４００ｎｍの厚みを有する純シリカ層
である。他のシリカ層は、ＦＨＤと呼ばれる方法で欠点
なく形成される。
【図面の簡単な説明】
【図１】本発明による方法の連続する諸段階を示す図で
ある。
【図２】本発明による方法の連続する諸段階を示す図で
ある。
【図３】本発明による方法の連続する諸段階を示す図で
ある。
【図４】本発明による方法の連続する諸段階を示す図で
ある。
【図５】本発明による方法の連続する諸段階を示す図で
ある。
【図６】本発明による方法の連続する諸段階を示す図で
ある。
【図７】本発明による方法の連続する諸段階を示す図で
ある。
【符号の説明】
２ 結晶シリコン基板 ４ 平面 ６ ドープシリカ層 ８ コア層 ２０ コア ２８ 光ファイバ用収納部 ３０ 障壁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クロード・アルテイーグ フランス国、92340・ブール・ラ・レーヌ、 リユ・フオンテーヌ・グルロ、41−51、レ ジダンス・プチ・シヤンボール・６ (72)発明者 クリステイアン・ブロ フランス国、91310・ルビーユ・スユー ル・オルジユ、リユ・ドユ・８・メ・ 1945、26 (72)発明者 フランク・マルコツト フランス国、92120・モントルージユ、リ ユ・カルブ・35 (72)発明者 フランシス・ポワン フランス国、91700・サント・ジユヌビエ ーブ・デ・ボワ、シユマン・リユラル・ニ ユメロ・17、レジダンス・デ・リユタン

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 結晶シリコン基板上に、ドーパント元素
    でドープされたシリカ層を堆積させる段階と、 前記基板の処理すべき領域（ＲＦ）上から前記ドープシ
    リカ層（６）を除去する段階と、 前記基板の処理すべき前記領域に、製作される素子の品
    質が前記基板の前記領域内の結晶格子の品質によって条
    件付けられるような処理を施す段階とを含む結晶シリコ
    ン基板素子の製造方法であって、 前記ドープシリカ層（６）を堆積させる前に、前記ドー
    パント元素の拡散に対抗する障壁材から成る障壁層（３
    ０）を前記基板（２）上に形成する段階を含み、前記ド
    ープシリカ層が火炎加水分解の温度よりも高い温度で前
    記障壁層上に堆積され、前記処理段階の前に、前記の処
    理すべき領域内から前記障壁層が除去されることを特徴
    とする。
  2. 【請求項２】 前記障壁材が、前記ドーピング元素を含
    まないシリカである請求項１に記載の方法。
  3. 【請求項３】 前記障壁層（３０）が前記基板の酸化に
    よって形成される請求項２に記載の方法。
  4. 【請求項４】 前記障壁材が窒化シリコンである請求項
    ２に記載の方法。
  5. 【請求項５】 前記障壁層の厚みが１００から２０００
    ｎｍ、好ましくは２００から１０００ｎｍである請求項
    １に記載の方法。
  6. 【請求項６】 前記障壁層（３０）が前記基板（２）の
    結晶面に向いた平面（４）上に形成され、前記処理すべ
    き領域がエッチングすべき領域であり、前記基板を処理
    する前記段階自体が、 前記基板の結晶面によって案内されるようにして前記基
    板を侵食することができる案内された侵食手段を規定す
    る段階と、 前記案内された侵食手段に耐え、前記基板の結晶方向に
    向いた少なくとも一つの規定縁（１８）を有する層を前
    記エッチングすべき領域上に設置する段階と、 次いで、前記規定縁から始めて、前記平面（４）と非ゼ
    ロの二面角を形成する前記基板の少なくとも一つの結晶
    面を露出させるために、前記平面（４）を前記案内され
    た侵食手段に露出させる段階とを含む請求項１に記載の
    方法。
  7. 【請求項７】 製作すべき前記素子が、光ファイバに接
    続すべき平面ガイドを含み、 基板の結晶方向が結晶面内に向き長手方向（Ｄ）を構成
    し、上面の二つの領域が長手方向に連続し、それぞれ案
    内領域（ＲＧ）とファイバ領域（ＲＦ）とを構成する、
    結晶シリコンから成り、基板の結晶面に向いた上面
    （４）を有する前記基板（２）を形成する段階と、 前記障壁層（３０）と、シリカの屈折率を下げる前記ド
    ーパント元素を含み下部閉じ込め層を構成する前記ドー
    プシリカ層（６）とを前記上面上に堆積する段階と、 前記ドープシリカよりも高い屈折率を有するシリカから
    成るコア層（８）を前記下部閉じ込め層上に堆積する段
    階と、 前記コア層上に完全保護層（１０）を堆積する段階と、 前記完全保護層の残存部分が、長手方向軸（ＡＧ）を有
    するコア保護リボン（１２）を前記案内領域内に含みか
    つ前記ファイバ領域内でエッチングすべき前記領域を構
    成する二つの収納部規定縁を構成し案内保護リボンの前
    記軸と整列した軸（ＡＦ）のどちらかの側に対称的に延
    びる二つの長手方向縁（１８）を有するファイバ収納帯
    をその間に規定する二つの収納部規定帯（１４、１６）
    を占める限定保護層を構成するように、前記完全保護層
    をエッチングする段階と、 前記平面ガイドを規定するコア（２０）を形成するため
    に前記限定保護層以外の部分から前記コア層を除去する
    段階と、 前記限定保護層を除去する段階と、 エッチ・ストップ層（２２）を堆積する段階と、 前記案内領域内から前記エッチ・ストップ層を除去する
    段階と、 シリカの屈折率を下げるドーパント元素を含む上部閉じ
    込め層（２４）を構成するドープシリカ層を堆積する段
    階と、 前記ファイバ領域内から前記上部閉じ込め層を除去する
    ためにこの層をエッチングする段階と、 前記エッチ・ストップ層を除去する段階と、 前記シリコン基板を侵食せずかつ前記収納部規定帯内に
    シリカ層（２６）を残留させながら前記シリコン基板を
    前記収納部帯内に露出させるために、前記ファイバ領域
    内のシリカを限定的に侵食する段階と、 前記収納部帯内に光ファイバ用収納部（２８）を掘削す
    るために、それぞれ、二つの前記収納部規定縁を通過す
    る前記基板の二つの結晶面から成る二つの側面を前記収
    納部に付与することにより、前記基板の結晶面によって
    案内される前記侵食手段により前記基板をエッチングす
    る段階とを含み、 前記下部閉じ込め層を堆積する段階の前に、前記ドーパ
    ント元素の拡散に対抗する障壁層を前記上面上に形成す
    る段階を含むことを特徴とする請求項１に記載の方法。
  8. 【請求項８】 前記基板（２）の前記上面（４）上に複
    数の前記平面ガイド（２０）と前記平面ガイドにそれぞ
    れ接続すべき複数のファイバ用の前記複数の収納部（２
    ８）とを同時にするための請求項７に記載の方法。
JP9072130A 1996-03-25 1997-03-25 結晶シリコン基板素子の製造方法 Pending JPH1073733A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9603675A FR2746545B1 (fr) 1996-03-25 1996-03-25 Procede pour fabriquer un composant a substrat de silicium cristallin
FR9603675 1996-03-25

Publications (1)

Publication Number Publication Date
JPH1073733A true JPH1073733A (ja) 1998-03-17

Family

ID=9490504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9072130A Pending JPH1073733A (ja) 1996-03-25 1997-03-25 結晶シリコン基板素子の製造方法

Country Status (4)

Country Link
US (1) US6584807B1 (ja)
EP (1) EP0798768A1 (ja)
JP (1) JPH1073733A (ja)
FR (1) FR2746545B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476317B1 (ko) * 2002-10-24 2005-03-16 한국전자통신연구원 광결합 소자 및 그 제작 방법, 광결합 소자 제작을 위한마스터 및 그 제작 방법
JP2011248377A (ja) * 2004-06-30 2011-12-08 Hoya Corp Usa 光学装置
JP2021039241A (ja) * 2019-09-03 2021-03-11 古河電気工業株式会社 光導波路回路、光源モジュールおよび光導波路回路の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122561A1 (en) * 2000-02-03 2001-08-08 Corning Incorporated High precision alignment of optical devices over a high thickness transparent layer
US20030070451A1 (en) * 2001-10-11 2003-04-17 Luc Ouellet Method of reducing stress-induced mechanical problems in optical components
US7290407B1 (en) * 2001-12-19 2007-11-06 Jesse Chienhua Shan Triangle-shaped planar optical waveguide having reduced scattering loss
US9176140B2 (en) * 2008-09-24 2015-11-03 Syracuse University Corrugated and nanoporous microstructures and nanostructures, and methods for synthesizing the same
JP5401399B2 (ja) * 2010-05-24 2014-01-29 日東電工株式会社 光接続構造およびこれに用いる光導波路の製法
CN110441866A (zh) * 2019-09-02 2019-11-12 无锡微视传感科技有限公司 光纤固定装置及制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2659148B1 (fr) * 1990-03-01 1993-04-16 Commissariat Energie Atomique Procede de connexion entre une fibre optique et un microguide optique.
JPH0452606A (ja) * 1990-06-21 1992-02-20 Furukawa Electric Co Ltd:The 光ファイバ配列溝付き光導波路の製造方法
US5059475A (en) * 1990-06-29 1991-10-22 Photonic Integration Research, Inc. Apparatus and method of forming optical waveguides on metalized substrates
CN1043540C (zh) * 1991-05-20 1999-06-02 古河电气工业株式会社 光波导线路与光纤之间的连接方法
US5299276A (en) * 1991-10-11 1994-03-29 Fujitsu Limited Waveguide type optical device and method for manufacturing the same
CA2084461A1 (en) * 1991-12-06 1993-06-07 Hiroo Kanamori Method for fabricating an optical waveguide
JP3070018B2 (ja) * 1991-12-06 2000-07-24 日本電信電話株式会社 石英系光導波路及びその製造方法
JPH05333231A (ja) * 1992-05-29 1993-12-17 Furukawa Electric Co Ltd:The 光導波路と光ファイバの接続方法
JPH0829638A (ja) * 1994-05-12 1996-02-02 Fujitsu Ltd 光導波路・光ファイバ接続構造及び光導波路・光ファイバ接続方法並びに光導波路・光ファイバ接続に使用される光導波路基板及び同基板の製造方法並びに光導波路・光ファイバ接続に使用されるファイバ基板付き光ファイバ
FR2727768B1 (fr) * 1994-12-05 1997-01-10 Alcatel Nv Procede pour former une couche de silice a eliminer ulterieurement et procede pour rapporter un composant en optique integree

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476317B1 (ko) * 2002-10-24 2005-03-16 한국전자통신연구원 광결합 소자 및 그 제작 방법, 광결합 소자 제작을 위한마스터 및 그 제작 방법
JP2011248377A (ja) * 2004-06-30 2011-12-08 Hoya Corp Usa 光学装置
JP2021039241A (ja) * 2019-09-03 2021-03-11 古河電気工業株式会社 光導波路回路、光源モジュールおよび光導波路回路の製造方法

Also Published As

Publication number Publication date
US6584807B1 (en) 2003-07-01
FR2746545A1 (fr) 1997-09-26
FR2746545B1 (fr) 1998-06-12
EP0798768A1 (fr) 1997-10-01

Similar Documents

Publication Publication Date Title
US6946238B2 (en) Process for fabrication of optical waveguides
KR100267123B1 (ko) 평평한 광도파관의 제조방법
US4375312A (en) Graded index waveguide structure and process for forming same
CA2276959A1 (en) Process for producing planar waveguide structures as well as waveguide structure
EP0467579A2 (en) Method of producing optical waveguides by an ion exchange technique on a glass substrate
US6393180B1 (en) Providing a refractive index change in an ion diffused material
JPH1073733A (ja) 結晶シリコン基板素子の製造方法
EP0552218B1 (en) Method of forming self-aligned v-grooves and waveguides
US6732550B2 (en) Method for performing a deep trench etch for a planar lightwave circuit
JPH08227021A (ja) 後で除去されるシリカ層を形成する方法、および集積光構成部品を実装する方法
Chen et al. Integrated optics
JPH0651145A (ja) 光回路及びその製造方法
JP3070018B2 (ja) 石英系光導波路及びその製造方法
EP0762162A1 (en) Article comprising fiber-to-planar waveguide coupling and method of making the article
JPH0720336A (ja) 光導波路の構造とその製造方法
JP2663841B2 (ja) 光結合構造の製造方法
JPH0727090B2 (ja) 光導波路の製造方法
KR100766413B1 (ko) 집적광학소자의 제조방법
KR100407927B1 (ko) 액정표시소자의제조방법
Poulsen Thermal stability of direct UV-written channel waveguides
JPH11344630A (ja) 平面型光導波路及びその製造方法
GB2381082A (en) Optical waveguide with alignment feature in core layer
Asawa et al. Planar Multimode Fiber Optic Couplers.
JPH0233106A (ja) 光導波路の製造方法