JPH1065306A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH1065306A
JPH1065306A JP24124296A JP24124296A JPH1065306A JP H1065306 A JPH1065306 A JP H1065306A JP 24124296 A JP24124296 A JP 24124296A JP 24124296 A JP24124296 A JP 24124296A JP H1065306 A JPH1065306 A JP H1065306A
Authority
JP
Japan
Prior art keywords
wiring board
copper foil
silk
lands
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24124296A
Other languages
English (en)
Inventor
Satoshi Adachi
聡 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diamond Electric Manufacturing Co Ltd
Original Assignee
Diamond Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diamond Electric Manufacturing Co Ltd filed Critical Diamond Electric Manufacturing Co Ltd
Priority to JP24124296A priority Critical patent/JPH1065306A/ja
Publication of JPH1065306A publication Critical patent/JPH1065306A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】配線基板とチップ部品とが必要最小限の量の接
着剤で仮固定できる配線基板を提供する。 【構成】チップ部品を配置する配線基板において、1つ
のチップ部品の電極部が電気的に接続されるランド間に
所定の高さを有するシルクを印刷したことを特徴とした
配線基板とする。前記シルクは銅箔の有無には関係な
く、配線基板上のチップ部品を搭載するランド間全てに
設けてもよい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電気、電子部品の配線基
板に係り、特にチップ部品を搭載する配線基板に関す
る。
【0002】
【従来の技術】従来より抵抗やコンデンサといった、電
気、電子部品を構成する素子として、リード線を有しな
いチップ部品が配線基板上に搭載されている。このよう
な配線基板の上面図を図5に示す。周知のように配線基
板の構成は、図5に示す如く配線基板の本板10表面の一
部には銅箔20が配線パターンを形成し、この本板10もし
くは銅箔20の上面はレジスト30で覆われており、銅箔20
の一部はランド22を形成している。このランド22は、前
記銅箔20上のレジスト30を取り除いた部分に形成されて
いる。また、必要に応じてレジスト30上の任意の位置に
は、素子の種類や番号等の目印とするシルク40(表面印
刷を以下「シルク」と呼ぶ)を設け、以上の本板10と銅
箔20、ランド22、レジスト30、シルク40により配線基板
が構成されている。
【0003】以上により形成される配線基板上にチップ
部品を配置する手順を側面断面図として示す図6と図7
を用いて説明する。図6にはランド22-22間に銅箔20
(配線パターン)を配置する配線基板を、図7にはラン
ド22-22間に銅箔20が配置されていない配線基板の側面
断面図を示している。図6と図7が示すように、チップ
部品50の本体部54に接着剤60を塗布し、電極部52-52を
ランド22に仮固定した後、図8に示す如く半田付けを行
うことで、チップ部品50とランド22(配線基板)との電
気的接続を行っている。以上において、一般に銅箔20
(ランド22)とレジスト30、シルク40の厚さ寸法L1、L
2、L3は、それぞれ35μm、20μm、20μm程度であり、ま
たチップ部品50の本体部54と電極部52との差分寸法L4は
50μm程度となっている。
【0004】このような寸法下において配線基板にチッ
プ部品50を搭載する場合では、配線基板の上部とチップ
部品50の本体部54との間の接着剤60が介在する隙間寸法
が以下のようになっている。すなわち、上記の銅箔20等
のそれぞれの寸法から計算すれば、接着剤が介在する隙
間寸法は、ランド22-22間に銅箔20が存在する場合とし
ない場合では、それぞれ30μmと65μm程度存在してい
る。しかしながら接着剤60を使用して配線基板とチップ
部品50とを仮固定する場合では、このような隙間寸法で
は広すぎるため仮固定が確実に行えず、幾つかのチップ
部品50が脱落してしまうという問題があった。
【0005】したがって、従来よりこのような問題点を
鑑み、幾つかの対策が提案されている。この1例として
公開実用新案公報平成2年第138461号に示される
ような配線基板(印刷配線板)が提案されている。公開
実用新案公報平成2年第138461号について略述す
ると、配線基板とチップ部品50との間に所定厚のダミー
マーキングなるものを配置することで、チップ部品50と
配線基板の上面との差を埋めるというものである。
【0006】
【発明が解決しようとする課題】しかしながら上記公開
実用新案公報平成2年第138461号では、ランド22
-22間に銅箔20が存在するようなタイプの配線パターン
ではダミーマーキングが施してなく、なおチップ部品50
の仮固定が確実に行えないといった問題点があり、配線
基板とチップ部品50の両者の仮固定を確実にするには接
着剤60の量を増加させる手段をとらなくてはならない。
【0007】本発明は上記課題に鑑み、配線基板とチッ
プ部品とが必要最小限の量の接着剤で仮固定できる配線
基板を提供することを目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明では、チップ部品を配置する配線基板におい
て、1つのチップ部品の電極部が電気的に接続されるラ
ンド間に所定の厚さ寸法を有するシルクを設けたことを
特徴とした配線基板とする。前記シルクは銅箔の有無に
は関係なく、配線基板上のチップ部品を搭載するランド
間全てに設けてもよい。前記シルクは多層であってもよ
く、また多層のシルクのうち一部の層を銅箔に置き換え
てもよい。
【0009】
【実施例】本発明の実施例とする配線基板の上面図を図
1に、また、図1においてランド22-22間に銅箔(配線
パターン)を有する配線基板の側面断面図を図2に、ラ
ンド22-22間に銅箔を有しない配線基板の側面断面図を
図3にそれぞれ示す。図1と図2、図3では、上記「従
来の技術」で述べた部分と同一もしくは相当分について
は同符号を付している。図1と図2、図3において、配
線基板の本板10表面の一部には銅箔20が配線パターンを
形成し、この本板10および銅箔20の上面はレジスト30で
覆われており、電気電子部品(チップ部品等)の電極が
配置される銅箔20の一部はランド22を形成している。こ
のランド22は、前記銅箔20上のレジスト30を取り除いた
部分に形成されている。また、必要に応じてレジスト30
上の任意の位置には、素子の種類や番号等の目印とする
シルク40が設けられている。
【0010】また本実施例では配線基板上にチップ部品
50が搭載されるが、1つのチップ部品が有する2つの電
極部52-52間が配置される配線基板上の部分にはシルク4
0が設けられており、以上の本板10と銅箔20、ランド2
2、レジスト30、シルク40により配線基板が構成されて
いる。
【0011】以上により形成される配線基板上にチップ
部品を配置する手順を図2と図3を用いて説明する。図
2と図3が示すように、チップ部品50の本体部54に接着
剤60を塗布し、電極部52-52をランド22に仮固定した
後、図4に示す如く半田付けを行うことで、チップ部品
50とランド22との電気的接続を行っている。このとき図
2のようにランド22-22間に銅箔20を有する配線パター
ンの場合には前記シルク40を一重に、また図3のように
ランド22-22間に銅箔20を有しない配線パターンの場合
には前記シルク40を3重に、それぞれレジスト30上に配
置した後、これらそれぞれのシルク40の最上部の上表面
に前記接着剤60が接着されることで配線基板とチップ部
品50との接着がなされ、両者の仮固定が行われる。
【0012】上記構成においては、銅箔20(ランド22)
とレジスト30、シルク40の厚さ寸法L1、L2、L3は、それ
ぞれ35μm、20μm、20μm程度であり、またチップ部品5
0の本体部54と電極部52との差分寸法L4は50μm程度とな
っている。
【0013】また、本実施例では、図2のようにランド
22-22間に銅箔20を有する配線パターンの場合には前記
シルク40を一重に、また図3のようにランド22-22間に
銅箔20を有しない配線パターンの場合には前記シルク40
を3重に、それぞれレジスト30上に配置しているが、チ
ップ部品50の本体部54の下面と最上部のシルク40の上面
との隙間寸法に応じてこれらシルクの重ね枚数は適宜変
更でき、これらシルク40の総合的な厚さ寸法を所定寸法
として設定できる。この所定寸法は、実用的には接着剤
60が無い状態においてチップ部品50の電極部52-52がラ
ンド22-22に当接し、かつシルク40の最上部の上表面が
チップ部品54の本体部54と当接できる程度にするのが好
ましい。
【0014】また図3のようにランド22-22間に銅箔20
を有しない配線パターンの場合には、前記の如くシルク
40を多重に重ねてもよいが、下層のシルク40は銅箔20に
置き換え可能である。個々に使用する銅箔20は、必ずし
も配線基板のパターンとして、すなわち電気的な経路と
してではなく単なるスペーサとして存在すればよい。
【0015】
【発明の効果】上記構成のようにしてチップ部品50を配
線基板に仮固定すれば、半田付け時においてもチップ部
品50が確実に接着剤60により配線基板に仮固定できる。
また上記のようなシルク40の厚さ寸法とすれば、図4に
示すように接着剤60を使用した場合にランド22-22とチ
ップ部品50の電極部52-52との間に僅かな隙間が生じる
ので、半田付け時においては、半田の表面張力により、
この僅かな隙間に半田が流れ込むために、チップ部品50
と配線基板との物理的な接続のみならず電気的な接続が
強固なものとなり品質のよい製品が提供できる。
【0016】また、これらシルク40やスペーサとしての
銅箔20は特別な部品を新たに使用して設けられるもので
はないので、従来の配線基板と比較して同様のコストで
提供できる。
【図面の簡単な説明】
【図1】本発明の配線基板の上面図を示す。
【図2】図1のランド間に銅箔を有する配線基板の側面
断面図を示す。
【図3】図1のランド間に銅箔を有しない配線基板の側
面断面図を示す。
【図4】図2の半田付け後を示す。
【図5】従来の配線基板の上面図を示す。
【図6】図5のランド間に銅箔を有する配線基板の側面
断面図を示す。
【図7】図5のランド間に銅箔を有しない配線基板の側
面断面図を示す。
【図8】図6の半田付け後を示す。
【符号の説明】
図において同一符号は同一、または相当部分を示す。 10 本板 20 銅箔 22 ランド 30 レジスト 40 シルク 50 チップ部品 52 電極部 54 本体部 60 接着剤

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 チップ部品を配置する配線基板におい
    て、1つのチップ部品の電極部が電気的に接続されるラ
    ンド間が形成する空間に所定の高さを有するシルクを配
    置したことを特徴とした配線基板。
  2. 【請求項2】 シルクは銅箔の有無には関係なく、配線
    基板上のチップ部品を搭載するそれぞれのランド間全て
    に設けたことを特徴とする請求項1記載の配線基板。
  3. 【請求項3】 請求項1記載のシルクを多層のシルクで
    構成したことを特徴とした配線基板。
  4. 【請求項4】 請求項3記載の多層のシルクの一部の層
    を銅箔としたことを特徴とした配線基板。
JP24124296A 1996-08-23 1996-08-23 配線基板 Pending JPH1065306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24124296A JPH1065306A (ja) 1996-08-23 1996-08-23 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24124296A JPH1065306A (ja) 1996-08-23 1996-08-23 配線基板

Publications (1)

Publication Number Publication Date
JPH1065306A true JPH1065306A (ja) 1998-03-06

Family

ID=17071329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24124296A Pending JPH1065306A (ja) 1996-08-23 1996-08-23 配線基板

Country Status (1)

Country Link
JP (1) JPH1065306A (ja)

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JPH06334279A (ja) 多層フレキシブル電装基板
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JPH01256161A (ja) 印刷配線板装置
JP7335732B2 (ja) プリント配線基板
JPH113836A (ja) 積層電子部品
JPH1065306A (ja) 配線基板
JPH0219635B2 (ja)
JP3269506B2 (ja) 半導体装置
JPS6256656B2 (ja)
JPH01304795A (ja) プリント板の配線方法
JPS62208691A (ja) 両面実装型混成集積回路
JPH05327196A (ja) 狭ピッチ電極をもつ電子部品の実装用プリント基板
JP2528436B2 (ja) 回路基板装置の製造方法
JP2023156805A (ja) プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体
JPS58205780A (ja) 感熱印字ヘツド
JPH08293671A (ja) 回路基板の接続方法
JPH05251869A (ja) 多層印刷配線板
JPH08116175A (ja) 多層プリント配線板
JPH118475A (ja) 半導体パッケージ実装用多層プリント配線板
JPH02292891A (ja) 薄型チップジャンパー線を有する回路基板
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JPH0794857A (ja) プリント配線板
JPS618987A (ja) 複合プリント配線基板