JPH1064928A - メタルベースを用いた半導体装置 - Google Patents
メタルベースを用いた半導体装置Info
- Publication number
- JPH1064928A JPH1064928A JP8238612A JP23861296A JPH1064928A JP H1064928 A JPH1064928 A JP H1064928A JP 8238612 A JP8238612 A JP 8238612A JP 23861296 A JP23861296 A JP 23861296A JP H1064928 A JPH1064928 A JP H1064928A
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- adhesive
- semiconductor chip
- semiconductor device
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 簡単な構造をもって、放熱性が高く、かつ半
導体チップに熱応力による影響が生じることのない半導
体パッケージ等の半導体装置を提供する。 【解決手段】 弾性のある高熱伝導性樹脂接着剤を用い
ることで、半導体チップと熱膨張率が大きく異なるＡｌ
等のメタルベース上にも直接半導体チップを搭載するこ
とができるようになり、メタルベースまでの熱抵抗が小
さくなり、放熱性が向上すると共に熱膨張率の差から生
じる熱応力による半導体チップへの悪影響を回避するこ
とができることから、その信頼性が向上する。しかも構
造が簡素なため、製造コストが低廉化される。また、半
導体チップがその接着面に接地用電極を設けている場合
には、導電性（＝高熱伝導性）の接着剤を使用すること
で、直接接地することができ、配線の簡素化、小型化及
びノイズの低減を図ることができる。
導体チップに熱応力による影響が生じることのない半導
体パッケージ等の半導体装置を提供する。 【解決手段】 弾性のある高熱伝導性樹脂接着剤を用い
ることで、半導体チップと熱膨張率が大きく異なるＡｌ
等のメタルベース上にも直接半導体チップを搭載するこ
とができるようになり、メタルベースまでの熱抵抗が小
さくなり、放熱性が向上すると共に熱膨張率の差から生
じる熱応力による半導体チップへの悪影響を回避するこ
とができることから、その信頼性が向上する。しかも構
造が簡素なため、製造コストが低廉化される。また、半
導体チップがその接着面に接地用電極を設けている場合
には、導電性（＝高熱伝導性）の接着剤を使用すること
で、直接接地することができ、配線の簡素化、小型化及
びノイズの低減を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣなどの半導体
パッケージ等、半導体チップを基板に搭載してなる半導
体装置に関し、特にメタルベースを用いた半導体装置に
関するものである。
パッケージ等、半導体チップを基板に搭載してなる半導
体装置に関し、特にメタルベースを用いた半導体装置に
関するものである。
【０００２】
【従来の技術】従来、ＩＣなどの半導体チップのパッケ
ージとしてはセラミックピングリッドアレイ（以下、Ｃ
・ＰＧＡと記す）やプラスチックピングリッドアレイ
（以下Ｐ・ＰＧＡと記す）が主流であったが、Ｃ・ＰＧ
Ａは高価格であり、Ｐ・ＰＧＡは信頼性、放射性の点で
問題があることから、メタルベースのメタルピングリッ
ドアレイやメタルボールグリッドアレイ（以下、Ｍ・Ｐ
ＧＡ、Ｍ・ＢＧＡと記す）が注目されている。このＭ・
ＰＧＡやＭ・ＢＧＡは、パッケージとキャップとを金属
（Ｆｅ若しくはＡｌ系）で構成したものであるため、Ｃ
・ＰＧＡと同等の信頼性を有し、かつＣ・ＰＧＡよりも
放熱性が高く、しかもＰ・ＰＧＡ並の価格を実現してい
る。このＭ・ＰＧＡやＭ・ＢＧＡは、例えば半導体チッ
プをメタルベースの中央に受容し、その周りに配線パタ
ーンが設けられた基板を配置し、半導体チップのパッド
と基板のパッドとをボンディングワイヤにより接続する
ようになっている。
ージとしてはセラミックピングリッドアレイ（以下、Ｃ
・ＰＧＡと記す）やプラスチックピングリッドアレイ
（以下Ｐ・ＰＧＡと記す）が主流であったが、Ｃ・ＰＧ
Ａは高価格であり、Ｐ・ＰＧＡは信頼性、放射性の点で
問題があることから、メタルベースのメタルピングリッ
ドアレイやメタルボールグリッドアレイ（以下、Ｍ・Ｐ
ＧＡ、Ｍ・ＢＧＡと記す）が注目されている。このＭ・
ＰＧＡやＭ・ＢＧＡは、パッケージとキャップとを金属
（Ｆｅ若しくはＡｌ系）で構成したものであるため、Ｃ
・ＰＧＡと同等の信頼性を有し、かつＣ・ＰＧＡよりも
放熱性が高く、しかもＰ・ＰＧＡ並の価格を実現してい
る。このＭ・ＰＧＡやＭ・ＢＧＡは、例えば半導体チッ
プをメタルベースの中央に受容し、その周りに配線パタ
ーンが設けられた基板を配置し、半導体チップのパッド
と基板のパッドとをボンディングワイヤにより接続する
ようになっている。
【０００３】
【発明が解決しようとする課題】上記Ｍ・ＰＧＡやＭ・
ＢＧＡに於いて、現在、半導体チップとメタルベースと
は、はんだ接合やエポキシ系接着剤による接着により固
着されるようになっているが、ヒートシンクとしてＡｌ
等の放熱性の高い廉価な金属をメタルベースとして用い
たパッケージの場合、熱膨張率が半導体チップ（シリコ
ンＳｉ＝３．５（μ／℃））とメタルベース（アルミニ
ウムＡｌ＝２３（μ／℃））とで大きく異なるため、半
導体チップに熱歪が生じて動作不良を起こしたり、場合
によってはクラック等を発生し、その信頼性に問題があ
った。
ＢＧＡに於いて、現在、半導体チップとメタルベースと
は、はんだ接合やエポキシ系接着剤による接着により固
着されるようになっているが、ヒートシンクとしてＡｌ
等の放熱性の高い廉価な金属をメタルベースとして用い
たパッケージの場合、熱膨張率が半導体チップ（シリコ
ンＳｉ＝３．５（μ／℃））とメタルベース（アルミニ
ウムＡｌ＝２３（μ／℃））とで大きく異なるため、半
導体チップに熱歪が生じて動作不良を起こしたり、場合
によってはクラック等を発生し、その信頼性に問題があ
った。
【０００４】そこで、半導体チップとメタルベースとの
間に、Ｓｉに比較的熱膨張率の近いアルミナＡｌ2Ｏ
3（７．３（μ／℃））などのセラミックスやＭｏ
（５．０（μ／℃））等を両者間に緩衝層として介在さ
せることが考えられるが、部品点数が増え、構造も複雑
になることから、製造コストが高騰化し、放熱性もやや
劣化する問題がある。
間に、Ｓｉに比較的熱膨張率の近いアルミナＡｌ2Ｏ
3（７．３（μ／℃））などのセラミックスやＭｏ
（５．０（μ／℃））等を両者間に緩衝層として介在さ
せることが考えられるが、部品点数が増え、構造も複雑
になることから、製造コストが高騰化し、放熱性もやや
劣化する問題がある。
【０００５】また、放熱性が良く、半導体チップと熱膨
張率の近いＣｕＷ（６．０（μ／℃））やＡｌＮ（４．
９（μ／℃））等をベースとすることも考えられるが、
例えばＡｌと比較してその材料コストが著しく高くなる
（（ＣｕＷ：１２０倍、ＡｌＮ：２６０倍））ことから
あまり現実的ではない。云うまでもなく、半導体パッケ
ージに限らず半導体チップを基板に搭載してなる半導体
装置であれば同様な問題がある。
張率の近いＣｕＷ（６．０（μ／℃））やＡｌＮ（４．
９（μ／℃））等をベースとすることも考えられるが、
例えばＡｌと比較してその材料コストが著しく高くなる
（（ＣｕＷ：１２０倍、ＡｌＮ：２６０倍））ことから
あまり現実的ではない。云うまでもなく、半導体パッケ
ージに限らず半導体チップを基板に搭載してなる半導体
装置であれば同様な問題がある。
【０００６】表１に半導体と各ベース用及び配線基板用
材料の物性比較表を示す。
材料の物性比較表を示す。
【０００７】
【表１】表１ ＊１ コスト比は、Ａｌを１とする。
【０００８】本発明は上記したような従来技術の問題点
に鑑みなされたものであり、その主な目的は、簡単な構
造をもって、放熱性が高く、かつ半導体チップに熱応力
による影響が生じることのない半導体パッケージを提供
することにある。
に鑑みなされたものであり、その主な目的は、簡単な構
造をもって、放熱性が高く、かつ半導体チップに熱応力
による影響が生じることのない半導体パッケージを提供
することにある。
【０００９】
【課題を解決するための手段】上記した目的は本発明に
よれば、１つまたは２つ以上の半導体素子を搭載するメ
タルベースと、前記半導体素子に接続されると共に前記
メタルベースに固着された配線基板とを有する半導体装
置に於て、前記半導体素子が前記メタルベースに、前記
半導体素子と前記メタルベースとの熱膨張率の差により
生じる熱歪を吸収する弾性を有する高熱伝導性接着剤を
もって接着されていることを特徴とする半導体装置を提
供することにより達成される。このようにすれば、接着
剤が緩衝材として作用し、半導体チップに殆ど応力が及
ぶことがない。特に、前記接着剤が導電性であり、前記
半導体素子がその接着面に接地用電極を有し、前記接着
剤を介して前記半導体素子が接地されるようになってい
ると良い。
よれば、１つまたは２つ以上の半導体素子を搭載するメ
タルベースと、前記半導体素子に接続されると共に前記
メタルベースに固着された配線基板とを有する半導体装
置に於て、前記半導体素子が前記メタルベースに、前記
半導体素子と前記メタルベースとの熱膨張率の差により
生じる熱歪を吸収する弾性を有する高熱伝導性接着剤を
もって接着されていることを特徴とする半導体装置を提
供することにより達成される。このようにすれば、接着
剤が緩衝材として作用し、半導体チップに殆ど応力が及
ぶことがない。特に、前記接着剤が導電性であり、前記
半導体素子がその接着面に接地用電極を有し、前記接着
剤を介して前記半導体素子が接地されるようになってい
ると良い。
【００１０】
【発明の実施の形態】以下に、本発明の好適な実施形態
について添付の図面を参照して詳しく説明する。
について添付の図面を参照して詳しく説明する。
【００１１】図１は、本発明が適用された第１の実施形
態を示すＭ・ＢＧＡの半導体パッケージＡの側断面図で
あり、図２はその要部拡大図である。このＭ・ＢＧＡ
は、概ね正方形の平板状をなす。またアルミニウム製の
メタルベース１と、中央部に矩形の開口２ａを有するガ
ラスエポキシ樹脂からなる多層配線基板２と、開口２ａ
を介してメタルベース１の中央部に後記する樹脂接着層
４をもってダイボンディングにより接着された半導体チ
ップとしてのＩＣチップ３と、これら配線基板２及びＩ
Ｃチップ３を封止する封止樹脂５と、メタルキャップ６
とを有している。
態を示すＭ・ＢＧＡの半導体パッケージＡの側断面図で
あり、図２はその要部拡大図である。このＭ・ＢＧＡ
は、概ね正方形の平板状をなす。またアルミニウム製の
メタルベース１と、中央部に矩形の開口２ａを有するガ
ラスエポキシ樹脂からなる多層配線基板２と、開口２ａ
を介してメタルベース１の中央部に後記する樹脂接着層
４をもってダイボンディングにより接着された半導体チ
ップとしてのＩＣチップ３と、これら配線基板２及びＩ
Ｃチップ３を封止する封止樹脂５と、メタルキャップ６
とを有している。
【００１２】樹脂接着層４は、弾性があり高熱伝導性の
樹脂接着剤またはフィルムからなり、メタルベース１と
ＩＣチップ３との熱膨張率の差をこの樹脂接着層４が吸
収して熱応力が発生する心配がないものである。この樹
脂接着層４の接着剤またはフィルムは、硬化後で、１．
ヤング率：１０００（ｋｇｆ／ｃｍ2）以下、２．伸び
率：３０（％）以上、３．接着力：１０（ｋｇｆ／ｃｍ
2）以上、４．熱伝導率：１．０（Ｗ／ｍ・Ｋ）以上で
あることが望ましい。
樹脂接着剤またはフィルムからなり、メタルベース１と
ＩＣチップ３との熱膨張率の差をこの樹脂接着層４が吸
収して熱応力が発生する心配がないものである。この樹
脂接着層４の接着剤またはフィルムは、硬化後で、１．
ヤング率：１０００（ｋｇｆ／ｃｍ2）以下、２．伸び
率：３０（％）以上、３．接着力：１０（ｋｇｆ／ｃｍ
2）以上、４．熱伝導率：１．０（Ｗ／ｍ・Ｋ）以上で
あることが望ましい。
【００１３】ヤング率が１０００（ｋｇｆ／ｃｍ2）を
越えるかまたは伸び率が３０（％）未満になると、半導
体チップとメタルベースとの熱膨張率の違いによる熱応
力を緩和することが難しくなり、熱歪による動作不良等
が生じる可能性がある。また、接着力が１０（ｋｇｆ／
ｃｍ2）未満であると、繰り返し冷熱衝撃にさらされる
ことで半導体チップの剥離が生じる可能性がある。更
に、熱伝導率が１．０（Ｗ／ｍ・Ｋ）未満であると、放
熱性が劣化し、素子の作動に支障が生じることが考えら
れる。
越えるかまたは伸び率が３０（％）未満になると、半導
体チップとメタルベースとの熱膨張率の違いによる熱応
力を緩和することが難しくなり、熱歪による動作不良等
が生じる可能性がある。また、接着力が１０（ｋｇｆ／
ｃｍ2）未満であると、繰り返し冷熱衝撃にさらされる
ことで半導体チップの剥離が生じる可能性がある。更
に、熱伝導率が１．０（Ｗ／ｍ・Ｋ）未満であると、放
熱性が劣化し、素子の作動に支障が生じることが考えら
れる。
【００１４】具体的には、例えば硬化後エラストマー状
になる銀フィラー入りのシリコーン系接着剤を使用し、
厚さ２０〜５０μｍで塗布する。この接着剤の特性値
は、ヤング率：１００（ｋｇｆ／ｃｍ2）、伸び率：５
０（％）、接着力：３５（ｋｇｆ／ｃｍ2）、熱伝導
率：１．３(Ｗ／ｍ・Ｋ)である。尚、上記１〜４の特性
が得られれば、接着剤に混入するフィラーはＡｇ以外で
も良く、またフィラーなしでも良い。接着剤の厚さも接
着力と放熱性から５μｍ〜５００μｍの範囲であれば問
題を生じない。
になる銀フィラー入りのシリコーン系接着剤を使用し、
厚さ２０〜５０μｍで塗布する。この接着剤の特性値
は、ヤング率：１００（ｋｇｆ／ｃｍ2）、伸び率：５
０（％）、接着力：３５（ｋｇｆ／ｃｍ2）、熱伝導
率：１．３(Ｗ／ｍ・Ｋ)である。尚、上記１〜４の特性
が得られれば、接着剤に混入するフィラーはＡｇ以外で
も良く、またフィラーなしでも良い。接着剤の厚さも接
着力と放熱性から５μｍ〜５００μｍの範囲であれば問
題を生じない。
【００１５】多層樹脂基板２には、多数のスルーホール
２ｂが開設されている。また、メタルベース１の内面１
ａの適所には複数のピン１ｂが、メタルベース１を塑性
加工することにより立設されている。このピン１ｂは所
定のスルーホール２ｂに嵌入し、メタルベース１に対し
て多層樹脂基板２を位置決めしている。また、ピン１ｂ
が嵌入しているスルーホール２ｂには導電性ペースト７
が充填されており、多層樹脂基板２の露出面２ｃ側にて
ランド８及びはんだボール９に接続されている。
２ｂが開設されている。また、メタルベース１の内面１
ａの適所には複数のピン１ｂが、メタルベース１を塑性
加工することにより立設されている。このピン１ｂは所
定のスルーホール２ｂに嵌入し、メタルベース１に対し
て多層樹脂基板２を位置決めしている。また、ピン１ｂ
が嵌入しているスルーホール２ｂには導電性ペースト７
が充填されており、多層樹脂基板２の露出面２ｃ側にて
ランド８及びはんだボール９に接続されている。
【００１６】多層樹脂基板２の内部には、メタルベース
１側から電源（Ｖｃｃ）層、第１の配線層、層間分離用
の接地層及び第２の配線層がこの順番に設けられてい
る。基板２の各スルーホール２ｂは必要に応じて上記各
層にスルーホールメッキにより接続されている。メタル
ベース１の内面にはＩＣチップ３の接地用パッドがボン
ディングワイヤにより接続されている。従って、ＩＣチ
ップの接地線は、メタルベース１、ピン１ｂ、スルーホ
ール２ｂ（導電性ペースト７）、ランド８及びはんだボ
ール９を介してマザーボードなどにはんだリフロー後外
部に接続されることとなる。尚、通常はピン１ｂが嵌入
するスルーホール２ｂは層間分離用の接地層にも接続し
ている。
１側から電源（Ｖｃｃ）層、第１の配線層、層間分離用
の接地層及び第２の配線層がこの順番に設けられてい
る。基板２の各スルーホール２ｂは必要に応じて上記各
層にスルーホールメッキにより接続されている。メタル
ベース１の内面にはＩＣチップ３の接地用パッドがボン
ディングワイヤにより接続されている。従って、ＩＣチ
ップの接地線は、メタルベース１、ピン１ｂ、スルーホ
ール２ｂ（導電性ペースト７）、ランド８及びはんだボ
ール９を介してマザーボードなどにはんだリフロー後外
部に接続されることとなる。尚、通常はピン１ｂが嵌入
するスルーホール２ｂは層間分離用の接地層にも接続し
ている。
【００１７】図３は、本発明が適用された第２の実施形
態を示すＭ・ＢＧＡの半導体パッケージＢの側断面図で
あり、図１と同様な部分には同一の符号を付し、その詳
細な説明を省略する。本実施形態は多層配線基板２に代
えてガラスエポキシ樹脂からなる単層配線基板１２を用
いている。配線数の少ない素子に対応するこれによれ
ば、スルーホール等の複雑な構造を必要とせず、そのコ
ストが低廉化されている。それ以外のメタルベース１、
半導体チップ３、樹脂接着層４の構造は図１と同様であ
る。
態を示すＭ・ＢＧＡの半導体パッケージＢの側断面図で
あり、図１と同様な部分には同一の符号を付し、その詳
細な説明を省略する。本実施形態は多層配線基板２に代
えてガラスエポキシ樹脂からなる単層配線基板１２を用
いている。配線数の少ない素子に対応するこれによれ
ば、スルーホール等の複雑な構造を必要とせず、そのコ
ストが低廉化されている。それ以外のメタルベース１、
半導体チップ３、樹脂接着層４の構造は図１と同様であ
る。
【００１８】尚、上記例ではＢＧＡを採用したが、はん
だボールに代えてピンを立設することにより、ＰＧＡに
も同様に適用できることは云うまでもない。また、上記
例ではボンディングワイヤを介してＩＣチップを接地し
たが、ＩＣチップのメタルベースとの対向面が接地用の
パッドとなっていれば、別途接地用にワイヤボンディン
グすることなく単にＩＣチップを、銀フィラー等の導電
性フィラーが混入された所謂導電性シリコーン樹脂をも
ってメタルベースに接着するのみで良く、またワイヤボ
ンディング用のスペースにも余裕ができる。加えて、接
地接続用のピンはメタル基板のダボ出し、鍛造等のプレ
ス成形やエッチング等の方法で形成しても良い。
だボールに代えてピンを立設することにより、ＰＧＡに
も同様に適用できることは云うまでもない。また、上記
例ではボンディングワイヤを介してＩＣチップを接地し
たが、ＩＣチップのメタルベースとの対向面が接地用の
パッドとなっていれば、別途接地用にワイヤボンディン
グすることなく単にＩＣチップを、銀フィラー等の導電
性フィラーが混入された所謂導電性シリコーン樹脂をも
ってメタルベースに接着するのみで良く、またワイヤボ
ンディング用のスペースにも余裕ができる。加えて、接
地接続用のピンはメタル基板のダボ出し、鍛造等のプレ
ス成形やエッチング等の方法で形成しても良い。
【００１９】図４は、本発明が適用された第３の実施形
態を示すメタルベース基板Ｃの側断面図である。このメ
タルベース基板は、メタルベース２１上に樹脂フィルム
からなる絶縁層２２が設けられ、その上に銅箔からなる
配線パターン２２ａが形成されている。また、絶縁層２
２の適所には開口２２ｂが形成され、半導体素子または
一般の電気部品からなるチップ部品２３が、上記同様な
ヤング率、伸び率、接着力及び熱伝導率を有する樹脂接
着層２４をもってダイボンディングにより接着されてい
る。その作用・効果は上記各実施形態と同様である。
態を示すメタルベース基板Ｃの側断面図である。このメ
タルベース基板は、メタルベース２１上に樹脂フィルム
からなる絶縁層２２が設けられ、その上に銅箔からなる
配線パターン２２ａが形成されている。また、絶縁層２
２の適所には開口２２ｂが形成され、半導体素子または
一般の電気部品からなるチップ部品２３が、上記同様な
ヤング率、伸び率、接着力及び熱伝導率を有する樹脂接
着層２４をもってダイボンディングにより接着されてい
る。その作用・効果は上記各実施形態と同様である。
【００２０】
【実施例】メタルベースに上記第１の実施形態で示した
樹脂を使用して半導体チップを接着した場合、はんだ接
合した場合、エボキシ系接着剤であって、ヤング率、伸
び率、接着力及び熱伝導率が第１の実施形態で示した範
囲となっていないものを使用して接着した場合、リジッ
ドに固着した場合の半導体チップの熱歪の計測結果を図
５及び図６に示す。また、メタルベースではなくセラミ
ックベースを用いた場合の結果も併記する。
樹脂を使用して半導体チップを接着した場合、はんだ接
合した場合、エボキシ系接着剤であって、ヤング率、伸
び率、接着力及び熱伝導率が第１の実施形態で示した範
囲となっていないものを使用して接着した場合、リジッ
ドに固着した場合の半導体チップの熱歪の計測結果を図
５及び図６に示す。また、メタルベースではなくセラミ
ックベースを用いた場合の結果も併記する。
【００２１】試験品には４０×４０×ｔ１．０のＡｌか
らなるメタルベース（セラミックベースも同様な仕様）
の中央部に１２×１２の半導体チップを搭載し、チップ
表面に温度補償型歪ゲージを貼りつけた模擬パッケージ
を使用した。オーブン内に試験品を設置し、常温（２５
℃）から１２０℃まで５℃刻みで熱歪を計測した。
らなるメタルベース（セラミックベースも同様な仕様）
の中央部に１２×１２の半導体チップを搭載し、チップ
表面に温度補償型歪ゲージを貼りつけた模擬パッケージ
を使用した。オーブン内に試験品を設置し、常温（２５
℃）から１２０℃まで５℃刻みで熱歪を計測した。
【００２２】図５に示すように、半導体チップと比較的
熱膨張率の近いセラミックベースに半導体チップをはん
だ接合したものと比較しても熱的ストレスが抑えられて
いることがわかる。また、図６に示すように、エポキシ
系接着剤と比較して、上記接着剤を使用することで、Ａ
ｌの熱膨張を充分に緩和して半導体チップにほとんど影
響を与えていないことがわかる。
熱膨張率の近いセラミックベースに半導体チップをはん
だ接合したものと比較しても熱的ストレスが抑えられて
いることがわかる。また、図６に示すように、エポキシ
系接着剤と比較して、上記接着剤を使用することで、Ａ
ｌの熱膨張を充分に緩和して半導体チップにほとんど影
響を与えていないことがわかる。
【００２３】また、繰り返し冷熱衝撃を与えた場合や高
温高熱にさらされた場合の接着強度の低下も同様に調べ
たが、エポキシ系接着剤が熱的ストレスや吸湿によって
劣化（半導体チップの剥離及び接着剤部にクラック発
生）したのに対し、上記接着剤を用いた場合に不良は生
じなかった。
温高熱にさらされた場合の接着強度の低下も同様に調べ
たが、エポキシ系接着剤が熱的ストレスや吸湿によって
劣化（半導体チップの剥離及び接着剤部にクラック発
生）したのに対し、上記接着剤を用いた場合に不良は生
じなかった。
【００２４】
【発明の効果】上記した説明により明らかなように、本
発明によるメタルベースを用いた半導体装置によれば、
弾性のある高熱伝導性樹脂接着剤を用いることで、半導
体チップと熱膨張率が大きく異なるＡｌ等のメタルベー
ス上にも直接半導体チップを搭載することができるよう
になり、メタルベースまでの熱抵抗が小さくなり、放熱
性が向上すると共に熱膨張率の差から生じる熱応力によ
る半導体チップへの悪影響を回避することができること
から、その信頼性が向上する。しかも構造が簡素なた
め、製造コストが低廉化される。また、半導体チップが
その接着面に接地用電極を設けている場合には、導電性
（＝高熱伝導性）の接着剤を使用することで、直接接地
することができ、配線の簡素化、小型化及びノイズの低
減を図ることができる。
発明によるメタルベースを用いた半導体装置によれば、
弾性のある高熱伝導性樹脂接着剤を用いることで、半導
体チップと熱膨張率が大きく異なるＡｌ等のメタルベー
ス上にも直接半導体チップを搭載することができるよう
になり、メタルベースまでの熱抵抗が小さくなり、放熱
性が向上すると共に熱膨張率の差から生じる熱応力によ
る半導体チップへの悪影響を回避することができること
から、その信頼性が向上する。しかも構造が簡素なた
め、製造コストが低廉化される。また、半導体チップが
その接着面に接地用電極を設けている場合には、導電性
（＝高熱伝導性）の接着剤を使用することで、直接接地
することができ、配線の簡素化、小型化及びノイズの低
減を図ることができる。
【図１】本発明が適用された第１の実施形態を示すメタ
ルボールグリッドアレイの側断面図。
ルボールグリッドアレイの側断面図。
【図２】図１の要部拡大図。
【図３】本発明が適用された第２の実施形態を示すメタ
ルボールグリッドアレイの側断面図。
ルボールグリッドアレイの側断面図。
【図４】本発明が適用された第３の実施形態を示すメタ
ルベース基板の側断面図。
ルベース基板の側断面図。
【図５】本発明による半導体装置の半導体チップの熱歪
の計測結果を示すグラフ。
の計測結果を示すグラフ。
【図６】本発明による半導体装置の半導体チップの熱歪
の計測結果を示すグラフ。
の計測結果を示すグラフ。
Ａ、Ｂ 半導体パッケージ Ｃ メタル基板 １ メタルベース １ａ 内面 １ｂ ピン ２ 多層樹脂基板 ２ａ 開口 ２ｂ スルーホール ２ｃ 露出面 ３ ＩＣチップ ４ 樹脂接着層 ５ 封止樹脂 ６ メタルキャップ ７ 導電性ペースト ８ ランド ９ はんだボール １２ 単層配線基板 ２１ メタル基板 ２２ 絶縁層 ２２ａ 配線パターン ２２ｂ 開口 ２３ チップ部品 ２４ 樹脂接着層
Claims (6)
- 【請求項１】 １つまたは２つ以上の半導体素子を搭
載するメタルベースと、前記半導体素子に接続されると
共に前記メタルベースに固着された配線基板とを有する
半導体装置に於て、 前記半導体素子が前記メタルベースに、前記半導体素子
と前記メタルベースとの熱膨張率の差により生じる熱歪
を吸収する弾性を有する高熱伝導性接着剤をもって接着
されていることを特徴とする半導体装置。 - 【請求項２】 前記接着剤が、金属フィラーが充填さ
れた樹脂系接着剤からなることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記金属フィラーが銀フィラーからな
り、前記樹脂系接着剤がシリコーン樹脂系接着剤からな
ることを特徴とする請求項２に記載の半導体装置。 - 【請求項４】 前記接着剤のヤング率が１０００ｋｇ
ｆ／ｃｍ2以下、伸び率が３０％以上、接着力が１０ｋ
ｇｆ／ｃｍ2以上となっていることを特徴とする請求項
１乃至請求項３のいずれかに記載の半導体装置。 - 【請求項５】 前記接着剤の熱伝導率が、１．０Ｗ／
ｍ・ｋ以上となっていることを特徴とする請求項１乃至
請求項４のいずれかに記載の半導体装置。 - 【請求項６】 前記接着剤が導電性であり、 前記半導体素子がその接着面に接地用電極を有し、 前記接着剤を介して前記半導体素子が接地されるように
なっていることを特徴とする請求項１乃至請求項５のい
ずれかに記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8238612A JPH1064928A (ja) | 1996-08-21 | 1996-08-21 | メタルベースを用いた半導体装置 |
| TW085113187A TW363262B (en) | 1995-10-31 | 1996-10-29 | Metallic electronic component packaging arrangement |
| KR1019960050001A KR100271836B1 (ko) | 1995-10-31 | 1996-10-30 | 금속성 전자 부품 패키지 장치 |
| US08/739,662 US5877553A (en) | 1995-10-31 | 1996-10-31 | Metallic electronic component packaging arrangement |
| MYPI97000108A MY112694A (en) | 1996-03-06 | 1997-01-10 | Metallic electronic component packaging arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8238612A JPH1064928A (ja) | 1996-08-21 | 1996-08-21 | メタルベースを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1064928A true JPH1064928A (ja) | 1998-03-06 |
Family
ID=17032768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8238612A Pending JPH1064928A (ja) | 1995-10-31 | 1996-08-21 | メタルベースを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1064928A (ja) |
-
1996
- 1996-08-21 JP JP8238612A patent/JPH1064928A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236568B1 (en) | Heat-dissipating structure for integrated circuit package | |
| JP2570498B2 (ja) | 集積回路チップ・キャリア | |
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| US5258648A (en) | Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery | |
| US20080157327A1 (en) | Package on package structure for semiconductor devices and method of the same | |
| JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
| EP0520841A1 (en) | Composite flip chip semi-conductor device and method for making and burning-in the same | |
| US20070145473A1 (en) | Semiconductor device and electronic control unit using the same | |
| JPH0774282A (ja) | 半導体装置 | |
| KR100271836B1 (ko) | 금속성 전자 부품 패키지 장치 | |
| US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2958380B2 (ja) | 半導体装置 | |
| US20060033196A1 (en) | Package structure | |
| JP2002184942A (ja) | 実装基板 | |
| JP2010219554A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
| JPH1064928A (ja) | メタルベースを用いた半導体装置 | |
| US20050139974A1 (en) | Chip package structure | |
| JP3561671B2 (ja) | 半導体装置 | |
| JPH1065053A (ja) | メタルベースを用いた半導体パッケージ | |
| JP3127149B2 (ja) | 半導体装置 | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| JP3372498B2 (ja) | 半導体装置 | |
| EP0646963A1 (en) | Multi-chip module and manufacturing method thereof |