JPH10511481A - Lcdディスプレー用デュアルポートramおよびスレーブポート共有を備えるマイクロコントローラ - Google Patents
Lcdディスプレー用デュアルポートramおよびスレーブポート共有を備えるマイクロコントローラInfo
- Publication number
- JPH10511481A JPH10511481A JP10504212A JP50421298A JPH10511481A JP H10511481 A JPH10511481 A JP H10511481A JP 10504212 A JP10504212 A JP 10504212A JP 50421298 A JP50421298 A JP 50421298A JP H10511481 A JPH10511481 A JP H10511481A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage unit
- master
- lcd
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
デュアルポートを有するランダムアクセスメモリ(RAM)は、LCDに表示すべき情報を表すデータを記憶する。RAMは、複数のマスターデータ記憶ラッチ(150-153)と、複数のマスター記憶ラッチ(150-153)全てによって共有される単一のスレーブデータ記憶ラッチ(154)とを含む。マイクロコントローラは、一方のRAMポートを介してマスター記憶ラッチ(150-153)と交信してマスター記憶ラッチ内のデータを周期的に変更するための中央処理ユニット(CPU)を有する。LCD制御モジュールは、個々のマスター記憶ラッチ(150-153)からのデータで単一のスレーブ記憶ラッチ(154)内のデータを連続的に更新し、1つのマスター記憶ラッチからの更新が行われてから次のマスター記憶ラッチからのデータ更新が行われるまでの間に、更新されたデータを単一のスレーブ記憶ラッチ(154)からLCDに接続された一時記憶装置へとダウンロードするための中央処理ユニット(CPU)を有する。
Description
【発明の詳細な説明】
LCDディスプレーデュアルポートRAMおよびスレーブポート共有を
備えるマイクロコントローラ関連出願の相互参照
本出願は、同一日に出願されて本出願人に譲渡された同時継続出願である「液
晶ディスプレー用内部クロックを備えるマイクロコントローラ」(合衆国特許出
願第08/671,933号)、「LCDピクセル活性化を決定するラムに記憶されたデータ
の更新に関するLCD制御を備えるマイクロコントローラ」(合衆国特許出願第08/
671,950号)、「液晶ディスプレーチャージポンプを備えるマイクロコントロー
ラ」(合衆国特許出願第08/671,575号)、および「液晶ディスプレー制御用に適
合されたマイクロコントローラチップのテスト方法」(合衆国特許出願第08/671
,011号)に関連するものであり、それらの開示は参考として本明細書の一部を成
す。発明の背景
本発明は一般に、特に外部システムまたはサブシステムに対する制御機能を提
供するように適合されたマイクロプロセッサ、つまり一般にマイクロコントロー
ラと呼ばれるものに関するもので、更に特定するならば、ディスプレイそれ自体
以外には周辺デバイスを必要とすることなく液晶ディスプレイ(LCD)の駆動機能
を提供することの可能なマイクロコントローラに関するものである。
LCDは一般に、間に液晶材料がはさまれた一対のガラスプレートを備え、液晶
は、プレート上の透明な導電性材料間に配された電場に従って結晶様構造の方向
を変えるという特性を有し、それによって光が液晶を通過する時に個々のピクセ
ルが選択的に暗くなり、暗くなったピクセルが可視化される。典型的なLCD、例
えば従来技術のパネル10を図示した図1に示したLCDは、一般的に構成された複
数の英数字の表示可能部12(potential)を使用する。文字はそれぞれ、通常図に
示すように7本の独立した線状ピクセル15を複数集めて構成される「8の字」型
のブ
ロック文字の形状を有するが、特定の英数字で、より大きな曲率またはより細部
の表示が望まれる場合にはそれ以上の数のピクセルを使用することができる。7
つのピクセルより成る文字では、17、18および19のような3つの水平ピクセルが
縦方向に等間隔に配列され、2つの垂直ピクセル21、22(および23、24)が、水
平ピクセルの列の両端に、水平ピクセル間の各間隙を埋めるように配置される。
ピクセルは一般に、プリント回路状の導電体(図1には示さず)のデジタルコ
ード化されたアレイに印加される波形によって駆動されるもので、LCDの上面に
ある導体はそれぞれ「セグメント」に接続され、底面の導体は「コモン」に接続
される。従って、特定のデジタルコード(例えば2進数ベースのもの)が各種導
体への電力の形で印加されると、特定の英数字がLCD上に表示されるが、この場
合、当然プレートを透過する光を放射する光源が存在するものと仮定する。「セ
グメント」は、通常半導体回路チップ(図1には示さず)上に周辺デバイスの一
部として供給されるドライバによって電力を与えられる。「コモン」もまた、半
導体回路チップによって、各ピクセル両端のRMS電圧が閾値より上(ピクセルが
暗い)または閾値よりも下(ピクセルが透明)のいずれかとなるように駆動され
る。任意の所定LCDについて、「コモン」の数に「セグメント」の数をかけた積
はディスプレイ内のピクセルの数に等しい。
LCDは、ほんの少し例を挙げるならばホームセキュリティーシステム、工業的
な制御サーモスタット、家庭用サーモスタット、血圧計、血糖測定器、AC電力計
、がん具、音声レコーダ、電子レンジ、および一酸化炭素検出装置を含む広範囲
な用途に利用されている。そのような用途におけるLCDの利用、さらにLCDの用途
を構成するシステムを制御するために1つ以上のマイクロコントローラが使用さ
れるような用途におけるLCDの利用は本来、かなり一般的なものである。しかし
ながらこれまで、ディスプレイ(大量のピクセルを含むことがある)はそれ自体
の電源および制御デバイスによって動作および制御される一方、ディスプレイを
使用するシステムはマイクロコントローラによって独自に制御されてきた。独立
した制御デバイスが必要であることは、コスト、複雑さ、およびシステムの制御
部全体の寸法に悪影響を与える。
エンクロージャ(閉鎖空間)の暖房、換気および空調(HVAC)システムを制御
することによってこのエンクロージャ内の空気の温度を調節するために使用され
る比較的簡単なサーモスタットの例を参照することにより、問題の性質がより明
らかに理解されよう。サーミスタは、エンクロージャ内の温度を示すアナログ入
力を提供する。LCDディスプレイは、この温度を目に見える形で表示し、さらに
、ユーザによって適切に選択されキーパッドを用いて指定された設定ポイントま
たは設定温度を表示する。キーパッドインターフェースによって割り込みが発生
し、それによってユーザは、マイクロコントローラがディスプレイを変更するた
めに使用する基準として、キーパッド情報を打ち込むことが可能になる。これは
例えば、マイクロコントローラがシステム内のヒートポンプをオンにするよう選
択されたサーモスタッド出力電圧のような別の出力をメモリーに書き込むために
使用する。
制御機能の全て、あるいは少なくともそのうちの大部分を1つの製品、つまり
マイクロコントローラチップ自体に統合するのが望ましい。しかしながらそのよ
うな目標は決して単純なものではない。LCDディスプレイはマイクロコントロー
ラよりもはるかに低速で動作する。さらに、マイクロコントローラ制御機能のタ
イミングは、LCD制御機能のタイミングと異なる。電力を節約するためにマイク
ロコントローラを「スリープ」モードまたはスリープ状態にすることが可能であ
る一方、LCDディスプレイは機能し続けなければならないことに関連して、もう
一つの問題が生じる。
マイクロコントローラによって制御されるシステムと併せて用いられるLCDデ
ィスプレイを制御するための今日のシステムは、特に、マイクロコントローラが
スリープモードにある時など、ディスプレイのタイミングおよび更新を制御する
クロックパルスがマイクロコントローラ自体によって供給されない時に、そのよ
うなパルスのソースを必要とする。マイクロコントローラデバイスパッケージは
通常、外部からの入力のために使用可能なピンを有するが、デバイスのユーザは
、そのピンをその他の必須な目的のために確保したいという理由から、そのよう
な使用を望まない場合がある。LCDを動作状態に保つには、タイミングモジュー
ルがLCDディスプレイを駆動する論理セクションにクロック信号を供給しなけれ
ばならない。典型的な今日の用途では、現在入手可能なマイクロコントローラ
はスリープ状態の時には全くクロック機能を提供することができない。
デバイスユーザの用途において、LCDディスプレイが動作状態に保たれなけれ
ばならないまたは保たれることが必要な場合、ユーザは、マイクロコントローラ
の外部ピンに外部クロックを印加することによってLCD制御に用いることができ
る外部クロック信号を発生させる独立したデバイスを使用しなければならなくな
る。これは、選択されたピン(その内使用可能なのは限られた数、一般的なデバ
イスでは1本だけあるいは2本)がその他の目的については使用不可能になるこ
とを意味し、さらに緊急事態においてはその他の目的がはるかに重要な場合があ
る。
以下詳細に説明するように、LCDディスプレイを駆動するために2種類の波形
がさまざまに利用される。タイプAの波形は、全てのデータが1つのフレーム内
に収容されて、そのフレームについてDC値をゼロにするために相補的な状態(例
えば高電圧および低電圧)に組み立てられる「コモン」および「セグメント」波
形を発生させる。ディスプレイのガラスプレート両端の電圧波形が平均DC値ゼロ
に維持されることが必須である。なぜなら、長い時間に渡ってガラスにゼロでな
いDC電圧が印加されるとガラスがブレークダウンを起こす可能性があるからであ
る。タイプBの波形は、全てのデータが2つのフレーム内にあって、実際のデー
タが第1フレーム内に組み立てられて、同じデータが逆の状態で第2フレーム内
に組み立てられており、タイプB波形について2つの完全なデータフレームに渡
って平均のDC値ゼロが維持される「コモン」および「セグメント」波形を発生さ
せる。
一般に、タイプA波形は単純なLCDディスプレイに使用され、タイプB波形はよ
り複雑なLCDおよびMUX速度の早いディスプレイに使用されるが、後者の理由は、
タイプBについての弁別比(discrimination ratio)がより高いことにより視角が
拡大されるからである。LCDピクセルをオンにするには、いずれかの波形のRMS電
圧がガラス(より正確に言うならば、対向する導電性ピクセルを構成する容量性
要素)の閾値電圧を越えなければならず、更にピクセルをオフにするには、RMS
電圧値が閾値電圧よりも低くなければならない。ディスプレイ内のコントラスト
は、RMS電圧がガラスの閾値電圧よりも高い値で上昇するに伴って、限られた範
囲で増加する。マイクロコントローラから効率的にLCDを駆動するために波形電
圧を発生させる際の方法について、深刻な問題が発生する。
タイプAの波形は、ランダムアクセスメモリ(RAM)から読み取られるデータをDC
値ゼロの単一のフレームで供給することから、RAMはいつでも読み取りおよび書
き込みすることができる。これに対して、タイプBの波形では2つのフレームが
必要となることから、その間ゼロDC値を達成するには、その期間中、つまりその
波形の2フレームまたは2サイクルに渡ってRAM内にデータを保持することが必
要である。例えば第2フレームが完了する前にRAM内のデータが変化すると、第
2フレームに第1フレームのデータの逆が含まれないことになり、結果としてDC
値がゼロにならない。
LCD制御のためのフレーム速度は相対的に非常に低速で60から100Hzの範囲にあ
り、一方マイクロコントローラは、通常1メガヘルツ(MHZ)以上の速度で動作す
る。高速マイクロコントローラでは、単にデータが非常に速く変化するという理
由によって、タイプB波形においてDC値ゼロを維持することが困難になる。従っ
てLCDガラス自体の信頼性および物理的不安定性が、マイクロコントローラに統
合された制御機能からLCDディスプレイを動作させる際に問題を示す。
更にもう一つの大きな問題は、統合されたLCD機能マイクロコントローラをテ
ストする際の方法にある。非常に低速のLCDディスプレイは、試験時間またはコ
ストの浪費とはならないマイクロコントローラの動作速度に適した方法でマイク
ロコントローラをテストできる方法を考案する上で、深刻な問題を提示する。さ
らに、LCDに適応させるべきアナログ電圧および機能は、デジタルテスター上で
、あるいはデジタルシミュレーションを用いてマイクロコントローラのテストを
行うという要望と対立する。
それ以外の一連の問題は、マイクロコントローラを作製する半導体基板がN-型
よりもむしろP-型である時に発生する。P-型基板の導電性はプラスの電圧で動作
することを必要とし、LCDディスプレイの各種機能およびその制御を行って可能
化するためにプラスの電圧を発生させなければならない。
本発明の主たる目的は、1つ以上のLCD制御機能と、それ以外のより一般的な
マイクロコントローラのシステム制御機能とを、効果的且つ経済的に統合したマ
イクロコントローラデバイスを提供することにある。さらに特定するならば、本
発明の目的は、アナログ電圧(またはその他の波形)の入力および出力を受けて
これを伝送するためのアナログインターフェースと、LCDディスプレイを更新す
るためのLCDインターフェースと、制御動作を行うためのマイクロコントローラ
命令およびシーケンサとを、1つのパート、つまり1つの製品に統合することに
ある。
関連する目的は、マイクロコントローラによって制御されるシステムのLCDを
制御する能力を、少なくとも部分的にマイクロコントローラチップそのものに組
み込むことにある。
マイクロコントローラとLCDモジュールとの動作によってRAMが更新される場合
、マイクロコントローラとRAMとの間の交信は、LCDモジュールとRAMとの間の交
信と同時に起こることになろう。そのためデュアルポートのRAMが必要になるが
、デュアルポートのRAMは一般に寸法が大きく高価である。
従って、本発明のもう一つの目的は、改良および単純化されたデュアルポート
RAMと供にLCDディスプレーを制御するためのマイクロコントローラを提供するこ
とにある。発明の概要
本発明の実施例によれば、LCDが連結された外部システムを制御するために、
単一の半導体マイクロコントローラチップを使用する。デュアルポートRAMは、L
CD上に表示すべき情報を示すデータを記憶する。RAMは、複数のマスターデータ
記憶ラッチと単一のスレーブデータ記憶ラッチとを有し、単一のスレーブデータ
記憶ラッチは複数のマスター記憶ラッチ全てによって共有されている。マイクロ
コントローラの中央処理ユニット(CPU)は、デュアルRAMポートのうちの1つを介
してマスター記憶ラッチと交信し、対応する個々のマスター記憶ラッチに記憶さ
れたデータを周期的に変更する。LCD制御モジュールは、単一のスレーブ記憶ラ
ッチに含まれるデータを連続的に各マスター記憶ラッチからのデータで更新し、
1つのマスター記憶ラッチからの更新が行われてから次のマスター記憶ラッチか
らデータの更新が行われるまでの間に、更新されたデータを単一のスレーブ
記憶ラッチからLCDに連結された一時記憶装置へとダウンロードする。その結果
、各マスター記憶ラッチ内のデータが、単一のスレーブ記憶ユニットからの更新
データのダウンロードによって中断されることなく、CPUによって周期的に変更
されることができる。
各マスター記憶ラッチは、LCDディスプレーの複数のコモンのうち対応する1
つのコモンの特定のセグメント用のデータを含む。第1のコモンがアクティブに
なる直前に、LCD制御モジュールが、第1のマスター記憶ラッチ内のデータを用
いてスレーブ記憶ラッチを更新する。続いて、この更新されたデータが、スレー
ブ記憶ラッチからディスプレーのパッド制御論理へと出力またはダウンロードさ
れ、ここで、第1のコモンがアクティブになる時に更新されたデータがラッチさ
れる。第1コモンのセグメントデータがパッドにラッチされるために、LCD制御
モジュールは今度は次のコモンがアクティブになる直前に次のマスター記憶ラッ
チからデータでスレーブ記憶ラッチを更新することができる。このデータは次の
コモンのセグメントデータを構成し、次のコモンがアクティブになる時にパッド
制御論理にラッチされる。このプロセスは、LCDおよびデバイス内に存在するコ
モンと対応するマスター記憶ラッチとの数の分だけ連続する。このプロセスの結
果、各セグメント出力についてただ1つのスレーブ記憶ラッチしか必要としない
。
1つのスレーブ記憶ラッチを数個のマスター記憶ラッチで共有することにより
、RAMの寸法および複雑さを減少させることができる。これは、スレーブポート
の走査を介して、それぞれ対応する複数のマスター記憶ラッチの組と連結された
多重スレーブの時間多重共有によって達成される。なぜなら、各スレーブが対応
する特定の時間フレームにおいてのみ読み取られるからである。RAMは単純化さ
れ、チップ(このチップ上にデバイスが製造される)はシリコン専有面積の大幅
な節約を実現する。図面の簡単な説明
以下、添付した図面と併せて現在好ましいとされる実施例および使用方法(現
在考えられる最良の本発明実施方法を構成する)に関する詳細な説明を考慮する
ことにより、本発明のさらなる目的、対象、および利点が明らかになろう。
図1は、従来技術によるLCDディスプレイの単純化された概念的機能図であって
、先に述べたディスプレイの各種部分を説明する上で有用であり、
図2は、LCDディスプレイと供に使用されるシステムのマイクロコントローラと
供にチップ上に作製されたLCDモジュールのブロック図であり、
図3Aおよび3Bは、タイプAおよびタイプBのLCDドライバ波形の例であり、
図4Aおよび4Bは、マイクロコントローラチップに組み込まれた図2のLCDモジ
ュールを備えるマイクロコントローラの単純化ブロック図であり、
図5Aおよび5Bは、それぞれ、LCDディスプレイに必要な数種類の電圧レベルを
、電源(電池)VDDによって決定される固定されたベース電圧の倍数として供給
するために必要とされる、切替式コンデンサ構造を用いたチャージポンプの好ま
しい実施例、および抵抗ラダー構造を用いた代替例を示す概念図であり、
図6は、図5Aの切替式コンデンサのチャージポンプにおいて発生するエネルギ
ー損失を補償するためのフィードバックおよびコンデンサ過充電回路を示す概念
図であり、
図7は、マイクロコントローラがスリープ状態にある期間中LCDディスプレイ用
の内部クロックを提供するための発振器について、内部RC発振器からマイクロコ
ントローラと供にチップ上に作られたLCDモジュールへの接続を示す単純化ブロ
ック図であり、
図8は、図7の回路用の内部RC発振器の例を示した概念図であり、
図9および図10A、10Bはそれぞれ、多重マスターによるスレーブ共有を備える
単純化デュアルポートRAMを可能にする技術において用いられる回路構造を示す
ブロック図および概念図であり、
図11は、LCDディスプレイを駆動するために、タイプBの波形を用いてRAMを制
御して更新するために使用される回路のブロック図であり、
図12は、比較的低速のLCDとLCD制御モジュールとを高速でテストするための好
ましい方法を具体的に示す簡略化ブロック図である。好ましい実施例および方法に関する詳細な説明
図2を参照すると、半導体(一般的にはシリコン)チップ(図示せず)内にLCD
モジュール30が組み込まれており、この半導体チップ内には、一般的な相補型金
属酸化膜シリコン(CMOS)、ポリシリコンゲートプロセス技術を用いてマイクロコ
ントローラ(これについては以下詳細に説明する)が作製されている。本発明の
好ましい実施例では、マイクロコントローラ、従ってLCDモジュールはP-型導電
性シリコン基板内に作製されており、そのファクターは本発明のいくつか(全て
ではない)の特徴において重要である。
LCDモジュール30は、選択および分割能力を有するクロックソース32を含み、
このクロックソースは、LCDモジュールの動作を制御するタイミング制御35と相
互作用する。タイミング制御35は、クロックソースに対し、3つのクロック入力
、つまり内部RC発振器からの入力、入力T1CKI、および入力Fosc/4から1つを選
択するように命令し、そのクロック入力を分割するか否かを命令する。タイミン
グ制御は更に、ランダムアクセスメモリー(RAM)37に、I/Oパッド制御回路機構へ
の信号seg<31:0>上のデータをいつ更新するかを命令し、さらに、パッド制御回
路機構に信号lcdclk、lcdph、およびCOM3:COM0を供給する。パッドはシリコンチ
ップの出力を意味し、つまりこれはLCDガラスへの入力となる。
LCDの各英数字のセグメントは、あらかじめRAM37に書き込まれ、次にRAM37か
ら読み出されて、更にパッドへと伝達されるデジタルコード化された値によって
駆動される。デジタル値は、パッド制御回路機構によってアナログ波形へと変換
され、このパッド制御回路機構は、タイミング制御35からの制御信号および、チ
ャージポンプまたはその他のソースによって供給されるアナログ電圧値を利用す
る。
発生される波形は、図3Aの例に図示したタイプAまたは図3Bに図示したタイプB
のいずれかである。図3Aを参照すると、タイプAの波形は、コモン波形およびセ
グメント波形を発生させ、この波形では単一フレーム内に含まれる全てのデータ
が高電圧および低電圧の相補的な組み合わせで、フレーム全体に渡って平均DC値
ゼロに維持されている。この図では、LCDおよびLCDのピクセルの端子接続が図の
左側に示されており、ここでは、対応する接続に印加される1/4多重ドライブに
おいて発生される右側に示した波形により、個々のピクセルが暗くなってい
る。ピクセルは、英数字ディスプレイの独立した水平および垂直のバーであり、
これらはセグメントと呼ばれることもある。駆動可能なピクセルの数は、ディス
プレイ内のセグメントの数にコモンの数をかけた算術積である。
図3Aに示すように、各コモンは多数のピクセルに接続することができる。同様
に、各セグメントは多数のピクセルに接続することができる。例えば、上のディ
スプレイでは、コモン3(COM3)は一番上の水平ピクセルと左上の垂直ピクセルと
に接続しており、COM2は右上の垂直ピクセルと真ん中の水平ピクセルとに接続し
ており、COM1は左下と右下の垂直ピクセルに接続しており、COM0は点(小数点)
と一番下の水平ピクセルとに接続している。下のディスプレイ(説明を明確にす
るために便宜上別れているが、実際には上のディスプレイと同一のものである)
では、セグメント0(SEG0)は下側および中央の水平ピクセル並びに左上および左
下の垂直ピクセルに接続しており、SEG1が点と右上および右下の垂直ピクセルと
上側水平ピクセルとに接続している。
ここで、図3Aの右側を見ると、各種ピンおよび端子接続に現れる波形が図の最
初の6つの部分(上から下へ読む)に示されている。従って一番上の波形につい
て、ピンCOM0では、多重ドライブの最初の1/4に波形の最大エクスカーション(3
Vまで)が現れ、一方、COM3における波形については、最大エクスカーションは
最後の1/4にある。SEG0について示した波形は、ドライブの3番目および4番目
の1/4にそれぞれ最大のエクスカーションを有する。コモンが「アクティブ」の
場合(つまりRMS値が大きい)、このコモンに連結されたピクセルは全てアクテ
ィブである。従ってCOM3がアクティブである場合、例えば左上のピクセルがアク
ティブである。そしてこのピクセルはCOM3とSEG0との交差点にある。最後から2
番目にCOM3-SEG0として示した2つの波形の組み合わせは、フレーム内のいずれ
かのポイントに最大値を有し(最後の1/4)、それらが交差するピクセルはフレ
ームを通して点灯されている(つまり暗くなっている)。一方、図の同じ側の最
後(一番下)の波形に示したCOM0およびSEG0に関する波形の組み合わせは、フレ
ーム内の何れの時点にも最大値(3Vのエクスカーション)を持たず、このコモン
とセグメントとが交差する底部水平ピクセルは、フレームを通して点灯されてい
ない(つまり明るい)のままである。図では、「選択」および「非選
択」波形は単純に、それぞれ点灯および非点灯を意味する。
図3Bに示したディスプレイおよびタイプB波形についても、同じ分析が適用さ
れる。但しここでは、全てのデータが2つのフレームまたはサイクルで発生され
る1/4デューティーサイクルドライブが使用されている。ここでも、LCDおよび端
子接続が図の左側に示されており、右側に示した波形と左側に示した端子接続と
によって暗くなったピクセルが示されている。例えば、一番上のピンCOM0におけ
る波形を見ると、この波形では最初の2本の垂直な点線の間にフレーム1が示さ
れて、その直後に第2および第3の垂直な点線の間にフレーム2が示されており
、この図では、フレーム2のデータがフレーム1内に組み立てられた実際のデータ
のちょうど逆であることが理解されよう。すでに述べたように、これにより、2
つのフレームを通して平均DC電圧値ゼロが保証される。
本発明では、常にタイプA波形を使用する(常にいずれか一方を使用してもう
一方を除外する)。本明細書で既に述べたように、LCDピクセルは、ガラスの閾
値を越えたRMS電圧を印加することによってオンにされる(つまり暗くなる)。R
MS電圧が閾値電圧を下回るとピクセルはオフになる。しかしながら、タイプB波
形を使用した場合、連続する2つのフレームインクリメントにおいて起こる変化
がRAM内のメモリー位置に書き込まれ、読み取られる。従って、タイプB波形では
、DC電圧を平均ゼロとするのに2つのデータフレームが必要であることから、こ
の2つのフレームの期間中ずっとデータがRAM内に保持されることになろう。図1
1の説明に関連して以下に説明するように、タイプB波形を使用した場合、RAM内
のデータ更新のタイミングは注意深く制御される。なぜなら、第2のフレームが
完了する前にRAM内のデータが変化すると、第2のフレームが第1フレームのデ
ータの逆を含有しなくなり、DC電圧値がゼロでなくなる可能性があるからである
。その結果LCDガラスのブレークダウンの可能性が高くなり、これは許容されな
い。
図2のLCDモジュール30は、最大4個のコモンと32個のセグメントとをサポート
することができる。LCDガラス上のピクセルはそれぞれ2つの接続を有し、その
うち一方はコモンへの接続でもう一方はセグメントへの接続である。従って各コ
モンは、セグメントと同じ数の独特なピクセルに接続することができる。
任意の所定LCDドライバについて、駆動可能なピクセル数の理論上の最大値はL
CD内のコモンの数にセグメントの数を乗じた算術積に等しく、実際には、駆動可
能なピクセルの最大数は、アナログ電圧発生器への負荷のために理論上の最大値
よりも小さい。タイミング制御35は、任意の所定時間にいずれのコモンがアクテ
ィブであるかを示すデジタル信号を発生させ、クロックソース32と供に、いつRA
M37内のセグメントデータがパッド制御回路機構に対し更新されるかを制御する
。
図4は、マイクロコントローラの単純化したブロック図であり、マイクロコン
トローラのより重要な機能のうちのいくつかを具体的に示しており、LCDモジュ
ールとその他の部品、例えば内部RC発振器との関係を含む。マイクロコントロー
ラ50はシリコンチップ51上に作製されており、このシリコンチップ51には図2のL
CDモジュール30が組み込まれている。マイクロコントローラは、デバイスユーザ
の利便性のためにアナログインターフェースを備え、さらに周期的(または必要
に応じて断続的に)ディスプレイを更新してアナログ用途を提供するためにLCD
インターフェースを備えている。これらの機能は、マイクロコントローラ命令お
よびシーケンシングと供に、デバイスが、制御機能および制御動作を単一のデバ
イスパッケージ内の単一チップまたは多重チップデバイス内で全て行うことを可
能にする。制御機能は全て、マイクロコントローラ構造および動作に組み込まれ
た部分である。
LCDガラスに匹敵する容量性回路の両端におけるRMS電圧を駆動するための構造
技術を用いる一方ガラスのブレークダウンを避けるためにディスプレイ両端のDC
レベルの平均値をゼロにして、タイプAおよびBの波形でLCDを駆動することは幾
分複雑である。波形は全てLCDモジュール30を含むデジタルセクションから発生
され、制御機能に必要なアナログレベルは電圧発生回路機構(マイクロコントロ
ーラの内部または外部のいずれにあってもよい)から提供される。
マイクロコントローラーのコアまたは中央処理ユニット(CPU)は、LCDモジュー
ルの論理部位に対し、LCDドライバおよびアナログ機能のタイミングを制御する
ように命令する。チャージポンプまたは抵抗ラダーの形状を有する電圧発生器は
、LCDコモンおよびセグメント用のピンを駆動するのに必要な電圧を発生させ
る。LCD用途については、ディスクリートな電圧レベル、つまり、例えば1×電圧
、2×電圧および3×電圧というディスクリートな段階が利用可能でなければなら
ない。好ましい実施例では、チャージポンプの動作範囲はベースとなる電圧につ
いて1.0V〜2.3V、および供給すべき3つの電圧について、その2倍、3倍である
。実際には4つの電圧が必要であるが、ディスクリートレベルのうちの1つはグ
ラウンドである。これは典型的なチャージポンプとは異なることに注意されたい
。典型的なチャージポンプではただ1つの電圧レベルが必要となるが、その場合
、固定された低電圧(一般的には電池電圧)レベルを引き上げてより高い電圧を
達成するために数個の段階が必要とされる。
次いで図5Aの概念図を参照すると、LCDディスプレイに必要な数種類のディス
クリートな電圧レベルは、チャージポンプ75によって、固定されたベース電圧VL
CD1の倍数として発生され、その強さおよび範囲は電源(電池)VDDによって決定
される。これにはグラウンドレベルVSSに設定された4番目のレベルVLCD0は含ま
れない。ベースレベル電圧VLCD1は電流源77上のタップから取り、この電流源77
は片側が電源VDDに接続されてもう一方の側が調節可能な抵抗(ポテンショメー
タ)78へと接続されている。ポテンショメータは、図中点線で部分的に囲まれた
チップ51の外側にある。この出力(VLCDADJ)上の電圧は、単位利得増幅器100によ
ってベース電圧VLCD1に印加される。
チャージポンプ75の所望の電圧レベルは、切替式コンデンサ技術によって達成
され、この技術では、スイッチマトリクス80および制御論理81(後者はステート
マシンである)を、コンデンサ83、101、102、および103と供に使用する。最初
のアクティブなクロックにおいて、制御論理81によってスイッチ80-Cが閉じられ
、その結果ピンC1とC2との間に接続されたコンデンサ83が電圧レベルVLCD1(公
称2V)まで充電される。2番目のクロックにおいて、スイッチ80-Cが開放されて
スイッチ80-2が閉じられ、それによってコンデンサ83がVLCD1と直列且つVLCD2と
並列に接続される。従って、コンデンサ83上の電荷がコンデンサ102へと送り出
される。そしてついにはコンデンサ102上の有効電圧VLCD2が2×VLCD1(公称4V)
になる。第3のクロックで、スイッチ80-2が開放されてスイッチ80-Cが再び閉じ
られ、コンデンサ83が再び電圧VLCD1まで充電される。第4クロックでは、
スイッチ80-Cが開放されてスイッチ80-3が閉じられ、コンデンサ83がVLCD2と直
列且つVLCD3と並列になる。従って、コンデンサ83上の電荷が今度はコンデンサ1
01へと送り出され、ついにはVLCD3上の電圧が3×VLCD1(公称6V)となる。
このチャージポンプ構成および方法は、マイクロコントローラおよびLCDモジ
ュールにP-型基板を使用することを考慮するもので、マイナス電圧が発生されな
いことを認識し、グラウンドに対してプラスの電圧を発生させて、この部分の動
作電圧(VDD)を越えるレベル(単数または複数)にすることを可能にする。LCDデ
ィスプレイ用途に関する限り、LDCガラスに関する唯一の興味のポイントはRMS値
(タイプA波形については1フレーム、タイプB波形については2フレームに渡っ
てDC値がゼロである)が発生されていることにある(電圧がプラスであるかマイ
ナスであるかは問題でない)。
デバイスのユーザは、チップ上の電圧発生器からのLCD制御を可能にするため
に、外部供給ポテンショメータ78、外部コンデンサ83、101、102および103のみ
を必要とする。独立した電圧源または電圧調節器を備える必要はない。3つの電
圧レベルは、チャージポンプ75によって、コンデンサ充電を介した電圧倍増によ
り発生される。グラウンド基準が4つ目のレベルを提供する。使用するコンデン
サは全てチップの外側にあって、それにより個々のコンデンサについて独立した
ピンが必要である。外部コンデンサを使用するのは、次のような理由による。つ
まり、駆動されている瞬間の電流がかなりの強さを有することから、コンデンサ
を直接チップ上に置くには容量値を大きくしなければならず、従ってチップの寸
法が大幅に大きくなるからである。
必要となるディスクリートな電圧レベルを得るための別の方法では、シリコン
チップ内に組み込まれた抵抗ラダーを使用するが、この方法には次のような欠点
がある。つまり、抵抗ラダーを使用しない場合にシステムに必要な最大電圧より
も高い出力電圧レベルを有する電源が必要であり、さらに、チャージポンプより
もはるかに多くの電力を消費する。以上のような理由のためにそれほど望ましく
ないものの、抵抗ラダー90の適当な実施例を図5Bに示す。回路は、抵抗91、92、
および93を含み、これら抵抗は電源電圧VDDからこの順で分岐している。抵抗93
とVLCD0との間にはトランジスタ94が接続されて、抵抗ラダーを使用可能にまた
は不可能にするようになっている。最も低い電圧、あるいはベース電圧VLCD0は
ポテンショメータ95に接続されており、最も高い電圧はVLCD3であって、これはVDD
に接続されている。3つの抵抗91、92および93はVLCD3とVLCD0との間の電圧差
を均等に分割する。従って、VLCD1上の電圧は常に、この電圧差の1/3分だけVLCD
0よりも高く、VLCD2は常に、この電圧差の2/3分だけVLCD0よりも高い。電圧VLCD
O、1、2は、ポテンショメータ95の端子間の電圧低下を変化させることによって
調節することができる。
抵抗ラダーを使用する場合、より高い電源電圧、例えば6.5Vの電源電圧が必要
である。LCDディスプレイガラスには適当なレベルの瞬間的電流が送り込まれな
ければならず、これは、ラダー用に選択される抵抗の寸法が十分に低くなければ
ならないこと、従ってラダーを流れる電流が、チャージポンプ切替式コンデンサ
法の場合の電流に比べて比較的高いことを意味する。チャージポンプのもう1つ
の利点は、電流が駆動されるLCDガラスに比例する、つまり多くのセグメントを
オンにすればするほど電流強度が高くなることにある。反対に抵抗ラダーでは、
電流はLCDディスプレイの種類に関係なくほぼ同じである。
さらに、切替式コンデンサチャージポンプは、電池の寿命の間に起こる電圧の
低下に対処する上で抵抗ラダーよりも効果的である。チャージポンプ内の電流源
は、電池電圧の減衰にも係らず一定の電流、従ってディスプレイに対する比較的
均一な基準電圧を維持することにより、電池電圧の低下を補う。その結果、ディ
スプレイ上のLCD電圧はより長時間に渡って一定に保たれる。これに対して、抵
抗ラダーでは、電源電圧の減衰と供にLCD電圧が低下する。
しかし、チャージポンプを用いるシステムでも幾分の電圧低下が見られ、これ
はスイッチング、スイッチ抵抗および関連する要因によるもので、実質的に任意
の切替式コンデンサデザインにおいて観察されるものである。これを補うために
、過充電状態を適用し、対象となるピンの電圧レベルを検出して検出した値をア
ナログ入力を介して比較器へとフィードバックする。この能動的フィードバック
プロセスによってピン上の充電レベルが不十分であることが観察されたならば、
それに従って充電レベルを上昇させ、低下を補う。
常にある程度の損失が存在することから、ディスクリートなステップ電圧は完
全にベース電圧の×2および×3ではない。ベース電圧は調節によって元のレベル
またはその付近に留まる傾向を有するが、第2および第3の電圧は低下し易い。
その結果、異なるデータについてディスプレイに差が観察され、コントラストが
失われ、定期的にディスプレイを調節する必要が生じる可能性がある。さらに、
長い間にはディスプレイのブレークダウンを引き起こすような傾向を有するDC電
圧が存在する可能性があり、結果的に信頼性の点で深刻な問題となる。大型のLC
Dを駆動する場合のように、非常に大きい負荷コンデンサが存在する場合、チャ
ージポンプが壊れて電圧倍増が低下することがある。従って、LCDディスプレイ
内で駆動可能なキャパシタンスの寸法に関しては制限が存在する。
システムの損失を補償するためにフィードバックを用いてコンデンサを過充電
する方法においては、コンデンサを充電するために電源電圧VDDから電流を引く
。そのような補償回路の実施例を図6に示す。図5Aのチャージポンプ回路の電流
源77の出力回路に対して直列に、2つの追加の抵抗105および106を配置する。抵
抗106および105の端子間にはそれぞれΔV1およびΔV2で示す電圧が存在し、上記
の場合と同様、直列経路の末端には外部ポテンショメータ78が接続されている。
ポテンショメータと並列に小型のコンデンサ108が配置されて、第2のディスク
リートな電圧レベルVLCD2が充電される前にクロックサイクル中のノイズを濾波
するようになっている。切替式コンデンサ83の充電はモニターされて、比較器11
0のプラスの入力に印加される。比較器のマイナスの入力はベース電圧+ΔV2で
あり、これは、クロックサイクルのこの部分では抵抗105および106間のノードか
らの回路経路でスイッチが閉じられているからである。従って、コンデンサ83の
端子間の電荷がベース電圧+ΔV2未満であるならば、コンデンサは後者のレベル
まで過充電されよう。
これは、コンデンサ83がベース電圧+ΔV2のレベルに充電されるまで、つまり
比較器への2つの入力が同等になってその出力がゼロになるまで、比較器110の
出力がトランジスタ112をオンにする結果として達成されるものである。その後V
LCD3が充電される前のクロックサイクルにおいて、更に損失が蓄積し、抵抗106
のタップからのベース電圧+ΔV1が入力として比較器に印加される。その時のコ
ンデンサ83上の電荷がそのレベル(ベースレベル+ΔV1)よりも低いなら
ば、コンデンサに過充電が施され、この過充電は比較器110への入力が同等にな
るや否や停止される。従って補償は、フィードバック回路によって必要であるこ
とが示された場合のみ行われ、過充電回路はフィードバック回路によってコンデ
ンサ83の充電が必要であると決定された場合のみオンにされる。
図6のコンデンサ過充電システムの主な利点は、(i)内部電源VDDから余分な電
荷を得る、(ii)能動的フィードバック(能動的電荷モニター)を利用して電圧レ
ベルを一定に保つ、(iii)過充電状態(VCAP)に達するのに必要な電圧よりも高い
電圧(VDD)を使用することにより、該状態に到達するのに必要な充電時間を短縮
することにある。さらに、特別な基準電圧を用いることなく回路機構内での損失
の補償を行う(さもなければ特別な基準電圧がここでの第1の問題点となろう)
。むしろ、デルタ電圧レベルはチャージポンプ技術に関して起こり得る回路損失
レベル付近に選択される。
システムは、マイクロコントローラが「スリーピング」である時、つまり「ス
リープ」モードまたは「スリープ」状態と呼ばれる低電力動作モードにある時で
もLCDディスプレイの動作が継続されるよう、さらに構成され、適応される。外
部制御されたシステムの制御機能を行う必要が生じた時にマイクロコントローラ
がこれを認識することができるよう、必須の機能およびモニタリング活性はアク
ティブのままであるが、電力を節約するために、必須でない機能は一定期間保留
される。本発明のこの実施例の重要な特徴によれば、LCDに関するタイミング機
能をマイクロコントローラから分離して且つディスプレイにクロック信号を供給
するために、低コストの内部RC発振器を使用する。従ってクロック機能を行うた
めにマイクロコントローラのスリープ状態を中断する必要はなく、デバイスのユ
ーザはクロック機能のために外部部品を備えたり、そのような機能をデバイス上
の外部ピンを介してマイクロコントローラに連結する必要はないが、LCDディス
プレイは動作を継続する。マイクロコントローラが覚醒して完全な動作状態にあ
る期間中は、LCDはマイクロコントローラのコアまたは内部RC発振器のいずれか
によって動作されることができるが、マイクロコントローラによって動作される
のが好ましい。それでもなお、外部からのクロック入力を設けて、マイクロコン
トローラがスリープ状態にある期間中にこの入力によってディスプレイを駆動す
ることができるようになっていてもよい(ユーザがそのような外部クロック入力
性能を所望する場合には)。
図7の簡略化ブロック図では、マイクロコントローラ50がLCDモジュール30に連
結されて、特に、ディスプレイの動作タイミングを維持するためにマイクロコン
トローラの内部クロックからクロック信号を供給するようになっている。マイク
ロコントローラが、そのチップ、あるいはマイクロコントローラによって制御さ
れるべき外部システム、または周辺デバイスの機能的制御を行うように求められ
ていないとき、マイクロコントローラはスリープ状態までパワーダウンされる。
このことは任意の数の周知方法によって行うことができ、そのうちの1つは、マ
イクロコントローラが最後に機能的活動(LCDモジュール/ディスプレイへのタ
イミング(クロック)信号の供給という活動を除く)を行ってからの経過時間を
測定するというものである。さらなる機能的活動が行われることなく所定の時間
が経過した場合には、マイクロコントローラがスリープ状態に入るが、次に機能
的活動を行うように要求された時点でスリープ状態から回復されなければならな
い。
マイクロコントローラ50からのクロック信号は、LCDモジュール30に供給され
る。モジュールは、マイクロコントローラ50によって供給されるクロックソース
と内部RC発振器117によって提供されるクロックソースとの間で選択を行う。ユ
ーザは、何れのクロックソースが望ましいかを選択しなければならない。内部RC
発振器または外部クロックを選択することにより、LCDディスプレイをスリープ
中に駆動することが可能になるが、システムクロック(マイクロコントローラの
内部クロック)を選択した場合にはLCDディスプレイをスリープ中に駆動するこ
とはできない。RC発振器によって供給される内部オンチップクロックは、マイク
ロコントローラ自体の内部クロックとは無関係である。
RC発信器回路117そのものを、図8に詳細に示すが、これは完全に一般的な構成
のものであってもよく、重要な特徴は、マイクロコントローラチップ上に内部RC
発振器が組み込まれている点にある。内部RC発振器は、マイクロコントローラが
スリープ状態にある間、LCD用のタイミング機能をマイクロコントローラから切
り離し、発振器からLCDモジュールを介してLCDディスプレイに直接クロック信
号が供給されることを可能にする。図8を参照すると、RC発振器117への入力CLKE
Nは、この入力がハイの時に発振を可能にし、入力がローの時に発振を不可能に
する。後者の場合、NANDゲート120の出力は常にハイで、インバータ123の出力は
常にローである。従って、発振器117の出力CLKOUTはローであり、発振は行われ
ない。
発振器へのCLKEN入力がハイになると、NANDゲート120の出力がローになり、最
終的にインバータ125の入力がローになる。このような状況下では、出力がハイ
になろうとするものの、プルアップデバイスが非常に弱く、ノード128に接続さ
れたコンデンサ126もまたこれを妨げる。コンデンサは充電のために約40〜50マ
イクロ秒(μsec)を要し、充電が行われたならば、出力CLKOUT(入力CLKENがハイ
になった時点でハイになった)がローになる。従ってインバータ125へのゲート
がハイになり、出力はローになろうとする。しかしコンデンサ126が充電されて
いてプルダウンデバイスが弱いことから、コンデンサは約30〜40μsecに渡って
放電する。その後出力CLKOUTがハイになり、プロセスそのものが繰り返される。
従って、CLKOUT信号は約100μsec毎に発振する。
つまり、LCDディスプレイは、マイクロコントローラ50がスリープ状態の時、
内部RC発振器117から供給されるクロック出力により操作されることができる。
次に、図9に示したスレーブ共有を有するデュアルポートRAMのブロック図(図
10には概念図を示す)を参照すると、古典的なRAMの予備充電、放電、およびク
ロック制御が巧みに回避されている。LCD制御のためには、デバイスのユーザに
よって、データつまりピクセルがビットとしてRAM37(図2)に記憶される。その
後LCDモジュール30がチップ外のデバイスを更新し、RAMがLCDと交信すると同時
にマイクロコントローラ50がRAM37と交信する場合が存在することになろう。RAM
がマイクロコントローラと交信している間、RAMはLCDコントローラによって更新
、つまりインクリメントされることができ、これは通常大型で比較的高価なデュ
アルポートRAMを必要とする。図9および10のデバイスはより小型でコストの低い
代替品を提供する。
ここで、RAMは複数のフリップフロップを備え、マスター側がマイクロコント
ローラの中央処理ユニット(CPU)によって制御されてスレーブ側がLCDモジュー
ルによって制御されている。1つのスレーブラッチ154に対して、4つのマスタ
ーラッチ150、151、152および153が備えられており、これら4つのマスターラッ
チは、通常の任意のRAMレジスタービットを用いた場合と同様、マイクロコント
ローラと交信する。スレーブラッチの更新はLCDモジュールによって制御され、
そのような更新はマスターラッチ内のデータが変更されるのと同時に起こること
がないように保証されている。これは、LCDセグメント出力に安定なデータのみ
が供給されるようにするためである。図10に示した対応するマスター―スレーブ
構造は、LCDモジュールによって支持されることの可能な32のセグメントについ
て、32回繰り返される。
RAM動作の例として、マスターラッチ150はコモン0に関する特定のセグメント
のデータを含む。コモン0がアクティブになる直前に、LCDモジュールはマスター
ラッチ150内のデータでスレーブラッチ154を更新する。その後データはパッド制
御論理へと出力され、そこでコモン0がアクティブになる時にラッチされる。コ
モン0に関するセグメントデータがパッドにラッチされるために、LCDモジュール
は今度はマスターラッチ151からのデータでスレーブラッチ154を更新することが
できる。後者はコモン1がアクティブになる直前のコモン1に関するセグメントデ
ータである。同様に、コモン2に関するセグメントデータがマスターラッチ152に
含まれ、コモン3に関するセグメントデータはマスターラッチ153に含まれる。こ
のプロセスは指定されるコモンの数だけ連続する。
セグメントデータをラッチするパッド制御論理によって、LCDモジュールは、
スレーブラッチ内の次のセグメントデータを、次のコモンがアクティブになる前
に、対応するマスターラッチから更新することができる。従ってそれぞれのセグ
メント出力についてただ1つのスレーブラッチが必要である。
スレーブ側では、効果は4対1マルチプレックスであるが、駆動目的についてマ
スターは互いに排他的であることから、ワイヤー続を使用する。必要なスレーブ
はわずか32個であり、128個(つまり32×4)の独立したマスター/スレーブの組
み合わせに代わって、128個のマスターおよび32個のスレーブが使用される。数
個のマスターによってスレーブを共有するこの方法は、RAMの寸法および複雑さ
を大幅に軽減するもので、スレーブポートのスキャニングを通してスレーブの時
間多重共有を可能にすることによって達成される。なぜなら、個々のスレーブが
対応する特定の時間フレームにおいてだけで読み取られているからである。これ
に対して、古典的なデュアルポートRAMでは、各スレーブに1つのマスターが必
要となり、各ビットについて個々のスレーブがあって、スレーブが一方の側から
読み取られてマスターがもう一方の側で書き込まれるようになっている。RAMの
単純化に加えて、デバイスにおけるシリコン面積が大幅に節約される。
タイプA波形を用いてLCDディスプレイを駆動および制御する場合、RAMは任意
の時間に更新することができる。しかしながらより高速のMUX速度ではタイプB波
形が好ましい。図11に示したタイプB波形を使用する実施例では、制御された状
態でRAMの更新が行われる。本発明の別の特徴によれば、タイプB波形を用いてLC
Dを駆動する場合、所定の時間間隔の間のみマイクロコントローラがRAMへの書き
込みを許可される。特にRAMの更新は、波形の2サイクル、つまり2つ分のフル
フレームが経過してから次のサイクルが開始されるまでの間のみ許可される。こ
の更新後、次のRAMの更新が許可されるまでには、タイプB波形がさらに2サイク
ル経過しなければならない。
図11では、LCD制御135が、タイプB波形によってRAM137に書き込み可能にする
ことを許可される。この書き込みは、データの第2フレーム終了後、次のフレー
ムが始まるまでの間でのみ(タイプB型波形の連続する2つのサイクル中の何れ
の部分でもなく)可能にされる。このスキームでは、書き込みが許可される前に
RAMに書き込みを行おうとすれば、その書き込みは許可されず、RAMを更新する試
みが許可されなかったことをユーザに知らせるために、書き込みエラー発生装置
140からエラービットが設定される。この操作は、ゼロDC電圧値以上の電圧が、
少なくとも長時間(ディスプレイのブレークダウンを引き起こす可能性のある時
間)に渡ってLCDガラスにかからないこと保証しようとするものである。ユーザ
はどのような行動を起こすべきか決断しなければならない。
RAMが書き込まれてエラービットが設定されない場合、これは常に、RAMへの書
き込みが受け入れられてユーザはそれ以上のステップを行う必要がないことを示
唆するものである。しかし書き込み操作中にエラービットが設定された場合、そ
れは、メモリー内の所定の位置にあるデータを見直して、必要な場合には
適切に訂正する必要があることを意味する。必要に応じて、RAMへのデータ書き
込みをしてもよいことをユーザに知らせるために、LCD制御によって割り込みが
発生されてもよい。
次の別の特徴について説明すると、回路機構およびLCD制御の全体的な機能的
能力を高速でテストするための方法を開発する上で深刻な問題が発生する。なぜ
なら、高速マイクロコントローラに比べてLCDおよびLCD制御モジュールは比較的
低速で動作するからである。例えば、マイクロコントローラの指定された機能を
テストするためにアナログ電圧が書き込まれる場合、その電圧を測定する、ある
いはその電圧の印加をチェックするためにテスト装置は低速LCDディスプレイの6
0Hz期間だけ待たなければならならず、これは非常に貴重なテスト時間および効
率の損失となる。本発明によれば、デジタル回路のみに基づいて、出力で正しい
電圧またはパルスが得られたことを確認するために、高速スロットの多重値を使
用するシステムを採用する。このことによって非常に高速で低コストなテストが
可能になり、マイクロコントローラ/LCDモジュールが予定通りに動作している
ことを確認するためにアナログ電圧を評価する必要がない。
通常、LCDピンは、LCDディスプレイの動作とその制御モジュールとを適応させ
るために低速ドライバによって駆動される。本発明は、そのような動作が維持さ
れるユーザーモードを提供し、さらにデバイス全体を高速でテストするためにLC
Dピンが高速で駆動されるテストモードを提供する。そのため、ユーザーモード
では、ディスプレイおよび関連する回路機能に適した速度で適切な電圧を印加す
るためにディスプレイ用の通常のLCDドライバが使用される。それとは別のテス
トモードでは、比較的高速の動作が可能な別のドライバが純粋にテストのためだ
けに切り替えられる。デバイスのテストが終了したならば、ユーザーモードにお
けるデバイスの動作のために、高速ドライバを切って通常のLCDドライバに戻す
。
図12を参照すると、LCDディスプレイへのLCDピン172は通常、ノーマルまたは
ユーザーモード可能化信号175の印加に応答して、小型の低速LCDドライバ173に
よって駆動される。上述のように、ドライバは、LCDデータおよびLCD電圧レベル
を入力177および178として受け取り、LCDディスプレイのセグメントを駆動
するために適切にコード化された信号を供給する。デバイスをテストに供する場
合、ノーマルモード可能化信号を除去し、それによって小型LCDドライバ173の動
作を不可能にして、さらにテストモード可能化信号179を印加して、高速の大型
デジタルドライバ180がLCDピン172を駆動することを可能にする。テストは、ピ
ンにおけるデジタルパルスレベルとタイミングライトとを検出することによって
行われる。例えば、ディスプレイの通常の動作では、ピン172に、互いに異なる
別々の時間相において4つの異なるアナログ電圧を書き込むことができる。本発
明の方法では、テストパルスは、LCDデータと共に異なる時間スロットでドライ
バに印加して、ピン172における低速アナログ電圧および入力のタイミングを高
速のデジタルフォームで表すために、多重化されている。その後、テスト用の機
器、つまりデジタルテスター185が、単純に、ピンに現れるデジタルレベルとタ
イミングとを観察する。
ピンが所定の時間スロットでパルスを発生するならば、それは、対応するアナ
ログ電圧が適性な時間に印加されており、各スロットについても同様であること
を意味する。このスキームにより、デジタルテスター185をアナログチャネルの
連続性をテストするために用いることが可能になる。テスターは、ディスクリー
トな電圧を探すよりもむしろ、そのテストのために特異的にオンにされた高速ポ
ート上のパルスを時間ウィンド内で探す。この技術はさらに、デジタルシミュレ
ータを用いてシミュレーションを行うことを可能にするもので、これは、各種用
途についてLCDモジュール動作に見られる全てのアナログLCD機能および電圧レベ
ルの"1"および"0"に制限される。
その他の利点に加えて、高速テストモードでモジュールを駆動する能力は、シ
リコン利用の点から見ても追加のコストまたはペナルティを課されることなく達
成される。これは、パッド上の静電放電(ESD)保護のために通常回路内に必要と
されるトランジスタを使用した場合、高速テストモードのために同じトランジス
タをアクティブにすることができるからである。
以上、いくつかの好ましい実施例および方法について述べたが、本発明が対象
とする分野の当業者には、上述の説明を考慮することにより、本発明の精神およ
び範囲を逸脱することなく上記実施例および方法に関して種々の変形および改良
を行うことが可能であることは明らかである。従って本発明は、添付した請求項
および関連する法律の規則ないし原則により要求される内容によってのみ限定さ
れるべきである。
Claims (1)
- 【特許請求の範囲】 1. 外部システムを制御するための単一の半導体チップデバイスであって、外 部システムが液晶ディスプレー(LCD)を含み、上記デバイスが: 上記LCDに表示すべき情報を表すデータを記憶するためのランダムアクセス メモリー(RAM)であって、複数のマスターデータ記憶ユニットと、上記複数のマ スターデータ記憶ユニット全てによって共有される単一のスレーブデータ記憶ユ ニットとを含むRAMと、 上記マスターデータ記憶ユニットと交信して該ユニットに記憶されたデータ を周期的に変更するための中央処理ユニット(CPU)を含むマイクロコントローラ と、 単一のスレーブ記憶ユニット内のデータを連続的に上記各マスター記憶ユニ ットからのデータで更新し、1つのマスター記憶ユニットからの更新が行われて から次のマスター記憶ユニットからデータの更新が行われるまでの間に、更新さ れたデータを単一のスレーブ記憶ユニットからLCDに連結された一時記憶装置へ とダウンロードして、各マスター記憶ユニット内のデータが単一のスレーブ記憶 ユニットからの更新データのダウンロードによって妨害されることなくCPUによ って周期的に変更されることができるようにするためのLCD制御手段と を含む単一の半導体チップデバイス。 2.上記データ記憶ユニットのそれぞれがラッチである請求項1に記載のデバイ ス。 3.上記マスター記憶ユニットに記憶されたデータがピクセルを含む請求項1に 記載のデバイス。 4.上記RAMがデュアルポートを有し、一方のポートが上記マイクロコントロー ラとの交信用でもう一方のポートが上記LCD制御手段との交信用である請求項1 に記載のデバイス。 5.複数のマスター記憶ユニットから単一のスレーブ記憶ユニットへ、データを 多重化するための手段を含む請求項1に記載のデバイス。 6.RAMが、上記複数のマスター記憶ユニットを同数ずつ含む多数のセットと多 数のスレーブ記憶ユニットとを含み、単一のスレーブ記憶ユニットがそれぞれ、 複数のマスター記憶ユニットより成る個々のセットに連結されている請求項1に 記載のデバイス。 7.マイクロコントローラデバイスから制御される外部システムの液晶ディスプ レー(LCD)を制御するため方法であって、この方法が: LCDに表示すべき情報を表すデータを、複数のマスターデータ記憶ユニット と上記複数のマスターデータ記憶ユニット全てによって共有される単一のスレー ブデータ記憶ユニットとを含むランダムアクセスメモリー(RAM)に記憶する段階 と、 マイクロコントローラの中央処理ユニット(CPU)から上記マスターデータ記 憶ユニットと交信して該ユニットに記憶されたデータを周期的に変更する段階と 、 単一のスレーブ記憶ユニット内のデータを連続的に上記各マスター記憶ユニ ットからのデータで更新し、さらに、1つのマスター記憶ユニットからの更新が 行われてから次のマスター記憶ユニットからのデータの更新が行われるまでの間 に、更新されたデータを単一のスレーブ記憶ユニットからLCDに連結された一時 記憶装置へとダウンロードして、各マスター記憶ユニット内のデータが単一のス レーブ記憶ユニットからの更新データのダウンロードによって妨害されることな くCPUによって周期的に変更されることができるようにする段階と を含む方法。 8.上記データ記憶ユニットのそれぞれがラッチである請求項7に記載の方法。 9.上記LCDのピクセルがデータとして上記マスター記憶ユニットに記憶される 請求項7に記載の方法。 10.上記RAMがデュアルポートを有し、一方のポートがマスター記憶ユニット とマイクロコントローラとの間の交信用でもう一方のポートがスレーブ記憶ユニ ット内のデータの更新およびダウンロードを制御するためのものである請求項7 に記載の方法。 11.単一のスレーブ記憶ユニット内のデータを更新するために、複数のマスタ ー記憶ユニットから単一のスレーブ記憶ユニットへデータを多重化する段階を含 む請求項7に記載の方法。 12.上記マスター記憶ユニットがそれぞれ、LCDの複数のコモンのうち対応す る1つのコモンの特定のセグメントに関するデータを含み、マスター記憶ユニッ トのうちの1つのデータでスレーブ記憶ユニットを更新する操作が、対応するコ モンがアクティブになる直前に行われ、対応するコモンがアクティブになる時に 一時記憶装置へのデータのダウンロードによって特定のセグメントデータがラッ チされ、それを受けて、スレーブ記憶ユニット内のデータを、上記マスター記憶 ユニットの次のマスター記憶ユニットのデータ、つまり対応する第2のコモンの 特定のセグメントデータに関するデータで、上記第2のコモンがアクティブにな る前に更新し、その後、更新されたデータをスレーブ記憶ユニットからダウンロ ードして、第2のコモンがアクティブになる時に第2のコモン用の特定のセグメ ントデータをラッチし、さらに各コモン用の特定のセグメントデータおよびそれ に対応するマスター記憶単位の更新、ダウンロードおよび一時的保存を継続する 請求項11に記載の方法。 13.RAMが、上記複数のマスター記憶ユニットを同数ずつ含む多数のセットと 多数のスレーブ記憶ユニットとを含み、単一のスレーブ記憶ユニットがそれぞれ 、複数のマスター記憶ユニットより成る各セットに連結されている請求項7に記 載の方法。 14.スレーブ記憶ユニットをRAMポートにおいてスキャニングすることにより 、多数のスレーブ記憶ユニットを時間多重共有し、各スレーブ記憶ユニットが対 応する時間フレームの中だけで読み取られる請求項13に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US671,962 | 1984-11-16 | ||
US08/671,962 US5874931A (en) | 1996-06-28 | 1996-06-28 | Microcontroller with dual port ram for LCD display and sharing of slave ports |
US08/671,962 | 1996-06-28 | ||
PCT/US1997/010808 WO1998000828A1 (en) | 1996-06-28 | 1997-06-27 | Microcontroller with dual port ram for lcd display and sharing of slave ports |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10511481A true JPH10511481A (ja) | 1998-11-04 |
JP3126037B2 JP3126037B2 (ja) | 2001-01-22 |
Family
ID=24696586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10504212A Expired - Fee Related JP3126037B2 (ja) | 1996-06-28 | 1997-06-27 | Lcdディスプレー用デュアルポートramおよびスレーブポート共有を備えるマイクロコントローラ |
Country Status (6)
Country | Link |
---|---|
US (1) | US5874931A (ja) |
EP (1) | EP0847573A4 (ja) |
JP (1) | JP3126037B2 (ja) |
KR (1) | KR100286522B1 (ja) |
TW (1) | TW381250B (ja) |
WO (1) | WO1998000828A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014095749A (ja) * | 2012-11-07 | 2014-05-22 | Yazaki Corp | 液晶表示装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6339413B1 (en) * | 1996-06-28 | 2002-01-15 | Microchip Technology Incorporated | Microcontroller with internal clock for liquid crystal display |
US6618327B2 (en) * | 2001-05-01 | 2003-09-09 | Fossil, Inc. | System and method for driving LCD displays |
US6683587B2 (en) * | 2001-07-31 | 2004-01-27 | Microchip Technology Incorporated | Switched mode digital logic method, system and apparatus for directly driving LCD glass |
US7079830B2 (en) * | 2002-01-24 | 2006-07-18 | Dell Products L.P. | Information handling system with wireless LAN and wired LAN activity monitoring apparatus and methodology |
US7079861B2 (en) * | 2002-01-24 | 2006-07-18 | Dell Products L.P. | Method and system for monitoring status in a network having wireless and wired connections |
JP3895186B2 (ja) * | 2002-01-25 | 2007-03-22 | シャープ株式会社 | 表示装置用駆動装置および表示装置の駆動方法 |
KR20030080705A (ko) * | 2002-04-10 | 2003-10-17 | 삼성전자주식회사 | 광대역 통신 시스템의 유토피아 장치 |
KR100498489B1 (ko) * | 2003-02-22 | 2005-07-01 | 삼성전자주식회사 | 면적을 감소시키는 구조를 가지는 lcd의 소스 구동 회로 |
US7493433B2 (en) * | 2004-10-29 | 2009-02-17 | International Business Machines Corporation | System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory |
US8212367B2 (en) * | 2004-11-10 | 2012-07-03 | Sandisk Il Ltd. | Integrated circuit die with logically equivalent bonding pads |
WO2006114132A1 (fr) * | 2005-04-27 | 2006-11-02 | Semtech Neuchâtel SA | Circuit et procede de commande d'affichage a segment a cristaux liquides |
KR20080077446A (ko) * | 2007-02-20 | 2008-08-25 | 삼성전자주식회사 | 액정 표시 장치 및 표시판 |
US7764128B2 (en) * | 2008-06-27 | 2010-07-27 | Visteon Global Technologies, Inc. | Integrated circuit with non-crystal oscillator reference clock |
KR101689301B1 (ko) | 2010-04-13 | 2016-12-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4333166A (en) * | 1979-12-10 | 1982-06-01 | Hughes Aircraft Company | Semiconductor memory circuits |
JP2755689B2 (ja) * | 1989-06-12 | 1998-05-20 | 株式会社東芝 | 液晶表示用集積回路および液晶表示装置 |
DE4006243A1 (de) * | 1989-07-21 | 1991-01-31 | Eurosil Electronic Gmbh | Schaltungsanordnung zum betrieb einer fluessigkristallanzeige |
US5420600A (en) * | 1989-08-31 | 1995-05-30 | Siemens Aktiengesellschaft | IC as a timed drive of a display matrix |
KR950012082B1 (ko) * | 1991-04-25 | 1995-10-13 | 니뽄 덴끼 가부시끼가이샤 | 표시 제어기 |
US5432911A (en) * | 1991-07-15 | 1995-07-11 | Matsushita Electric Works, Ltd. | Controllers request access within one bus cycle causing hardware-wait to stall second controller when first controller is accessing and second controller is still requesting access |
JP2894039B2 (ja) * | 1991-10-08 | 1999-05-24 | 日本電気株式会社 | 表示装置 |
-
1996
- 1996-06-28 US US08/671,962 patent/US5874931A/en not_active Expired - Lifetime
-
1997
- 1997-06-27 WO PCT/US1997/010808 patent/WO1998000828A1/en not_active Application Discontinuation
- 1997-06-27 EP EP97931324A patent/EP0847573A4/en not_active Withdrawn
- 1997-06-27 TW TW086109206A patent/TW381250B/zh active
- 1997-06-27 JP JP10504212A patent/JP3126037B2/ja not_active Expired - Fee Related
- 1997-06-27 KR KR1019980701460A patent/KR100286522B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014095749A (ja) * | 2012-11-07 | 2014-05-22 | Yazaki Corp | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO1998000828A1 (en) | 1998-01-08 |
EP0847573A4 (en) | 1999-10-27 |
KR19990044224A (ko) | 1999-06-25 |
KR100286522B1 (ko) | 2001-04-16 |
TW381250B (en) | 2000-02-01 |
EP0847573A1 (en) | 1998-06-17 |
JP3126037B2 (ja) | 2001-01-22 |
US5874931A (en) | 1999-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3236627B2 (ja) | 液晶ディスプレイチャージポンプを備えるマイクロコントローラ | |
JP3126037B2 (ja) | Lcdディスプレー用デュアルポートramおよびスレーブポート共有を備えるマイクロコントローラ | |
JP3126036B2 (ja) | 液晶ディスプレー用内部クロックを備えるマイクロコントローラ | |
KR100347654B1 (ko) | 액정 디스플레이를 구동하기 위한 절전형 회로 및 방법 | |
US7839370B2 (en) | Apparatus and method for driving display panels for reducing power consumption of grayscale voltage generator | |
JP3895186B2 (ja) | 表示装置用駆動装置および表示装置の駆動方法 | |
JP3126038B2 (ja) | Ramに記憶されたデータの更新によるlcd制御 | |
US5870409A (en) | Method and apparatus for testing a relatively slow speed component of an intergrated circuit having mixed slow speed and high speed components | |
JP4794756B2 (ja) | 表示駆動装置 | |
KR19980067903A (ko) | 액정 표시장치용 바이어스 전압 발생장치 및 그 방법 | |
JPH10148809A (ja) | 液晶表示装置およびコモンドライバ | |
JPH09101828A (ja) | 電源回路、液晶表示装置及び電子機器 | |
JPH0667625A (ja) | 液晶駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |