JP3126037B2 - Ｌｃｄディスプレー用デュアルポートｒａｍおよびスレーブポート共有を備えるマイクロコントローラ - Google Patents

Ｌｃｄディスプレー用デュアルポートｒａｍおよびスレーブポート共有を備えるマイクロコントローラ

Info

Publication number
JP3126037B2
JP3126037B2 JP10504212A JP50421298A JP3126037B2 JP 3126037 B2 JP3126037 B2 JP 3126037B2 JP 10504212 A JP10504212 A JP 10504212A JP 50421298 A JP50421298 A JP 50421298A JP 3126037 B2 JP3126037 B2 JP 3126037B2
Authority
JP
Japan
Prior art keywords
data
storage unit
master
lcd
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10504212A
Other languages
English (en)
Other versions
JPH10511481A (ja
Inventor
ドレイク，ロドニー
アレン，レイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of JPH10511481A publication Critical patent/JPH10511481A/ja
Application granted granted Critical
Publication of JP3126037B2 publication Critical patent/JP3126037B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 関連出願の相互参照 本出願は、同一日に出願されて本出願人に譲渡された
同時継続出願である「液晶ディスプレー用内部クロック
を備えるマイクロコントローラ」（合衆国特許出願第08
/671,933号）、「LCDピクセル活性化を決定するラムに
記憶されたデータの更新に関するLCD制御を備えるマイ
クロコントローラ」（合衆国特許出願第08/671,950
号）、「液晶ディスプレーチャージポンプを備えるマイ
クロコントローラ」（合衆国特許出願第08/671,575
号）、および「液晶ディスプレー制御用に適合されたマ
イクロコントローラチップのテスト方法」（合衆国特許
出願第08/671,011号）に関連するものであり、それらの
開示は参考として本明細書の一部を成す。
発明の背景 本発明は一般に、特に外部システムまたはサブシステ
ムに対する制御機能を提供するように適合されたマイク
ロプロセッサ、つまり一般にマイクロコントローラと呼
ばれるものに関するもので、更に特定するならば、ディ
スプレイそれ自体以外には周辺デバイスを必要とするこ
となく液晶ディスプレイ（LCD）の駆動機能を提供する
ことの可能なマイクロコントローラに関するものであ
る。
LCDは一般に、間に液晶材料がはさまれた一対のガラ
スプレートを備え、液晶は、プレート上の透明な導電性
材料間に配された電場に従って結晶様構造の方向を変え
るという特性を有し、それによって光が液晶を通過する
時に個々のピクセルが選択的に暗くなり、暗くなったピ
クセルが可視化される。典型的なLCD、例えば従来技術
のパネル10を図示した図１に示したLCDは、一般的に構
成された複数の英数字の表示可能部12（potential）を
使用する。文字はそれぞれ、通常図に示すように７本の
独立した線状ピクセル15を複数集めて構成される「８の
字」型のブロック文字の形状を有するが、特定の英数字
で、より大きな曲率またはより細部の表示が望まれる場
合にはそれ以上の数のピクセルを使用することができ
る。７つのピクセルより成る文字では、17、18および19
のような３つの水平ピクセルが縦方向に等間隔に配列さ
れ、２つの垂直ピクセル21、22（および23、24）が、水
平ピクセルの列の両端に、水平ピクセル間の各間隙を埋
めるように配置される。
ピクセルは一般に、プリント回路状の導電体（図１に
は示さず）のデジタルコード化されたアレイに印加され
る波形によって駆動されるもので、LCDの上面にある導
体はそれぞれ「セグメント」に接続され、底面の導体は
「コモン」に接続される。従って、特定のデジタルコー
ド（例えば２進数ベースのもの）が各種導体への電力の
形で印加されると、特定の英数字がLCD上に表示される
が、この場合、当然プレートを透過する光を放射する光
源が存在するものと仮定する。「セグメント」は、通常
半導体回路チップ（図１には示さず）上に周辺デバイス
の一部として供給されるドライバによって電力を与えら
れる。「コモン」もまた、半導体回路チップによって、
各ピクセル両端のRMS電圧が閾値より上（ピクセルが暗
い）または閾値よりも下（ピクセルが透明）のいずれか
となるように駆動される。任意の所定LCDについて、
「コモン」の数に「セグメント」の数をかけた積はディ
スプレイ内のピクセルの数に等しい。
LCDは、ほんの少し例を挙げるならばホームセキュリ
ティーシステム、工業的な制御サーモスタット、家庭用
サーモスタット、血圧計、血糖測定器、AC電力計、がん
具、音声レコーダ、電子レンジ、および一酸化炭素検出
装置を含む広範囲な用途に利用されている。そのような
用途におけるLCDの利用、さらにLCDの用途を構成するシ
ステムを制御するために１つ以上のマイクロコントロー
ラが使用されるような用途におけるLCDの利用は本来、
かなり一般的なものである。しかしながらこれまで、デ
ィスプレイ（大量のピクセルを含むことがある）はそれ
自体の電源および制御デバイスによって動作および制御
される一方、ディスプレイを使用するシステムはマイク
ロコントローラによって独自に制御されてきた。独立し
た制御デバイスが必要であることは、コスト、複雑さ、
およびシステムの制御部全体の寸法に悪影響を与える。
エンクロージャ（閉鎖空間）の暖房、換気および空調
（HVAC）システムを制御することによってこのエンクロ
ージャ内の空気の温度を調節するために使用される比較
的簡単なサーモスタットの例を参照することにより、問
題の性質がより明らかに理解されよう。サーミスタは、
エンクロージャ内の温度を示すアナログ入力を提供す
る。LCDディスプレイは、この温度を目に見える形で表
示し、さらに、ユーザによって適切に選択されキーパッ
ドを用いて指定された設定ポイントまたは設定温度を表
示する。キーパッドインターフェースによって割り込み
が発生し、それによってユーザは、マイクロコントロー
ラがディスプレイを変更するために使用する基準とし
て、キーパッド情報を打ち込むことが可能になる。これ
は例えば、マイクロコントローラがシステム内のヒート
ポンプをオンにするよう選択されたサーモスタッド出力
電圧のような別の出力をメモリーに書き込むために使用
する。
制御機能の全て、あるいは少なくともそのうちの大部
分を１つの製品、つまりマイクロコントローラチップ自
体に統合するのが望ましい。しかしながらそのような目
標は決して単純なものではない。LCDディスプレイはマ
イクロコントローラよりもはるかに低速で動作する。さ
らに、マイクロコントローラ制御機能のタイミングは、
LCD制御機能のタイミングと異なる。電力を節約するた
めにマイクロコントローラを「スリープ」モードまたは
スリープ状態にすることが可能である一方、LCDディス
プレイは機能し続けなければならないことに関連して、
もう一つの問題が生じる。
マイクロコントローラによって制御されるシステムと
併せて用いられるLCDディスプレイを制御するための今
日のシステムは、特に、マイクロコントローラがスリー
プモードにある時など、ディスプレイのタイミングおよ
び更新を制御するクロックパルスがマイクロコントロー
ラ自体によって供給されない時に、そのようなパルスの
ソースを必要とする。マイクロコントローラデバイスパ
ッケージは通常、外部からの入力のために使用可能なピ
ンを有するが、デバイスのユーザは、そのピンをその他
の必須な目的のために確保したいという理由から、その
ような使用を望まない場合がある。LCDを動作状態に保
つには、タイミングモジュールがLCDディスプレイを駆
動する論理セクションにクロック信号を供給しなければ
ならない。典型的な今日の用途では、現在入手可能なマ
イクロコントローラはスリープ状態の時には全くクロッ
ク機能を提供することができない。
デバイスユーザの用途において、LCDディスプレイが
動作状態に保たれなければならないまたは保たれること
が必要な場合、ユーザは、マイクロコントローラの外部
ピンに外部クロックを印加することによってLCD制御に
用いることができる外部クロック信号を発生させる独立
したデバイスを使用しなければならなくなる。これは、
選択されたピン（その内使用可能なのは限られた数、一
般的なデバイスでは１本だけあるいは２本）がその他の
目的については使用不可能になることを意味し、さらに
緊急事態においてはその他の目的がはるかに重要な場合
がある。
以下詳細に説明するように、LCDディスプレイを駆動
するために２種類の波形がさまざまに利用される。タイ
プＡの波形は、全てのデータが１つのフレーム内に収容
されて、そのフレームについてDC値をゼロにするために
相補的な状態（例えば高電圧および低電圧）に組み立て
られる「コモン」および「セグメント」波形を発生させ
る。ディスプレイのガラスプレート両端の電圧波形が平
均DC値ゼロに維持されることが必須である。なぜなら、
長い時間に渡ってガラスにゼロでないDC電圧が印加され
るとガラスがブレークダウンを起こす可能性があるから
である。タイプＢの波形は、全てのデータが２つのフレ
ーム内にあって、実際のデータが第１フレーム内に組み
立てられて、同じデータが逆の状態で第２フレーム内に
組み立てられており、タイプＢ波形について２つの完全
なデータフレームに渡って平均のDC値ゼロが維持される
「コモン」および「セグメント」波形を発生させる。
一般に、タイプＡ波形は単純なLCDディスプレイに使
用され、タイプＢ波形はより複雑なLCDおよびMUX速度の
早いディスプレイに使用されるが、後者の理由は、タイ
プＢについての弁別比（discrimination ratio）がより
高いことにより視角が拡大されるからである。LCDピク
セルをオンにするには、いずれかの波形のRMS電圧がガ
ラス（より正確に言うならば、対向する導電性ピクセル
を構成する容量性要素）の閾値電圧を越えなければなら
ず、更にピクセルをオフにするには、RMS電圧値が閾値
電圧よりも低くなければならない。ディスプレイ内のコ
ントラストは、RMS電圧がガラスの閾値電圧よりも高い
値で上昇するに伴って、限られた範囲で増加する。マイ
クロコントローラから効率的にLCDを駆動するために波
形電圧を発生させる際の方法について、深刻な問題が発
生する。
タイプＡの波形は、ランダムアクセスメモリ（RAM）
から読み取られるデータをDC値ゼロの単一のフレームで
供給することから、RAMはいつでも読み取りおよび書き
込みすることができる。それに対して、タイプＢの波形
では２つのフレームが必要となることから、その間ゼロ
DC値を達成するには、その期間中、つまりその波形の２
フレームまたは２サイクルに渡ってRAM内にデータを保
持することが必要である。例えば第２フレームが完了す
る前にRAM内のデータが変化すると、第２フレームに第
１フレームのデータの逆が含まれないことになり、結果
としてDC値がゼロにならない。
LCD制御のためのフレーム速度は相対的に非常に低速
で60から100Hzの範囲にあり、一方マイクロコントロー
ラは、通常１メガヘルツ（MHZ）以上の速度で動作す
る。高速マイクロコントローラでは、単にデータが非常
に速く変化するという理由によって、タイプＢ波形にお
いてDC値ゼロを維持することが困難になる。従ってLCD
ガラス自体の信頼性および物理的不安定性が、マイクロ
コントローラに統合された制御機能からLCDディスプレ
イを動作させる際に問題を示す。
更にもう一つの大きな問題は、統合されたLCD機能マ
イクロコントローラをテストする際の方法にある。非常
に低速のLCDディスプレイは、試験時間またはコストの
浪費とはならないマイクロコントローラの動作速度に適
した方法でマイクロコントローラをテストできる方法を
考案する上で、深刻な問題を提示する。さらに、LCDに
適応させるべきアナログ電圧および機能は、デジタルテ
スター上で、あるいはデジタルシミュレーションを用い
てマイクロコントローラのテストを行うという要望と対
立する。
それ以外の一連の問題は、マイクロコントローラを作
製する半導体基板がＮ−型よりもむしろＰ−型である時
に発生する。Ｐ−型基板の導電性はプラスの電圧で動作
することを必要とし、LCDディスプレイの各種機能およ
びその制御を行って可能化するためにプラスの電圧を発
生させなければならない。
本発明の主たる目的は、１つ以上のLCD制御機能と、
それ以外のより一般的なマイクロコントローラのシステ
ム制御機能とを、効果的且つ経済的に統合したマイクロ
コントローラデバイスを提供することにある。さらに特
定するならば、本発明の目的は、アナログ電圧（または
その他の波形）の入力および出力を受けてこれを伝送す
るためのアナログインターフェースと、LCDディスプレ
イを更新するためのLCDインターフェースと、制御動作
を行うためのマイクロコントローラ命令およびシーケン
サとを、１つのパート、つまり１つの製品に統合するこ
とにある。
関連する目的は、マイクロコントローラによって制御
されるシステムのLCDを制御する能力を、少なくとも部
分的にマイクロコントローラチップそのものに組み込む
ことにある。
マイクロコントローラとLCDモジュールとの動作によ
ってRAMが更新される場合、マイクロコントローラとRAM
との間の交信は、LCDモジュールとRAMとの間の交信と同
時に起こることになろう。そのためデュアルポートのRA
Mが必要になるが、デュアルポートのRAMは一般に寸法が
大きく高価である。
従って、本発明のもう一つの目的は、改良および単純
化されたデュアルポートRAMと供にLCDディスプレーを制
御するためのマイクロコントローラを提供することにあ
る。
発明の概要 本発明の実施例によれば、LCDが連結された外部シス
テムを制御するために、単一の半導体マイクロコントロ
ーラチップを使用する。デュアルポートRAMは、LCD上に
表示すべき情報を示すデータを記憶する。RAMは、複数
のマスターデータ記憶ラッチと単一のスレーブデータ記
憶ラッチとを有し、単一のスレーブデータ記憶ラッチは
複数のマスター記憶ラッチ全てによって共有されてい
る。マイクロコントローラの中央距離ユニット（CPU）
は、デュアルRAMポートのうちの１つを介してマスター
記憶ラッチと交信し、対応する個々のマスター記憶ラッ
チに記憶されたデータを周期的に変更する。LCD制御モ
ジュールは、単一のスレーブ記憶ラッチに含まれるデー
タを連続的に各マスター記憶ラッチからのデータで更新
し、１つのマスター記憶ラッチからの更新が行われてか
ら次のマスター記憶ラッチからデータの更新が行われる
までの間に、更新されたデータを単一のスレーブ記憶ラ
ッチからLCDに連結された一時記憶装置へとダウンロー
ドする。その結果、各マスター記憶ラッチ内のデータ
が、単一のスレーブ記憶ユニットからの更新データのダ
ウンロードによって中断されることなく、CPUによって
周期的に変更されることができる。
各マスター記憶ラッチは、LCDディスプレーの複数の
コモンのうち対応する１つのコモンの特定のセグメント
用のデータを含む。第１のコモンがアクティブになる直
前に、LCD制御モジュールが、第１のマスター記憶ラッ
チ内のデータを用いてスレーブ記憶ラッチを更新する。
続いて、この更新されたデータが、スレーブ記憶ラッチ
からディスプレーのパッド制御論理へと出力またはダウ
ンロードされ、ここで、第１のコモンがアクティブにな
る時に更新されたデータがラッチされる。第１コモンの
セグメントデータがパッドにラッチされるために、LCD
制御モジュールは今度は次のコモンがアクティブになる
直前に次のマスター記憶ラッチからデータでスレーブ記
憶ラッチを更新することができる。このデータは次のコ
モンのセグメントデータを構成し、次のコモンがアクテ
ィブになる時にパッド制御論理にラッチされる。このプ
ロセスは、LCDおよびデバイス内に存在するコモンと対
応するマスター記憶ラッチとの数の分だけ連続する。こ
のプロセスの結果、各セグメント出力についてただ１つ
のスレーブ記憶ラッチしか必要としない。
１つのスレーブ記憶ラッチを数個のマスター記憶ラッ
チで共有することにより、RAMの寸法および複雑さを減
少させることができる。これは、スレーブポートの走査
を介して、それぞれ対応する複数のマスター記憶ラッチ
の組と連結された多重スレーブの時間多重共有によって
達成される。なぜなら、各スレーブが対応する特定の時
間フレームにおいてのみ読み取られるからである。RAM
は単純化され、チップ（このチップ上にデバイスが製造
される）はシリコン専有面積の大幅な節約を実現する。
図面の簡単な説明 以下、添付した図面と併せて現在好ましいとされる実
施例および使用方法（現在考えられる最良の本発明実施
方法を構成する）に関する詳細な説明を考慮することに
より、本発明のさらなる目的、対象、および利点が明ら
かになろう。
図１は、従来技術によるLCDディスプレイの単純化さ
れた概念的機能図であって、先に述べたディスプレイの
各種部分を説明する上で有用であり、 図２は、LCDディスプレイと供に使用されるシステム
のマイクロコントローラと供にチップ上に作製されたLC
Dモジュールのブロック図であり、 図3Aおよび3Bは、タイプＡおよびタイプＢのLCDドラ
イバ波形の例であり、 図4Aおよび4Bは、マイクロコントローラチップに組み
込まれた図２のLCDモジュールを備えるマイクロコント
ローラの単純化ブロック図であり、 図5Aおよび5Bは、それぞれ、LCDディスプレイに必要
な数種類の電圧レベルを、電源（電池）VDDによって決
定される固定されたベース電圧の倍数として供給するた
めに必要とされる、切替式コンデンサ構造を用いたチャ
ージポンプの好ましい実施例、および抵抗ラダー構造を
用いた代替例を示す概念図であり、 図６は、図5Aの切替式コンデンサのチャージポンプに
おいて発生するエネルギー損失を補償するためのフィー
ドバックおよびコンデンサ過充電回路を示す概念図であ
り、 図７は、マイクロコントローラがスリープ状態にある
期間中LCDディスプレイ用の内部クロックを提供するた
めの発振器について、内部RC発振器からマイクロコント
ローラと供にチップ上に作られたLCDモジュールへの接
続を示す単純化ブロック図であり、 図８は、図７の回路用の内部RC発振器の例を示した概
念図であり、 図９および図10A、10Bはそれぞれ、多重マスターによ
るスレーブ共有を備える単純化デュアルポートRAMを可
能にする技術において用いられる回路構造を示すブロッ
ク図および概念図であり、 図11は、LCDディスプレイを駆動するために、タイプ
Ｂの波形を用いてRAMを制御して更新するために使用さ
れる回路のブロック図であり、 図12は、比較的低速のLCDとLCD制御モジュールとの高
速でテストするための好ましい方法を具体的に示す簡略
化ブロック図である。
好ましい実施例および方法に関する詳細な説明 図２を参照すると、半導体（一般的にはシリコン）チ
ップ（図示せず）内にLCDモジュール30が組み込まれて
おり、この半導体チップ内には、一般的な相補型金属酸
化膜シリコン（CMOS）、ポリシリコンゲートプロセス技
術を用いてマイクロコントローラ（これについては以下
詳細に説明する）が作製されている。本発明の好ましい
実施例では、マイクロコントローラ、従ってLCDモジュ
ールはＰ−型導電性シリコン基板内に作製されており、
そのファクターは本発明のいくつか（全てではない）の
特徴において重要である。
LCDモジュール30は、選択および分割能力を有するク
ロックソース32を含み、このクロックソースは、LCDモ
ジュールの動作を制御するタイミング制御35と相互作用
する。タイミング制御35は、クロックソースに対し、３
つのクロック入力、つまり内部RC発振器からの入力、入
力T1CKI、および入力Fosc/4から１つを選択するように
命令し、そのクロック入力を分割するか否かを命令す
る。タイミング制御は更に、ランダムアクセスメモリー
（RAM）37に、I/Oパッド制御回路機構への信号seg＜31:
0＞上のデータをいつ更新するかを命令し、さらに、パ
ッド制御回路機構に信号lcdclk、lcdph、およびCOM3:CO
M0を供給する。パッドはシリコンチップの出力を意味
し、つまりこれはLCDガラスへの入力となる。
LCDの各英数字のセグメントは、あらかじめRAM37に書
き込まれ、次にRAM37から読み出されて、更にパッドへ
と伝達されるデジタルコード化された値によって駆動さ
れる。デジタル値は、パッド制御回路機構によってアナ
ログ波形へと変換され、このパッド制御回路機構は、タ
イミング制御35からの制御信号および、チャージポンプ
またはその他のソースによって供給されるアナログ電圧
値を利用する。
発生される波形は、図3Aの例に図示したタイプＡまた
は図3Bに図示したタイプＢのいずれかである。図3Aを参
照すると、タイプＡの波形は、コモン波形およびセグメ
ント波形を発生させ、この波形では単一フレーム内に含
まれる全てのデータが高電圧および低電圧の相補的な組
み合わせで、フレーム全体に渡って平均DC値ゼロに維持
されている。この図では、LCDおよびLCDのピクセルの端
子接続が図の左側に示されており、ここでは、対応する
接続に印加される1/4多重ドライブにおいて発生される
右側に示した波形により、個々のピクセルが暗くなって
いる。ピクセルは、英数字ディスプレイの独立した水平
および垂直のバーであり、これらはセグメントと呼ばれ
ることもある。駆動可能なピクセルの数は、ディスプレ
イ内のセグメントの数にコモンの数をかけた算術積であ
る。
図3Aに示すように、各コモンは多数のピクセルに接続
することができる。同様に、各セグメントは多数のピク
セルに接続することができる。例えば、上のディスプレ
イでは、コモン３（COM3）は一番上の水平ピクセルと左
上の垂直ピクセルとに接続しており、COM2は右上の垂直
ピクセルと真ん中の水平ピクセルとに接続しており、CO
M1は左下と右下の垂直ピクセルに接続しており、COM0は
点（小数点）と一番下の水平ピクセルとに接続してい
る。下のディスプレイ（説明を明確にするために便宜上
別れているが、実際には上のディスプレイと同一のもの
である）では、セグメント０（SEG0）は下側および中央
の水平ピクセル並びに左上および左下の垂直ピクセルに
接続しており、SEG1が点と右上および右下の垂直ピクセ
ルと上側水平ピクセルとに接続している。
ここで、図3Aの右側を見ると、各種ピンおよび端子接
続に現れる波形が図の最初の６つの部分（上から下へ読
む）に示されている。従って一番上の波形について、ピ
ンCOM0では、多重ドライブの最初の1/4に波形の最大エ
クスカーション（3Vまで）が現れ、一方、COM3における
波形については、最大エクスカーションは最後の1/4に
ある。SEG0について示した波形は、ドライブの３番目お
よび４番目の1/4にそれぞれ最大のエクスカーションを
有する。コモンが「アクティブ」の場合（つまりRMS値
が大きい）、このコモンに連結されたピクセルは全てア
クティブである。従ってCOM3がアクティブである場合、
例えば左上のピクセルがアクティブである。そしてこの
ピクセルはCOM3とSEG0との交差点にある。最後から２番
目にCOM3−SEG0として示した２つの波形の組み合わせ
は、フレーム内のいずれかのポイントに最大値を有し
（最後の1/4）、それらが交差するピクセルはフレーム
を通して点灯されている（つまり暗くなっている）。一
方、図の同じ側の最後（一番下）の波形に示したCOM0お
よびSEG0に関する波形の組み合わせは、フレーム内の何
れの時点にも最大値（3Vのエクスカーション）を持た
ず、このコモンとセグメントとが交差する底部水平ピク
セルは、フレームを通して点灯されていない（つまり明
るい）のままである。図では、「選択」および「非選
択」波形は単純に、それぞれ点灯および非点灯を意味す
る。
図3Bに示したディスプレイおよびタイプＢ波形につい
ても、同じ分析が適用される。但しここでは、全てのデ
ータが２つのフレームまたはサイクルで発生される1/4
デューティーサイクルドライブが使用されている。ここ
でも、LCDおよび端子接続が図の左側に示されており、
右側に示した波形と左側に示した端子接続とによって暗
くなったピクセルが示されている。例えば、一番上のピ
ンCOM0における波形を見ると、この波形では最初の２本
の垂直な点線の間にフレーム１が示されて、その直後に
第２および第３の垂直な点線の間にフレーム２が示され
ており、この図では、フレーム２のデータがフレーム１
内に組み立てられた実際のデータのちょうど逆であるこ
とが理解されよう。すでに述べたように、これにより、
２つのフレームを通して平均DC電圧値ゼロが保証され
る。
本発明では、常にタイプＡ波形を使用する（常にいず
れか一方を使用してもう一方を除外する）。本明細書で
既に述べたように、LCDピクセルは、ガラスの閾値を越
えたRMS電圧を印加することによってオンにされる（つ
まり暗くなる）。RMS電圧が閾値電圧を下回るとピクセ
ルはオフになる。しかしながら、タイプＢ波形を使用し
た場合、連続する２つのフレームインクリメントにおい
て起こる変化がRAM内のメモリー位置に書き込まれ、読
み取られる。従って、タイプＢ波形では、DC電圧を平均
ゼロとするのに２つのデータフレームが必要であること
から、この２つのフレームの期間中ずっとデータがRAM
内に保持されることになろう。図11の説明に関連して以
下に説明するように、タイプＢ波形を使用した場合、RA
M内のデータ更新のタイミングは注意深く制御される。
なぜなら、第２のフレームが完了する前にRAM内のデー
タが変化すると、第２フレームが第１フレームのデータ
の逆を含有しなくなり、DC電圧値がゼロでなくなる可能
性があるからである。その結果LCDガラスのブレークダ
ウンの可能性が高くなり、これは許容されない。
図２のLCDモジュール30は、最大４個のコモンと32個
のセグメントとをサポートすることができる。LCDガラ
ス上のピクセルはそれぞれ２つの接続を有し、そのうち
一方はコモンへの接続でもう一方はセグメントへの接続
である。従って各コモンは、セグメントと同じ数の独特
なピクセルに接続することができる。
任意の所定LCDドライバについて、駆動可能なピクセ
ル数の理論上の最大値はLCD内のコモンの数にセグメン
トの数を乗じた算術積に等しく、実際には、駆動可能な
ピクセルの最大数は、アナログ電圧発生器への負荷のた
めに理論上の最大値よりも小さい。タイミング制御35
は、任意の所定時間にいずれのコモンがアクティブであ
るかを示すデジタル信号を発生させ、クロックソース32
と供に、いつRAM37のセグメントデータがパッド制御回
路機構に対し更新されるかを制御する。
図４は、マイクロコントローラの単純化したブロック
図であり、マイクロコントローラのより重要な機能のう
ちのいくつかを具体的に示しており、LCDモジュールと
その他の部品、例えば内部RC発振器との関係を含む。マ
イクロコントローラ50はシリコンチップ51上に作製され
ており、このシリコンチップ51には図２のLCDモジュー
ル30が組み込まれている。マイクロコントローラは、デ
バイスユーザの利便性のためにアナログインターフェー
スを備え、さらに周期的（または必要に応じて断続的
に）ディスプレイを更新してアナログ用途を提供するた
めにLCDインターフェースを備えている。これらの機能
は、マイクロコントローラ命令およびシーケンシングと
供に、デバイスが、制御機能および制御動作を単一のデ
バイスパッケージ内の単一チップまたは多重チップデバ
イス内で全て行うことを可能にする。制御機能は全て、
マイクロコントローラ構造および動作に組み込まれた部
分である。
LCDガラスに匹敵する容量性回路の両端におけるRMS電
圧を駆動するための構造技術を用いる一方ガラスのブレ
ークダウンを避けるためにディスプレイ両端のDCレベル
の平均値をゼロにして、タイプＡおよびＢの波形でLCD
を駆動することは幾分複雑である。波形は全てLCDモジ
ュール30を含むデジタルセクションから発生され、制御
機能に必要なアナログレベルは電圧発生回路機構（マイ
クロコントローラの内部または外部のいずれにあっても
よい）から提供される。
マイクロコントローラーのコアまたは中央処理ユニッ
ト（CPU）は、LCDモジュールの論理部位に対し、LCDド
ライバおよびアナログ機能のタイミングを制御するよう
に命令する。チャージポンプまたは抵抗ラダーの形状を
有する電圧発生器は、LCDコモンおよびセグメント用の
ピンを駆動するのに必要な電圧を発生させる。LCD用途
については、ディスクリートな電圧レベル、つまり、例
えば１×電圧、２×電圧および３×電圧というディスク
リートな段階が利用可能でなければならない。好ましい
実施例では、チャージポンプの動作範囲はベースとなる
電圧について1.0V〜2.3V、および供給すべき３つの電圧
について、その２倍、３倍である。実際には４つの電圧
が必要であるが、ディスクリートレベルのうちの１つは
グラウンドである。これは典型的なチャージポンプとは
異なることに注意されたい。典型的なチャージポンプで
はただ１つの電圧レベルが必要となるが、その場合、固
定された低電圧（一般的には電池電圧）レベルを引き上
げてより高い電圧を達成するために数個の段階が必要と
される。
次いで図5Aの概念図を参照すると、LCDディスプレイ
に必要な数種類のディスクリートな電圧レベルは、チャ
ージポンプ75によって、固定されたベース電圧VLCD1の
倍数として発生され、その強さおよび範囲は電源（電
池）VDDによって決定される。これにはグラウンドレベ
ルVSSに設定された４番目のレベルVLCD0は含まれない。
ベースレベル電圧VLCD1は電流源77上のタップから取
り、この電流源77は片側が電源VDDに接続されてもう一
方の側が調節可能な抵抗（ポテンショメータ）78へと接
続されている。ポテンショメータは、図中点線で部分的
に囲まれたチップ51の外側にある。この出力（VLCDAD
J）上の電圧は、単位利得増幅器100によってベース電圧
VLCD1に印加される。
チャージポンプ75の所望の電圧レベルは、切替式コン
デンサ技術によって達成され、この技術では、スイッチ
マトリクス80および制御論理81（後者はステートマシン
である）を、コンデンサ83、101、102、および103と供
に使用する。最初のアクティブなクロックにおいて、制
御論理81によってスイッチ80−Ｃが閉じられ、その結果
ピンC1とC2との間に接続されたコンデンサ83が電圧レベ
ルVLCD1（公称2V）まで充電される。２番目のクロック
において、スイッチ80−Ｃが開放されてスイッチ80−２
が閉じられ、それによってコンデンサ83がVLCD1と直列
且つVLCD2と並列に接続される。従って、コンデンサ83
上の電荷がコンデンサ102へと送り出される。そしてつ
いにはコンデンサ102上の有効電圧VLCD2が２×VLCD1
（公称4V）になる。第３のクロックで、スイッチ80−２
が開放されてスイッチ80−Ｃが再び閉じられ、コンデン
サ83が再び電圧VLCD1まで充電される。第４クロックで
は、スイッチ80−Ｃが開放されてスイッチ80−３が閉じ
られ、コンデンサ83がVLCD2と直列且つVLCD3と並列にな
る。従って、コンデンサ83上の電荷が今度はコンデンサ
101へと送り出され、ついにはVLCD3上の電圧が３×VLCD
1（公称6V）となる。
このチャージポンプ構成および方法は、マイクロコン
トローラおよびLCDモジュールにＰ−型基板を使用する
ことを考慮するもので、マイナス電圧が発生されないこ
とを認識し、グラウンドに対してプラスの電圧を発生さ
せて、この部分の動作電圧（VDD）を越えるレベル（単
数または複数）にすることを可能にする。LCDディスプ
レイ用途に関する限り、LCDガラスに関する唯一の興味
のポイントはRMS値（タイプＡ波形については１フレー
ム、タイプＢ波形については２フレームに渡ってDC値が
ゼロである）が発生されていることにある（電圧がプラ
スであるかマイナスであるかは問題でない）。
デバイスのユーザは、チップ上の電圧発生器からのLC
D制御を可能にするために、外部供給ポテンショメータ7
8、外部コンデンサ83、101、102および103のみを必要と
する。独立した電圧源または電圧調節器を備える必要は
ない。３つの電圧レベルは、チャージポンプ75によっ
て、コンデンサ充電を介した電圧倍増により発生され
る。グラウンド基準が４つ目のレベルを提供する。使用
するコンデンサは全てチップの外側にあって、それによ
り個々のコンデンサについて独立したピンが必要であ
る。外部コンデンサを使用するのは、次のような理由に
よる。つまり、駆動されている瞬間の電流がかなりの強
さを有することから、コンデンサを直接チップ上に置く
には容量値を大きくしなければならず、従ってチップの
寸法が大幅に大きくなるからである。
必要となるディスクリートな電圧レベルを得るための
別の方法では、シリコンチップ内に組み込まれた抵抗ラ
ダーを使用するが、この方法には次のような欠点があ
る。つまり、抵抗ラダーを使用しない場合にシステムに
必要な最大電圧よりも高い出力電圧レベルを有する電源
が必要であり、さらに、チャージポンプよりもはるかに
多くの電力を消費する。以上のような理由のためにそれ
ほど望ましくないものの、抵抗ラダー90の適当な実施例
を図5Bに示す。回路は、抵抗91、92、および93を含み、
これら抵抗は電源電圧VDDからこの順で分岐している。
抵抗93とVLCD0との間にはトランジスタ94が接続され
て、抵抗ラダーを使用可能にまたは不可能にするように
なっている。最も低い電圧、あるいはベース電圧VLCD0
はポテンショメータ95に接続されており、最も高い電圧
はVLCD3であって、これはVDDに接続されている。３つの
抵抗91、92および93はVLCD3とVLCD0との間の電圧差を均
等に分割する。従って、VLCD1上の電圧は常に、この電
圧差の1/3分だけVLCD0よりも高く、VLCD2は常に、この
電圧差の2/3分だけVLCD0よりも高い。電圧VLCD0、１、
２は、ポテンショメータ95の端子間の電圧低下を変化さ
せることによって調節することができる。
抵抗ラダーを使用する場合、より高い電源電圧、例え
ば6.5Vの電源電圧が必要である。LCDディスプレイガラ
スには適当なレベルの瞬間的電流が送り込まれなければ
ならず、これは、ラダー用に選択される抵抗の寸法が十
分に低くなければならないこと、従ってラダーを流れる
電流が、チャージポンプ切替式コンデンサ法の場合の電
流に比べて比較的高いことを意味する。チャージポンプ
のもう１つの利点は、電流が駆動されるLCDガラスに比
例する、つまり多くのセグメントをオンにすればするほ
ど電流強度が高くなることにある。反対に抵抗ラダーで
は、電流はLCDディスプレイの種類に関係なくほぼ同じ
である。
さらに、切替式コンデンサチャージポンプは、電池の
寿命の間に起こる電圧の低下に対処する上で抵抗ラダー
よりも効果的である。チャージポンプ内の電流源は、電
源電圧の減衰にも係らず一定の電流、従ってディスプレ
イに対する比較的均一な基準電圧を維持することによ
り、電池電圧の低下を補う。その結果、ディスプレイ上
のLCD電圧はより長時間に渡って一定に保たれる。これ
に対して、抵抗ラダーでは、電源電圧の減衰と供にLCD
電圧が低下する。
しかし、チャージポンプを用いるシステムでも幾分の
電圧低下が見られ、これはスイッチング、スイッチ抵抗
および関連する要因によるもので、実質的に任意の切替
式コンデンサデザインにおいて観察されるものである。
これを補うために、過充電状態を適用し、対象となるピ
ンの電圧レベルを検出して検出した値をアナログ入力を
介して比較器へとフィードバックする。この能動的フィ
ードバックプロセスによってピン上の充電レベルが不十
分であることが観察されたならば、それに従って充電レ
ベルを上昇させ、低下を補う。
常にある程度の損失が存在することから、ディスクリ
ートなステップ電圧は完全にベース電圧の×２および×
３ではない。ベース電圧は調節によって元のレベルまた
はその付近に留まる傾向を有するが、第２および第３の
電圧は低下し易い。その結果、異なるデータについてデ
ィスプレイに差が観察され、コントラストが失われ、定
期的にディスプレイを調節する必要が生じる可能性があ
る。さらに、長い間にはディスプレイのブレークダウン
を引き起こすような傾向を有するDC電圧が存在する可能
性があり、結果的に信頼性の点で深刻な問題となる。大
型のLCDを駆動する場合のように、非常に大きい負荷コ
ンデンサが存在する場合、チャージポンプが壊れて電圧
倍増が低下することがある。従って、LCDディスプレイ
内で駆動可能なキャパシタンスの寸法に関しては制限が
存在する。
システムの損失を補償するためにフィードバックを用
いてコンデンサを過充電する方法においては、コンデン
サを充電するために電源電圧VDDから電流を引く。その
ような補償回路の実施例を図６に示す。図5Aのチャージ
ポンプ回路の電流源77の出力回路に対して直列に、２つ
の追加の抵抗105および106を配置する。抵抗106および1
05の端子間にはそれぞれΔV1およびΔV2で示す電圧が存
在し、上記の場合と同様、直列経路の末端には外部ポテ
ンショメータ78が接続されている。ポテンショメータと
並列に小型のコンデンサ108が配置されて、第２のディ
スクリートな電圧レベルVLCD2が充電される前にクロッ
クサイクル中のノイズを濾波するようになっている。切
替式コンデンサ83の充電はモニターされて、比較器110
のプラスの入力に印加される。比較器のマイナスの入力
はベース電圧ΔV2であり、これは、クロックサイクルの
この部分では抵抗105および106間のノードからの回路経
路でスイッチが閉じられているからである。従って、コ
ンデンサ83の端子間の電荷がベース電圧＋ΔV2未満であ
るならば、コンデンサは後者のレベルまで過充電されよ
う。
これは、コンデンサ83がベース電圧＋ΔV2のレベルに
充電されるまで、つまり比較器への２つの入力が同等に
なってその出力がゼロになるまで、比較器110の出力が
トランジスタ112をオンにする結果として達成されるも
のである。その後VLCD3が充電される前のクロックサイ
クルにおいて、更に損失が蓄積し、抵抗106のタップか
らのベース電圧＋ΔV1が入力として比較器に印加され
る。その時のコンデンサ83上の電荷がそのレベル（ベー
スレベル＋ΔV1）よりも低いならば、コンデンサに過充
電が施され、この過充電は比較器110への入力が同等に
なるや否や停止される。従って補償は、フィードバック
回路によって必要であることが示された場合のみ行わ
れ、過充電回路はフィードバック回路によってコンデン
サ83の充電が必要であると決定された場合のみオンにさ
れる。
図６のコンデンサ過充電システムの主な利点は、
（ｉ）内部電源VDDから余分な電荷を得る、（ii）能動
的フィードバック（能動的電荷モニター）を利用して電
圧レベルを一定に保つ、（iii）過充電状態（VCAP）に
達するのに必要な電圧よりも高い電圧（VDD）を使用す
ることにより、該状態に到達するのに必要な充電時間を
短縮することにある。さらに、特別な基準電圧を用いる
ことなく回路機構内での損失の補償を行う（さもなけれ
ば特別な基準電圧がここでの第１の問題点となろう）。
むしろ、デルタ電圧レベルはチャージポンプ技術に関し
て起こり得る回路損失レベル付近に選択される。
システムは、マイクロコントローラが「スリーピン
グ」である時、つまり「スリープ」モードまたは「スリ
ープ」状態と呼ばれる低電力動作モードにある時でもLC
Dディスプレイの動作が継続されるよう、さらに構成さ
れ、適応される。外部制御されたシステムの制御機能を
行う必要が生じた時にマイクロコントローラがこれを認
識することができるよう、必須の機能およびモニタリン
グ活性はアクティブのままであるが、電力を節約するた
めに、必須でない機能は一定期間保留される。本発明の
この実施例の重要な特徴によれば、LCDに関するタイミ
ング機能をマイクロコントローラから分離して且つディ
スプレイにクロック信号を供給するために、低コストの
内部RC発振器を使用する。従ってクロック機能を行うた
めにマイクロコントローラのスリープ状態を中断する必
要はなく、デバイスのユーザはクロック機能のために外
部部品を備えたり、そのような機能をデバイス上の外部
ピンを介してマイクロコントローラに連結する必要はな
いが、LCDディスプレイは動作を継続する。マイクロコ
ントローラが覚醒して完全な動作状態にある期間中は、
LCDはマイクロコントローラのコアまたは内部RC発振器
のいずれかによって動作されることができるが、マイク
ロコントローラによって動作されるのが好ましい。それ
でもなお、外部からのクロック入力を設けて、マイクロ
コントローラがスリープ状態にある期間中にこの入力に
よってディスプレイを駆動することができるようになっ
ていてもよい（ユーザがそのような外部クロック入力性
能を所望する場合には）。
図７の簡略化ブロック図では、マイクロコントローラ
50がLCDモジュール30に連結されて、特に、ディスプレ
イの動作タイミングを維持するためにマイクロコントロ
ーラの内部クロックからクロック信号を供給するように
なっている。マイクロコントローラが、そのチップ、あ
るいはマイクロコントローラによって制御されるべき外
部システム、または周辺デバイスの機能的制御を行うよ
うに求められていないとき、マイクロコントローラはス
リープ状態までパワーダウンされる。このことは任意の
数の周知方法によって行うことができ、そのうちの１つ
は、マイクロコントローラが最後に機能的活動（LCDモ
ジュール／ディスプレイへのタイミング（クロック）信
号の供給という活動を除く）を行ってからの経過時間を
測定するというものである。さらなる機能的活動が行わ
れることなく所定の時間が経過した場合には、マイクロ
コントローラがスリープ状態に入るが、次に機能的活動
を行うように要求された時点でスリープ状態から回復さ
れなければならない。
マイクロコントローラ50からのクロック信号は、LCD
モジュール30に供給される。モジュールは、マイクロコ
ントローラ50によって供給されるクロックソースと内部
RC発振器117によって提供されるクロックソースとの間
で選択を行う。ユーザは、何れのクロックソースが望ま
しいかを選択しなければならない。内部RC発振器または
外部クロックを選択することにより、LCDディスプレイ
をスリープ中に駆動することが可能になるが、システム
クロック（マイクロコントローラの内部クロック）を選
択した場合にはLCDディスプレイをスリープ中に駆動す
ることはできない。RC発振器によって供給される内部オ
ンチップクロックは、マイクロコントローラ自体の内部
クロックとは無関係である。
RC発信器回路117そのものを、図８に詳細に示すが、
これは完全に一般的な構成のものであってもよく、重要
な特徴は、マイクロコントローラチップ上に内部RC発振
器が組み込まれている点にある。内部RC発振器は、マイ
クロコントローラがスリープ状態にある間、LCD用のタ
イミング機能をマイクロコントローラから切り離し、発
振器からLCDモジュールを介してLCDディスプレイに直接
クロック信号が供給されることを可能にする。図８を参
照すると、RC発振器117への入力CLKENは、この入力がハ
イの時に発振を可能にし、入力がローの時に発振を不可
能にする。後者の場合、NANDゲート120の出力は常にハ
イで、インバータ123の出力は常にローである。従っ
て、発振器117の出力CLKOUTはローであり、発振は行わ
れない。
発振器へのCLKEN入力がハイになると、NANDゲート120
の出力がローになり、最終的にインバータ125の入力が
ローになる。このような状況下では、出力がハイになろ
うとするものの、プルアップデバイスが非常に弱く、ノ
ード128に接続されたコンデンサ126もまたこれを妨げ
る。コンデンサは充電のために約40〜50マイクロ秒（μ
sec）を要し、充電が行われたならば、出力CLKOUT（入
力CLKENがハイになった時点でハイになった）がローに
なる。従ってインバータ125へのゲートがハイになり、
出力はローになろうとする。しかしコンデンサ126が充
電されていてプルダウンデバイスが弱いことから、コン
デンサは約30〜40μsecに渡って放電する。その後出力C
LKOUTがハイになり、プロセスそのものが繰り返され
る。従って、CLKOUT信号は約100μsec毎に発振する。
つまり、LCDディスプレイは、マイクロコントローラ5
0がスリープ状態の時、内部RC発振器117から供給される
クロック出力により操作されることができる。
次に、図９に示したスレーブ共有を有するデュアルポ
ートRAMのブロック図（図10には概念図を示す）を参照
すると、古典的なRAMの予備充電、放電、およびクロッ
ク制御が巧みに回避されている。LCD制御のためには、
デバイスのユーザによって、データつまりピクセルがビ
ットとしてRAM37（図２）に記憶される。その後LCDモジ
ュール30がチップ外のデバイスを更新し、RAMがLCDと交
信すると同時にマイクロコントローラ50がRAM37と交信
する場合が存在することになろう。RAMがマイクロコン
トローラと交信している間、RAMはLCDコントローラによ
って更新、つまりインクリメントされることができ、こ
れは通常大型で比較的高価なデュアルポートRAMを必要
とする。図９および10のデバイスはより小型でコストの
低い代替品を提供する。
ここで、RAMは複数のフリップフロップを備え、マス
ター側がマイクロコントローラの中央処理ユニット（CP
U）によって制御されてスレーブ側がLCDモジュールによ
って制御されている。１つのスレーブラッチ154に対し
て、４つのマスターラッチ150、151、152および153が備
えられており、これら４つのマスターラッチは、通常の
任意のRAMレジスタービットを用いた場合と同様、マイ
クロコントローラと交信する。スレーブラッチの更新は
LCDモジュールによって制御され、そのような更新はマ
スターラッチ内のデータが変更されるのと同時に起こる
ことがないように保証されている。これは、LCDセグメ
ント出力に安定なデータのみが供給されるようにするた
めである。図10に示した対応するマスター−スレーブ構
造は、LCDモジュールによって支持されることの可能な3
2のセグメントについて、32回繰り返される。
RAM動作の例として、マスターラッチ150はコモン０に
関する特定のセグメントのデータを含む。コモン０がア
クティブになる直前に、LCDモジュールはマスターラッ
チ150内のデータでスレーブラッチ154を更新する。その
後データはパッド制御論理へと出力され、そこでコモン
０がアクティブになる時にラッチされる。コモン０に関
するセグメントデータがパッドにラッチされるために、
LCDモジュールは今度はマスターラッチ151からのデータ
でスレーブラッチ154を更新することができる。後者は
コモン１がアクティブになる直前のコモン１に関するセ
グメントデータである。同様に、コモン２に関するセグ
メントデータがマスターラッチ152に含まれ、コモン３
に関するセグメントデータはマスターラッチ153に含ま
れる。このプロセスは指定されるコモンの数だけ連続す
る。
セグメントデータをラッチするパッド制御論理によっ
て、LCDモジュールは、スレーブラッチ内の次のセグメ
ントデータを、次のコモンがアクティブになる前に、対
応するマスターラッチから更新することができる。従っ
てそれぞれのセグメント出力についてただ１つのスレー
ブラッチが必要である。
スレーブ側では、効果は４対１マルチプレックスであ
るが、駆動目的についてマスターは互いに排他的である
ことから、ワイヤー接続を使用する。必要なスレーブは
わずか32個であり、128個（つまり32×４）の独立した
マスター／スレーブの組み合わせに代わって、128個の
マスターおよび32個のスレーブが使用される。数個のマ
スターによってスレーブを共有するこの方法は、RAMの
寸法および複雑さを大幅に軽減するもので、スレーブポ
ートのスキャニングを通してスレーブの時間多重共有を
可能にすることによって達成される。なぜなら、個々の
スレーブが対応する特定の時間フレームにおいてだけで
読み取られているからである。これに対して、古典的な
デュアルポートRAMでは、各スレーブに１つのマスター
が必要となり、各ビットについて個々のスレーブがあっ
て、スレーブが一方の側から読み取られてマスターがも
う一方の側で書き込まれるようになっている。RAMの単
純化に加えて、デバイスにおけるシリコン面積が大幅に
節約される。
タイプＡ波形を用いてLCDディスプレイを駆動および
制御する場合、RAMは任意の時間に更新することができ
る。しかしながらより高速のMUX速度ではタイプＢ波形
が好ましい。図11に示したタイプＢ波形を使用する実施
例では、制御された状態でRAMの更新が行われる。本発
明の別の特徴によれば、タイプＢ波形を用いてLCDを駆
動する場合、所定の時間間隔の間のみマイクロコントロ
ーラがRAMへの書き込みを許可される。特にRAMの更新
は、波形の２サイクル、つまり２つ分のフルフレームが
経過してから次のサイクルが開始されるまでの間のみ許
可される。この更新後、次のRAMの更新が許可されるま
でには、タイプＢ波形がさらに２サイクル経過しなけれ
ばならない。
図11では、LCD制御135が、タイプＢ波形によってRAM1
37に書き込み可能にすることを許可される。この書き込
みは、データの第２フレーム終了後、次のフレームが始
まるまでの間でのみ（タイプＢ型波形の連続する２つの
サイクル中の何れの部分でもなく）可能にされる。この
スキームでは、書き込みが許可される前にRAMに書き込
みを行おうとすれば、その書き込みは許可されず、RAM
を更新する試みが許可されなかったことをユーザに知ら
せるために、書き込みエラー発生装置140からエラービ
ットが設定される。この操作は、ゼロDC電圧値以上の電
圧が、少なくとも長時間（デイスプレイのブレークダウ
ンを引き起こす可能性のある時間）に渡ってLCDガラス
にかからないこと保証しようとするものである。ユーザ
はどのような行動を起こすべきか決断しなければならな
い。
RAMが書き込まれてエラービットが設定されない場
合、これは常に、RAMへの書き込みが受け入れられてユ
ーザはそれ以上のステップを行う必要がないことを示唆
するものである。しかし書き込み操作中にエラービット
が設定された場合、それは、メモリー内の所定の位置に
あるデータを見直して、必要な場合には適切に訂正する
必要があることを意味する。必要に応じて、RAMへのデ
ータ書き込みをしてもよいことをユーザに知らせるため
に、LCD制御によって割り込みが発生されてもよい。
次の別の特徴について説明すると、回路機構およびLC
D制御の全体的な機能的能力を高速でテストするための
方法を開発する上で深刻な問題が発生する。なぜなら、
高速マイクロコントローラに比べてLCDおよびLCD制御モ
ジュールは比較的低速で動作するからである。例えば、
マイクロコントローラの指定された機能をテストするた
めにアナログ電圧が書き込まれる場合、その電圧を測定
する、あるいはその電圧の印加をチェックするためにテ
スト装置は低速LCDディスプレイの60Hz期間だけ待たな
ければならならず、これは非常に貴重なテスト時間およ
び効率の損失となる。本発明によれば、デジタル回路の
みに基づいて、出力で正しい電圧またはパルスが得られ
たことを確認するために、高速スロットの多重値を使用
するシステムを採用する。このことによって非常に高速
で低コストなテストが可能になり、マイクロコントロー
ラ/LCDモジュールが予定通りに動作していることを確認
するためにアナログ電圧を評価する必要がない。
通常、LCDピンは、LCDディスプレイの動作とその制御
モジュールとを適応させるために低速ドライバによって
駆動される。本発明は、そのような動作が維持されるユ
ーザーモードを提供し、さらにデバイス全体を高速でテ
ストするためにLCDピンが高速で駆動されるテストモー
ドを提供する。そのため、ユーザーモードでは、ディス
プレイおよび関連する回路機能に適した速度で適切な電
圧を印加するためにディスプレイ用の通常のLCDドライ
バが使用される。それとは別のテストモードでは、比較
的高速の動作が可能な別のドライバが純粋にテストのた
めだけに切り替えられる。デバイスのテストが終了した
ならば、ユーザーモードにおけるデバイスの動作のため
に、高速ドライバを切って通常のLCDドライバに戻す。
図12を参照すると、LCDディスプレイへのLCDピン172
は通常、ノーマルまたはユーザーモード可能化信号175
の印加に応答して、小型の低速LCDドライバ173によって
駆動される。上述のように、ドライバは、LCDデータお
よびLCD電圧レベルを入力177および178として受け取
り、LCDディスプレイのセグメントを駆動するために適
切にコード化された信号を供給する。デバイスをテスト
に供する場合、ノーマルモード可能化信号を除去し、そ
れによって小型LCDドライバ173の動作を不可能にして、
さらにテストモード可能化信号179を印加して、高速の
大型デジタルドライバ180がLCDピン172を駆動すること
を可能にする。テストは、ピンにおけるデジタルパルス
レベルとタイミングライトとを検出することによって行
われる。例えば、ディスプレイの通常の動作では、ピン
172に、互いに異なる別々の時間相において４つの異な
るアナログ電圧を書き込むことができる。本発明の方法
では、テストパルスは、LCDデータと共に異なる時間ス
ロットでドライバに印加して、ピン172における低速ア
ナログ電圧および入力のタイミングを高速のデジタルフ
ォームで表すために、多重化されている。その後、テス
ト用の機器、つまりデジタルテスター185が、単純に、
ピンに現れるデジタルレベルとタイミングとを観察す
る。
ピンが所定の時間スロットでパルスを発生するなら
ば、それは、対応するアナログ電圧が適性な時間に印加
されており、各スロットについても同様であることを意
味する。このスキームにより、デジタルテスター185を
アナログチャネルの連続性をテストするために用いるこ
とが可能になる。テスターは、ディスクリートな電圧を
探すよりもむしろ、そのテストのために特異的にオンに
された高速ポート上のパルスを時間ウィンド内で探す。
この技術はさらに、デジタルシミュレータを用いてシミ
ュレーションを行うことを可能にするもので、これは、
各種用途についてLCDモジュール動作に見られる全ての
アナログLCD機能および電圧レベルの“1"および“0"に
制限される。
その他の利点に加えて、高速テストモードでモジュー
ルを駆動する能力は、シリコン利用の点から見ても追加
のコストまたはペナルティを課されることなく達成され
る。これは、パッド上の静電放電（ESD）保護のために
通常回路内に必要とされるトランジスタを使用した場
合、高速テストモードのために同じトランジスタをアク
ティブにすることができるからである。
以上、いくつかの好ましい実施例および方法について
述べたが、本発明が対象とする分野の当業者には、上述
の説明を考慮することにより、本発明の精神および範囲
を逸脱することなく上記実施例および方法に関して種々
の変形および改良を行うことが可能であることは明らか
である。従って本発明は、添付した請求項および関連す
る法律の規則ないし原則により要求される内容によって
のみ限定されるべきである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−44135（ＪＰ，Ａ) 特開 昭57−153359（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】外部システムを制御するための単一の半導
    体チップデバイスであって、外部システムが液晶ディス
    プレー（LCD）を含み、上記デバイスが： 上記LCDに表示すべき情報を表すデータを記憶するため
    のランダムアクセスメモリー（RAM）であって、複数の
    マスターデータ記憶ユニットと、上記複数のマスターデ
    ータ記憶ユニット全てによって共有される単一のスレー
    ブデータ記憶ユニットとを含むRAMと、 上記マスターデータ記憶ユニットと交信して該ユニット
    に記憶されたデータを周期的に変更するための中央処理
    ユニット（CPU）を含むマイクロコントローラと、 単一のスレーブ記憶ユニット内のデータを連続的に上記
    各マスター記憶ユニットからのデータで更新し、１つの
    マスター記憶ユニットからの更新が行われてから次のマ
    スター記憶ユニットからデータの更新が行われるまでの
    間に、更新されたデータを単一のスレーブ記憶ユニット
    からLCDに連結された一時記憶装置へとダウンロードし
    て、各マスター記憶ユニット内のデータが単一のスレー
    ブ記憶ユニットからの更新データのダウンロードによっ
    て妨害されることなくCPUによって周期的に変更可能に
    するためのLCD制御手段と を含む単一の半導体チップデバイス。
  2. 【請求項２】上記データ記憶ユニットのそれぞれがラッ
    チである請求項１に記載のデバイス。
  3. 【請求項３】上記マスター記憶ユニットに記憶されたデ
    ータがピクセルを含む請求項１または２に記載のデバイ
    ス。
  4. 【請求項４】上記RAMがデュアルポートを有し、一方の
    ポートが上記マイクロコントローラとの交信用でもう一
    方のポートが上記LCD制御手段との交信用である請求項
    １〜３のいずれか１項に記載のデバイス。
  5. 【請求項５】複数のマスター記憶ユニットから単一のス
    レーブ記憶ユニットへ、データを多重化するための手段
    を含む請求項１〜４のいずれか１項に記載のデバイス。
  6. 【請求項６】RAMが、上記複数のマスター記憶ユニット
    を同数ずつ含む多数のセットと多数のスレーブ記憶ユニ
    ットとを含み、単一のスレーブ記憶ユニットがそれぞ
    れ、複数のマスター記憶ユニットより成る個々のセット
    に連結されている請求項１〜５のいずれか１項に記載の
    デバイス。
  7. 【請求項７】マイクロコントローラデバイスから制御さ
    れる外部システムの液晶ディスプレー（LCD）を制御す
    るため方法であって、この方法が： LCDに表示すべき情報を表すデータを、複数のマスター
    データ記憶ユニットと上記複数のマスターデータ記憶ユ
    ニット全てによって共有される単一のスレーブデータ記
    憶ユニットとを含むランダムアクセスメモリー（RAM）
    に記憶する段階と、 マイクロコントローラの中央処理ユニット（CPU）から
    上記マスターデータ記憶ユニットと交信して該ユニット
    に記憶されたデータを周期的に変更する段階と、 単一のスレーブ記憶ユニット内のデータを連続的に上記
    各マスター記憶ユニットからのデータで更新し、さら
    に、１つのマスター記憶ユニットからの更新が行われて
    から次のマスター記憶ユニットからのデータの更新が行
    われるまでの間に、更新されたデータを単一のスレーブ
    記憶ユニットからLCDに連結された一時記憶装置へとダ
    ウンロードして、各マスター記憶ユニット内のデータが
    単一のスレーブ記憶ユニットからの更新データのダウン
    ロードによって妨害されることなくCPUによって周期的
    に変更されることができるようにする段階と を含む方法。
  8. 【請求項８】上記データ記憶ユニットのそれぞれがラッ
    チである請求項７に記載の方法。
  9. 【請求項９】上記LCDのピクセルがデータとして上記マ
    スター記憶ユニットに記憶される請求項７または８に記
    載の方法。
  10. 【請求項１０】上記RAMがデュアルポートを有し、一方
    のポートがマスター記憶ユニットとマイクロコントロー
    ラとの間の交信用でもう一方のポートがスレーブ記憶ユ
    ニット内のデータの更新およびダウンロードを制御する
    ためのものである請求項７〜９のいずれか１項に記載の
    方法。
  11. 【請求項１１】単一のスレーブ記憶ユニット内のデータ
    を更新するために、複数のマスター記憶ユニットから単
    一のスレーブ記憶ユニットへデータを多重化する段階を
    含む請求項７〜10のいずれか１項に記載の方法。
  12. 【請求項１２】上記マスター記憶ユニットがそれぞれ、
    LCDの複数のコモンのうち対応する１つのコモンの特定
    のセグメントに関するデータを含み、マスター記憶ユニ
    ットのうちの１つのデータでスレーブ記憶ユニットを更
    新する操作が、対応するコモンがアクティブになる直前
    に行われ、対応するコモンがアクティブになる時に一時
    記憶装置へのデータのダウンロードによって特定のセグ
    メントデータがラッチされ、それを受けて、スレーブ記
    憶ユニット内のデータを、上記マスター記憶ユニットの
    次のマスター記憶ユニットのデータ、つまり対応する第
    ２のコモンの特定のセグメントデータに関するデータ
    で、上記第２のコモンがアクティブになる前に更新し、
    その後、更新されたデータをスレーブ記憶ユニットから
    ダウンロードして、第２のコモンがアクティブになる時
    に第２のコモン用の特定のセグメントデータをラッチ
    し、さらに各コモン用の特定のセグメントデータおよび
    それに対応するマスター記憶単位の更新、ダウンロード
    および一時的保存を継続する請求項11に記載の方法。
  13. 【請求項１３】RAMが、上記複数のマスター記憶ユニッ
    トを同数ずつ含む多数のセットと多数のスレーブ記憶ユ
    ニットとを含み、単一のスレーブ記憶ユニットがそれぞ
    れ、複数のマスター記憶ユニットより成る各セットに連
    結されている請求項７〜12のいずれか１項に記載の方
    法。
  14. 【請求項１４】スレーブ記憶ユニットをRAMポートにお
    いてスキャニングすることにより、多数のスレーブ記憶
    ユニットを時間多重共有し、各スレーブ記憶ユニットが
    対応する時間フレームの中だけで読み取られる請求項13
    に記載の方法。
JP10504212A 1996-06-28 1997-06-27 Ｌｃｄディスプレー用デュアルポートｒａｍおよびスレーブポート共有を備えるマイクロコントローラ Expired - Fee Related JP3126037B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US671,962 1984-11-16
US08/671,962 US5874931A (en) 1996-06-28 1996-06-28 Microcontroller with dual port ram for LCD display and sharing of slave ports
US08/671,962 1996-06-28
PCT/US1997/010808 WO1998000828A1 (en) 1996-06-28 1997-06-27 Microcontroller with dual port ram for lcd display and sharing of slave ports

Publications (2)

Publication Number Publication Date
JPH10511481A JPH10511481A (ja) 1998-11-04
JP3126037B2 true JP3126037B2 (ja) 2001-01-22

Family

ID=24696586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10504212A Expired - Fee Related JP3126037B2 (ja) 1996-06-28 1997-06-27 Ｌｃｄディスプレー用デュアルポートｒａｍおよびスレーブポート共有を備えるマイクロコントローラ

Country Status (6)

Country Link
US (1) US5874931A (ja)
EP (1) EP0847573A4 (ja)
JP (1) JP3126037B2 (ja)
KR (1) KR100286522B1 (ja)
TW (1) TW381250B (ja)
WO (1) WO1998000828A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339413B1 (en) * 1996-06-28 2002-01-15 Microchip Technology Incorporated Microcontroller with internal clock for liquid crystal display
US6618327B2 (en) * 2001-05-01 2003-09-09 Fossil, Inc. System and method for driving LCD displays
US6683587B2 (en) * 2001-07-31 2004-01-27 Microchip Technology Incorporated Switched mode digital logic method, system and apparatus for directly driving LCD glass
US7079830B2 (en) * 2002-01-24 2006-07-18 Dell Products L.P. Information handling system with wireless LAN and wired LAN activity monitoring apparatus and methodology
US7079861B2 (en) * 2002-01-24 2006-07-18 Dell Products L.P. Method and system for monitoring status in a network having wireless and wired connections
JP3895186B2 (ja) * 2002-01-25 2007-03-22 シャープ株式会社 表示装置用駆動装置および表示装置の駆動方法
KR20030080705A (ko) * 2002-04-10 2003-10-17 삼성전자주식회사 광대역 통신 시스템의 유토피아 장치
KR100498489B1 (ko) * 2003-02-22 2005-07-01 삼성전자주식회사 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로
US7493433B2 (en) * 2004-10-29 2009-02-17 International Business Machines Corporation System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory
US8212367B2 (en) * 2004-11-10 2012-07-03 Sandisk Il Ltd. Integrated circuit die with logically equivalent bonding pads
US8456383B2 (en) * 2005-04-27 2013-06-04 Semtech International Ag Circuit and method for controlling a liquid crystal segment display
KR20080077446A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 액정 표시 장치 및 표시판
US7764128B2 (en) * 2008-06-27 2010-07-27 Visteon Global Technologies, Inc. Integrated circuit with non-crystal oscillator reference clock
KR101689301B1 (ko) 2010-04-13 2016-12-26 삼성디스플레이 주식회사 액정 표시 장치
JP6034666B2 (ja) * 2012-11-07 2016-11-30 矢崎総業株式会社 液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4333166A (en) * 1979-12-10 1982-06-01 Hughes Aircraft Company Semiconductor memory circuits
JP2755689B2 (ja) * 1989-06-12 1998-05-20 株式会社東芝 液晶表示用集積回路および液晶表示装置
DE4006243A1 (de) * 1989-07-21 1991-01-31 Eurosil Electronic Gmbh Schaltungsanordnung zum betrieb einer fluessigkristallanzeige
US5420600A (en) * 1989-08-31 1995-05-30 Siemens Aktiengesellschaft IC as a timed drive of a display matrix
KR950012082B1 (ko) * 1991-04-25 1995-10-13 니뽄 덴끼 가부시끼가이샤 표시 제어기
EP0523627A3 (en) * 1991-07-15 1993-08-25 Matsushita Electric Works, Ltd. Multi-cpu programmable controller
JP2894039B2 (ja) * 1991-10-08 1999-05-24 日本電気株式会社 表示装置

Also Published As

Publication number Publication date
WO1998000828A1 (en) 1998-01-08
KR100286522B1 (ko) 2001-04-16
JPH10511481A (ja) 1998-11-04
US5874931A (en) 1999-02-23
EP0847573A1 (en) 1998-06-17
TW381250B (en) 2000-02-01
KR19990044224A (ko) 1999-06-25
EP0847573A4 (en) 1999-10-27

Similar Documents

Publication Publication Date Title
JP3236627B2 (ja) 液晶ディスプレイチャージポンプを備えるマイクロコントローラ
JP3126037B2 (ja) Ｌｃｄディスプレー用デュアルポートｒａｍおよびスレーブポート共有を備えるマイクロコントローラ
JP3126036B2 (ja) 液晶ディスプレー用内部クロックを備えるマイクロコントローラ
KR100347654B1 (ko) 액정 디스플레이를 구동하기 위한 절전형 회로 및 방법
US6181313B1 (en) Liquid crystal display controller and liquid crystal display device
JP3895186B2 (ja) 表示装置用駆動装置および表示装置の駆動方法
JP3126038B2 (ja) Ｒａｍに記憶されたデータの更新によるｌｃｄ制御
JPH10511482A (ja) 液晶ディスプレー制御用に適合されたマイクロコントローラチップのテスト方法
US5218352A (en) Liquid crystal display circuit
JPH06130919A (ja) 液晶表示装置
JPH10148809A (ja) 液晶表示装置およびコモンドライバ
KR19980067903A (ko) 액정 표시장치용 바이어스 전압 발생장치 및 그 방법
JPH0667625A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees