JPH1051023A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1051023A JPH1051023A JP8200645A JP20064596A JPH1051023A JP H1051023 A JPH1051023 A JP H1051023A JP 8200645 A JP8200645 A JP 8200645A JP 20064596 A JP20064596 A JP 20064596A JP H1051023 A JPH1051023 A JP H1051023A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- photodiode element
- antireflection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】ホトダイオード素子を有する半導体装置の製造
工程を短縮すると共に、少量多品種製品の迅速な対応を
容易にする。 【解決手段】半導体基板の一領域にホトダイオード素子
の形成される半導体装置において、半導体基板上の全面
に反射防止膜となる絶縁膜、層間絶縁膜およびパッシベ
ーション膜等が積層して形成され、ホトダイオード素子
上の層間絶縁膜およびパッシベーション膜のみが選択的
に除去されてホトダイオード素子上の反射防止膜が露出
され、露出した反射防止膜の膜厚が計測されて、ホトダ
イオード素子の受光する光の反射量が最小になるように
受光波長にあわせて露出する反射防止膜の表面がエッチ
ング除去される。
工程を短縮すると共に、少量多品種製品の迅速な対応を
容易にする。 【解決手段】半導体基板の一領域にホトダイオード素子
の形成される半導体装置において、半導体基板上の全面
に反射防止膜となる絶縁膜、層間絶縁膜およびパッシベ
ーション膜等が積層して形成され、ホトダイオード素子
上の層間絶縁膜およびパッシベーション膜のみが選択的
に除去されてホトダイオード素子上の反射防止膜が露出
され、露出した反射防止膜の膜厚が計測されて、ホトダ
イオード素子の受光する光の反射量が最小になるように
受光波長にあわせて露出する反射防止膜の表面がエッチ
ング除去される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にホトダイオード素子を含んだ半導体装置
の製造方法に関する。
法に関し、特にホトダイオード素子を含んだ半導体装置
の製造方法に関する。
【０００２】
【従来の技術】ホトダイオード素子は一般にＩｎＰある
いはＧａＡｓ系の化合物半導体基板に形成される。しか
し、ホトダイオード素子が受光素子として用いられる場
合には、Ｓｉ半導体基板にも形成される。この場合に
は、このＳｉ半導体基板内に集積回路も同時に搭載され
る。
いはＧａＡｓ系の化合物半導体基板に形成される。しか
し、ホトダイオード素子が受光素子として用いられる場
合には、Ｓｉ半導体基板にも形成される。この場合に
は、このＳｉ半導体基板内に集積回路も同時に搭載され
る。
【０００３】通常では、発光あるいは受光する光を効率
的に利用するために、ホトダイオード素子の表面には反
射防止膜が形成される。このような反射防止膜を形成す
る技術については、例えば特開平４−１７９２７８号公
報に記載されている。これは、ホトダイオード素子が化
合物半導体基板に形成される場合であるが、Ｓｉ半導体
基板に形成される場合も同様である。
的に利用するために、ホトダイオード素子の表面には反
射防止膜が形成される。このような反射防止膜を形成す
る技術については、例えば特開平４−１７９２７８号公
報に記載されている。これは、ホトダイオード素子が化
合物半導体基板に形成される場合であるが、Ｓｉ半導体
基板に形成される場合も同様である。
【０００４】以下、図７および図８に基づいて従来の技
術を説明する。図７および図８は、Ｓｉ半導体基板にホ
トダイオード素子を形成する場合の工程順の断面図であ
る。図７（ａ）に示すように、導電型がＮ型のシリコン
基板１０１の表面部にＰ型拡散層１０２が形成される。
また、同時に集積回路を構成するバイポーラトランジス
タのベース領域１０３とエミッタ領域１０４とが形成さ
れる。そして、Ｐ型拡散層１０２およびバイポーラトラ
ンジスタ領域を被覆するように表面保護膜すなわち第１
層間絶縁膜１０５が形成される。
術を説明する。図７および図８は、Ｓｉ半導体基板にホ
トダイオード素子を形成する場合の工程順の断面図であ
る。図７（ａ）に示すように、導電型がＮ型のシリコン
基板１０１の表面部にＰ型拡散層１０２が形成される。
また、同時に集積回路を構成するバイポーラトランジス
タのベース領域１０３とエミッタ領域１０４とが形成さ
れる。そして、Ｐ型拡散層１０２およびバイポーラトラ
ンジスタ領域を被覆するように表面保護膜すなわち第１
層間絶縁膜１０５が形成される。
【０００５】次に、図７（ｂ）に示すようにＰ型拡散層
１０２上の第１層間絶縁膜が選択的に除去されＰ型拡散
層１０２表面が露出される。そして、反射防止膜１０６
が形成される。ここで、この反射防止膜１０６としてシ
リコン窒化膜等が用いられる。また、反射防止膜の膜厚
は一定になるように設定される。
１０２上の第１層間絶縁膜が選択的に除去されＰ型拡散
層１０２表面が露出される。そして、反射防止膜１０６
が形成される。ここで、この反射防止膜１０６としてシ
リコン窒化膜等が用いられる。また、反射防止膜の膜厚
は一定になるように設定される。
【０００６】次に、図７（ｃ）に示すように反射防止膜
１０６に積層して第２層間絶縁膜１０７が形成される。
そして、図７（ｄ）に示すように第１層間絶縁膜１０
５、反射防止膜１０６および第２層間絶縁膜１０７の所
定の領域に開口が設けられ、この開口を通してエミッタ
領域１０４に電気接続する電極１０８が形成される。
１０６に積層して第２層間絶縁膜１０７が形成される。
そして、図７（ｄ）に示すように第１層間絶縁膜１０
５、反射防止膜１０６および第２層間絶縁膜１０７の所
定の領域に開口が設けられ、この開口を通してエミッタ
領域１０４に電気接続する電極１０８が形成される。
【０００７】次に、図８（ａ）に示すように第２層間絶
縁膜１０７および電極１０８を被覆するパッシベーショ
ン膜１０９が堆積される。
縁膜１０７および電極１０８を被覆するパッシベーショ
ン膜１０９が堆積される。
【０００８】次に、図８（ｂ）に示すように、電極１０
８上のパッシベーション膜１０９が開口されパッド用開
口１１０が形成される。また同時に、Ｐ型拡散層１０２
上に位置する領域のパッシベーション膜１０９および第
２層間絶縁膜１０７が除去され、この領域に受光用開口
１１１が形成される。そして、反射防止膜１０６が露出
されるようになる。
８上のパッシベーション膜１０９が開口されパッド用開
口１１０が形成される。また同時に、Ｐ型拡散層１０２
上に位置する領域のパッシベーション膜１０９および第
２層間絶縁膜１０７が除去され、この領域に受光用開口
１１１が形成される。そして、反射防止膜１０６が露出
されるようになる。
【０００９】
【発明が解決しようとする課題】このような従来の技術
では、ホトダイオード素子を含んだ半導体装置が形成さ
れる半導体基板表面に、先ず、その表面を保護する表面
保護膜すなわち第１層間絶縁膜１０５が形成される。そ
して、ホトダイオード素子上の表面保護膜が選択的に除
去される。次に、一定の膜厚の反射防止膜が堆積され、
さらにパッシベーション膜等が形成された後、ホトダイ
オード素子上の反射防止膜が露出される。この露出する
反射防止膜がそのままホトダイオード素子の反射防止膜
として用いられる。
では、ホトダイオード素子を含んだ半導体装置が形成さ
れる半導体基板表面に、先ず、その表面を保護する表面
保護膜すなわち第１層間絶縁膜１０５が形成される。そ
して、ホトダイオード素子上の表面保護膜が選択的に除
去される。次に、一定の膜厚の反射防止膜が堆積され、
さらにパッシベーション膜等が形成された後、ホトダイ
オード素子上の反射防止膜が露出される。この露出する
反射防止膜がそのままホトダイオード素子の反射防止膜
として用いられる。
【００１０】このように従来の技術の場合には、半導体
基板上のホトダイオード素子領域の表面保護膜が選択的
に除去される工程が必要とされる。このために、全体の
製造工程が長くなり製造コストが高くなる。
基板上のホトダイオード素子領域の表面保護膜が選択的
に除去される工程が必要とされる。このために、全体の
製造工程が長くなり製造コストが高くなる。
【００１１】また、本発明の方法では反射防止膜の膜厚
は予め決められた一定の膜厚になるように堆積されてい
る。ここで、反射防止膜の膜厚はホトダイオード素子の
受光波長にあわせて反射量が最小になるように設定され
ている。
は予め決められた一定の膜厚になるように堆積されてい
る。ここで、反射防止膜の膜厚はホトダイオード素子の
受光波長にあわせて反射量が最小になるように設定され
ている。
【００１２】このために、このホトダイオード素子は予
め決められた一定の波長の受光の場合には対応できる
が、異なる波長を受光するホトダイオード素子には対応
できない。すなわち、規格の異なるホトダイオード素子
のためには、それにあわせた半導体装置を初めの工程か
ら作製しなければならなくなる。このため、この場合で
は少量多品種の製品対応が困難になり、迅速なユーザ対
応が必要とされる製品では非常に不利になる。
め決められた一定の波長の受光の場合には対応できる
が、異なる波長を受光するホトダイオード素子には対応
できない。すなわち、規格の異なるホトダイオード素子
のためには、それにあわせた半導体装置を初めの工程か
ら作製しなければならなくなる。このため、この場合で
は少量多品種の製品対応が困難になり、迅速なユーザ対
応が必要とされる製品では非常に不利になる。
【００１３】本発明の目的は、ホトダイオード素子を有
する半導体装置の製造工程を短縮すると共に、少量多品
種製品の迅速な対応を容易にする半導体装置の製造方法
を提供することにある。
する半導体装置の製造工程を短縮すると共に、少量多品
種製品の迅速な対応を容易にする半導体装置の製造方法
を提供することにある。
【００１４】
【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、半導体基板の一領域にホトダイオ
ード素子の形成される半導体装置において、半導体基板
全面に反射防止膜となる絶縁膜、層間絶縁膜およびパッ
シベーション膜を積層して形成する工程と、前記ホトダ
イオード素子上の層間絶縁膜およびパッシベーション膜
のみを選択的に除去し前記ホトダイオード素子上の反射
防止膜を露出する工程と、ｍを正の整数、λを前記ホト
ダイオード素子の受光波長、ｎを前記反射防止膜の屈折
率とするとき、前記露出した反射防止膜をエッチングし
て前記エッチング後の反射防止膜の膜厚ｄが、ｄ＝ｍλ
／４ｎになるようにする工程とを含む。
体装置の製造方法は、半導体基板の一領域にホトダイオ
ード素子の形成される半導体装置において、半導体基板
全面に反射防止膜となる絶縁膜、層間絶縁膜およびパッ
シベーション膜を積層して形成する工程と、前記ホトダ
イオード素子上の層間絶縁膜およびパッシベーション膜
のみを選択的に除去し前記ホトダイオード素子上の反射
防止膜を露出する工程と、ｍを正の整数、λを前記ホト
ダイオード素子の受光波長、ｎを前記反射防止膜の屈折
率とするとき、前記露出した反射防止膜をエッチングし
て前記エッチング後の反射防止膜の膜厚ｄが、ｄ＝ｍλ
／４ｎになるようにする工程とを含む。
【００１５】ここで、反射防止膜としてシリコン窒化膜
あるいはシリコンオキシナイトライド膜が用いられる。
あるいはシリコンオキシナイトライド膜が用いられる。
【００１６】また、本発明の半導体装置の製造方法は、
前記層間絶縁膜およびパッシベーション膜を選択的に除
去した後、さらに、露出する反射防止膜の膜厚を計測す
る工程と、前記計測後、前記露出する反射防止膜のエッ
チング量を受光波長にあわせて決定する工程とを含む。
前記層間絶縁膜およびパッシベーション膜を選択的に除
去した後、さらに、露出する反射防止膜の膜厚を計測す
る工程と、前記計測後、前記露出する反射防止膜のエッ
チング量を受光波長にあわせて決定する工程とを含む。
【００１７】あるいは、本発明の半導体装置の製造方法
は、半導体基板の一領域にホトダイオード素子の形成さ
れる半導体装置において、半導体基板全面に膜厚の薄い
保護絶縁膜と反射防止膜となる絶縁膜とを積層して形成
する工程と、前記反射防止膜となる絶縁膜上に層間絶縁
膜およびパッシベーション膜を積層して形成する工程
と、前記ホトダイオード素子上の層間絶縁膜およびパッ
シベーション膜のみを選択的に除去し前記ホトダイオー
ド素子上の反射防止膜を露出する工程と、前記露出した
反射防止膜の膜厚を計測する工程と、前記計測後、前記
ホトダイオード素子の受光する光の反射量が最小になる
ように受光波長にあわせて前記露出する反射防止膜をエ
ッチングする工程とを含む。
は、半導体基板の一領域にホトダイオード素子の形成さ
れる半導体装置において、半導体基板全面に膜厚の薄い
保護絶縁膜と反射防止膜となる絶縁膜とを積層して形成
する工程と、前記反射防止膜となる絶縁膜上に層間絶縁
膜およびパッシベーション膜を積層して形成する工程
と、前記ホトダイオード素子上の層間絶縁膜およびパッ
シベーション膜のみを選択的に除去し前記ホトダイオー
ド素子上の反射防止膜を露出する工程と、前記露出した
反射防止膜の膜厚を計測する工程と、前記計測後、前記
ホトダイオード素子の受光する光の反射量が最小になる
ように受光波長にあわせて前記露出する反射防止膜をエ
ッチングする工程とを含む。
【００１８】ここで、保護絶縁膜としてシリコン酸化膜
が用いられ、反射防止膜としてシリコン窒化膜またはシ
リコンオキシナイトライド膜が用いられる。
が用いられ、反射防止膜としてシリコン窒化膜またはシ
リコンオキシナイトライド膜が用いられる。
【００１９】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１乃至図３に基づいて説明する。図１乃至図３は、
本発明の製造工程順の断面図である。
を図１乃至図３に基づいて説明する。図１乃至図３は、
本発明の製造工程順の断面図である。
【００２０】図１（ａ）に示すように、従来の技術と同
様に導電型がＮ型のシリコン基板１の表面部にＰ型拡散
層２が形成される。また、同時に集積回路を構成するバ
イポーラトランジスタのベース領域３とエミッタ領域４
とが形成される。そして、Ｐ型拡散層２およびバイポー
ラトランジスタ領域を被覆するように反射防止用絶縁膜
５が形成される。この反射防止用絶縁膜５は、膜厚が２
５０ｎｍのシリコンオキシナイトライド膜である。ここ
で、このシリコンオキシナイトライド膜は化学気相成長
（ＣＶＤ）法で堆積される。
様に導電型がＮ型のシリコン基板１の表面部にＰ型拡散
層２が形成される。また、同時に集積回路を構成するバ
イポーラトランジスタのベース領域３とエミッタ領域４
とが形成される。そして、Ｐ型拡散層２およびバイポー
ラトランジスタ領域を被覆するように反射防止用絶縁膜
５が形成される。この反射防止用絶縁膜５は、膜厚が２
５０ｎｍのシリコンオキシナイトライド膜である。ここ
で、このシリコンオキシナイトライド膜は化学気相成長
（ＣＶＤ）法で堆積される。
【００２１】次に、図１（ｂ）に示すように反射防止用
絶縁膜５を被覆する層間絶縁膜６が形成される。この層
間絶縁膜６はＣＶＤ法で成膜される膜厚２００ｎｍのシ
リコン酸化膜である。
絶縁膜５を被覆する層間絶縁膜６が形成される。この層
間絶縁膜６はＣＶＤ法で成膜される膜厚２００ｎｍのシ
リコン酸化膜である。
【００２２】次に、図１（ｃ）に示すように、反射防止
用絶縁膜５および層間絶縁膜６の所定の領域に開口が設
けられ、この開口を通してエミッタ領域４に電気接続す
る電極７が形成される。
用絶縁膜５および層間絶縁膜６の所定の領域に開口が設
けられ、この開口を通してエミッタ領域４に電気接続す
る電極７が形成される。
【００２３】次に、図１（ｄ）に示すように層間絶縁膜
６および電極７を被覆するパッシベーション膜８が堆積
される。このパッシベーション膜８はプラズマＣＶＤ法
で堆積されるシリコン窒化膜である。
６および電極７を被覆するパッシベーション膜８が堆積
される。このパッシベーション膜８はプラズマＣＶＤ法
で堆積されるシリコン窒化膜である。
【００２４】次に、図２（ａ）に示すように、パッシベ
ーション膜８上にレジストマスク９が公知のフォトリソ
グラフィ技術で形成される。そして、このレジストマス
ク９をエッチングのマスクにして、電極７上のパッシベ
ーション膜８が反応性ドライエッチング（ＲＩＥ）でエ
ッチング除去され、図２（ｂ）に示すようにパッド用開
口１０が形成される。またこの時、Ｐ型拡散層２上に位
置する領域のパッシベーション膜８もエッチングされ、
層間絶縁膜６が露出されるようになる。
ーション膜８上にレジストマスク９が公知のフォトリソ
グラフィ技術で形成される。そして、このレジストマス
ク９をエッチングのマスクにして、電極７上のパッシベ
ーション膜８が反応性ドライエッチング（ＲＩＥ）でエ
ッチング除去され、図２（ｂ）に示すようにパッド用開
口１０が形成される。またこの時、Ｐ型拡散層２上に位
置する領域のパッシベーション膜８もエッチングされ、
層間絶縁膜６が露出されるようになる。
【００２５】このようにした後、図２（ｃ）に示すよう
に露出した層間絶縁膜６が選択的にＲＩＥでエッチング
される。ここで、ＲＩＥの反応ガスとしてＣＨ2 Ｆ2 と
ＣＦ4 の混合ガスが使用される。そして、反射防止用絶
縁膜５が露出される。
に露出した層間絶縁膜６が選択的にＲＩＥでエッチング
される。ここで、ＲＩＥの反応ガスとしてＣＨ2 Ｆ2 と
ＣＦ4 の混合ガスが使用される。そして、反射防止用絶
縁膜５が露出される。
【００２６】次に、図３（ａ）に示すようにレジストマ
スク９をエッチングマスクにして、反射防止用絶縁膜５
の表面がエッチングされ、所望の反射防止膜５ａが形成
される。このエッチングでは、エッチング後の反射防止
用絶縁膜５の残膜厚すなわち、反射防止膜５ａの膜厚が
（１）式を満足するように制御される。
スク９をエッチングマスクにして、反射防止用絶縁膜５
の表面がエッチングされ、所望の反射防止膜５ａが形成
される。このエッチングでは、エッチング後の反射防止
用絶縁膜５の残膜厚すなわち、反射防止膜５ａの膜厚が
（１）式を満足するように制御される。
【００２７】
【００２８】ここで、ｄは反射防止用絶縁膜の残膜厚す
なわち反射防止膜５ａの膜厚であり、λはホトダイオー
ド素子に受光される入射光の波長である。また、ｎは反
射防止用絶縁膜５の屈折率であり、ｍは正の整数であ
る。
なわち反射防止膜５ａの膜厚であり、λはホトダイオー
ド素子に受光される入射光の波長である。また、ｎは反
射防止用絶縁膜５の屈折率であり、ｍは正の整数であ
る。
【００２９】この反射防止用絶縁膜５のエッチングで
は、エッチング前に反射防止用絶縁膜の膜厚が測定され
る。そして、エッチングすべき膜厚が決められる。例え
ば、λが９５０ｎｍの場合には、シリコンオキシナイト
ライド膜の屈折率を１．７とすると、反射防止用絶縁膜
５の残膜量が１４０ｎｍ程度になるようにエッチング制
御される。
は、エッチング前に反射防止用絶縁膜の膜厚が測定され
る。そして、エッチングすべき膜厚が決められる。例え
ば、λが９５０ｎｍの場合には、シリコンオキシナイト
ライド膜の屈折率を１．７とすると、反射防止用絶縁膜
５の残膜量が１４０ｎｍ程度になるようにエッチング制
御される。
【００３０】以上のようにした後、レジストマスク９が
剥離され図３（ｂ）に示すような断面構造の半導体装置
が形成される。すなわち、シリコン基板１の表面にホト
ダイオード素子を構成するＰ型拡散層２が形成され、こ
のＰ型拡散層２上に所望の膜厚に制御された反射防止膜
５ａが形成される。この反射防止膜５ａは、パッシベー
ション効果を有する絶縁膜である。
剥離され図３（ｂ）に示すような断面構造の半導体装置
が形成される。すなわち、シリコン基板１の表面にホト
ダイオード素子を構成するＰ型拡散層２が形成され、こ
のＰ型拡散層２上に所望の膜厚に制御された反射防止膜
５ａが形成される。この反射防止膜５ａは、パッシベー
ション効果を有する絶縁膜である。
【００３１】そして、シリコン基板１の表面には集積回
路を構成するバイポーラトランジスタのベース領域３お
よびエミッタ領域４が形成される。このバイポーラトラ
ンジスタ領域は反射防止用絶縁膜５と層間絶縁膜６の積
層する絶縁膜で被覆される。さらに、エミッタ領域４に
電気接続する電極７を被覆するパッシベーション膜８が
形成される。なお、このパッシベーション膜８は半導体
装置のホトダイオード素子領域以外の領域を被覆するよ
うに形成される。
路を構成するバイポーラトランジスタのベース領域３お
よびエミッタ領域４が形成される。このバイポーラトラ
ンジスタ領域は反射防止用絶縁膜５と層間絶縁膜６の積
層する絶縁膜で被覆される。さらに、エミッタ領域４に
電気接続する電極７を被覆するパッシベーション膜８が
形成される。なお、このパッシベーション膜８は半導体
装置のホトダイオード素子領域以外の領域を被覆するよ
うに形成される。
【００３２】本発明では、半導体装置ができあがった後
にホトダイオード素子領域の表面に反射防止膜が形成さ
れる。そして、反射防止膜の膜厚はエッチングで制御さ
れるようになる。このため、受光素子として機能するホ
トダイオード素子の受光波長の異なる場合でも、この半
導体装置のできあがった後に対応できるようになる。こ
のようにして、一種類の半導体装置で受光波長領域の異
なる多品種に容易に対応できるようになり、半導体装置
の製造の大幅な効率化が可能になる。また、半導体装置
の利用者（ユーザ）対応が迅速にでき製品のＴｕｒｎ
ＡｒｏｕｎｄＴｉｍｅ（ＴＡＴ）が大幅に短縮されるよ
うになる。
にホトダイオード素子領域の表面に反射防止膜が形成さ
れる。そして、反射防止膜の膜厚はエッチングで制御さ
れるようになる。このため、受光素子として機能するホ
トダイオード素子の受光波長の異なる場合でも、この半
導体装置のできあがった後に対応できるようになる。こ
のようにして、一種類の半導体装置で受光波長領域の異
なる多品種に容易に対応できるようになり、半導体装置
の製造の大幅な効率化が可能になる。また、半導体装置
の利用者（ユーザ）対応が迅速にでき製品のＴｕｒｎ
ＡｒｏｕｎｄＴｉｍｅ（ＴＡＴ）が大幅に短縮されるよ
うになる。
【００３３】次に、第２の実施の形態を図４と図５に基
づいて説明する。図４と図５は、本発明の製造工程順の
断面図である。この場合の第１の実施の形態との違い
は、ホトダイオード素子を構成するＰ型拡散層の表面に
膜厚の薄い保護絶縁膜が形成され、この保護絶縁膜上に
反射防止膜が形成される点にある。
づいて説明する。図４と図５は、本発明の製造工程順の
断面図である。この場合の第１の実施の形態との違い
は、ホトダイオード素子を構成するＰ型拡散層の表面に
膜厚の薄い保護絶縁膜が形成され、この保護絶縁膜上に
反射防止膜が形成される点にある。
【００３４】図４（ａ）に示すように、第１の実施の形
態で説明したのと同様に、Ｎ型のシリコン基板１の表面
部にＰ型拡散層２が形成される。同時に集積回路を構成
するバイポーラトランジスタのベース領域３とエミッタ
領域４とが形成される。そして、Ｐ型拡散層２およびバ
イポーラトランジスタ領域を被覆するように保護絶縁膜
１１が形成される。ここで、この保護絶縁膜１１は膜厚
が７０ｎｍのシリコン酸化膜である。そして、この保護
絶縁膜１１上に反射防止用絶縁膜５が形成される。この
反射防止用絶縁膜５は、膜厚が１５０ｎｍのシリコン窒
化膜である。ここで、このシリコン窒化膜は熱ＣＶＤ法
で堆積される。
態で説明したのと同様に、Ｎ型のシリコン基板１の表面
部にＰ型拡散層２が形成される。同時に集積回路を構成
するバイポーラトランジスタのベース領域３とエミッタ
領域４とが形成される。そして、Ｐ型拡散層２およびバ
イポーラトランジスタ領域を被覆するように保護絶縁膜
１１が形成される。ここで、この保護絶縁膜１１は膜厚
が７０ｎｍのシリコン酸化膜である。そして、この保護
絶縁膜１１上に反射防止用絶縁膜５が形成される。この
反射防止用絶縁膜５は、膜厚が１５０ｎｍのシリコン窒
化膜である。ここで、このシリコン窒化膜は熱ＣＶＤ法
で堆積される。
【００３５】そして、反射防止用絶縁膜５を被覆する層
間絶縁膜６が形成される。この層間絶縁膜６は膜厚１５
０ｎｍ程度のシリコン酸化膜である。
間絶縁膜６が形成される。この層間絶縁膜６は膜厚１５
０ｎｍ程度のシリコン酸化膜である。
【００３６】さらに、反射防止用絶縁膜５および層間絶
縁膜６の所定の領域に開口が設けられ、この開口を通し
てエミッタ領域４に電気接続する電極７が形成される。
そして、層間絶縁膜６および電極７を被覆するパッシベ
ーション膜８が堆積される。ここで、パッシベーション
膜８はプラズマＣＶＤ法で堆積される膜厚５００ｎｍ程
度のシリコン窒化膜である。
縁膜６の所定の領域に開口が設けられ、この開口を通し
てエミッタ領域４に電気接続する電極７が形成される。
そして、層間絶縁膜６および電極７を被覆するパッシベ
ーション膜８が堆積される。ここで、パッシベーション
膜８はプラズマＣＶＤ法で堆積される膜厚５００ｎｍ程
度のシリコン窒化膜である。
【００３７】次に、図４（ｂ）に示すように、第１の実
施の形態と同様にレジストマスク９をエッチングのマス
クにして、電極７上のパッシベーション膜８がＲＩＥで
エッチング除去されパッド用開口１０が形成される。ま
た、Ｐ型拡散層２上に位置する領域のパッシベーション
膜８もエッチングされ、層間絶縁膜６が露出されるよう
になる。
施の形態と同様にレジストマスク９をエッチングのマス
クにして、電極７上のパッシベーション膜８がＲＩＥで
エッチング除去されパッド用開口１０が形成される。ま
た、Ｐ型拡散層２上に位置する領域のパッシベーション
膜８もエッチングされ、層間絶縁膜６が露出されるよう
になる。
【００３８】次に、図４（ｃ）に示すように層間絶縁膜
６が選択的にＲＩＥでエッチングされる。ここで、ＲＩ
Ｅの反応ガスとしてＣＨＦ3 とＣＦ4 の混合ガスが使用
される。そして、反射防止用絶縁膜５が露出される。そ
して、このエッチング後の反射防止用絶縁膜５の膜厚が
計測される。
６が選択的にＲＩＥでエッチングされる。ここで、ＲＩ
Ｅの反応ガスとしてＣＨＦ3 とＣＦ4 の混合ガスが使用
される。そして、反射防止用絶縁膜５が露出される。そ
して、このエッチング後の反射防止用絶縁膜５の膜厚が
計測される。
【００３９】次に、図５（ａ）に示すようにレジストマ
スク９をエッチングマスクにして、反射防止用絶縁膜５
の表面がエッチングされ、所望の膜厚の反射防止膜５ａ
が形成される。
スク９をエッチングマスクにして、反射防止用絶縁膜５
の表面がエッチングされ、所望の膜厚の反射防止膜５ａ
が形成される。
【００４０】ここで、例えば、λが９５０ｎｍの場合に
は、シリコン窒化膜の屈折率を２．０とすると、反射防
止用絶縁膜５の残膜量が５０ｎｍ程度になるようにエッ
チング制御される。
は、シリコン窒化膜の屈折率を２．０とすると、反射防
止用絶縁膜５の残膜量が５０ｎｍ程度になるようにエッ
チング制御される。
【００４１】ここで、エッチング後にできあがる反射防
止膜５ａの膜厚とその反射防止の効率との関係を図６で
説明する。ここで、反射防止の効率は、入射光を受光し
たときのホトダイオード素子の実測した出力電流で表
す。図６からわかるように、反射防止の効率は、反射防
止膜の膜厚が５０ｎｍ付近でピークなる。そして、反射
防止膜の膜厚が１５０ｎｍ程度までは単調に低下する。
この図より、この場合の反射防止膜の膜厚が５０〜１０
０ｎｍになるように設定されるとよいことがわかる。
止膜５ａの膜厚とその反射防止の効率との関係を図６で
説明する。ここで、反射防止の効率は、入射光を受光し
たときのホトダイオード素子の実測した出力電流で表
す。図６からわかるように、反射防止の効率は、反射防
止膜の膜厚が５０ｎｍ付近でピークなる。そして、反射
防止膜の膜厚が１５０ｎｍ程度までは単調に低下する。
この図より、この場合の反射防止膜の膜厚が５０〜１０
０ｎｍになるように設定されるとよいことがわかる。
【００４２】以上のようにした後、レジストマスク９が
剥離され図５（ｂ）に示すような断面構造の半導体装置
が形成される。すなわち、シリコン基板１の表面にホト
ダイオード素子を構成するＰ型拡散層２が形成され、こ
のＰ型拡散層２上に保護絶縁膜１１を介して所望の膜厚
に制御された反射防止膜５ａが形成される。
剥離され図５（ｂ）に示すような断面構造の半導体装置
が形成される。すなわち、シリコン基板１の表面にホト
ダイオード素子を構成するＰ型拡散層２が形成され、こ
のＰ型拡散層２上に保護絶縁膜１１を介して所望の膜厚
に制御された反射防止膜５ａが形成される。
【００４３】そして、シリコン基板１の表面には集積回
路を構成するバイポーラトランジスタのベース領域３お
よびエミッタ領域４が形成される。このバイポーラトラ
ンジスタ領域は保護絶縁膜１１、反射防止用絶縁膜５お
よび層間絶縁膜６の積層する絶縁膜で被覆されることに
なる。さらに、エミッタ領域４に電気接続する電極７を
被覆するパッシベーション膜８が形成される。
路を構成するバイポーラトランジスタのベース領域３お
よびエミッタ領域４が形成される。このバイポーラトラ
ンジスタ領域は保護絶縁膜１１、反射防止用絶縁膜５お
よび層間絶縁膜６の積層する絶縁膜で被覆されることに
なる。さらに、エミッタ領域４に電気接続する電極７を
被覆するパッシベーション膜８が形成される。
【００４４】第２の実施の形態では、反射防止膜の材料
としてシリコン窒化膜が使用できる。通常、シリコン窒
化膜がシリコン基板に直接に被着されると、この界面に
多量の界面順位が形成される。そして、これによりバイ
ポーラトランジスタの特性が劣化するようになる。ま
た、シリコン窒化膜の熱応力が大きくこれによってもバ
イポーラトランジスタの劣化が生じる。しかし、本発明
ではシリコン基板の表面に保護絶縁膜が形成されるため
シリコン窒化膜で構成される反射防止膜が形成できる。
としてシリコン窒化膜が使用できる。通常、シリコン窒
化膜がシリコン基板に直接に被着されると、この界面に
多量の界面順位が形成される。そして、これによりバイ
ポーラトランジスタの特性が劣化するようになる。ま
た、シリコン窒化膜の熱応力が大きくこれによってもバ
イポーラトランジスタの劣化が生じる。しかし、本発明
ではシリコン基板の表面に保護絶縁膜が形成されるため
シリコン窒化膜で構成される反射防止膜が形成できる。
【００４５】反射防止膜がシリコン窒化膜で形成される
と、そのパッシベーション能力が高くなり、半導体装置
特にホトダイオード素子領域の信頼性が向上する。
と、そのパッシベーション能力が高くなり、半導体装置
特にホトダイオード素子領域の信頼性が向上する。
【００４６】
【発明の効果】本発明の半導体装置の製造方法では、半
導体基板の一領域にホトダイオード素子の形成される半
導体装置において、半導体基板上の全面に反射防止膜と
なる絶縁膜、層間絶縁膜およびパッシベーション膜等が
積層して形成され、ホトダイオード素子上の層間絶縁膜
およびパッシベーション膜のみが選択的に除去されてホ
トダイオード素子上の反射防止膜が露出され、露出した
反射防止膜の膜厚が計測されて、ホトダイオード素子の
受光する光の反射量が最小になるように受光波長にあわ
せて露出する反射防止膜の表面がエッチングされる。
導体基板の一領域にホトダイオード素子の形成される半
導体装置において、半導体基板上の全面に反射防止膜と
なる絶縁膜、層間絶縁膜およびパッシベーション膜等が
積層して形成され、ホトダイオード素子上の層間絶縁膜
およびパッシベーション膜のみが選択的に除去されてホ
トダイオード素子上の反射防止膜が露出され、露出した
反射防止膜の膜厚が計測されて、ホトダイオード素子の
受光する光の反射量が最小になるように受光波長にあわ
せて露出する反射防止膜の表面がエッチングされる。
【００４７】この場合には、半導体基板上のホトダイオ
ード素子領域の表面保護膜が従来技術のように選択的に
除去される必要がない。このために、全体の製造工程が
短縮され製造コストが低減する。
ード素子領域の表面保護膜が従来技術のように選択的に
除去される必要がない。このために、全体の製造工程が
短縮され製造コストが低減する。
【００４８】また、本発明の方法では反射防止膜の膜厚
は、半導体装置の最終の製造工程で、ホトダイオード素
子の受光波長にあわせて反射量が最小になるようにエッ
チングにより決定される。
は、半導体装置の最終の製造工程で、ホトダイオード素
子の受光波長にあわせて反射量が最小になるようにエッ
チングにより決定される。
【００４９】このために、異なる波長を受光するホトダ
イオード素子に柔軟に対応できるようになる。すなわ
ち、本発明では、少量多品種の製品対応が容易になり、
迅速なユーザ対応が可能になる。
イオード素子に柔軟に対応できるようになる。すなわ
ち、本発明では、少量多品種の製品対応が容易になり、
迅速なユーザ対応が可能になる。
【図１】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図２】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図３】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図４】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図５】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図６】上記第２の実施の形態での反射防止の効率を説
明するグラフである。
明するグラフである。
【図７】従来の技術を説明するための製造工程順の断面
図である。
図である。
【図８】従来の技術を説明するための製造工程順の断面
図である。
図である。
１，１０１ シリコン基板 ２，１０２ Ｐ型拡散層 ３，１０３ ベース領域 ４，１０４ エミッタ領域 ５ 反射防止用絶縁膜 ５ａ，１０６ 反射防止膜 ６ 層間絶縁膜 ７，１０８ 電極 ８，１０９ パッシベーション膜 ９ レジストマスク １０，１１０ パッド用開口 １１ 保護絶縁膜 １０５ 第１層間絶縁膜 １０７ 第２層間絶縁膜 １１１ 受光用開口
Claims (7)
- 【請求項１】 半導体基板の一領域にホトダイオード素
子の形成される半導体装置において、前記半導体基板上
の全面に反射防止膜となる絶縁膜、層間絶縁膜およびパ
ッシベーション膜を積層して形成する工程と、前記ホト
ダイオード素子上の層間絶縁膜およびパッシベーション
膜のみを選択的に除去し前記ホトダイオード素子上の反
射防止膜を露出する工程と、ｍを正の整数、λを前記ホ
トダイオード素子の受光波長、ｎを前記反射防止膜の屈
折率とするとき、前記露出した反射防止膜をエッチング
して前記エッチング後の反射防止膜の膜厚ｄが、ｄ＝ｍ
λ／４ｎになるようにする工程と、を含むことを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記反射防止膜がシリコン窒化膜である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記反射防止膜がシリコンオキシナイト
ライド膜であることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】 前記層間絶縁膜およびパッシベーション
膜を選択的に除去した後、露出する反射防止膜の膜厚を
計測する工程と、前記計測後、前記露出する反射防止膜
のエッチング量を受光波長にあわせて決定する工程とを
含むことを特徴とする請求項１、請求項２または請求項
３記載の半導体装置の製造方法。 - 【請求項５】 半導体基板の一領域にホトダイオード素
子の形成される半導体装置において、前記半導体基板表
面に膜厚の薄い保護絶縁膜と反射防止膜となる絶縁膜と
を積層して形成する工程と、前記反射防止膜となる絶縁
膜上に層間絶縁膜およびパッシベーション膜を積層して
形成する工程と、前記ホトダイオード素子上の層間絶縁
膜およびパッシベーション膜のみを選択的に除去し前記
ホトダイオード素子上の反射防止膜を露出する工程と、
前記露出した反射防止膜の膜厚を計測する工程と、前記
計測後、前記ホトダイオード素子の受光する光の反射量
が最小になるように受光波長にあわせて前記露出する反
射防止膜の表面をエッチングする工程と、を含むことを
特徴とする半導体装置の製造方法。 - 【請求項６】 前記保護絶縁膜がシリコン酸化膜であり
前記反射防止膜がシリコン窒化膜であることを特徴とす
る請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記保護絶縁膜がシリコン酸化膜であり
前記反射防止膜がシリコンオキシナイトライド膜である
ことを特徴とする請求項５記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200645A JP2928163B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200645A JP2928163B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051023A true JPH1051023A (ja) | 1998-02-20 |
| JP2928163B2 JP2928163B2 (ja) | 1999-08-03 |
Family
ID=16427849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8200645A Expired - Fee Related JP2928163B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928163B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100650459B1 (ko) | 2003-09-29 | 2006-11-29 | 산요덴키가부시키가이샤 | 광 반도체 집적 회로 장치의 제조 방법 |
| KR100650460B1 (ko) | 2003-09-29 | 2006-11-29 | 산요덴키가부시키가이샤 | 광 반도체 집적 회로 장치의 제조 방법 |
| US7493713B2 (en) | 2005-01-28 | 2009-02-24 | Samsung Electronics Co., Ltd. | Image sensor and related method of fabrication |
| JP2014239254A (ja) * | 2014-08-21 | 2014-12-18 | 信越化学工業株式会社 | 太陽電池モジュールの製造方法及び太陽電池モジュール |
-
1996
- 1996-07-30 JP JP8200645A patent/JP2928163B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100650459B1 (ko) | 2003-09-29 | 2006-11-29 | 산요덴키가부시키가이샤 | 광 반도체 집적 회로 장치의 제조 방법 |
| KR100650460B1 (ko) | 2003-09-29 | 2006-11-29 | 산요덴키가부시키가이샤 | 광 반도체 집적 회로 장치의 제조 방법 |
| US7493713B2 (en) | 2005-01-28 | 2009-02-24 | Samsung Electronics Co., Ltd. | Image sensor and related method of fabrication |
| JP2014239254A (ja) * | 2014-08-21 | 2014-12-18 | 信越化学工業株式会社 | 太陽電池モジュールの製造方法及び太陽電池モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2928163B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7476598B2 (en) | Photodiode and method of manufacturing the same | |
| US6437425B1 (en) | Semiconductor devices which utilize low K dielectrics | |
| JPH0997892A (ja) | 回路内蔵受光素子およびその製造方法 | |
| JP2928163B2 (ja) | 半導体装置の製造方法 | |
| US6335215B1 (en) | Self-alignment method of making | |
| US7605049B2 (en) | Optical semiconductor device and manufacturing method for same | |
| US20060091565A1 (en) | LED with self aligned bond pad | |
| US4606115A (en) | Method of manufacturing optically sensitive semiconductor devices including anti-reflective coatings | |
| US7136407B2 (en) | Semiconductor laser diode with removable high reflection film and method of manufacturing the same | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| US20040012021A1 (en) | Semiconductor device and optical device including the same | |
| JP3952752B2 (ja) | 半導体装置の製造方法 | |
| JP2973948B2 (ja) | 半導体装置の製造方法 | |
| JPH0831582B2 (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| JP2908366B2 (ja) | 半導体装置の製造方法 | |
| JP3900552B2 (ja) | 光センサの製造方法 | |
| JPH0575092A (ja) | 光電子集積回路装置の製造方法 | |
| JP2006216757A (ja) | 光半導体装置およびその製造方法 | |
| JP3311564B2 (ja) | 光半導体装置 | |
| JP2700357B2 (ja) | 回路内蔵受光素子 | |
| JPH08213647A (ja) | 光半導体装置 | |
| JPH05129575A (ja) | 光半導体装置の製造方法 | |
| JPH08213581A (ja) | 集積化受光素子及びその製造方法 | |
| KR100227624B1 (ko) | 반도체 소자의 본딩 패드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |