JPH1050875A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1050875A JPH1050875A JP8201905A JP20190596A JPH1050875A JP H1050875 A JPH1050875 A JP H1050875A JP 8201905 A JP8201905 A JP 8201905A JP 20190596 A JP20190596 A JP 20190596A JP H1050875 A JPH1050875 A JP H1050875A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- adhesive
- semiconductor
- ground wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 はんだ付け実装時のクラック発生を低減する
半導体装置を提供する。 【構成】（ａ）絶縁ベース基材、絶縁ベース基材に形成
され半導体素子電極と電気的に接続される金属配線パタ
ーン（微細配線部とグランド配線部を有する）、該絶縁
ベース基板及び該金属配線パターンを覆う絶縁保護レジ
スト、半導体素子を搭載する面の裏面に形成された外部
接続端子により構成される半導体素子搭載用基板、
（ｂ）該半導体素子搭載用基板のグランド配線部に接着
材を介して接着された、配線パターンと電気的に接続さ
れた半導体素子（ｃ）該半導体素子全体を封止する有機
絶縁封止材とにより成る半導体装置において、（ｄ）該
半導体素子搭載用基板（ａ）の半導体素子搭載面に、金
属配線パターン中のグランド配線部形状と同等以下の大
きさでかつ半導体素子形状と同等以下の大きさに、接着
材を配置した半導体装置。
半導体装置を提供する。 【構成】（ａ）絶縁ベース基材、絶縁ベース基材に形成
され半導体素子電極と電気的に接続される金属配線パタ
ーン（微細配線部とグランド配線部を有する）、該絶縁
ベース基板及び該金属配線パターンを覆う絶縁保護レジ
スト、半導体素子を搭載する面の裏面に形成された外部
接続端子により構成される半導体素子搭載用基板、
（ｂ）該半導体素子搭載用基板のグランド配線部に接着
材を介して接着された、配線パターンと電気的に接続さ
れた半導体素子（ｃ）該半導体素子全体を封止する有機
絶縁封止材とにより成る半導体装置において、（ｄ）該
半導体素子搭載用基板（ａ）の半導体素子搭載面に、金
属配線パターン中のグランド配線部形状と同等以下の大
きさでかつ半導体素子形状と同等以下の大きさに、接着
材を配置した半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型の半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】近年、半導体の動向としては高密度実装
化が進んでおり、これに伴い半導体装置はピン挿入型か
ら表面実装型のパッケージに主流が移っている。また、
半導体の集積度が向上するに従い、パッケージの入出力
端子数が増加している。これまで、表面実装型の代表的
な半導体装置として、金属リードフレームに半導体素子
を搭載し、金線ワイヤーボンディングした後に全体を封
止し、外部リードを切断・成形して封止部側面より出す
構造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａ
ｇｅ）等が使用されてきた。しかし、これを多端子化す
るには、端子ピッチを縮小する必要があり、０．５ｍｍ
ピッチ以下の領域では、半導体装置を搭載するマザーボ
ードとの接続に高度な技術が必要となる。このため、外
面素子をアレイ状に配したＯＭＰＡＣ（Ｏｖｅｒ−Ｍｏ
ｌｄｅｄ Ｐａｄ Ｇｒｉｄ Ｃａｒｒｉｅｒ）方式の
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発さ
れ、実用化が進められている。このＢＧＡは、前記のＱ
ＦＰよりも、単位面積あたりの外部端子を多く配置する
ことができ、マザーボード上への面付け実装が容易であ
る。
化が進んでおり、これに伴い半導体装置はピン挿入型か
ら表面実装型のパッケージに主流が移っている。また、
半導体の集積度が向上するに従い、パッケージの入出力
端子数が増加している。これまで、表面実装型の代表的
な半導体装置として、金属リードフレームに半導体素子
を搭載し、金線ワイヤーボンディングした後に全体を封
止し、外部リードを切断・成形して封止部側面より出す
構造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａ
ｇｅ）等が使用されてきた。しかし、これを多端子化す
るには、端子ピッチを縮小する必要があり、０．５ｍｍ
ピッチ以下の領域では、半導体装置を搭載するマザーボ
ードとの接続に高度な技術が必要となる。このため、外
面素子をアレイ状に配したＯＭＰＡＣ（Ｏｖｅｒ−Ｍｏ
ｌｄｅｄ Ｐａｄ Ｇｒｉｄ Ｃａｒｒｉｅｒ）方式の
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発さ
れ、実用化が進められている。このＢＧＡは、前記のＱ
ＦＰよりも、単位面積あたりの外部端子を多く配置する
ことができ、マザーボード上への面付け実装が容易であ
る。
【０００３】図２は一般的なＢＧＡ装置の構造を示す断
面図である。図２において、半導体素子１は半導体素子
搭載用基板の上に接着材３などを用いて固定され、半導
体素子１上の端子は半導体素子搭載用基板上の金メッキ
端子８と金ワイヤ９によって電気接続され、さらに半導
体素子は有機絶縁封止材５によって封止されている。一
方、基板にははんだボール１１をアレイ状に配置した外
部端子が形成されている。
面図である。図２において、半導体素子１は半導体素子
搭載用基板の上に接着材３などを用いて固定され、半導
体素子１上の端子は半導体素子搭載用基板上の金メッキ
端子８と金ワイヤ９によって電気接続され、さらに半導
体素子は有機絶縁封止材５によって封止されている。一
方、基板にははんだボール１１をアレイ状に配置した外
部端子が形成されている。
【０００４】ＢＧＡ装置の分類としては、半導体素子搭
載用基板の種類により（１）プリント配線板タイプ、
（２）セラミックタイプ、（３）ＴＡＢを使ったテープ
タイプ等に分かれる。このうち、プリント配線板タイプ
の一例を図３に示す。ここで、図３（ａ）は半導体搭載
用基板の断面図であり、図３（ｂ）は図３（ａ）に示し
た半導体搭載用基板の平面図（ただし、微細配線パター
ン６、金メッキ端子８は省略）である。図３（ａ）は図
３（ｂ）II−II’線の断面図である。絶縁ベース基材２
上には半導体素子電極と電気的に接続される金属配線パ
ターンが組み込まれている。この金属配線パターンは、
電気信号伝達のための微細配線部６とグランド配線部７
で構成されている。これらは、絶縁ベース基板中を通
し、半導体素子搭載側の裏面の外部接続端子１０と接続
されている。微細配線部６、グランド配線部７及び絶縁
ベース基材２は、ワイヤボンディングのための金メッキ
端子８及び外部接続端子１０を除いて絶縁保護レジスト
４で覆われている。ここで、グランド配線部７は半導体
素子搭載領域に比較的大きな面積で配置されており、一
般に図３（ｂ）のように切りかき部１２が設けられてい
る。
載用基板の種類により（１）プリント配線板タイプ、
（２）セラミックタイプ、（３）ＴＡＢを使ったテープ
タイプ等に分かれる。このうち、プリント配線板タイプ
の一例を図３に示す。ここで、図３（ａ）は半導体搭載
用基板の断面図であり、図３（ｂ）は図３（ａ）に示し
た半導体搭載用基板の平面図（ただし、微細配線パター
ン６、金メッキ端子８は省略）である。図３（ａ）は図
３（ｂ）II−II’線の断面図である。絶縁ベース基材２
上には半導体素子電極と電気的に接続される金属配線パ
ターンが組み込まれている。この金属配線パターンは、
電気信号伝達のための微細配線部６とグランド配線部７
で構成されている。これらは、絶縁ベース基板中を通
し、半導体素子搭載側の裏面の外部接続端子１０と接続
されている。微細配線部６、グランド配線部７及び絶縁
ベース基材２は、ワイヤボンディングのための金メッキ
端子８及び外部接続端子１０を除いて絶縁保護レジスト
４で覆われている。ここで、グランド配線部７は半導体
素子搭載領域に比較的大きな面積で配置されており、一
般に図３（ｂ）のように切りかき部１２が設けられてい
る。
【０００５】
【発明が解決しようとする課題】プリント配線板タイプ
のＢＧＡ（Ｐ−ＢＧＡ）装置において、半導体素子を除
いた各部材は有機材料であるため、装置の保存中に各部
材は吸湿する。このため、はんだ付け実装時に、図４に
示すように半導体素子１と接着材３のすき間で吸湿水分
が蒸気となり、半導体搭載用基板中の絶縁保護レジスト
４や絶縁ベース基材２にクラック１４が発生する。本発
明は、かかる状況に鑑みなされたもので、はんだ付け実
装時のクラック発生を低減する半導体装置を提供しよう
とするものである。
のＢＧＡ（Ｐ−ＢＧＡ）装置において、半導体素子を除
いた各部材は有機材料であるため、装置の保存中に各部
材は吸湿する。このため、はんだ付け実装時に、図４に
示すように半導体素子１と接着材３のすき間で吸湿水分
が蒸気となり、半導体搭載用基板中の絶縁保護レジスト
４や絶縁ベース基材２にクラック１４が発生する。本発
明は、かかる状況に鑑みなされたもので、はんだ付け実
装時のクラック発生を低減する半導体装置を提供しよう
とするものである。
【０００６】
【課題を解決するための手段】本発明は、前記のクラッ
ク１４が発生する状況を詳細に検討し、クラックが発生
する原因は、図５（ａ）及び図５（ｂ）に示すように、
半導体搭載用基板の外側から吸湿した水分１３が、グラ
ンド配線部７以外の絶縁ベース基材２及びその上部の絶
縁保護レジスト４を容易に拡散するため、結果的には接
着材３に拡散水分１３が蓄積し、クラック１４が発生し
やすくなる、しかもこのように接着材３への水分の進入
経路としては、半導体搭載用基板下面側からの吸湿、拡
散の影響が大きく、したがってこの拡散経路を防ぐこと
が耐リフロー性に対し重要となることを見いだしたこと
によりなされたものである。
ク１４が発生する状況を詳細に検討し、クラックが発生
する原因は、図５（ａ）及び図５（ｂ）に示すように、
半導体搭載用基板の外側から吸湿した水分１３が、グラ
ンド配線部７以外の絶縁ベース基材２及びその上部の絶
縁保護レジスト４を容易に拡散するため、結果的には接
着材３に拡散水分１３が蓄積し、クラック１４が発生し
やすくなる、しかもこのように接着材３への水分の進入
経路としては、半導体搭載用基板下面側からの吸湿、拡
散の影響が大きく、したがってこの拡散経路を防ぐこと
が耐リフロー性に対し重要となることを見いだしたこと
によりなされたものである。
【０００７】本発明の半導体装置は、（Ａ）半導体素子
電極と電気的に接続される所定の配線パターンと金属パ
タ−ンが形成された絶縁ベース基材、前記配線パターン
の半導体素子電極と電気的に接続される端子部を除いて
前記絶縁ベース基材を覆う絶縁保護レジスト及び前記配
線パタ−ンが形成された面の裏面に形成された前記配線
パタ−ンと導通する外部接続端子を備えた半導体素子搭
載用基板、（Ｂ）前記半導体素子搭載用基板の前記金属
パタ−ンが形成された領域に接着材を介して搭載され
た、前記配線パターンと電気的に接続された半導体素
子、（Ｃ）前記半導体素子全体を封止する有機絶縁封止
材とによりなる半導体装置であって、（Ｄ）前記接着材
は、前記金属パターン形状及び前記半導体素子形状と同
等以下の大きさで、前記金属パタ−ンが形成された領域
内かつ前記半導体素子が搭載される領域内に配置したこ
とを特徴とする半導体装置である。
電極と電気的に接続される所定の配線パターンと金属パ
タ−ンが形成された絶縁ベース基材、前記配線パターン
の半導体素子電極と電気的に接続される端子部を除いて
前記絶縁ベース基材を覆う絶縁保護レジスト及び前記配
線パタ−ンが形成された面の裏面に形成された前記配線
パタ−ンと導通する外部接続端子を備えた半導体素子搭
載用基板、（Ｂ）前記半導体素子搭載用基板の前記金属
パタ−ンが形成された領域に接着材を介して搭載され
た、前記配線パターンと電気的に接続された半導体素
子、（Ｃ）前記半導体素子全体を封止する有機絶縁封止
材とによりなる半導体装置であって、（Ｄ）前記接着材
は、前記金属パターン形状及び前記半導体素子形状と同
等以下の大きさで、前記金属パタ−ンが形成された領域
内かつ前記半導体素子が搭載される領域内に配置したこ
とを特徴とする半導体装置である。
【０００８】本発明において、金属パタ−ンは半導体素
子電極と電気的に接続される所定の配線パターンとなる
グランド配線部を構成していても良い。本発明の半導体
装置は、（ａ）絶縁ベース基材、絶縁ベース基材に形成
され半導体素子電極と電気的に接続される金属配線パタ
ーン（微細配線部とグランド配線部を有する）、該絶縁
ベース基板及び該金属配線パターンを覆う絶縁保護レジ
スト、半導体素子を搭載する面の裏面に形成された外部
接続端子により構成される半導体素子搭載用基板、
（ｂ）該半導体素子搭載用基板のグランド配線部に接着
材を介して接着された、配線パターンと電気的に接続さ
れた半導体素子（ｃ）該半導体素子全体を封止する有機
絶縁封止材とにより成る半導体装置において、（ｄ）該
半導体素子搭載用基板（ａ）の半導体素子搭載面に、金
属配線パターン中のグランド配線部形状と同等以下の大
きさでかつ半導体素子形状と同等以下の大きさに、接着
材を配置した半導体装置であっても良い。
子電極と電気的に接続される所定の配線パターンとなる
グランド配線部を構成していても良い。本発明の半導体
装置は、（ａ）絶縁ベース基材、絶縁ベース基材に形成
され半導体素子電極と電気的に接続される金属配線パタ
ーン（微細配線部とグランド配線部を有する）、該絶縁
ベース基板及び該金属配線パターンを覆う絶縁保護レジ
スト、半導体素子を搭載する面の裏面に形成された外部
接続端子により構成される半導体素子搭載用基板、
（ｂ）該半導体素子搭載用基板のグランド配線部に接着
材を介して接着された、配線パターンと電気的に接続さ
れた半導体素子（ｃ）該半導体素子全体を封止する有機
絶縁封止材とにより成る半導体装置において、（ｄ）該
半導体素子搭載用基板（ａ）の半導体素子搭載面に、金
属配線パターン中のグランド配線部形状と同等以下の大
きさでかつ半導体素子形状と同等以下の大きさに、接着
材を配置した半導体装置であっても良い。
【０００９】
【発明の実施の形態】本発明の半導体装置を図面に基づ
いて説明する。図１は本発明の半導体装置の一例を示す
もので、１は半導体素子、２は絶縁ベース基材、３は接
着材、４は絶縁保護レジスト、５は有機絶縁封止材、６
は微細配線部、７は金属パタ−ン（この場合はグランド
配線部を構成しおり、以下この例の説明ではグランド配
線部という）、８は金メッキ端子、９は金ワイヤ、１０
は外部接続端子、１１ははんだボール、１２はグランド
配線パターンの切りかき部を示す。図１（ａ）は本発明
の半導体装置の一例を示す断面図であり、図１（ｂ）は
図１（ａ）に示した半導体装置の平面図（半導体素子搭
載側から見た平面図、ただし、ここで有機絶縁封止材
５、微細配線パターン６、金メッキ端子８、金ワイヤ９
は省略している）である。
いて説明する。図１は本発明の半導体装置の一例を示す
もので、１は半導体素子、２は絶縁ベース基材、３は接
着材、４は絶縁保護レジスト、５は有機絶縁封止材、６
は微細配線部、７は金属パタ−ン（この場合はグランド
配線部を構成しおり、以下この例の説明ではグランド配
線部という）、８は金メッキ端子、９は金ワイヤ、１０
は外部接続端子、１１ははんだボール、１２はグランド
配線パターンの切りかき部を示す。図１（ａ）は本発明
の半導体装置の一例を示す断面図であり、図１（ｂ）は
図１（ａ）に示した半導体装置の平面図（半導体素子搭
載側から見た平面図、ただし、ここで有機絶縁封止材
５、微細配線パターン６、金メッキ端子８、金ワイヤ９
は省略している）である。
【００１０】本発明では、図１（ａ）のように半導体素
子搭載側のグランド配線部７上のみの絶縁保護レジスト
４に接着材３を配置することにより、グランド配線部７
が半導体搭載用基板の下面側から吸湿した水分を直接接
着材３に拡散することを防いだ防湿バリヤ層として働く
ようにしたものである。ここで、グランド配線パターン
７の形状としては、図１（ｂ）のように切りかき部が存
在せず、半導体素子１よりも面積ができるだけ大きいこ
とが望ましい。これは、半導体搭載用基板下面側から吸
湿した水分が直接接着材３に拡散するのを効率よく防ぐ
だけでなく、グランド配線パターン７の側面部の絶縁ベ
ース基材２中に拡散した水分が、接着材３下面の絶縁保
護レジスト４中へ拡散するのを防ぐ効果が大になるため
である。また、グランド配線パターン７の形状は、図１
（ｂ）のような正方形型だけでなく、前述した妨湿効果
を保持する面積であれば、長方形型、円型などの形状で
もよい。
子搭載側のグランド配線部７上のみの絶縁保護レジスト
４に接着材３を配置することにより、グランド配線部７
が半導体搭載用基板の下面側から吸湿した水分を直接接
着材３に拡散することを防いだ防湿バリヤ層として働く
ようにしたものである。ここで、グランド配線パターン
７の形状としては、図１（ｂ）のように切りかき部が存
在せず、半導体素子１よりも面積ができるだけ大きいこ
とが望ましい。これは、半導体搭載用基板下面側から吸
湿した水分が直接接着材３に拡散するのを効率よく防ぐ
だけでなく、グランド配線パターン７の側面部の絶縁ベ
ース基材２中に拡散した水分が、接着材３下面の絶縁保
護レジスト４中へ拡散するのを防ぐ効果が大になるため
である。また、グランド配線パターン７の形状は、図１
（ｂ）のような正方形型だけでなく、前述した妨湿効果
を保持する面積であれば、長方形型、円型などの形状で
もよい。
【００１１】また、それぞれ図１（ｃ）、（ｄ）に示す
ように、接着材３をグランド配線部７の防湿バリヤ部と
同等以下の面積で配置してもよい。これにより半導体搭
載用基板の下面側から吸湿した水分は接着材３内部に直
接拡散することができず、本発明による妨湿効果を得る
ことができる。微細配線部６及びグランド配線部７の材
質としては、通常銅箔が用いられるが、グランド配線部
７と絶縁保護レジスト４との接着性を強固とするため
に、銅箔表面を化学処理したものが望ましい。
ように、接着材３をグランド配線部７の防湿バリヤ部と
同等以下の面積で配置してもよい。これにより半導体搭
載用基板の下面側から吸湿した水分は接着材３内部に直
接拡散することができず、本発明による妨湿効果を得る
ことができる。微細配線部６及びグランド配線部７の材
質としては、通常銅箔が用いられるが、グランド配線部
７と絶縁保護レジスト４との接着性を強固とするため
に、銅箔表面を化学処理したものが望ましい。
【００１２】また、半導体素子から発生した熱を放熱す
る目的で、グランド配線部７内に小径（サーマルビアホ
ール）を設けた半導体搭載用基板を本発明の半導体装置
に使用する場合、その小径から接着材へ到達する水分量
は微小量であるため、サーマルビアホール上の絶縁保護
レジスト４に接着材３を配置してもよい。７はグランド
配線部の場合を説明したが、所定の配線パターンを構成
しないものでも良い。
る目的で、グランド配線部７内に小径（サーマルビアホ
ール）を設けた半導体搭載用基板を本発明の半導体装置
に使用する場合、その小径から接着材へ到達する水分量
は微小量であるため、サーマルビアホール上の絶縁保護
レジスト４に接着材３を配置してもよい。７はグランド
配線部の場合を説明したが、所定の配線パターンを構成
しないものでも良い。
【００１３】接着材３にはペースト状のものが適用でき
るが、接着時にボイドが出来にくい、フィルム状接着材
が好ましい。フィルム状接着材のベース樹脂としては、
熱硬化性樹脂系、熱可塑性樹脂系の各種高分子フィルム
があるが、特に限定しない。
るが、接着時にボイドが出来にくい、フィルム状接着材
が好ましい。フィルム状接着材のベース樹脂としては、
熱硬化性樹脂系、熱可塑性樹脂系の各種高分子フィルム
があるが、特に限定しない。
【００１４】絶縁ベース基材２としては、厚さ０．４〜
１．０ｍｍ程度のガラス布基材等が適用できる。また接
着材層への水分拡散量を抑えるため、飽和吸水率が０．
６％以下であることが望ましい。ここで、飽和吸水率と
は直径５０ｍｍ、厚さ３ｍｍの単一部材で構成された円
板（ＪＩＳーＫ６９１１に準ずる）を、前処理として１
２０℃２時間の乾燥処理後に質量を１ｍｇまで正確に測
り、その後８５℃、８５％ＲＨの雰囲気中にその重量が
変化がなくなるまでの時間の間放置し、吸水後の質量を
１ｍｇまで正確に測定し、式（１）によって算出した値
である。 Ａ＝｛（Ｗ２−Ｗ１）／Ｗ１｝×１００ （１） Ａ：飽和吸湿率 Ｗ１：吸湿前の試験片の質量 Ｗ２：吸湿後の試験片の質量
１．０ｍｍ程度のガラス布基材等が適用できる。また接
着材層への水分拡散量を抑えるため、飽和吸水率が０．
６％以下であることが望ましい。ここで、飽和吸水率と
は直径５０ｍｍ、厚さ３ｍｍの単一部材で構成された円
板（ＪＩＳーＫ６９１１に準ずる）を、前処理として１
２０℃２時間の乾燥処理後に質量を１ｍｇまで正確に測
り、その後８５℃、８５％ＲＨの雰囲気中にその重量が
変化がなくなるまでの時間の間放置し、吸水後の質量を
１ｍｇまで正確に測定し、式（１）によって算出した値
である。 Ａ＝｛（Ｗ２−Ｗ１）／Ｗ１｝×１００ （１） Ａ：飽和吸湿率 Ｗ１：吸湿前の試験片の質量 Ｗ２：吸湿後の試験片の質量
【００１５】絶縁ベース基材のベース樹脂としては、低
吸湿性を有するビスフェノールＡノボラック型エポキシ
樹脂が用いられるが特に限定しない。有機絶縁封止材５
としては、この部材からの接着材層への水分拡散量を抑
制するため、前記の飽和吸水率が０．４５％以下である
ことが望ましい。有機絶縁封止材のベース樹脂として
は、吸湿性及び接着性の点からテトラメチルビフェニル
骨格を有するエポキシ樹脂を主成分としたものが好まし
い。有機絶縁封止材中に配合する充填剤量としては、吸
湿量及びパッケージの反り変形を抑制するという点か
ら、７０容量％以上であることが好ましい。
吸湿性を有するビスフェノールＡノボラック型エポキシ
樹脂が用いられるが特に限定しない。有機絶縁封止材５
としては、この部材からの接着材層への水分拡散量を抑
制するため、前記の飽和吸水率が０．４５％以下である
ことが望ましい。有機絶縁封止材のベース樹脂として
は、吸湿性及び接着性の点からテトラメチルビフェニル
骨格を有するエポキシ樹脂を主成分としたものが好まし
い。有機絶縁封止材中に配合する充填剤量としては、吸
湿量及びパッケージの反り変形を抑制するという点か
ら、７０容量％以上であることが好ましい。
【００１６】
実施例１ 図６（ａ）に示す縦１２．２×横１２．２（ｍｍ）の銅
配線形状（銅表面は接着性向上のため化学処理を施して
いる）を、外形が縦２４×横２４×厚さ０．５（ｍｍ）
のビスマレイミドトリアジン基材（三菱ガス化学製、商
品名ＢＴ−８３０）に形成し、半導体素子搭載側の金メ
ッキ端子及び反対側のはんだボール搭載部を除いた面に
厚さ約２０μｍの絶縁保護レジスト（太陽インキ製、商
品名 ＰＳＲ４０００ＡＵＳ５）を塗布した。次に、縦
９×横９×厚さ０．５１（ｍｍ）の半導体素子を、半導
体素子形状と同等の大きさにダイボンディング材（日立
化成製、商品名 ＥＮ−Ｘ３６７ 図６（ａ）では図示
し易くするため半導体素子形状より小さめに表示してい
る）を塗布して搭載し、３０μｍの金線によりワイヤボ
ンド部と半導体素子をワイヤボンディングした。次に、
封止材（日立化成製、商品名 ＣＥＬ−４６３０ＳＸ）
を用いて、１８０℃、９０秒、６．９ＭＰａの条件で半
導体素子搭載面をトランスファ成形後、１７５℃、５時
間の条件で後硬化させ、Ｐ−ＢＧＡ装置を得た。
配線形状（銅表面は接着性向上のため化学処理を施して
いる）を、外形が縦２４×横２４×厚さ０．５（ｍｍ）
のビスマレイミドトリアジン基材（三菱ガス化学製、商
品名ＢＴ−８３０）に形成し、半導体素子搭載側の金メ
ッキ端子及び反対側のはんだボール搭載部を除いた面に
厚さ約２０μｍの絶縁保護レジスト（太陽インキ製、商
品名 ＰＳＲ４０００ＡＵＳ５）を塗布した。次に、縦
９×横９×厚さ０．５１（ｍｍ）の半導体素子を、半導
体素子形状と同等の大きさにダイボンディング材（日立
化成製、商品名 ＥＮ−Ｘ３６７ 図６（ａ）では図示
し易くするため半導体素子形状より小さめに表示してい
る）を塗布して搭載し、３０μｍの金線によりワイヤボ
ンド部と半導体素子をワイヤボンディングした。次に、
封止材（日立化成製、商品名 ＣＥＬ−４６３０ＳＸ）
を用いて、１８０℃、９０秒、６．９ＭＰａの条件で半
導体素子搭載面をトランスファ成形後、１７５℃、５時
間の条件で後硬化させ、Ｐ−ＢＧＡ装置を得た。
【００１７】実施例２ 銅配線形状が図６（ｂ）の基板を使用し、ダイボンディ
ング材を図６（ｂ）に示すようにグランド配線部の形状
以下の大きさでかつ半導体素子形状以下の大きさに配置
した以外は、実施例１と同様にしてパッケージを得た。
ング材を図６（ｂ）に示すようにグランド配線部の形状
以下の大きさでかつ半導体素子形状以下の大きさに配置
した以外は、実施例１と同様にしてパッケージを得た。
【００１８】実施例３ 銅配線形状が図６（ｃ）に示すように縦７．０×横７．
０（ｍｍ）の基板を使用し、ダイボンディング材をグラ
ンド配線部形状の大きさ（図６（ａ）では図示し易くす
るためグランド配線部形状より小さめに表示している）
に配置した以外は、実施例１と同様にパッケージを得
た。
０（ｍｍ）の基板を使用し、ダイボンディング材をグラ
ンド配線部形状の大きさ（図６（ａ）では図示し易くす
るためグランド配線部形状より小さめに表示している）
に配置した以外は、実施例１と同様にパッケージを得
た。
【００１９】実施例４ ダイボンディング材としてフィルム状接着材（日立化成
製、商品名 ＤＦ−３３５）を用いた以外は、実施例１
と同様にパッケージを得た。
製、商品名 ＤＦ−３３５）を用いた以外は、実施例１
と同様にパッケージを得た。
【００２０】実施例５ 基材として８５℃／８５％ＲＨの条件下における飽和吸
湿率が０．６％以下のもの（日立化成製、商品名 Ｅ−
６７９）を用いた以外は、実施例４と同様にパッケージ
を得た。
湿率が０．６％以下のもの（日立化成製、商品名 Ｅ−
６７９）を用いた以外は、実施例４と同様にパッケージ
を得た。
【００２１】実施例６ 封止材として８５℃／８５％ＲＨの条件下における飽和
吸湿率が０．４５％以下のもの（日立化成製、商品名
ＣＥＬ−９２００）を用いた以外は、実施例５と同様に
パッケージを得た。
吸湿率が０．４５％以下のもの（日立化成製、商品名
ＣＥＬ−９２００）を用いた以外は、実施例５と同様に
パッケージを得た。
【００２２】比較例１ 銅配線形状として図６（ｄ）の形状を保有する基板を使
用し、ダイボンディング材をグランド配線部の形状以上
の大きさでかつ半導体素子形状の大きさ（図６（ｄ）で
は図示し易くするため半導体素子形状より小さめに表示
している）に配置し、実施例１に記載した方法でパッケ
ージを得た。
用し、ダイボンディング材をグランド配線部の形状以上
の大きさでかつ半導体素子形状の大きさ（図６（ｄ）で
は図示し易くするため半導体素子形状より小さめに表示
している）に配置し、実施例１に記載した方法でパッケ
ージを得た。
【００２３】比較例２ 銅配線形状として図６（ｅ）に示すように縦７．０×横
７．０（ｍｍ）の形状を保有する基板を使用し、ダイボ
ンディング材をグランド配線部の形状以上の大きさでか
つ半導体素子形状の大きさに配置し、実施例１に記載し
た方法でパッケージを得た。
７．０（ｍｍ）の形状を保有する基板を使用し、ダイボ
ンディング材をグランド配線部の形状以上の大きさでか
つ半導体素子形状の大きさに配置し、実施例１に記載し
た方法でパッケージを得た。
【００２４】図７に示す表１に実施例１〜６及び比較例
１、２の半導体装置の耐リフロークラック性の評価結果
を示す。ここで、耐リフロークラック性の評価は以下の
ように行った。すなわち、３０℃、８５％ＲＨ及び８５
℃、８５％ＲＨの条件で、所定時間加湿後、赤外線リフ
ロー炉で２４０℃、１０秒間リフロー処理を行い、半導
体装置内部に発生したクラックを超音波探査装置により
観察した。表１から実施例１〜３の半導体装置では、グ
ランド配線部が防湿バリヤの働きをしているため、基板
下面からの接着材層への水分進入を防ぐことができ、耐
リフロークラック性が格段に向上することが分かる。ま
た、実施例４〜６のように特定の部材を用いた半導体装
置では、前述の効果と併せて耐リフロークラック性が更
に向上することが分かる。
１、２の半導体装置の耐リフロークラック性の評価結果
を示す。ここで、耐リフロークラック性の評価は以下の
ように行った。すなわち、３０℃、８５％ＲＨ及び８５
℃、８５％ＲＨの条件で、所定時間加湿後、赤外線リフ
ロー炉で２４０℃、１０秒間リフロー処理を行い、半導
体装置内部に発生したクラックを超音波探査装置により
観察した。表１から実施例１〜３の半導体装置では、グ
ランド配線部が防湿バリヤの働きをしているため、基板
下面からの接着材層への水分進入を防ぐことができ、耐
リフロークラック性が格段に向上することが分かる。ま
た、実施例４〜６のように特定の部材を用いた半導体装
置では、前述の効果と併せて耐リフロークラック性が更
に向上することが分かる。
【００２５】
【発明の効果】本発明により、はんだリフロー時のクラ
ックを低減できるＰ−ＢＧＡ等の半導体装置の提供が可
能となる。本発明の半導体装置を用いることで電気的接
続不良が低減でき、その工業的価値は大である。
ックを低減できるＰ−ＢＧＡ等の半導体装置の提供が可
能となる。本発明の半導体装置を用いることで電気的接
続不良が低減でき、その工業的価値は大である。
【図１】本発明の半導体装置を示すもので、（ａ）は
（ｂ）のＩ−Ｉ’線断面図、（ｂ）〜（ｄ）は有機絶縁
封止材、金ワイヤ、半導体素子周辺の金属配線パターン
を除いた、半導体素子搭載側から見た平面図。
（ｂ）のＩ−Ｉ’線断面図、（ｂ）〜（ｄ）は有機絶縁
封止材、金ワイヤ、半導体素子周辺の金属配線パターン
を除いた、半導体素子搭載側から見た平面図。
【図２】従来の一般的なＢＧＡ装置の断面図
【図３】従来の半導体搭載用基板の構造を示すもので、
（ａ）は（ｂ）のII−II’線断面図、（ｂ）は微細配線
パターン、金メッキ端子を除いた、半導体素子搭載側か
ら見た平面図。
（ａ）は（ｂ）のII−II’線断面図、（ｂ）は微細配線
パターン、金メッキ端子を除いた、半導体素子搭載側か
ら見た平面図。
【図４】Ｐ−ＢＧＡ装置における、リフロー時のクラッ
ク発生メカニズムを示す断面図。
ク発生メカニズムを示す断面図。
【図５】Ｐ−ＢＧＡ装置における接着材層への水分の拡
散経路を示すもので、（ａ）は（ｂ）のIII−III’線断
面図、（ｂ）は有機絶縁封止材、微細配線パターン、金
メッキ端子、金ワイヤを除いた、半導体素子搭載側から
見た平面図。
散経路を示すもので、（ａ）は（ｂ）のIII−III’線断
面図、（ｂ）は有機絶縁封止材、微細配線パターン、金
メッキ端子、金ワイヤを除いた、半導体素子搭載側から
見た平面図。
【図６】実施例、比較例における銅配線形状、ダイボン
ディング材配置方法を示す平面図。
ディング材配置方法を示す平面図。
【図７】実施例、比較例の半導体装置の耐リフロークラ
ック性の評価結果を示す表。
ック性の評価結果を示す表。
１．半導体素子 ２．絶縁ベース基材 ３．接着材 ４．絶縁保護レジスト ５．有機絶縁封止材 ６．微細配線部 ７．グランド配線部（金属パタ−ン） ８．金メッキ端子 ９．金ワイヤ １０．外部接続端子 １１．はんだボール １２．切りかき部 １３．拡散水分 １４．クラック
Claims (4)
- 【請求項１】（Ａ）半導体素子電極と電気的に接続され
る所定の配線パターンと金属パタ−ンが形成された絶縁
ベース基材、前記配線パターンの半導体素子電極と電気
的に接続される端子部を除いて前記絶縁ベース基材を覆
う絶縁保護レジスト及び前記配線パタ−ンが形成された
面の裏面に形成された前記配線パタ−ンと導通する外部
接続端子を備えた半導体素子搭載用基板、（Ｂ）前記半
導体素子搭載用基板の前記金属パタ−ンが形成された領
域に接着材を介して搭載された、前記配線パターンと電
気的に接続された半導体素子、（Ｃ）前記半導体素子全
体を封止する有機絶縁封止材とによりなる半導体装置で
あって、（Ｄ）前記接着材は、前記金属パターン形状及
び前記半導体素子形状と同等以下の大きさで、前記金属
パタ−ンが形成された領域内かつ前記半導体素子が搭載
される領域内に配置したことを特徴とする半導体装置。 - 【請求項２】接着材がフィルム状接着材である請求項１
記載の半導体装置。 - 【請求項３】絶縁ベース基材の８５℃／８５％ＲＨの条
件下における飽和吸湿率が０．６％以下である請求項１
または２記載の半導体装置。 - 【請求項４】有機絶縁封止材の８５℃／８５％ＲＨの条
件下における飽和吸湿率が０．４５％以下である請求項
１〜３各項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201905A JPH1050875A (ja) | 1996-07-31 | 1996-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201905A JPH1050875A (ja) | 1996-07-31 | 1996-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050875A true JPH1050875A (ja) | 1998-02-20 |
Family
ID=16448773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8201905A Pending JPH1050875A (ja) | 1996-07-31 | 1996-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415687B1 (ko) * | 2001-07-19 | 2004-01-24 | 에쓰에쓰아이 주식회사 | 반도체 칩 스케일 패키지 및 그 제조방법 |
-
1996
- 1996-07-31 JP JP8201905A patent/JPH1050875A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415687B1 (ko) * | 2001-07-19 | 2004-01-24 | 에쓰에쓰아이 주식회사 | 반도체 칩 스케일 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236568B1 (en) | Heat-dissipating structure for integrated circuit package | |
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| KR100498174B1 (ko) | 반도체 패키지용 칩 지지 기판, 반도체 패키지 및 반도체패키지의 제조법 | |
| US5851337A (en) | Method of connecting TEHS on PBGA and modified connecting structure | |
| US20070273023A1 (en) | Integrated circuit package having exposed thermally conducting body | |
| US20080061406A1 (en) | Semiconductor package having electromagnetic shielding part | |
| US20050087854A1 (en) | Power module flip chip package | |
| KR20000029261A (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의제조방법 | |
| US6707147B2 (en) | Substrates and assemblies including pre-applied adhesion promoter | |
| US20040004281A1 (en) | Semiconductor package with heat sink | |
| JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
| JPH1050877A (ja) | 半導体パッケージ | |
| JPH1050875A (ja) | 半導体装置 | |
| JP2970548B2 (ja) | 半導体装置 | |
| JP3394875B2 (ja) | 半導体装置用チップ支持基板 | |
| JPH09148481A (ja) | 半導体装置およびその製造方法 | |
| JPH08321565A (ja) | 半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JPH11284105A (ja) | 半導体装置 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| KR0182071B1 (ko) | Bga 반도체 패키지의 습기침투 방지구조 | |
| KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JPH1197586A (ja) | 半導体装置およびその製造方法 | |
| JPH09121003A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050609 |