JPH10507618A

JPH10507618A - 衛星受信機コンピュータのアダプタカード

Info

Publication number: JPH10507618A
Application number: JP9525936A
Authority: JP
Inventors: ディロン、ダグラス・エム
Original assignee: エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス
Priority date: 1996-01-16
Filing date: 1996-01-16
Publication date: 1998-07-21
Also published as: BR9610881A; WO1997026762A1; EP0815686A1; CA2213260A1; CA2213260C; AU5352796A; MX9706286A; EP0815686A4

Abstract

(57)【要約】パーソナルコンピュータのカードスロット内に配置される印刷回路板によって、パーソナルコンピュータは衛星通信ネットワークから直接に情報を受信することができる。アダプタカードは、パーソナルコンピュータのＣＰＵに対してスレーブモードで動作する。ＣＰＵは、アダプタカード上のバスインターフェイスを介してアダプタカードの復調器からの復調された信号を受信する。ＣＰＵはまた、復調器およびチューナに対する状態情報を受信し、バスインターフェイスを介して復調器およびチューナの動作を制御する。ＤＣ−ＤＣ変換器は、アダプタカード回路のための電力を電源から受取る。さらに、ＤＣ−ＤＣ変換器は、衛星通信ネットワークのアンテナの低雑音ブロック（ＬＮＢ）に電力を供給する。

Description

【発明の詳細な説明】衛星受信機コンピュータのアダプタカード発明の背景発明の分野本発明はコンピュータネットワークに関し、特に、衛星から送信された情報を受信するパーソナルコンピュータ用のアダプタカードのための方法および装置に関する。従来技術の説明通常の衛星通信ネットワークにおいて、ハブステーションは信号を衛星に送信し、その後、地上の受信機に送信する。受信機はアンテナを含んでいる。アンテナは、受信された伝送信号全体を増幅し、それをＬバンド（典型的に９５０ＭＨｚ乃至１４５０ＭＨｚ）に下方変換し、結果的に生じた信号をインターフェイスリンク（ＩＦＬ）に送る低雑音ブロック（ＬＮＢ）を含んでいる。ＩＦＬは、典型的にパワーをＬＮＢに伝送し、また、Ｌバンド信号をインドア装置（ＩＤＵ）に伝送する同軸ケーブルである。Ｌバンド同軸ケーブルは、衛星通信産業において標準的なインターフェイスであり、通常、実際の衛星伝送バンド（Ｃバンド、Ｋｕバンド等）に関係なく使用される。ＩＤＵは、ＬＮＢおよびＩＤＵのための電源を含む別個の装置である。ＩＤＵはまた、チューナ、復調器および制御装置を含んでいる。制御装置はチューナの周波数および復調器のビット速度を選択し、受信機の動作に必要な様々な別の機能を実行する。ＩＤＵチューナは衛星からの全ての信号を受信し、受信のための単一の信号を選択する。選択された信号は復調器に送られる。ＩＤＵ復調器は、チューナからのアナログ信号をデジタルデータ流に変換し、それをＩＤＵの出力ラインに送る。ＩＤＵの出力ラインは、典型的にパーソナルコンピュータにおける直列アダプタカードに入力される。直列アダプタカードによって、デジタルデータ流はコンピュータによって処理されることが可能になり、それによって、コンピュータは衛星受信機の動作を制御するために制御装置と通信することができる。そのような通常のシステムの欠点は、ＩＤＵがパーソナルコンピュータから遠隔の別個の装置であるという事実に基づいている。すなわち、典型的に受信装置に組込まれたＩＤＵは、付加的な素子を衛星通信ネットワークに加える。そのような付加的な素子によって、システムのパッケージングの要求が増加する。さらに、ＩＤＵをコンピュータの直列アダプタに接続するための別個のケーブルが要求される。発明の概要本発明は、パーソナルコンピュータ内に印刷回路板を配置し、復調および同調機能のためのパーソナルコンピュータと受信アンテナとの間の別々の装置を一体化せずにパーソナルコンピュータが衛星から直接情報を受信できるようにすることによって従来技術の問題および欠点を克服する。この情報は、デジタルビデオ信号、デジタル音声信号、放送ファイル転送、あるいは任意の別の所望された情報の転送を含む。本発明によって、通常のＩＤＵに含まれた制御装置のような別個の制御装置の必要性が排除されるが、それはパーソナルコンピュータが制御機能を行うことができるからである。さらに、本出願人の発明によって回路の減少が達成され、それによってシステムの信頼性が増加する。本発明は、パーソナルコンピュータの電源からアンテナのＬＮＢに電力を伝送するＤＣ−ＤＣ変換器を含んでいる。さらに、本出願人によるパーソナルコンピュータのアダプタカードの回路は、パーソナルコンピュータの電源によって電力を供給されることができる。本発明の目的によれば、本明細書において実施され、広範囲に説明されているように、本発明はパーソナルコンピュータを衛星通信ネットワークに接続するためのＣＰＵを有するパーソナルコンピュータにおけるアダプタカードであり、衛星通信ネットワークから複数のアナログ信号を受信するためのコネクタと、コネクタに接続され、コネクタからの複数のアナログ信号を受信し、受信のために単一のアナログ信号を選択するチューナと、チューナに接続され、チューナからのアナログ信号をデジタルデータ流に変換する復調器と、復調器およびＣＰＵに接続され、ＣＰＵが復調器からデジタルデータ流を要求できるようにするバスインターフェイスとを具備している。さらに別の本発明の目的によれば、本明細書において実施され、広範囲に説明されているように、本発明はパーソナルコンピュータを衛星通信ネットワークに接続するためのＣＰＵを有するパーソナルコンピュータにおけるアダプタカードであり、衛星通信ネットワークからの複数のアナログ信号を受信する受信機のためのコネクタと、コネクタに接続され、コネクタから複数のアナログ信号を受信し、受信のために単一のアナログ信号を選択するチューナと、チューナに接続され、チューナからのアナログ信号をデジタルデータ流に変換する復調器と、チューナ、復調器およびＣＰＵに接続され、チューナおよび復調器の動作を制御するようにＣＰＵがチューナおよび復調器に指令を送ることを可能にするバスインターフェイスとを具備している。さらに別の本発明の目的によれば、本明細書において実施され、広範囲に説明されているように、本発明はパーソナルコンピュータを衛星通信ネットワークに接続するためのＣＰＵおよび電源を有するパーソナルコンピュータにおけるアダプタカードであり、衛星通信ネットワークから複数のアナログ信号を受信する受信機のためのコネクタと、コネクタに接続され、コネクタから複数のアナログ信号を受信し、受信のために単一のアナログ信号を選択するチューナと、チューナに接続され、チューナからのアナログ信号をデジタルデータ流に変換する復調器と、ＤＣ−ＤＣ変換器と、復調器、チューナ、ＣＰＵおよび電源に接続され、ＣＰＵがアダプタカード間でデータを送受するようにし、また、電源からの電圧がＤＣ−ＤＣ変換器に送られるようにするバスインターフェイスとを具備している。さらに別の本発明の目的によれば、本明細書において実施され、広範囲に説明されているように、本発明はパーソナルコンピュータを衛星通信ネットワークに接続するためのＣＰＵを有するパーソナルコンピュータにおけるアダプタカードを制御するための方法であり、アダプタカードによって衛星通信ネットワークから複数のアナログ信号を受信し、アダプタカードによって受信のために単一のアナログ信号を選択し、アダプタカードによってアナログ信号をデジタルデータ流に変換し、状態情報に従ってチューナおよび復調器の動作を制御するためにＣＰＵによってバスインターフェイスを介してアダプタカードのチューナおよびアダプタカードの復調器への指令を受信するステップを具備している。前述の全体的な記載および後述の詳細な説明の両方は、本発明の例示および説明であることが理解されるべきであり、請求の範囲に記載された本発明をさらに説明することを意図するものである。図面の簡単な説明本明細書に添付され、その一部を構成する添付図面は、本発明の幾つかの実施形態を表し、説明と共に本発明の原理の説明に役立つ。図１は、本発明の好ましい実施形態のハードウェアのブロック図である。図２は、図１の衛星受信機コンピュータアダプタカードの付加的な詳細を示す概略図である。図３は、図２の衛星受信機コンピュータアダプタカードの付加的な詳細を示すブロック図である。図４は、図１のＣＰＵによって実行されたステップの概略図である。図５（ａ）乃至５（ｆ）は、同調および復調中の図１のＣＰＵによって実行されたステップの詳細図である。実施形態の詳細な説明以下、本発明の好ましい実施形態が詳細に参照され、その例が添付図面に示されている。可能である限り、同一の部分を表すために図面全体を通して同じ参照番号が使用される。図１は、衛星通信ネットワークに接続された本発明の好ましい実施形態のハードウェアのブロック図100である。図１は、パーソナルコンピュータ102と、キーボード104と、ディスプレイスクリーン106と、ＩＦＬリンク108と、アンテナ110 と、ＬＮＢ112と、衛星114と、ハブ116とを含んでいる。パーソナルコンピュータ102は、ＣＰＵ120と、メモリ122と、衛星受信機コンピュータアダプタカード1 24と、バス135と、電源126とを含んでいる。パーソナルコンピュータはまた、アダプタカード124のようなアダプタカードを差し込むことができる１以上の拡張スロット（図示されていない）を含んでいる。アダプタカード124は、復調器130 、チューナ132、バスインターフェイス134およびＤＣ−ＤＣ変換器136を含んでいる。ＩＦＬ108、アンテナ110、ＬＮＢ112、衛星114およびハブ116は全て既知のタイプである。ハブ116は、約５００ＭＨｚの周波数範囲を有するＫｕバンドで信号を衛星114に送信することが好ましい。信号は、２相変位変調（ＢＰＳＫ）を使用して符号化されることが好ましいが、別の方法を使用して符号化されることもできる。衛星114は、アンテナ110を含んでいる受信機に信号を送信する。ハブからの信号は、例えばＭＰＥＧ-1あるいはＩＮＤＥＯ3.2等のデジタルビデオ信号であるか、あるいは例えばＡＤＰＣＭ等のデジタル音声信号、あるいは放送ファイル転送等の任意の所望された信号である。アンテナ110は、受信された伝送信号全体を増幅し、それを好ましくはＬバンド（典型的に９５０ＭＨｚ乃至１４５０ＭＨｚ）に下方変換し、結果として生じた信号をインターフェイスリンク（ＩＦＬ）108に送る低雑音ブロック（ＬＮＢ）112を含んでいる。ＩＦＬ108は、ＤＣ−ＤＣ変換器136からＬＮＢ112に電力を伝送し、ＬＮＢ112からチューナ132 にデータを伝送する同軸ケーブルであることが好ましい。アダプタカード124は、バス135を介してＣＰＵ120に接続される。バス135は、バスインターフェイス134を介してアダプタカード124に接続される。バス135は、技術において良く知られている例えばＩＳ、ＥＩＳＡ、あるいはマイクロチャンネルバス、あるいは任意の別のバスであってもよい。バスインターフェイス13 4は、バス135のタイプに対応するタイプの適切なバスインターフェイスである。バス135およびバスインターフェイス134はまた、本発明との使用に適した別のタイプのバスあるいはバスインターフェイスであってもよい。メモリ122はデータおよびソフトウェアプログラムを含んでいる。ＣＰＵ120は通常の方法でステップを実行するようにソフトウェアプログラムの指令を実行する。ＣＰＵ120は、インテル(Intel)社によって製造されたマイクロプロセッサのＸ86ファミリーに属する３３ＭＨｚあるいはそれ以上に迅速なIntel 486マイクロプロセッサであることが好ましいが、パーソナルコンピュータの性質に依存して任意の類似した可能なＣＰＵであってもよい。アダプタカード124は、パーソナルコンピュータ120におけるカードスロットに適合する単一の印刷回路板であることが好ましい。アダプタカード124内で、チューナ132はＩＦＬ108を介して複数のアナログ信号を受信する。チューナ132 は、ＣＰＵ120によってチューナ132に先に送信された同調周波数に従ってアナログ信号の１つを選択する。チューナ132は選択された信号を復調器130に送り、そこにおいてそれは復調され、バスインターフェイス134を介してコンピュータ102 のＣＰＵ120に送られる。コネクタ、チューナ132、復調器130およびバスインターフェイス134を含んでいるアダプタカード124は、電源126によって電力を供給される。電源126はまた、コンピュータ102における全ての素子およびＬＮＢ112 に電力供給する。電圧信号はまた、ＤＣ−ＤＣ変換器136からＩＦＬ108を介してＬＮＢ112に送られる。図２は、アダプタカード124の好ましい実施形態の付加的な詳細を示す概略図である。アダプタカード124はまた、フォワード誤信号訂正（ＦＥＣ）レベル２の素子140と、ＦＥＣレベル１の素子142と、バスインターフェイス134と、受信機（Ｒｘ）制御装置146と、マイクロプロセッサ148とを含んでいる。ＦＥＣ素子 140,142,およびマイクロプロセッサ148は選択的なものであり、本発明のある種の構成の装置においては省略されることもある。Ｒｘ制御装置146は、パケットフレーミング機能およびアドレスフィルタリングを提供し、それによって、約１００個のアドレスの同時受信と、データ暗号化標準（ＤＥＳ）解読とを行うことができる。図２のアダプタカード124の付加的な詳細は、図３と関連して以下に説明されている。図３は、アダプタカード124の付加的な詳細を示すブロック図である。マイクロプロセッサ148は、図３の実施形態から省略されている。図３において、受信された信号は、ＩＦＬ108を介してチューナ132において受信され、復調のために復調器130に送られる。データは、ＦＥＣ素子140および142においてフォワード誤信号訂正され、バスインターフェイス134を介してＣＰＵ120に送られる。図３において、バス135はＩＳＡバスであることが好ましいが、任意の適切なバスであってもよい。図３に図示されたアダプタカード124のＩＳＡ構成は、“スレーブモード”で動作することが好ましい。すなわち、受信されたデータは、ＣＰＵ 120がバス135を介してアダプタカード124に対してデータの要求を送信するまで６４ＫのＲＡＭ160においてバッファされる。マイクロチャンネルバスを使用する構成において、ＲＡＭ160は６４ＫバイトのＦＩＦＯバッファによって置換される。受信されたデータは、ＢＰＳＫフォーマットを使用して符号化されることが好ましい。チューナ132は、シャープ社あるいはパナソニック社によって製造されたタイプの既知のタイプのチューナである。復調器130は、任意の既知のタイプの復調器である。復調器130は、ディレクＴｖの製品に見られるタイプであるか、あるいは、Thomson Consumer Electronics社によって販売されているＲＣＡＤＳＳ衛星受信機において見られるタイプの復調器であることが好ましい。復調器130 は、電圧制御発振器（ＶＣＯ）162、低域通過フィルタ（ＬＰＦ）163、Ａ／Ｄ変換器164、増幅器166、自動利得制御（ＡＧＣ）素子168、自動周波数制御（ＡＦＣ）素子170、Ｄ／Ａ変換器172、アプリケーション特定集積回路（ＡＳＩＣ）17 4およびデパンクチュア論理素子176を含んでいる。ＦＥＣ素子140および142は、既知の方法を使用して１ビットのエラーを訂正するように機能する。例えば、ＦＥＣは、スタンフォード・テレコム（ＳＴＥＬ）あるいはＨＮＳビタビ復号により実行される。好ましい実施形態において、リード・ソロモン(Reed-Solomon)デコーダ178はマルチビットエラーを訂正する。ＦＥＣ素子およびリード・ソロモンデコーダ178は両方とも任意であり、本発明の幾つかの構成では除去されることもできる。図３のＲｘ制御装置146は、受信され、復調され、エラー訂正された信号に関してフレーム検出を行う。フレーム検出は、アドレス認識、ＣＲＣ検査、最大フレーム長の検査、フレームエラー検出等の機能を含む。Ｒｘ制御装置146は、入来する信号が暗号化される本発明の実施形態においてＤＥＳ解読を付加的に行う。さらに別の実施形態において、Ｒｘ制御装置146は、図１に示されているように、関心のあるデータだけがＣＰＵ120に送られるようにアドレスフィルタリングを行う。本発明の別の構成は、Ｒｘ制御装置146の位置においてAdvanced Micro Device社によって製造されたＺ８５Ｃ３０ＨＤＬＣ等の既知の高レベルデータリンク制御（ＨＤＬＣ）素子を使用する。ＤＣ−ＤＣ変換器136は、２つの電圧調整器（ＶＲ）素子180および182を含んでいる。ＤＣ−ＤＣ変換器136は、バスインターフェイス134を介してバス13 5によって供給された図１に示された電源126から５Ｖの信号を受信し、１５Ｖおよび２１Ｖの信号を出力することが好ましいが、代りに変換のために電源126から１２Ｖの信号を受信してもよい。１５Ｖおよび２１Ｖの信号は両方ともチューナ132に入力される。好ましい実施形態において、２１Ｖの信号は、電力をＬＮＢ112に供給するためにチューナ132からＬＮＢ112へ送られる。ＬＮＢは１５Ｖの信号を要求するが、チューナはＩＦＬ108における損失を考慮に入れるために２１Ｖの信号を送信する。図４は、図１に示されたような、ＣＰＵ120によって実行されるステップのフロー図である。図４に示されたステップに加えて、ＣＰＵ120は、パーソナルコンピュータのＣＰＵによって通常行われる機能を実行する。ＣＰＵ120はまた、アダプタカード124によって受信されたパケットを処理する。図４に示されており、図１を参照すると、ステップ402においてＣＰＵ120はバス135およびバスインターフェイス134を介して信号をチューナに送信する。記載された実施形態において、図３に示されているように、信号は復調器ＡＳＩＣ174を通してチューナ132に送信される。従って、例えばキーボード104あるいはディスプレイスクリーン106におけるタッチディスプレイ等を介して同調周波数が示されるとき、ＣＰＵはデータライン191上でチューナ132に送られるデータを送信する。特に、ＣＰＵ120はライン192上で１ビットのエネーブル信号をチューナ132に送る。その後、（リアルタイムの割込み信号に応答して）約１８ミリ秒毎にＣＰＵ120はクロックライン190を切換えて、１ビットの同調周波数をチューナ132に送信する。クロックライン190は切換えられ、同調周波数が送信されるまで１８ミリ秒毎に１つのビットが送信される。１つの構成において、グラフィカル・ユーザ・インターフェイス（ＧＵＩ）によって同調周波数を入力することが容易になる。別の構成において、ＣＰＵ120は、復調器およびＦＥＣ素子がロックされたときにスピーカ（図示されていない）を通じて音を再生する。さらに別の構成において、ＣＰＵ120は人間の介入なしに同調周波数を決定することもできる。ステップ404において、ＣＰＵ120は復調器130から受信された信号の品質を検査する。信号の品質は、信号品質係数（ＳＱＦ）と１ビット当りのエネルギ対雑音比（ＥＢＮＲ）によって測定されることが好ましい。これらの詳細は、アダプタカードのハードウェアおよびソフトウェアと動作コンピュータの動作システムとによって決定される。ステップ406において、ＣＰＵ120は、受信された信号の品質に従ってアンテナを指向するために信号を送信する。ステップ408において、復調器130およびＦＥＣ140/142がロックされていない場合、同調周波数は以下に説明されるようにステップ410において調整され、ステップ402および408が反復される。好ましい実施形態において、チューナ132は±２ＭＨｚの補正信号周波数内で同調することができる。受信、すなわち信号の捕捉あるいはロックを開始するために、アダプタカード124はこの４ＭＨｚの範囲を通してサーチされなければならない。図５（ａ）乃至図５（ｆ）は、図１に示されているように、チューナおよび復調器を制御するためにＣＰＵ120によって実行されるステップのフロー図である。説明された実施形態において、リアルタイムクロック割込みは１８ミリ秒毎に生じる。ステップ502において割込みが生じたとき、ＣＰＵ120はステップ504において種々の処理を行う。ステップ506において同調周波数が示されなかった場合、同調周波数はオペレータから獲得され、ステップ508において初期状態がS0 に設定される。次に、現在の制御状態に依存して制御が分岐される。全てのブランチはステップ510に戻り、そこにおいて、現在のＳＱＦ値がコンピュータ102のメモリに記憶される。状態S0は、チャンネル捕捉の初期状態である。現在の状態がS0である場合、すなわち、チューナ132が設定されていない場合、制御は図５（ｂ）のステップ512 に移される。ステップ512において、ＣＰＵ120は上述のようにチューナ132をプログラムし、現在の状態をS1に設定する。現在の状態がS1である場合、ＣＰＵ120はデータ、アドレスおよび制御信号を復調器130に送信することによって同調周波数で復調器130を構成する。復調器13 0は、４ＭＨｚのバンドにおいて１００ＫＨｚで２０ミリ秒間ステップをスイープすることが好ましい。スイープの最後に、復調器130はＳＱＦ値を決定する。ＳＱＦが最良のＳＱＦである場合、すなわち、それが最大数の値である場合、それはステップ518において保存される。それが４ＭＨｚにわたってスイープを行うことがＣＰＵ120によって決定された場合、ＣＰＵ120は直ぐにステップ510に進み、ＳＱＦ値を記憶し、割込みを終わる。ＣＰＵ120によって４ＭＨｚでのスイープが完全でないと決定された場合、ＣＰＵ120はステップ522においてまだ見つけられていない最高のＳＱＦをセーブする。ステップ524において、現在の状態はS2に設定され、ステップ526において復調器130におけるＳＱＦレジスタがクリアにされる。現在の状態がS2であるとき、ＣＰＵ120はビットタイミング回復（ＢＴＲ）ループをエネーブルにするために復調器130に指令を送信する。ＢＴＲによって、復調器は、どこで各ビットが始まり、終了するのかを決定し、それによって正確にビットをサンプリングおよび復調する。指令はデータ、アドレスおよび制御ラインを通じて送信される。ＢＴＲがエネーブルにされた後、現在の状態はS3に設定される。現在の状態がS3であるとき、リード・ソロモンデコーダ178からのＦＥＣロック信号がステップ530において低い場合、それはＦＥＣがロック状態であることを示しており、すなわち、リード・ソロモンデコーダ178が衛星からの送信においてあまりに多数のエラーを検出したため、ステップ532においてＣＰＵ120が復調器130の構成を変化させることを示している。変化した幾つかの要因には、周波数のスイープの長さと、スイープの範囲と、どの位の頻度でサンプリングが行われるかが含まれている。その後、現在の状態はステップ543においてS5に設定される。ＦＥＣ信号がステップ530において高い場合、それは衛星からの送信においてそれ程エラーがないことを示しており、その後、制御は直ちにステップ51 0に送られ、ＳＱＦ値を記憶し、割込みを終了する。現在の状態がS4であるとき、ＣＰＵ120はＦＥＣがロック状態にあるかどうか、および復調器がロックされていないかどうかを決定する。好ましい実施形態において、ＣＰＵ120は、復調器ＡＳＩＣ174においてレジスタ（図示されていない）からのＦＥＣロック信号を読取り、ＦＥＣロック信号が高いかどうか、すなわち、それがロックされていないかどうかを決定することによってＦＥＣがロック状態にあるかどうかを決定する。これは、リード・ソロモンデコーダ178が多数のエラーを検出したときに生じる。レジスタにおけるＦＥＣロック信号は、ＦＥＣロック信号が高い場合には高く、ＦＥＣロック信号が低い場合には低いＦＥＣロック信号と平行する。好ましい実施形態において、ＣＰＵ120は、変調器がロックされていないかどうかを示す復調器中のレジスタからの情報を読取ることによって復調器174がロックされていないかどうかを決定する。ＦＥＣがステップ550においてロックされていない場合、すなわち、リード・ソロモンデコーダ178によってほとんどあるいは全くエラーが検出されなかった場合、ＣＰＵ120はステップ552においてＳＱＦを読取り、ステップ556において周波数オフセットを保存する。ＦＥＣがロックされている場合、ＣＰＵ120は、復調器174がステップ558においてロックされていないかどうかを決定する。復調器がロックされていない場合、現在の状態はS1に設定される。復調器がロックされていない場合、現在の状態はS3に設定される。要約すると、本発明によって、単にアダプタカードをパーソナルコンピュータに付加し、制御ソフトウェアをパーソナルコンピュータにロードすることによってパーソナルコンピュータが衛星通信ネットワークに接続されることができるようになる。パーソナルコンピュータのＣＰＵは、アダプタカードと、コンピュータに接続されたアダプタカードおよびＬＮＢ素子の両方に電力を供給するコンピュータの電源に対する制御機能を提供する。アダプタカードは、標準ＩＦＬを通して衛星通信ネットワークをアクセスする。さらに、本発明によって達成される回路の減少は、システムの信頼性を増加させる。本明細書に開示された本発明の詳述および実行を考慮して当業者によって別の実施形態が行われることは明らかである。詳述および例は、以下の請求の範囲によって示された本発明の真の技術的範囲内の例示として考えられることが意図される。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．パーソナルコンピュータにおいて使用され、衛星通信ネットワークから信号を受信するためにパーソナルコンピュータをエネーブルにするアダプタカードにおいて、衛星通信ネットワークから複数の信号を受信するためのコネクタと、コネクタに接続され、コネクタから複数の信号を受信し、受信のために単一の信号を選択するチューナと、チューナに接続され、チューナからの選択された信号をデジタルデータ流に変換する復調器と、アダプタカードとパーソナルコンピュータを接続し、デジタルデータ流、復調器の状態およびチューナの状態がアダプタカードからパーソナルコンピュータに伝送されることを可能にするバスインターフェイスとを具備しているアダプタカード。２．バスインターフェイスによってパーソナルコンピュータはチューナおよび復調器に指令を送信することができ、それによってチューナおよび復調器の動作を制御する請求項１記載のアダプタカード。３．さらに、デジタルデータ流に対してフォワードエラー訂正を実行するために少なくとも１つのフォワードエラー訂正素子を具備している請求項１あるいは２記載のアダプタカード。４．さらに、復調された信号に対してパケットフレーミングを実行するための手段を含んでいる請求項１、２あるいは３記載のアダプタカード。５．さらに、予め定められたアドレスだけを受信するためにアドレスフィルタリングを行うための手段を含んでいる請求項１、２、３あるいは４記載のアダプタカード。６．さらに、受信された信号に対して暗号解読を行うための手段を含んでいる請求項１、２、３、４あるいは５記載のアダプタカード。７．アダプタカードはパーソナルコンピュータの電源に接続されたＤＣ−ＤＣ変換器によって電力を供給される請求項１、２、３、４、５あるいは６記載のアダプタカード。８．衛星通信ネットワークから信号を受信するためにパーソナルコンピュータをエネーブルにするためにパーソナルコンピュータにおいて使用されるアダプタカードにおいて、衛星通信ネットワークから複数の信号を受信するためのコネクタと、コネクタに接続され、コネクタから複数の信号を受信し、受信のために単一の信号を選択するチューナと、チューナに接続され、チューナからの選択された信号をデジタルデータ流に変換する復調器と、アダプタカードとパーソナルコンピュータを接続し、復調器からのデジタルデータ流がパーソナルコンピュータに伝送されることを可能にするバスインターフェイスと、パーソナルコンピュータの電源に接続され、衛星通信ネットワークのＬＮＢ素子に対して電力を供給するためのＤＣ−ＤＣ変換器とを具備しているアダプタカード。９．衛星通信ネットワークはインターフェイスリンクを含み、そこにおいて電力はＤＣ−ＤＣ変換器からインターフェイスリンクを介してＬＮＢ素子に供給される請求項８記載のアダプタカード。１０．インターフェイスリンクは同軸マイクロ波バンドインターフェイスである請求項９記載のアダプタカード。１１．ＤＣ−ＤＣ変換器はチューナに接続され、第２の電圧レベルで電力をチューナに供給する請求項８、９あるいは１０記載のアダプタカード。１２．パーソナルコンピュータをエネーブルにして衛星通信ネットワークからの信号を受信するためにパーソナルコンピュータにおいて使用されるアダプタカードの制御方法において、アダプタカードによって、受信のために複数の信号の中から単一の信号を受信し、アダプタカードによって、信号をデジタルデータ流に変換し、アダプタカードによって、デジタルデータ流、アダプタカードのチューナからの状態情報およびアダプタカードの復調器からの状態情報をバスインターフェイスを介してパーソナルコンピュータに伝送するステップを含んでいるアダプタカードの制御方法。１３．さらに、より小さい帯域幅のステップで所定の帯域幅でスイープし、各ステップにおいて受信された信号の信号品質係数を計算し、受信された信号の信号品質係数が先に計算された信号品質係数よりも望ましいものかどうかを決定し、それがより望ましいものである場合にその信号品質係数を保存するステップを含んでいる請求項１２記載の方法。１４．さらに、チューナおよび復調器の状態情報に従ってチューナおよび復調器の動作を制御するために、アダプタカードによってバスインターフェイスを介してチューナおよび復調器への指令を受信するステップを含んでいる請求項１２あるいは１３記載のアダプタカードの制御方法。１５．さらに、アダプタカードによって、パーソナルコンピュータの電源から電力を得るステップを含んでいる請求項１２、１３あるいは１４記載のアダプタカードの制御方法。１６．アダプタカードは、さらに、電源から電圧信号を受信し、電圧信号を異なる電圧レベルの変換された電圧信号に変換し、変換された電圧信号をチューナに供給するステップを含むためにＤＣ−ＤＣ変換器を具備している請求項１２、１３、１４あるいは１５記載のアダプタカードの制御方法。１７．ＤＣ−ＤＣ変換器は、さらに、第１の電圧調整器素子によって電圧信号を第１の電圧信号に変換して第１の電圧の電力をチューナに供給し、第２の電圧調整器素子によって電圧信号を第２の電圧信号に変換して第２の電圧の電力をチューナに供給するステップを含むために複数の電圧調整器素子を含んでいる請求項１６記載のアダプタカードの制御方法。１８．第１の電圧は第２の電圧とは異なっている請求項１７記載のアダプタカードの制御方法。１９．さらに、チューナを通してＬＮＢ素子に電力を供給するステップを含んでいる請求項１５、１６、１７あるいは１８記載のアダプタカードの制御方法。