JPH10503631A

JPH10503631A - 電気通信サービスノードにおけるスイッチング

Info

Publication number: JPH10503631A
Application number: JP8506322A
Authority: JP
Inventors: ジョン・グリフスジョンストン、
Original assignee: British Telecommunications PLC
Current assignee: British Telecommunications PLC
Priority date: 1994-08-01
Filing date: 1995-08-01
Publication date: 1998-03-31
Also published as: KR970705323A; NO970439D0; US5610912A; EP0774197A1; AU688556B2; NO970439L; CA2195436C; FI970383A; FI970383A0; CA2195436A1; DE69519633T2; NZ290873A; WO1996004762A1; EP0774197B1; DE69519633D1; AU3182795A

Abstract

(57)【要約】電気通信網（図１）の一部を形成しているサービスノード用のスイッチで、スィッチングマトリックス（３２）と複数のラインインターフェース回路（３７）とを備えている。各ラインインターフェース回路（３７）にはクロスポイントスイッチ（４７）、ディジタル信号プロセッサ（５２）のような第１の形式の処理手段、及びマイクロプロセッサ（３８）のような第２の処理手段が備えられている。ディジタル信号プロセッサはディジタル化した信号を受信するのに適したシリアルインターフェース（５６）によってクロスポイントスイッチ（４７）に接続される。マイクロプロセッサは並列バス(５７)を介してクロスポイントスイッチに接続されており、また、クロスポイントスイッチはディジタル信号プロセッサとクロスポイントスイッチとの間の通信に供するための手段を備える。

Description

【発明の詳細な説明】電気通信サービスノードにおけるスイッチングこの発明は、電話網に接続することができるサービスノードに関する。この網内には複数に周辺装置があり、制御処理手段の制御下に外部通信手段と該周辺装置とを接続する手段とを備えている。近年、電話網がますます高度複雑なものとなり、提供できるサービスの数を増すことが可能となり、第１の顧客を第２の顧客に接続できるようにするという基本的な機能に加えてサービスを提供することが可能となった。この形式の電話システムはしばしばインテリジェント網と呼ばれ、自動呼分配、ストア・アンド・フォワード(記憶して送信)、ファックス・トゥ・スピーチ(ファックスから音声へ)、呼待ち行列、音声メニューシステム、呼迂回、フォロー・オン・アンド・ボイス・プロンプト（世話を続けて音声助言を与える）などのようなサービスが提供される。サービスノードは網内にあるユニットであり、そこではインテリジェントサービスが集中されていて、網内部に用意されたスイッチング機構を介して網に接続された顧客に使用可能となっている。ノード自体には大型スイッチング装置があり、顧客の呼が中央制御処理手段の制御下で周辺装置に接続できるようになっている。既知のシステムでは、周辺装置が接続され、必要に応じて接続を解くためには、発呼者によって生成された信号を解析することが制御計算機に必要とされている。従って、一度サービスが確定されてしまうと、これが一般には特定の周辺装置の制御下で駆動される。しかし、中央制御計算機は網全体の完全性の維持を確実にするために、周辺装置と外部ラインとの間の接続の動作を観測する必要がある。既知のサービスノードでの問題は、ノードに大型スイッチを備えることが望ましく、それによって多数の共用サービスから最大利益を得られるようにすることであった。しかし、共用サービスの数が増すと、接続用のスイッチの寸法も結果として大きくなり、制御計算機の寸法と電力とは計算機とスイッチ間の通信用リンクの帯域幅とともに増加しなければならない。この発明の第１の側面によると、サービスノード内部でチャンネルのルート形成をするためのサービスノードスイッチング装置が提供される。この装置は、スイッチングマトリックスと複数のライン・インターフェース手段とで成り、該ライン・インターフェース手段の各々は、クロスポイントスイッチと、複数の第１の形式の処理手段と、１つの第２の形式の処理手段とを含み、該第１の形式の処理手段は第１の形式のインターフェース手段により該クロスポイントスイッチに接続され、該第２の形式の処理手段は第２の形式のインターフェース手段によって該クロスポイントスイッチに接続され、該クロスポイントスイッチは、該第１の形式のインターフェース手段と該第２の形式のインターフェース手段との間の通信を容易にするための手段を含むことを特徴とする。好ましい実施例では、クロスポイントスイッチは分割された処理手段の１つ、即ち第２の形式の処理手段によって構成することができ、該構成は該第２のインターフェース手段を介して達成される。好ましくは、該第１の形式の処理手段は該第２の形式の処理手段によってプログラムすることができる。好ましい実施例では、第１の形式の処理手段は第２の形式の処理手段から直接プログラムを受領し、それにより該クロスポイントスイッチを回避するように構成されている。この発明の第２の側面によると、サービスノードのためにラインインターフェースカード内で信号を処理する方法が提供される。この方法は、第２の形式の処理手段から第１の形式のインターフェースを介して第１の形式の処理手段へプログラム指令を送ること、及びクロスポイントスイッチを介して該第１の形式の処理手段と該第２の形式の処理手段との間で通信をすることを特徴とし、また、該第１の処理手段は第２のインターフェースを介して該クロスポイントスイッチと通信をし、かつ、該第２の処理手段は該第１のインターフェースを介してクロスポイントスイッチと通信をする。この発明を添付の図面を参照し、例を挙げて説明していく。図１は公衆交換電話網を示し、複数の顧客端末装置、ローカル交換機、トランク交換機、及びサービスノードが含まれている。図２は図１で示したサービスノードを示し、制御計算機、周辺装置、該周辺装置へ外部ラインを接続するためのスイッチを含んでいる。図３は図２に示したスイッチの詳細であり、スイッチングマトリックスと複数のラインインターフェースカードを含んでいる。図４は図３で示したラインインターフェースカードを示し、ラインインターフェース回路、ディジタル信号処理装置、マイクロプロセッサ、及びラインインターフェース回路をディジタル信号処理装置に接続するためのクロスポイントスイッチを含んでいる。図５は図４に示したラインインターフェースカード上で実行される動作の詳細を示す。図６はサービスノード用の制御動作の詳細を示す。図７は図４に示したディジタル信号処理装置とマイクロプロセッサとの間の接続の詳細を示す。図１に示した電話網には複数の顧客端末装置１１として電話やファックス機器などを含むものがある。各顧客端末装置１１はローカルライン１２を経由してローカル交換機１４に接続され、それによって端末装置とローカル交換との間で双方向通信が行われる。ローカル交換機１４はトランク交換機１５に接続され、その間の双方向通信がトランクケーブル１６上で行われるようにする。同様に、トランク交換機はトランクライン１７によって双方向に接続され、多重化された信号を伝送できるようにされている。好ましい網では、アナログ信号とディジタル信号との間の変換がローカル交換機１４で行われ、トランク網での通信がディジタル領域で実行される。このように、各トランクライン１６には物理的通信リンクがあって、各々が２Mbit/sec多重によって30の音声チャンネルを伝送するようにしている。さらに、光リンクを用いてより高レベルの多重を達成することができ、光リンクは特にトランク交換機１５に接続するのに適している。通常の電話接続ができることに加え、図１に示した網には複数の付加価値サービスがあり、それによって顧客が音声メニューを介して対話をしたり、記録された情報を中央ソースから受領したり、メッセージを記録して記録されたメッセージを受領したり、また、高度な呼迂回過程を作り出したりすることができる。呼迂回過程では、一日中、端末装置ではなく実際の顧客の位置を反映して呼が複数の番号に迂回される。このような付加価値サービスは中央装置に置かれていて、サービスノード１８の形をとっている。サービスノード１８は、複数の２Mbit/s ecディジタルリンクを経由して網の他部に接続されているから、この網に接続されているどの顧客も交換機の網を介して適切な接続をとることによって、中央サービスノードを経由してサービスを受けることができる。サービスノード１８は図２に詳細が示されており、複数の周辺装置がある。そのうちの３つが参照番号２１，２２，２３で示されている。各周辺装置は特定の課題を実行するように構成されている。したがって、音声メニューサービスは言語応用プラットホームで用意することができ、記録した音声メッセージ、音声認識及びＤＴＭＦトーン認識を用いて双方向通信ができる。別の周辺装置は、発呼顧客に対して記録した情報を供給するように構成することができる。メッセージは周辺装置上に中央で記録され、ランダムアクセス可能なメモリ記憶装置に書き込まれる。こうして、同じメッセージが複数の発呼顧客に対して再生され、各呼に対して個別にメモリ装置をアドレスすることによってメッセージは最初から各発呼顧客に対して再生されるので、その呼用に専用のメッセージが記録されているという印象を与える。第３の周辺装置は顧客が残したメッセージを記録するように構成されている。メッセージはサービスが作られた相手である特定の顧客によって収集され、その顧客に仮想呼応答機のサービスを効果的に提供する。ここでは、ある顧客からの命令を受けると全ての顧客がサービスノードに向けられ、制御計算機２４の制御下で音声データが例えば周辺装置２３に送られて、その後、その顧客が発した呼に応答して該記録された情報が再生されるようになっている。サービスノードから提供される別なサービスは、呼を再度方向付けする(リディレクティング)サービスである。これでは、特定の顧客に対する全ての呼がサービスノードに向けられ、制御計算機２４の制御下で、呼が予めプログラムされた指向地へ再方向付けされる。この場合、顧客は毎日プログラム用の指令を発効して、一日の予め定めた時点で呼を別の番号に向け、それにより場所から場所へ顧客に追従するようにする。スイッチ２５は２５６多重ラインを備える。各ラインは双方向通信用にそれぞれ２つの同軸ケーブルを含み、各同軸ケーブルは、２Mbit/secで送信される３２チャンネルを伝送することができる。したがって、公衆交換電話網２６には複数の同軸通信が用意され、他の２Mbit/リンクにはそれぞれの周辺装置が供給される。したがって、図２に示す例では、２Mbitリンク２７は周辺装置２１に接続され、同様のリンク28は周辺装置２２に、リンク２９は周辺装置２３に接続される。こうして、各２１〜２３は２Mbit多重接続の形で音声チャンネルを受信するように構成されている。さらに、周辺装置は制御計算機２４からの制御指令を受領するように構成されている。好ましくは、ＣＣＩＴＴＣ７勧告に合致する共通チャンネルシグナリングを使用し、Ｃ７シグナリング情報を識別して生成するためのインターフェースを図２の参照番号３０で識別する。Ｃ７インターフェース３０、中央スイッチ２５、周辺装置２１，２２，２３はイーサネット（ethernet）接続を介して制御計算機２４と通信し、最大１０Mbit /secのバーストレートでデータを伝送することができる。呼は、顧客が発したＤＴＭＦトーンに応答して始動される。呼をサービスノードに結ぶためには、共通チャンネル、すなわち参照番号２６で示したチャンネルのうちの１つを介してシグナリングコマンドを伝送する。このチャンネルはスイッチ２５でシグナリングインターフェース３０に向けられる。シグナリングインターフェース３０はイーサネット２０を介して制御計算機２４に発呼顧客がサービスを要求するということを通知する。シグナリング情報は、制御計算機２４に対して実際の発呼顧客の識別子、ある意味では該顧客により発呼された番号の識別子を識別する。したがって、この情報を基に制御計算機２４はスイッチ２５に指令して、所望の周辺装置に接続された特定のチャンネルをその呼に接続させる。さらに制御計算機２４は、同じ周辺装置に所望のサービスの性質(nature)について通知する。顧客がサービスを利用しているとき、顧客はシステムが認識可能な形式で信号を発するのが普通である。このような信号は、正規のサービス動作の一部として周辺装置で翻訳することができる。しかし、それに加えて顧客は制御計算機２４にも認識されるような信号を発する必要があり、特にこれがサービスを終了するという顧客指令に関する場合は、制御計算機はスイッチ２５と等価の周辺装置とに指令を出してサービスがもう完了されたことを通知し、必要であれば、顧客がそのノードで別のサービスを利用できるようにする必要がある。図１及び２に示した電話網では、サービスノードは複数の周辺装置に加え、該周辺装置を外部通信用チャンネル２６に接続するためのスイッチ２５を含む。呼を確立し、かつ呼の処理中にシグナリングを監視するために、ノード内部では相当なレベルの処理能力が必要とされる。それ故サービスノードは制御計算機２４を備え、これが階層構造の形でシステム全体を制御するようにする。しかし、これに加えてスイッチ２５自体も分割された処理装置を備える。これは、呼の処理中に顧客が発するＤＴＭＦ信号のような、外部で始動する信号に応答するものである。したがって、分割された処理装置は、該信号から得た情報を制御計算機２４に供給するように構成されている。このようにすると、制御計算機２４は顧客の発したシグナリングを検出するために到来する呼を走査する必要がなくなる。顧客始動信号が検出されると、シグナリングコマンドの検出及び識別はスイッチ２５でローカルに行われ、データはイーサネット２０を介して制御計算機２４に供給されるだけである。つまり、スイッチ２５は外部信号に応答するローカル処理装置を含み、信号そのものよりもむしろ該信号から得た情報を制御計算機２４に供給できるようにしている。こうして、計算機２４は顧客の始動した呼を走査する役割から解放され、それによって２つの主要な利点を得る。１つには、所定のスイッチサイズに対して、制御計算機２４で必要とされる処理能力が少なくなることである。言い換えれば、制御計算機２４に存在する所定の処理能力に対してより多くのスイッチを使用することができるということである。この利点は、所定サイズの制御計算機２４に対してそのノードでより多くの中央付加価値サービスを含むことができることであり、それによってより大きな規模の経済を効率的に提供することができる。２つには、制御計算機２４が走査をする必要がなくなると、スイッチ２５と制御計算機２４との間の通信が著しく減少することである。結果として、制御計算機２４とスイッチ２５とを接続している通信チャンネル部分（この例ではイーサネットの手段により実行されている）に必要な帯域幅が大幅に減少することになる。こうして容易に理解できるように、イーサネットに利用できる帯域幅のレベルは、ＰＳＴＮと周辺装置との間でスイッチ２５を介して通信を実行するのに使用される帯域幅のレベルよりも遥かに小さいものとなる。スイッチ２５はＥＭＣ１９”シールド付きラック内部に収納される。このラックは高さ２ｍで、計７つの棚（シェルフ）を備えている。この棚の１つは、イーサネット・トランシーバ用の電源ユニットを収納するために使用され、残りの６つの棚はスイッチ自身の部品カードに提供される。スイッチ２５内には、ラインインターフェース棚及びスイッチングマトリックス棚として識別される２種類の棚を備える。好ましい実施例では、スイッチングマトリックス棚及びラインインターフェース棚は複製（デュープリケート）されて、信頼性を高めかつ計算機を強化するようにする。計算機自体も複写された棚を有し、好ましくはシステムに接続されていて、全体的な信頼性を高めてシステムが単一のカードに依存しないようにしている。システムを完全に機能的に保った状態でこのカードはいずれをも取外することができる。スイッチ２５の中心部には、市販のＭＩＴＥＬＳＭＸ／ＰＡＣから構成されたノンブロッキング・ディジタル・スイッチングマトリックスがある。スイッチングマトリックス３２はＳＴ−ＢＵＳ勧告に準拠した２５６２Mbit/sec同軸ペアを受領する。したがって、各ペアはスイッチングマトリックス３２に情報を供給するための３２チャンネル多重、及び該スイッチングマトリックス３２からの情報を受信するための同様の３２チャンネル多重で構成される。スイッチングマトリックス３２は、ある多重化ライン上のあるチャンネルを別の多重化ライン上の別のチャンネルに切り換えることができるように構成されている。一般に、このような通信が双方向通信であり、第１のペアが位置Ａから位置Ｂへデータを送信するように構成されるとともに、他方のペアは逆方向、すなわち位置Ｂから位置Ａへ通信を送るようにされている。さらに、３２チャンネルの２Mbit/s多重のうち３０チャンネルは音声データを搬送するのに使用され、残りの２チャンネルのうち、１つは３０の音声チャンネルに関するシグナリングデータを搬送するのに使われ、もう１つのチャンネルは、フレーム同期を提供して時間多重内で各チャンネルの位置がチャンネルスイッチング回路によって定められるようにするために使われる。スイッチングマトリックス３２はIntel社の８０２８６マイクロプロセッサベースシステム（参照番号３３）によって制御される。このマイクロプロセッサベースシステム３３は、イーサネットライン２０を介して受信したコマンドに応答してスイッチングマトリックス３２を制御するように構成されている。スイッチングマトリックス３３を通して送信された信号はＳＴ−ＢＵＳ勧告に準拠したもので、５ボルトのＴＴＬコンパチブル信号を考えてよい。ライン２６を介してＰＳＴＮ及び周辺装置に接続された他のラインに送られた信号はこの勧告に準拠しておらず、アナログ型信号で相当な距離を介して通信しなければならない場合が多いと考えるとよい。したがって、スイッチングマトリックス３２に信号が送られる前、及び該スイッチングマトリックスから発した信号が外部網へ供給される前に変換処理を実行する必要があり、この処理はラインインターフェース回路を介して実行される。ラックは４つのラインインターフェース棚を備え、図３では参照番号３４で示す。各ラインインターフェース棚は計１６個のラインインターフェースカードを有し、各ラインインターフェースカードにはIntel社の８０２８６マイクロプロセッサの常駐システム３８と４つの双方向ラインインターフェース回路とがある。したがって、４つのラインインターフェース棚内には双方向インターフェース回路２５６個分の容量があることになる。この例では、呼の最中に顧客がシグナリングを開始すると、それはＤＴＭＦコードの形態で接続される。各ＤＴＭＦコード(dual tone multi-frequency:二重トーン多周波数)は２つの同期トーンで成り、各々可能な４つのトーンで成る異なる組から選ばれたものである。つまり、２トーンの順列が４ｘ４あり、システムが認識できる計１６個の異なるコードを備えていることになる。ＤＴＭＦの検出は、常駐２８６計算機システム３８の制御下で、各ラインインターフェース上で行われる。特定のＤＴＭＦ性質の検出は、特定の呼接続の際に行われる実際の応用によるであろう。特定の応用に必要なＤＴＭＦコードの性質は制御計算機２４が掌握しており、システムオペレータによってアクセス可能である。特殊なＤＴＭＦコードに加えて、例えば１，２，３など何らかの数の後に＃＃が続くといったような簡単な論理結合を検出するように制御計算機をプログラムすることができる。これについては後に詳述する。特定の接続のためにこのタイプの検出シーケンスが必要なときは、検出コマンドをそれぞれのラインインターフェースカードにダウンロードすることが必要である。これはイーサネット２０を介して達成され、最初は制御計算機２４からスイッチの棚内に常駐している２８６マイクロプロセッサシステム３３へ高レベルの検出コードが供給される。スイッチ棚のマイクロプロセッサシステム３３は特定のラインインターフェース回路を識別する責任を負っていて、制御計算機２４からイーサネット２０を介してこのような情報を受領すると、情報はそれぞれのラインインターフェースカード上に常駐しているそれぞれの２８６マイクロプロセッサシステム３８へ中継される。こうして、制御計算機２４からラインインターフェースカード３７へのＤＴＭＦ伝送は、第１に制御計算機２４からスイッチ棚のマイクロプロセッサシステム３３へ、第２に棚のセル・プロセッサ３３からそれぞれのラインインターフェースカードマクロプロセッサシステム３８へと、２段階で行われる。したがって、制御計算機２４はラインインターフェース棚と直接通信することもできるが、制御計算機２４がスイッチ棚のマイクロプロセッサ３３と通信し、スイッチ棚のマイクロプロセッサシステム３３がラインインターフェースカードマイクロプロセッサシステム３８と通信するという階層的なソフトウェア構造が存在するため、実際には行われない。つまり、制御計算機２４に関する限りスイッチ２５への送信は全てスイッチ棚のマイクロプロセッサシステム３３への送信と見なされ、それによって制御計算機２４がスイッチ２４と通信する行程が簡素化される。図４はラインインターフェースカード３７を詳細に示したものである。呼のカードは４つのインターフェース回路４１，４２，４３，４４を含み、それぞれ２ Mbit/sの入力トランクライン４５、及び２Mbit/sの出力トランクライン４６に接続されている。ラインインターフェース回路は転送コンパチブル信号と３２チャンネルの２Mbit/sＳＴ−ＢＵＳ信号との間の変換を受け持つ。これらの信号は、２Mbit/s入力ライン４８及び２Mbit/s出力ライン４９を介してクロスポイントスイッチ４７との間で送受信される。クロスポイントスイッチ４７はMitel社のＳＭＸ／ＰＡＣスイッチで成り、主要スイッチングマトリックス３２内に備えられたスイッチングチップと同様のものである。ただし、クロスポイントスイッチ４７はコール・バイ・コール（呼呼出呼）に基づくスイッチングを行わないことを理解されたい。クロスポイントスイッチ４７は通常動作中は恒久的に構成されるが、該構成はグレードアップや再構成を考慮して変更することができる。図３に示すように、ラインインターフェースボード３７は２８６マイクロプロセッサベースシステム３８を含み、これがイーサネット２０に接続されている。マイクロプロセッサシステム３８のアドレス及びデータバスはクロスポイントスイッチの構造インターフェース３９に接続され、該クロスポイントスイッチ４７がマイクロプロセッサベースシステム３８から供給された構造データに応答して構成されるようになっている。これは既知の技術である。この構成に応答して、ＳＴ−ＢＵＳ出力ライン及び入力ライン（４８，４９）はそれぞれクロスポイントスイッチ４７のスイッチ棚側で同様のライン５１に接続される。つまり、通常動作では、クロスポイントスイッチからラインインターフェース回路を通って出力ラインへ送られた各チャンネルは、クロスポイントスイッチのスイッチングマトリックス側でＳＴ−ＢＵＳの特定多重の特定チャンネルに切り換えられることになる。同様に、クロスポイントスイッチを介して並列戻り経路が備えられている。これにより、全ての呼がラインインターフェースカードに常駐しているクロスポイントスイッチを介してラインインターフェース回路を通って主要スイッチングマトリックス３２へ導かれ、次に任意に選ばれたラインインターフェースカードに基づく別のクロスポイントスイッチを介して該ラインインターフェースカードへ戻され、予め定められたラインインターフェース回路を通って主スイッチ２５から出てゆくことができるようにされている。クロスポイントスイッチのための構造コードを提供することに加え、２８６マイクロプロセッサベースシステム３８はまた、インターフェース５１に接続されたアドレスバスに適切なアドレスコードを与えることによって、クロスポイントスイッチを通過している任意の通信チャンネルを監視することができる。インターフェース回路側のチャンネルをスイッチ棚側のチャンネルに接続することに加え、クロスポイントスイッチ４７はまた、ラインインターフェース回路４１〜４４からの各入力ライン４８をそれぞれのディジタル信号プロセッサ５２，５３，５４，５５へ接続することができる。すなわち、クロスポイントスイッチ４７はラインインターフェース回路４１からの入力多重４８をディジタル信号プロセッサ５２へ送られる出力多重５６に接続することができる。他の３つの信号プロセッサに対しても同様の接続が行われる。各ディジタル信号プロセッサ５１〜５５はTexas Instruments社のＴＭＳ３２０Ｃ３１デバイスで、３２チャンネルの入力多重５６にある３０個の音声チャンネル上のＤＴＭＦコードを検出することができるようにプログラムされている。主要スイッチングマトリックス３２を通して運ばれた信号にしたがってクロスポイントスイッチ４７を通って運ばれた信号は、ディジタル形式で搬送されることが理解されよう。２Mbit/sのＳＴ−ＢＵＳは３２個の時間多重化チャンネルを搬送するように構成されている。すなわち、各チャンネルは各フレーム内に識別可能な時間スロットを有し、この時間スロットの間に８ビットのデータを送信することができる。したがって、普通の言語信号を送信すると、この８ビット語の各々がディジタル表示の音声サンプルを搬送する。ディジタル信号プロセッサ５１〜５５はＳＴ−ＢＵＳ形式内の情報を受領し、同型式の出力を作る。しかし、各ＤＳＰ（digital signal processor）からの出力は音声信号を表示するのではなく、音声信号内に含まれる情報、特にＤＭＴＦトーンの存在及び識別を表示する。すなわち、前述の構造では、ＤＳＰ５２がラインインターフェース回路４１を介して受領した３０個の言語チャンネルを調べる一方で、これらのチャンネルはスイッチ側の通信ブース５１を介してスイッチングマトリックス３２へ送られている。ディジタル信号プロセッサ５２は時間領域内で受領した信号を周波数領域信号に効率的に変換し、次にこれらの周波数領域信号が認識されたＤＴＭＦトーンと対応する時を表示するようにプログラムされている。つまり、ディジタル信号プロセッサはＤＴＭＦコードの存在を表示する出力を作り出すのである。ＤＴＭＦ信号は１６の状態の１つをとることができ、したがってＤＳＰでは検出された特定のＤＴＭＦコードを識別するために各音声信号につき４出力ビットが作られる。これに加えて検出された有効なコード信号を提供するのに別の１ビットが使われるので、マイクロプロセッサ３８は各ＤＳＰで調べられた３０チャンネル上にそれぞれ各ＤＳＰから提供されたこれら５ビットのデータを調べるように構成されている。通信中は、ラインインターフェース回路４１に送られたチャンネルを使用している顧客がキーを押すと、このチャンネルを介してＤＴＭＦ信号が送られるようになっている。音声信号はＤＴＭＦコードと一緒に音声情報を搬送することができるが、各ＤＳＰに送られた３０個の音声チャンネルの各々上でフーリエ変換を実行することによって、認識可能なＤＴＭＦトーンの存在を検出し、かつ、この情報をマイクロプロセッサシステム３８へ迅速に送り戻すことができる。すなわち、ＤＴＭＦトーンコードが発生するとＤＳＰ５２はこのＤＴＭＦトーンの存在を検出し、ラインインターフェース４１を通って送られた特定チャンネルと関係するそれぞれのチャンネル上でこのＤＴＭＦトーンと等価の４ビット表示をクロスポイントスイッチ４７へ送り戻す。ＤＳＰは、ＤＴＭＦトーンが認識されている時間にわたって５ビットのＤＴＭＦ認識信号を生成する。スプリアスノイズが誤ってＤＴＭＦコード認識をトリガしないようにするために、ＤＴＭＦトーンはシステムがこれを有効と見なす前の時間期間中に存在しなければならない。そこで、ＤＳＰはＤＴＭＦトーンの組み合わせを認識すると一時停止時間を十分にとり、それが故意に意図されたものだということを確認する。その後、ＤＳＰ５２は各対応する音声サンプルにつき５ビットの認識コードを生成し、これをクロスポイントスイッチ４７へ供給する。したがって、ＤＳＰが１つのトーンを認識すると、続いて認識信号を生成する間の時間期間が生ずることになる。この時間期間内にマイクロプロセッサ３８はクロスポイントスイッチに信号を送り、ＤＴＭＦ認識信号の発生をリアルタイムに検索するように指令する。ＤＴＭＦトーンをＤＳＰで迅速に認識すると、結果として最小３２ミリ秒間に５ビットの信号が生成される。したがって、認識された全てのＤＴＭＦトーンを確実に迅速に検索するためには、マイクロプロセッサは１６ミリ秒ごとに１度ＤＳＰ出力チャンネルをサンプリングしなければならない。ＤＳＰに接続された３０チャンネルの全てにおいてＤＴＭＦ認識を迅速に検索するためには、１６ミリ秒の時間フレーム内で３０チャンネル全てがサンプリングされなければならない。すなわち、そのラインインターフェースカード内の全てのＤＴＭＦ認識を確実に検索するためには、マイクロプロセッサ３８は各１６ミリ秒の時間フレーム内で計１２０個の音声チャンネルをサンプリングしなければならないことになる。そして、これがマイクロプロセッサ３８の実質的な計算必要量に相当する。好ましい実施例では、ＤＳＰからの出力チャンネルの各サンプルは図５に示した流れ図で定められた規則に従って巡回バッファ内に置かれている。したがって、全ての音声チャンネルをサンプリングするという厳格な役割は所望のレートで実行されるが、結果のデータの処理はもっと複雑なソフトウェアによってもっと長期間にわたって実行される。図５の流れ図は、１６ミリ秒間隔で呼び出されるマイクロプロセッサ上で実行している割り込みルーチンの動作を詳細に示す。マイクロプロセッサが他にどのような機能を行っているかに関わらず、このルーチンは１６ミリ秒毎に呼び出されることになる。段階１５１は１６ミリ秒の定期割り込みの発生を示す。これにより、マイクロプロセッサ３８は他の動作を停止して割り込みルーチンを実行するように強制される。段階１５２では、チャンネルインデックスＮがゼロにリセットされる。続けてチャンネルインデックスが用いられ、ＤＳＰからのチャンネル出力のデータを搬送するために使用されるクロスポイントスイッチ４７内で特定のチャンネルへのアクセスが定義される。チャンネルインデックスはまた、特定の音声チャンネルと関係する２８６マイクロプロセッサシステム３８内で巡回バッファやその他のメモリ位置にアクセスするために使用される。段階１５３では、チャンネル（Ｎ）のビット５（妥当性ビット）が予め記録された値と比較され、変化しているかどうかが検査される。ビット５が変化していなければ、他の４つのＤＴＭＦ認識コードビットは有効か無効かのどちらかである。いずれにしても、現チャンネルに対して何ら行動をとる必要はない。しかし、ビット５が変化していれば、ビット５が有効信号又は無効信号のいずれを示しているかを段階１５４で判断する。ビット５が無効信号を示していれば、認識された有効なＤＴＭＦトーンが終了した直後なので、段階１５５を実行して前に有効であった４ビットのＤＴＭＦ認識コードを該チャンネル用に巡回バッファ内に置くことができる。つまり、有効なＤＴＭＦトーンはその継続時間の終了時点でマイクロプロセッサ３８によって記録されるに過ぎない。巡回バッファは、カウンタによって多数（例えば６４）のメモリ位置の索引が編成されるところである。このカウンタは、索引編成した位置にデータ項目が書き込まれるとその都度自動的に増加する。カウンタが６３以上増加することがないように、カウンタは所定数のビットだけがインデックス用に使用されるという特性（プロパティ）を有する。したがって、計算のオーバーヘッド及びメモリが抑制される。この欠点は、バッファ内のデータ位置からの値をバッファ入力カウンタが超える前に読み出すために別のカウンタを使用しなければならないことである。巡回バッファに適切なサイズは、一連の妥当な動作状況においてこのようなことが生ずる見込みが極めて薄いものと定義することができる。段階１５６では、次のチャンネルと関係するデータを段階１５３，１５４，１５５で同様に取扱うことができるよう、チャンネルインデックスＮが増加される。しかし、その前に、処理されるべき音声チャンネルがまだ残っているということを段階１５７で確認する。幾つかの音声チャンネルが残っていれば(Ｎ＜１２０)、制御は段階１５３に戻る。１２０の音声チャンネル全てがサンプリング済みであれば、制御は割り込みが呼ばれた時点で実行されていた処理へ戻る。図５に示す割り込みルーチンは、多数のチャンネルからのＤＴＭＦ認識コードをマイクロプロセッサ３８を用いてリアルタイムでサンプリングし、信号を送信し、かつ記憶する極めて効果的な方法である。一度ＤＴＭＦコードが巡回バッファ内に記憶されてしまうと、マイクロプロセッサ３８は記憶されたコードを分析して、コードのパターンが走査パターンによって定義された条件と合致するかどうかを調べる。つまり、ラインインターフェースカード上のマイクロプロセッサ３８はＤＴＭＦパターンを記録し、かつ、スイッチ棚内のマイクロプロセッサ３３（制御計算機２４からの制御指令と関係する走査パターンを受領している）から送られた走査パターンと照らし合わせることができる。さらに、走査パターンは可能な条件の範囲を詳細に指定して、マイクロプロセッサ３８が単にパターンと到来するＤＴＭＦコードとの間の一致整合を検索するのではなく、到来するＤＴＭＦコードの多様なパターンを所望の条件に見合うものとして認識できるようにする。すなわち、ラインインターフェースカードプロセッサ３８によって限定された形態のパターン認識を実行することができることになる。図６に示す手続は、ＤＴＭＦ走査パターンを準備してこれに応答するためにサービスノードの異なる部分で実行される動作の略図である。段階１６１では、制御計算機が特定の顧客呼に対してコマンドの流れを生成する。このコマンドの流れは、文字を組み込んだ列である。このような文字は、顧客から到来するＤＴＭＦシーケンスが特定のパターンと整合していると見なされる前に該シーケンスが満たさなければならない一連の条件を定義するものである。走査パターンの形式については後述する。コマンドの流れはイーサネットインターフェースを通過してスイッチ棚のマイクロプロセッサ３３へ送られる。段階１６２で、スイッチ棚のマイクロプロセッサ３３はコマンドの流れを逆流させて、再度イーサネットを通してラインインターフェースカードへ送る。段階１６３では、ラインインターフェースカードのマイクロプロセッサ３８がコマンドを翻訳し、コマンドの流れからチャンネル番号などのシグナリング情報を得る。さらに段階１６３でマイクロプロセッサ３８は走査列を異なる形式に変換して、ＤＴＭＦコードシーケンスとの整合を試行する処理（段階１６４で行われる）の際に最大速度効果を提供するようにする。段階１６４で、顧客チャンネルと関係する巡回バッファ内に記憶されたＤＴＭＦコードは速度効果走査パターンと比較され、条件に合致するかどうか判断される。条件に合致しなければ段階１６４はまた最初に戻る。巡回バッファ内のＤＴＭＦシーケンスが走査パターンと整合していれば、制御は段階１６５へ転向され、ここでラインカードのマイクロプロセッサ３８は整合いているＤＴＭＦシーケンスを含む応答の流れを生成する。応答の流れはイーサネット２０を経てスイッチ棚のマイクロプロセッサ３３へ送られ、マイクロプロセッサ３３は段階１６６で応答の流れをイーサネット２０を介して制御計算機２４へ送る。段階１６７で、制御計算機は応答の流れ内に含まれた情報を用いて、顧客サービスを完成するために必要な別の行動を指示する。制御計算機２４はスイッチ棚へのコマンドの流れを保持した状態で、遠隔のプロセッサが肯定的な応答の流れを返して来るまで他の役目に戻ることができる。こうして、同様のサービスを求める呼者が同時に大勢かち合うことによって計算資源が過剰になるという危険なしに高性能のＤＴＭＦパターン整合がもたらされる。前述のように、制御計算機は肯定的整合の条件を定義する走査パターンを含んだコマンドの流れを送信する。この走査パターンは文字列であり、サービスソフトウェアの書き込み及びデバッグ動作を促進するために比較的読み取りやすい形式になっている。この形式は指定子を備え、次のように定義されている。恒久的指定子を用いて特殊整合文字を定義することができる。恒久的指定子は、０〜９、Ａ〜Ｄ、＃、^*のいずれかとされる。この例は“＃＃２２”であるが、これにより“＃＃２２”のＤＴＭＦシーケンスを発した顧客は肯定的整合（同一整合でなければならない）を達成しなければならない。イコール文字は、到来するＤＴＭＦの指定子が先行する指定子と同一であることを定義する。例えば“#=2=”は“##22”に相当する。変数指定子は形式%{n.{m}}p.に従う。ここでｐは“ａ”,“ｎ”,“ｍ”,“[di gits]”のいずれか１つである。 “ａ”はＤＴＭＦディジットを指定する。 “ｎ”は数字ＤＴＭＦディジット０−９を指定する。 “ｍ”は＃で終わる数字ディジットを指定する。 “[digits]”は列“digits”内のＤＴＭＦディジットを指定する。ただし、最初の文字が＾のときを除く。この場合は列内の残りの文字以外のＤＴＭＦディジットを指定する。オプション値ｎ（%{n.{m}}p.内のもの）を用いて固定数のディジット検索を指定することができる。ｎがテンプレート列として指定されさえすれば、呼者からのＤＴＭＦディジットのｎ番目の項目上で常に整合が達成される。オプション値ｍ（%{n.{m}}p.内のもの）を用いて顧客が入力できる最大数のディジットを指定することができる。例えば、“%5m”は、“＃”で終わる５個の数字ディジットの入力が検出されたときに整合される。 “%3.5m”は、“＃”で終わる３〜５個の数字ディジットの入力が検出されたときに整合される。 “%1[123]”は、単一のＤＴＭＦディジット“１”，“２”，“３”のいずれかが検出されたときに整合される。 “#=%1[123]=”は、パターン“##11”，“##22”，“##33”のいずれかにより整合される。上記の指定方法に加え、論理ＯＲ文字（｜）を用いて複数の整合条件を指定し、列内に含まれる条件のうち１つでも合致すれば肯定的整合が達成されるようにすることができる。この文字は、ここでは“｜”で示すが、単一の水平線として表示される計算機もあり（文字Ｉ又は数字１と関係する通常の装飾はない）、ＡＳＣＩＩ値１２４を有する。したがって、論理ＯＲ文字を用いると次のようなテンプレート定義を構成することができる。すなわち、 “#=%1[123]=｜*%1[12345]｜%10.20m｜%1[^0]” これによって顧客は４種類の可能な応答のうち１つを発することができる。顧客がどの応答を発してもそれは応答の流れの中で制御計算機へ送り戻されるので、制御計算機２４は顧客のＤＴＭＦシーケンスに対して４種類の可能な応答のうちの１つを提示することができる。このようにして、呼者がメニュー駆動サービスを通ることができるように呼者とのインテリジェント対話を構築することができる。制御計算機によって生成されたコマンドの列内では、ＤＴＭＦ認識処理の多様な特徴を定義するために変数とフラグとが用意される。“first dig to”及び“ inter dig to”として知られる２つの変数が、最初のディジットが受信される前の最大時間と後続のディジット間の最大時間とをそれぞれ定義する。inter dig toの方が大きければ、ＤＴＭＦコードは（呼者から送られたものでなくても）最後のディジット“＃”を定義する走査パターンとうまく整合していることになる。first dig toの方が大きければ、以下に定義するCONTINUOUS SCAN フラグによって動作が定義される。コマンドの列の含まれるフラグは、 CLEAR BUFFER − 前に検出されたが未チェックのＤＴＭＦディジットを追加のパターン認識の開始時に放棄させる。 FIRST DIGIT NOTIFY − パターン認識が開始されてから最初のＤＴＭＦディジットコードを受け取る際にラインインターフェースカードのマイクロプロセッサ３８に応答の流れを生成させる。 CONTINUOUS SCAN − パターン整合が成功した後、もしくは“first dig to ”で定義されたタイムアウトを超えた後、動作を自動的に再スタートさせる。したがって、ＤＴＭＦ認識開始するためのコマンドの流れはテンプレート指定列、変数とフラグ、関係するチャンネル、及びサービス識別データを含んでいる。課題を指定されたラインインターフェースカードのマイクロプロセッサ３８からの応答の流れは、走査列と整合する実際のＤＴＭＦコード、及び関係するチャンネルとサービス識別データを含み、制御プロセッサが応答の流れとオリジナルコマンド列及び特定の接続呼者のための特定サービスとを関係付けることができるようにしている。図４に示すようなラインインターフェースカードの設計には、示される全ての機能を実現するのに必要な回路の総数に繊細な注意を払わなければならない。特に、回路の様々な素子を互いに接続するために必要な個別の集積回路の数は、ラインインターフェースカードを単一の回路基盤上に組み込むことができるように機能性を損なうことなく最小化しなければならない。回路の素子が数回重複しているようなもの、例えばラインインターフェース回路４１、又は４つのディジタル信号プロセッサ５２−５４の各々と関係する回路の場合は、ラインインターフェース回路上でこのような回路が使用される回数倍だけ節約がされるから複雑さを減らすという特別な利益がある。前に述べたように、各ディジタル信号処理装置５２−５５はTexas Instrument s製のＴＭＳ３２０Ｃ３１であり、さらに特殊のＴＭＳ３２０Ｃ３１チップでラインインターフェースカード上で使われているものは３３MHzのクロック速度で動作し、この速度は各ＤＳＰで同時にＤＴＭＦ認識機能が実行されるのを確かなものとするのに必要なものである。各ＴＭＳ３２０Ｃ３１ディジタル信号処理装置には同じチップダイ上にプログラムメモリとデータメモリとがあるのは主ディジタルシグナリング処理用部品と同じである。したがって追加のＲＡＭやＲＯＭの集積回路のようなＤＳＰ回路用要素を除外してもなお、ＤＴＭＦ認識のような有用な機能を実現できるＤＳＰを持つことが可能である。したがって、ラインインターフェースカードで使用される各ＤＳＰは有用な処理動作を実行するために非常に僅かしか追加の論理を必要としない。シリアル直列インターフェース５６でＤＳＰをクロスポイントスイッチ４７に接続するものは、追加のインターフェース論理を何も必要としない。並列（パレレル）インターフェース５７でマイクロプロセッサ３８をクロスポイントスイッチ４７と各ＤＳＰ５２−５５に接続するものも各ＤＳＰにプログラムデータをダウンロードするために使用されている。シリアルインターフェースとは違ってＤＳＰに対する並列インターフェースはある程度のインターフェース回路を必要とする。図７では、インターフェース回路がディジタル信号処理装置５２−５５の４つの全てに対して示されており、プログラムはマイクロプロセッサ３８から並列インターフェース５７を介してディジタル信号処理装置にダウンロードできる。ＴＭＳ３２０Ｃ３１ディジタル信号処理装置はラインインターフェースカードで使用されていて、リセット信号を受領した後に外部ＲＯＭからプログラムを普通はロードする。この回路では、各ディジタル信号処理装置に対してラッチが用意されていて、ディジタル信号処理装置にプログラムを供給する外部ＲＯＭの特性をシミュレートするためにあてられている。４つのラッチ２７２−２７５はＤＳＰ５２−５５の各々に対してプログラムデータを供給するために備えられている。外部ＲＯＭの動作をシミュレートするために、状態機械２７１はマイクロプロセッサ３８によって用意された制御信号を各ディジタル信号処理装置への制御信号に変換し、時間にクリティカルな制御シーケンスを含むＲＯＭの特性が正しくシミュレートできるのを確実なものとしている。状態機械は各ディジタル信号処理装置に対して３つの制御ラインを提供している。ディジタル信号処理装置５２へあるプログラムをダウンロードする事象のシーケンスをこれから述べる。３つの制御ラインの各々は状態機械２１７によってディジタル信号処理装置５２と、その関係するラッチ２７２とに送られるが、これはマイクロプロセッサ３８のメモリ領域内のメモリがマップされた位置へアクセスすると、それに応答して状態機械２７１からディジタル信号プロセッサ５２へ送られた制御ラインの各々とそれに関係するラッチ２７２とが生成される。プログラムがＤＳＰへダウンロードされるときは、ディジタル信号プロセッサ５２のリセットピンに対して論理レベル０ボルトを印加することによりＤＳＰがリセットされなければならない。完全なチップリセットが達成されたことを確認するために、リセット信号は数ミリ秒間にわたってレベル０ボルトに維持される。この時間期間が終わるとリセット信号は前のレベル５ボルトに戻ることができ、その結果、ディジタル信号プロセッサがブートストラップ動作を実行する。ブートストラップ動作は、ディジタル信号プロセッサのチップ・ダイ（chip die）の時のＲＯＭとして記億されたブートストラップコードの短い部分を実行することで構成される。ブートストラッププログラムには、外部メモリからのデータをディジタル信号処理チップ上のランダムアクセスメモリ（ＲＡＭ）に記憶するために取り出す（フェッチする）ことをディジタル信号プロセッサに指令することが含まれる。このようにしてディジタル信号プロセッサへのプログラムはダウンロードされる。ディジタル信号プロセッサで作動しているブートストラッププログラムは一連の外部メモリ位置にアクセスし、これらの位置からのデータをＤＳＰの内部メモリに転送するという動作を実行する。したがって、状態機械２７１及びマイクロプロセッサ３８はデータのダウンロード動作を調整して外部ＲＯＭの特性がシュミレートされるようにしなければならない。マイクロプロセッサ３８は並列インターフェースを介してラッチ２７２へデータを送る。このとき、ラッチのラッチイネーブルライン（ＬＥ）は０ボルトにセットされている。そのすぐ後にラッチイネーブルラインは５ボルトに戻り、もともとラッチの出力にあるデータはそのままラッチの出力で安定に保たれるので、ディジタル信号プロセッサに対して安定した８データバイトを提供することができる。この間ディジタル信号プロセッサへの準備入力はレベル＋５ボルトに維持されて、まだ外部メモリにはアクセスできないことをディジタル信号プロセツサに示し、その結果、ブートストラッププログラムを続けて実行することが可能となる。そのすぐ後、状態機械は次のデータがラッチ２７２に送るために再び準備ラインを＋５ボルトにセットする。このようにしてＲＯＭの特性をシュミレートするためにマイクロプロセッサ３８とディジタル信号プロセッサ５２との間の通信は並列インターフェース５７を介して調整され、ＲＯＭの特性をディジタル信号処理用のソフトウェアをブートストラップするために使用することができる。状態機械２７１は各ディジタル信号プロセッサへの調整用信号ラインをメモリマッピングする機能を備え、５２−５５の各ディジタル信号プロセッサが個別にリセットされ、かつ、いつでもダウンロードされた新しいソフトウェアを持つことができるようにする。再び図４を参照すると、クロスポイントスイッチ４７とマイクロプロセッサ３８とに接続された４つのディジタル信号プロセッサ５２−５５の配置が極めて柔軟性のあるトポロジイを提供していることが分かる。このトポロジイはＤＴＭＦ認識以外の機能を実行するために使用することができる。特に、各ディジタル信号プロセッサはそれぞれ独立してリセット及びブートストラップすることができるので、１つのＤＳＰは他の３つがまだ動作中であっても別の課題を実行することができる。ディジタル信号プロセッサの別の用途の一例はコンフェレンス・ブリッジ（会議の橋絡）である。コンフェレンス・ブリッジでは、３人以上の呼者が接続され、まるで３人全員が同じ部屋にいるように互いに話し合うことができる。重要なことは、ある形式のディジタル信号処理を用いなければコンフェレンス・ブリッジを実行することは不可能だということである。コンフェレンス・ブリッジの最小の構成では、３人の呼者が互いに話し合うことを要求するので６つの信号を発生してこれらを何らかの方法で結合しなければならない。呼者Ａが到来信号ＲＸＡを受信して送出信号ＴＸＡを発生する。呼者Ｂは到来信号ＲＸＢを受信して送出信号ＴＸＢを発生し、呼者Ｃは到来信号ＲＸＣを受信して送出信号ＴＸＣを発生する。ディジタル交換では、音声信号のサンプルが数８ビットとして記憶される。高品質の信号を実現するために、８ビットのサンプルはＡ法則として知られる非線形関数を用いて符号化される。すなわち、ディジタル音声サンプルはクロスポイントスイッチ４７を通過して非線形形式で記憶され、コンフェレンス・ブリッジを実行する前に非線形形式に変換されなければならない。コンフェレンス・ブリッジの第１段階は３つの送出信号ＴＸＡ，ＴＸＢ，ＴＸＣをそれぞれＡ法則形式から線形形式に変換することである。これは、ＤＳＰのコンフェレンスブリッジプログラムの一部として動作するルックアップテーブルアルゴリズムによって行われる。一度線形化されると、３つの到来信号ＲＸＡ，ＲＸＢ，ＲＸＣは次のように計算される：ＲＸＡ＝ＴＸＢ − ＴＸＣＲＸＢ＝ＴＸＡ − ＴＸＣＲＸＣ＝ＴＸＡ − ＴＸＢコンフェレンスブリッジ発生の第１段階は３つの到来信号ＲＸＡ，ＲＸＢ，ＲＸＣを網での基準である非線形形式に変換することである。すなわち、３つの各信号ＲＸＡ，ＲＸＢ，ＲＸＣはルックアップテーブルアルゴリズムによって非線形のＡ法則形式に変換される。ディジタル信号プロセッサ５３−５５がＤＴＭＦ認識や他の別の動作を実行しているときでも、ディジタル信号プロセッサ５２で上述したコンフェレンス・ブリッジのための全動作を実行するプログラムを実行することができる。コンフェレンス・ブリッジの例で述べたように、音声のディジタル電話信号は非線形形式で搬送される。２つの異なる非線形形式が存在する。欧州ではＡ法則が使用されているが、合衆国ではＭｕ法則が使用されている。異なる非線形方式を使用している２つの異なる電気通信網間での通信において、双方向の会話を要求するときはＭｕ法則からＡ法則への変換、及びその逆の変換が必要である。これはディジタル信号プロセッサ上で１つのルックアップテーブルを用いてＡ法則をＭｕ法則に、また別のルックアップテーブルを用いてＭｕ法則をＡ法則にダイレクトに変換することによって実行される。この処理は非常に迅速に行われる。しかし、ディジタル信号プロセッサはこれを実現する便利な方法であり、特にディジタル信号プロセッサが再構成可能な回路の一部を形成している場合には極めて至便な方法となる。このような回路では、ディジタル信号プロセッサはその課題に専属せず、Ｍｕ法則−Ａ法則間の変換が不必要なときは別の動作を実行するように再構成することができる。ラインインターフェースカード内に４つのディジタル信号プロセッサを備えているので、一日のある時、例えばビジネスアワーの間、２つのディジタル信号プロセッサでＭｕ法則−Ａ法則変換を実行し、他の２つでＤＴＭＦ認識を実行するとか、条件の指示に従って多数の異なる課題を実行するように再構成することで、ダイナミックな顧客の要望を考慮することができる。

【手続補正書】特許法第１８４条の８【提出日】１９９６年１０月８日【補正内容】明細書電気通信サービスノードにおけるスイッチングこの発明は、電話網に接続することができるサービスノードに関する。この網内には複数に周辺装置があり、制御処理手段の制御下に外部通信手段と該周辺装置とを接続する手段とを備えている。近年、電話網がますます高度複雑なものとなり、提供できるサービスの数を増すことが可能となり、第１の顧客を第２の顧客に接続できるようにするという基本的な機能に加えてサービスを提供することが可能となった。この形式の電話システムはしばしばインテリジェント網と呼ばれ、自動呼分配、ストア・アンド・フォワード(記憶して送信)、ファックス・トウ・スピーチ(ファックスから音声へ)、呼待ち行列、音声メニューシステム、呼迂回、フォロー・オン・アンド・ボイス・プロンプト（世話を続けて音声助言を与える）などのようなサービスが提供される。サービスノードは網内にあるユニットであり、そこではインテリジェントサービスが集中されていて、網内部に用意されたスイッチング機構を介して網に接続された顧客に使用可能となっている。ノード自体には大型スイッチング装置があり、顧客の呼が中央制御処理手段の制御下で周辺装置に接続できるようになっている。既知のシステムでは、周辺装置が接続され、必要に応じて接続を解くためには、発呼者によって生成された信号を解析することが制御計算機に必要とされている。従って、一度サービスが確定されてしまうと、これが一般には特定の周辺装置の制御下で駆動される。しかし、中央制御計算機は網全体の完全性の維持を確実にするために、周辺装置と外部ラインとの間の接続の動作を観測する必要がある。既知のサービスノードでの問題は、ノードに大型スイッチを備えることが望ましく、それによって多数の共用サービスから最大利益を得られるようにすることであった。しかし、共用サービスの数が増すと、接続用のスイッチの寸法も結果として大きくなり、制御計算機の寸法と電力とは計算機とスイッチ間の通信用リンクの帯域幅とともに増加しなければならない。ＵＫ特許出願Ｎｏ．ＧＢ−Ａ−２１８６７６２は、ＰＡＢＸとして使用するのに適した改良されたスイッチングシステムを開示している。このスイッチは多数のベイで成り、各々が通信リンクによって主制御プロセッサによって制御される回路スイッチングマトリックスに接続されている。各ベイはベイスイッチングマトリックスと通常のインターフェース回路とで成り、各インターフェース回路は端末装置、例えば電話機、データ機械及び端末、から到来する複数のラインとインターフェースをとり、また、音声信号をＰＣＭ信号に変換するようにされ、また、状態信号を検出して、制御バスを経由してベイ制御プロセッサに対応した制御信号を送るようにされている。主制御プロセッサは、適当な接続メモリへ書き込みアクセスすることによって、２つの回路スイッチングマトリックス間に伝送経路を確立するための回路スイッチングマトリックス構成をとり、かつまた、ベイスイッチングマトリックスが特定通信に関与する端末それぞれへの伝送経路を延長する構成をとる。ベイ制御プロセッサは類似の書き込みアクセスをして、メッセージ信号、例えばオフフックとか、リンギング信号を専用メッセージチャンネル内で主制御プロセッサに送ることができ、そこでは回路スイッチングマトリックスでチャンネルを読むことができる。こうして、メッセージ信号を処理する先行技術の問題を回避している。ＵＫ特許出願Ｎｏ．ＧＢ−Ａ−２２００８１６は、スイッチングシステムであって、主制御器、回路スイッチマトリックス、回路スイッチマトリックスに接続された複数のインターフェース回路、スイッチマトリックスに接続された複数のプログラマブルディジタル信号処理モジュール（ＤＳＰ）で成るものを開示している。各ＤＳＰはブートストラッププログラムを含む２つのＰＲＯＭと関係しており、スイッチングマトリックスを経由して主制御器とＤＳＰ回路との間でメッセージ信号の転送を開始するために主制御器への割り込み信号を発生する。所定のサービスの特徴、例えばＤＴＭＦトーン検出とかディジタル会議を実現するための応用プログラムは主制御器から回路スイッチマトリックスを経由してＤＳＰの１または複数にダウンロードされ、内部メモリ内に記憶される。この発明の第１の観点でとらえると、あるサービスノード内部で４チャンネルのルート形成をするためのサービスノードスイッチング装置が提供されており、その構成はスイッチングマトリックスと複数のラインインターフェース手段とで成り、各ラインインターフェース手段には次のものが含まれている：クロスポイントスイッチ、第１の形式のディジタル信号処理手段、及び第２の形式のディジタル信号処理手段。ここで該第１の形式のディジタル信号処理手段は第１の形式のインターフェース手段によって該クロスポイントスイッチに接続され、かつ第２の形式のディジタル信号処理手段から直接にプログラムを受領し、したがって該クロスポイントスイッチを避けるようにされており、該第２のディジタル信号処理手段は第２の形式のインターフェース手段によって該クロスポイントスイッチに接続されており、該クロスポイントスイッチは該第１の形式のインターフェース手段と、該第２の形式のインターフェース手段との間の通信が行えるようにする手段を備え、該第２のインターフェース手段を経由して該第２の形式のディジタル信号処理手段によって構成がとられるようにされている。この発明を第２の観点でとらえると、サービスノードスイッチ用のラインインターフェースカードにおける信号を処理する方法が提供されており、その構成は次の段階で成る。クロスポイントスイッチを経由して第１の形式のディジタル信号処理手段と、第２の形式のディジタル信号処理手段との間で通信をする段階と；第１の形式のインターフェースを経由して該第２の形式のディジタル信号処理手段から該第１の形式のディジタル信号処理手段へ直接にプログラム指令を供給して、それによって該クロスポイントスイッチを回避する段階とで成り；該第１の形式のディジタル信号処理手段は第２の形式のインターフェースを介してクロスポイントスイッチと通信し、また、該第２の形式のディジタル信号処理手段は該第１の形式のインターフェースを経由して該クロスポイントスイッチと通信するようにしている。この発明を添付の図面を参照し、例を挙げて説明していく。図１は公衆交換電話網を示し、複数の顧客端末装置、ローカル交換機、トランク交換機、及びサービスノードが含まれている。図２は図１で示したサービスノードを示し、制御計算機、周辺装置、該周辺装置へ外部ラインを接続するためのスイッチを含んでいる。図３は図２に示したスイッチの詳細であり、スイッチングマトリックスと複数のラインインターフェースカードを含んでいる。図４は図３で示したラインインターフェースカードを示し、ラインインターフェース回路、ディジタル信号処理装置、マイクロプロセッサ、及びラインインターフェース回路をディジタル信号処理装置に接続するためのクロスポイントスイッチを含んでいる。図５は図４に示したラインインターフェースカード上で実行される動作の詳細を示す。図６はサービスノード用の制御動作の詳細を示す。図７は図４に示したディジタル信号処理装置とマイクロプロセッサとの間の接続の詳細を示す。図１に示した電話網には複数の顧客端末装置１１として電話やファックス機器などを含むものがある。各顧客端末装置１１はローカルライン１２を経由してローカル交換機１４に接続され、それによって端末装置とローカル交換との間で双方向通信が行われる。ローカル交換機１４はトランク交換機１５に接続され、その間の双方向通信がトランクケーブル１６上で行われるようにする。同様に、トランク交換機はトランクライン１７によって双方向に接続され、多重化された信号を伝送できるようにされている。好ましい網では、アナログ信号とディジタル信号との間の変換がローカル交換機１４で行われ、トランク網での通信がディジタル領域で実行される。このように、各トランクライン１６には物理的通信リンクがあって、各々が２ Mbit/sec 多重によって30の音声チャンネルを伝送するようにしている。さらに、光リンクを用いてより高レベルの多重を達成することができ、光リンクは特にトランク交換機１５に接続するのに適している。通常の電話接続ができることに加え、図１に示した網には複数の付加価値サービスがあり、それによって顧客が音声メニューを介して対話をしたり、記録された情報を中央ソースから受領したり、メッセージを記録して記録されたメッセージを受領したり、また、高度な呼迂回過程を作り出したりすることができる。呼迂回過程では、一日中、端末装置ではなく実際の顧客の位置を反映して呼が複数の番号に迂回される。このような付加価値サービスは中央装置に置かれていて、サービスノード１８の形をとっている。サービスノード１８は、複数の２Mbit/s ecディジタルリンクを経由して網の他部に接続されているから、この網に接続されているどの顧客も交換機の網を介して適切な接続をとることによって、中央サービスノードを経由してサービスを受けることができる。サービスノード１８は図２に詳細が示されており、複数の周辺装置がある。そのうちの３つが参照番号２１，２２，２３で示されている。各周辺装置は特定の課題を実行するように構成されている。したがって、音声メニューサービスは言語応用プラットホームで用意することができ、記録した音声メッセージ、音声認識及びＤＴＭＦトーン認識を用いて双方向通信ができる。別の周辺装置は、発呼顧客に対して記録した情報を供給するように構成することができる。メッセージは周辺装置上に中央で記録され、ランダムアクセス可能なメモリ記憶装置に書き込まれる。こうして、同じメッセージが複数の発呼顧客に対して再生され、各呼に対して個別にメモリ装置をアドレスすることによってメッセージは最初から各発呼顧客に対して再生されるので、その呼用に専用のメッセージが記録されているという印象を与える。第３の周辺装置は顧客が残したメッセージを記録するように構成されている。メッセージはサービスが作られた相手である特定の顧客によって収集され、その顧客に仮想呼応答機のサービスを効果的に提供する。ここでは、ある顧客からの命令を受けると全ての顧客がサービスノードに向けられ、制御計算機２４の制御下で音声データが例えば周辺装置２３に送られて、その後、その顧客が発した呼に応答して該記録された情報が再生されるようになっている。サービスノードから提供される別なサービスは、呼を再度方向付けする(リディレクティング)サービスである。これでは、特定の顧客に対する全ての呼がサービスノードに向けられ、制御計算機２４の制御下で、呼が予めプログラムされた指向地へ再方向付けされる。この場合、顧客は毎日プログラム用の指令を発効して、一日の予め定めた時点で呼を別の番号に向け、それにより場所から場所へ顧客に追従するようにする。スイッチ２５は２５６多重ラインを備える。各ラインは双方向通信用にそれぞれ２つの同軸ケーブルを含み、各同軸ケーブルは、２Mbit/secで送信される３２チャンネルを伝送することができる。したがって、公衆交換電話網２６には複数の同軸通信が用意され、他の２Mbit/リンクにはそれぞれの周辺装置が供給される。したがって、図２に示す例では、２Mbitリンク２７は周辺装置２１に接続され、同様のリンク28は周辺装置２２に、リンク２９は周辺装置２３に接続される。こうして、各２１〜２３は２Mbit多重接続の形で音声チャンネルを受信するように構成されている。さらに、周辺装置は制御計算機２４からの制御指令を受領するように構成されている。好ましくは、ＣＣＩＴＴＣ７勧告に合致する共通チャンネルシグナリングを使用し、Ｃ７シグナリング情報を識別して生成するためのインターフェースを図２の参照番号３０で識別する。Ｃ７インターフェース３０、中央スイッチ２５、周辺装置２１，２２，２３はイーサネット（ethernet）接続を介して制御計算機２４と通信し、最大１０Mbit /secのバーストレートでデータを伝送することができる。呼は、顧客が発したＤＴＭＦトーンに応答して始動される。呼をサービスノードに結ぶためには、共通チャンネル、すなわち参照番号２６で示したチャンネルのうちの１つを介してシグナリングコマンドを伝送する。このチャンネルはスイッチ２５でシグナリングインターフェース３０に向けられる。シグナリングインターフェース３０はイーサネット２０を介して制御計算機２４に発呼顧客がサービスを要求するということを通知する。シグナリング情報は、制御計算機２４に対して実際の発呼顧客の識別子、ある意味では該顧客により発呼された番号の識別子を識別する。したがって、この情報を基に制御計算機２４はスイッチ２５に指令して、所望の周辺装置に接続された特定のチャンネルをその呼に接続させる。さらに制御計算機２４は、同じ周辺装置に所望のサービスの性質(nature)について通知する。顧客がサービスを利用しているとき、顧客はシステムが認識可能な形式で信号を発するのが普通である。このような信号は、正規のサービス動作の一部として周辺装置で翻訳することができる。しかし、それに加えて顧客は制御計算機２４にも認識されるような信号を発する必要があり、特にこれがサービスを終了するという顧客指令に関する場合は、制御計算機はスイッチ２５と等価の周辺装置とに指令を出してサービスがもう完了されたことを通知し、必要であれば、顧客がそのノードで別のサービスを利用できるようにする必要がある。図１及び２に示した電話網では、サービスノードは複数の周辺装置に加え、該周辺装置を外部通信用チャンネル２６に接続するためのスイッチ２５を含む。呼を確立し、かつ呼の処理中にシグナリングを監視するために、ノード内部では相当なレベルの処理能力が必要とされる。それ故サービスノードは制御計算機２４を備え、これが階層構造の形でシステム全体を制御するようにする。しかし、これに加えてスイッチ２５自体も分割された処理装置を備える。これは、呼の処理中に顧客が発するＤＴＭＦ信号のような、外部で始動する信号に応答するものである。したがって、分割された処理装置は、該信号から得た情報を制御計算機２４に供給するように構成されている。このようにすると、制御計算機２４は顧客の発したシグナリングを検出するために到来する呼を走査する必要がなくなる。顧客始動信号が検出されると、シグナリングコマンドの検出及び識別はスイッチ２５でローカルに行われ、データはイーサネット２０を介して制御計算機２４に供給されるだけである。つまり、スイッチ２５は外部信号に応答するローカル処理装置を含み、信号そのものよりもむしろ該信号から得た情報を制御計算機２４に供給できるようにしている。こうして、計算機２４は顧客の始動した呼を走査する役割から解放され、それによって２つの主要な利点を得る。１つには、所定のスイッチサイズに対して、制御計算機２４で必要とされる処理能力が少なくなることである。言い換えれば、制御計算機２４に存在する所定の処理能力に対してより多くのスイッチを使用することができるということである。この利点は、所定サイズの制御計算機２４に対してそのノードでより多くの中央付加価値サービスを含むことができることであり、それによってより大きな規模の経済を効率的に提供することができる。２つには、制御計算機２４が走査をする必要がなくなると、スイッチ２５と制御計算機２４との間の通信が著しく減少することである。結果として、制御計算機２４とスイッチ２５とを接続している通信チャンネル部分（この例ではイーサネットの手段により実行されている）に必要な帯域幅が大幅に減少することになる。こうして容易に理解できるように、イーサネットに利用できる帯域幅のレベルは、ＰＳＴＮと周辺装置との間でスイッチ２５を介して通信を実行するのに使用される帯域幅のレベルよりも遥かに小さいものとなる。スイッチ２５はＥＭＣ１９”シールド付きラック内部に収納される。このラックは高さ２ｍで、計７つの棚（シェルフ）を備えている。この棚の１つは、イーサネット・トランシーバ用の電源ユニットを収納するために使用され、残りの６つの棚はスイッチ自身の部品カードに提供される。スイッチ２５内には、ラインインターフェース棚及びスイッチングマトリックス棚として識別される２種類の棚を備える。好ましい実施例では、スイッチングマトリックス棚及びラインインターフェース棚は複製（デュープリケート）されて、信頼性を高めかつ計算機を強化するようにする。計算機自体も複写された棚を有し、好ましくはシステムに接続されていて、全体的な信頼性を高めてシステムが単一のカードに依存しないようにしている。システムを完全に機能的に保った状態でこのカードはいずれをも取外することができる。スイッチ２５の中心部には、市販のＭＩＴＥＬＳＭＸ／ＰＡＣから構成されたノンブロッキング・ディジタル・スイッチングマトリックスがある。スイッチングマトリックス３２はＳＴ−ＢＵＳ勧告に準拠した２５６２Mbit/sec同軸ペアを受領する。したがって、各ペアはスイッチングマトリックス３２に情報を供給するための３２チャンネル多重、及び該スイッチングマトリックス３２からの情報を受信するための同様の３２チャンネル多重で構成される。スイッチングマトリックス３２は、ある多重化ライン上のあるチャンネルを別の多重化ライン上の別のチャンネルに切り換えることができるように構成されている。一般に、このような通信が双方向通信であり、第１のペアが位置Ａから位置Ｂへデータを送信するように構成されるとともに、他方のペアは逆方向、すなわち位置Ｂから位置Ａへ通信を送るようにされている。さらに、３２チャンネルの２Mbit/s多重のうち３０チャンネルは音声データを搬送するのに使用され、残りの２チャンネルのうち、１つは３０の音声チャンネルに関するシグナリングデータを搬送するのに使われ、もう１つのチャンネルは、フレーム同期を提供して時間多重内で各チャンネルの位置がチャンネルスイッチング回路によって定められるようにするために使われる。スイッチングマトリックス３２はIntel社の８０２８６マイクロプロセッサベースシステム（参照番号３３）によって制御される。このマイクロプロセッサベースシステム３３は、イーサネットライン２０を介して受信したコマンドに応答してスイッチングマトリックス３２を制御するように構成されている。スイッチングマトリックス３３を通して送信された信号はＳＴ−ＢＵＳ勧告に準拠したもので、５ボルトのＴＴＬコンパチブル信号を考えてよい。ライン２６を介してＰＳＴＮ及び周辺装置に接続された他のラインに送られた信号はこの勧告に準拠しておらず、アナログ型信号で相当な距離を介して通信しなければならない場合が多いと考えるとよい。したがって、スイッチングマトリックス３２に信号が送られる前、及び該スイッチングマトリックスから発した信号が外部網へ供給される前に変換処理を実行する必要があり、この処理はラインインターフェース回路を介して実行される。ラックは４つのラインインターフェース棚を備え、図３では参照番号３４で示す。各ラインインターフェース棚は計１６個のラインインターフェースカードを有し、各ラインインターフェースカードにはIntel社の８０２８６マイクロプロセッサの常駐システム３８と４つの双方向ラインインターフェース回路とがある。したがって、４つのラインインターフェース棚内には双方向インターフェース回路２５６個分の容量があることになる。この例では、呼の最中に顧客がシグナリングを開始すると、それはＤＴＭＦコードの形態で接続される。各ＤＴＭＦコード(dual tone multi-frequency:二重トーン多周波数)は２つの同期トーンで成り、各々可能な４つのトーンで成る異なる組から選ばれたものである。つまり、２トーンの順列が４ｘ４あり、システムが認識できる計１６個の異なるコードを備えていることになる。ＤＴＭＦの検出は、常駐２８６計算機システム３８の制御下で、各ラインインターフェース上で行われる。特定のＤＴＭＦ性質の検出は、特定の呼接続の際に行われる実際の応用によるであろう。特定の応用に必要なＤＴＭＦコードの性質は制御計算機２４が掌握しており、システムオペレータによってアクセス可能である。特殊なＤＴＭＦコードに加えて、例えば１，２，３など何らかの数の後に＃＃が続くといったような簡単な論理結合を検出するように制御計算機をプログラムすることができる。これについては後に詳述する。特定の接続のためにこのタイプの検出シーケンスが必要なときは、検出コマンドをそれぞれのラインインターフェースカードにダウンロードすることが必要である。これはイーサネット２０を介して達成され、最初は制御計算機２４からスイッチの棚内に常駐している２８６マイクロプロセッサシステム３３へ高レベルの検出コードが供給される。スイッチ棚のマイクロプロセッサシステム３３は特定のラインインターフェース回路を識別する責任を負っていて、制御計算機２４からイーサネット２０を介してこのような情報を受領すると、情報はそれぞれのラインインターフェースカード上に常駐しているそれぞれの２８６マイクロプロセッサシステム３８へ中継される。こうして、制御計算機２４からラインインターフェースカード３７へのＤＴＭＦ伝送は、第１に制御計算機２４からスイッチ棚のマイクロプロセッサシステム３３へ、第２に棚のセル・プロセッサ３３からそれぞれのラインインターフェースカードマクロプロセッサシステム３８へと、２段階で行われる。したがって、制御計算機２４はラインインターフェース棚と直接通信することもできるが、制御計算機２４がスイッチ棚のマイクロプロセッサ３３と通信し、スイッチ棚のマイクロプロセッサシステム３３がラインインターフェースカードマイクロプロセッサシステム３８と通信するという階層的なソフトウェア構造が存在するため、実際には行われない。つまり、制御計算機２４に関する限りスイッチ２５への送信は全てスイッチ棚のマイクロプロセッサシステム３３への送信と見なされ、それによって制御計算機２４がスイッチ２４と通信する行程が簡素化される。図４はラインインターフェースカード３７を詳細に示したものである。呼のカードは４つのインターフェース回路４１，４２，４３，４４を含み、それぞれ２ Mbit/sの入力トランクライン４５、及び２Mbit/sの出力トランクライン４６に接続されている。ラインインターフェース回路は転送コンパチブル信号と３２チャンネルの２Mbit/sＳＴ−ＢＵＳ信号との間の変換を受け持つ。これらの信号は、２Mbit/s入力ライン４８及び２Mbit/s出力ライン４９を介してクロスポイントスイッチ４７との間で送受信される。クロスポイントスイッチ４７はMitel社のＳＭＸ／ＰＡＣスイッチで成り、主要スイッチングマトリックス３２内に備えられたスイッチングチップと同様のものである。ただし、クロスポイントスイッチ４７はコール・バイ・コール（呼呼出呼）に基づくスイッチングを行わないことを理解されたい。クロスポイントスイッチ４７は通常動作中は恒久的に構成されるが、該構成はグレードアップや再構成を考慮して変更することができる。図３に示すように、ラインインターフェースボード３７は２８６マイクロプロセッサベースシステム３８を含み、これがイーサネット２０に接続されている。マイクロプロセッサシステム３８のアドレス及びデータバスはクロスポイントスイッチの構造インターフェース３９に接続され、該クロスポイントスイッチ４７がマイクロプロセッサベースシステム３８から供給された構造データに応答して構成されるようになっている。これは既知の技術である。この構成に応答して、ＳＴ−ＢＵＳ出力ライン及び入力ライン（４８，４９）はそれぞれクロスポイントスイッチ４７のスイッチ棚側で同様のライン５１に接続される。つまり、通常動作では、クロスポイントスイッチからラインインターフェース回路を通って出力ラインへ送られた各チャンネルは、クロスポイントスイッチのスイッチングマトリックス側でＳＴ−ＢＵＳの特定多重の特定チャンネルに切り換えられることになる。同様に、クロスポイントスイッチを介して並列戻り経路が備えられている。これにより、全ての呼がラインインターフェースカードに常駐しているクロスポイントスイッチを介してラインインターフェース回路を通って主要スイッチングマトリックス３２へ導かれ、次に任意に選ばれたラインインターフェースカードに基づく別のクロスポイントスイッチを介して該ラインインターフェースカードへ戻され、予め定められたラインインターフェース回路を通って主スイッチ２５から出てゆくことができるようにされている。クロスポイントスイッチのための構造コードを提供することに加え、２８６マイクロプロセッサベースシステム３８はまた、インターフェース５１に接続されたアドレスバスに適切なアドレスコードを与えることによって、クロスポイントスイッチを通過している任意の通信チャンネルを監視することができる。インターフェース回路側のチャンネルをスイッチ棚側のチャンネルに接続することに加え、クロスポイントスイッチ４７はまた、ラインインターフェース回路４１〜４４からの各入力ライン４８をそれぞれのディジタル信号プロセッサ５２，５３，５４，５５へ接続することができる。すなわち、クロスポイントスイッチ４７はラインインターフェース回路４１からの入力多重４８をディジタル信号プロセッサ５２へ送られる出力多重５６に接続することができる。他の３つの信号プロセッサに対しても同様の接続が行われる。各ディジタル信号プロセッサ５１〜５５はTexas Instruments社のＴＭＳ３２０Ｃ３１デバイスで、３２チャンネルの入力多重５６にある３０個の音声チャンネル上のＤＴＭＦコードを検出することができるようにプログラムされている。主要スイッチングマトリックス３２を通して運ばれた信号にしたがってクロスポイントスイッチ４７を通って運ばれた信号は、ディジタル形式で搬送されることが理解されよう。２Mbit/sのＳＴ−ＢＵＳは３２個の時間多重化チャンネルを搬送するように構成されている。すなわち、各チャンネルは各フレーム内に識別可能な時間スロットを有し、この時間スロットの間に８ビットのデータを送信することができる。したがって、普通の言語信号を送信すると、この８ビット語の各々がディジタル表示の音声サンプルを搬送する。ディジタル信号プロセッサ５１〜５５はＳＴ−ＢＵＳ形式内の情報を受領し、同型式の出力を作る。しかし、各ＤＳＰ（digital signal processor）からの出力は音声信号を表示するのではなく、音声信号内に含まれる情報、特にＤＭＴＦトーンの存在及び識別を表示する。すなわち、前述の構造では、ＤＳＰ５２がラインインターフェース回路４１を介して受領した３０個の言語チャンネルを調べる一方で、これらのチャンネルはスイッチ側の通信ブース５１を介してスイッチングマトリックス３２へ送られている。ディジタル信号プロセッサ５２は時間領域内で受領した信号を周波数領域信号に効率的に変換し、次にこれらの周波数領域信号が認識されたＤＴＭＦトーンと対応する時を表示するようにプログラムされている。つまり、ディジタル信号プロセッサはＤＴＭＦコードの存在を表示する出力を作り出すのである。ＤＴＭＦ信号は１６の状態の１つをとることができ、したがってＤＳＰでは検出された特定のＤＴＭＦコードを識別するために各音声信号につき４出力ビットが作られる。これに加えて検出された有効なコード信号を提供するのに別の１ビットが使われるので、マイクロプロセッサ３８は各ＤＳＰで調べられた３０チャンネル上にそれぞれ各ＤＳＰから提供されたこれら５ビットのデータを調べるように構成されている。通信中は、ラインインターフェース回路４１に送られたチャンネルを使用している顧客がキーを押すと、このチャンネルを介してＤＴＭＦ信号が送られるようになっている。音声信号はＤＴＭＦコードと一緒に音声情報を搬送することができるが、各ＤＳＰに送られた３０個の音声チャンネルの各々上でフーリエ変換を実行することによって、認識可能なＤＴＭＦトーンの存在を検出し、かつ、この情報をマイクロプロセッサシステム３８へ迅速に送り戻すことができる。すなわち、ＤＴＭＦトーンコードが発生するとＤＳＰ５２はこのＤＴＭＦトーンの存在を検出し、ラインインターフェース４１を通って送られた特定チャンネルと関係するそれぞれのチャンネル上でこのＤＴＭＦトーンと等価の４ビット表示をクロスポイントスイッチ４７へ送り戻す。ＤＳＰは、ＤＴＭＦトーンが認識されている時間にわたって５ビットのＤＴＭＦ認識信号を生成する。スプリアスノイズが誤ってＤＴＭＦコード認識をトリガしないようにするために、ＤＴＭＦトーンはシステムがこれを有効と見なす前の時間期間中に存在しなければならない。そこで、ＤＳＰはＤＴＭＦトーンの組み合わせを認識すると一時停止時間を十分にとり、それが故意に意図されたものだということを確認する。その後、ＤＳＰ５２は各対応する音声サンプルにつき５ビットの認識コードを生成し、これをクロスポイントスイッチ４７へ供給する。したがって、ＤＳＰが１つのトーンを認識すると、続いて認識信号を生成する間の時間期間が生ずることになる。この時間期間内にマイクロプロセッサ３８はクロスポイントスイッチに信号を送り、ＤＴＭＦ認識信号の発生をリアルタイムに検索するように指令する。ＤＴＭＦトーンをＤＳＰで迅速に認識すると、結果として最小３２ミリ秒間に５ビットの信号が生成される。したがって、認識された全てのＤＴＭＦトーンを確実に迅速に検索するためには、マイクロプロセッサは１６ミリ秒ごとに１度ＤＳＰ出力チャンネルをサンプリングしなければならない。ＤＳＰに接続された３０チャンネルの全てにおいてＤＴＭＦ認識を迅速に検索するためには、１６ミリ秒の時間フレーム内で３０チャンネル全てがサンプリングされなければならない。すなわち、そのラインインターフェースカード内の全てのＤＴＭＦ認識を確実に検索するためには、マイクロプロセッサ３８は各１６ミリ秒の時間フレーム内で計１２０個の音声チャンネルをサンプリングしなければならないことになる。そして、これがマイクロプロセッサ３８の実質的な計算必要量に相当する。好ましい実施例では、ＤＳＰからの出力チャンネルの各サンプルは図５に示した流れ図で定められた規則に従って巡回バッファ内に置かれている。したがって、全ての音声チャンネルをサンプリングするという厳格な役割は所望のレートで実行されるが、結果のデータの処理はもっと複雑なソフトウェアによってもっと長期間にわたって実行される。図５の流れ図は、１６ミリ秒間隔で呼び出されるマイクロプロセッサ上で実行している割り込みルーチンの動作を詳細に示す。マイクロプロセッサが他にどのような機能を行っているかに関わらず、このルーチンは１６ミリ秒毎に呼び出されることになる。段階１５１は１６ミリ秒の定期割り込みの発生を示す。これにより、マイクロプロセッサ３８は他の動作を停止して割り込みルーチンを実行するように強制される。段階１５２では、チャンネルインデックスＮがゼロにリセットされる。続けてチャンネルインデックスが用いられ、ＤＳＰからのチャンネル出力のデータを搬送するために使用されるクロスポイントスイッチ４７内で特定のチャンネルへのアクセスが定義される。チャンネルインデックスはまた、特定の音声チャンネルと関係する２８６マイクロプロセッサシステム３８内で巡回バッファやその他のメモリ位置にアクセスするために使用される。段階１５３では、チャンネル（Ｎ）のビット５（妥当性ビット）が予め記録された値と比較され、変化しているかどうかが検査される。ビット５が変化していなければ、他の４つのＤＴＭＦ認識コードビットは有効か無効かのどちらかである。いずれにしても、現チャンネルに対して何ら行動をとる必要はない。しかし、ビット５が変化していれば、ビット５が有効信号又は無効信号のいずれを示しているかを段階１５４で判断する。ビット５が無効信号を示していれば、認識された有効なＤＴＭＦトーンが終了した直後なので、段階１５５を実行して前に有効であった４ビットのＤＴＭＦ認識コードを該チャンネル用に巡回バッファ内に置くことができる。つまり、有効なＤＴＭＦトーンはその継続時間の終了時点でマイクロプロセッサ３８によって記録されるに過ぎない。巡回バッファは、カウンタによって多数（例えば６４）のメモリ位置の索引が編成されるところである。このカウンタは、索引編成した位置にデータ項目が書き込まれるとその都度自動的に増加する。カウンタが６３以上増加することがないように、カウンタは所定数のビットだけがインデックス用に使用されるという特性（プロパティ）を有する。したがって、計算のオーバーヘッド及びメモリが抑制される。この欠点は、バッファ内のデータ位置からの値をバッファ入力カウンタが超える前に読み出すために別のカウンタを使用しなければならないことである。巡回バッファに適切なサイズは、一連の妥当な動作状況においてこのようなことが生ずる見込みが極めて薄いものと定義することができる。段階１５６では、次のチャンネルと関係するデータを段階１５３，１５４，１５５で同様に取扱うことができるよう、チャンネルインデックスＮが増加される。しかし、その前に、処理されるべき音声チャンネルがまだ残っているということを段階１５７で確認する。幾つかの音声チャンネルが残っていれば(Ｎ＜１２０)、制御は段階１５３に戻る。１２０の音声チャンネル全てがサンプリング済みであれば、制御は割り込みが呼ばれた時点で実行されていた処理へ戻る。図５に示す割り込みルーチンは、多数のチャンネルからのＤＴＭＦ認識コードをマイクロプロセッサ３８を用いてリアルタイムでサンプリングし、信号を送信し、かつ記憶する極めて効果的な方法である。一度ＤＴＭＦコードが巡回バッファ内に記憶されてしまうと、マイクロプロセッサ３８は記憶されたコードを分析して、コードのパターンが走査パターンによって定義された条件と合致するかどうかを調べる。つまり、ラインインターフェースカード上のマイクロプロセッサ３８はＤＴＭＦパターンを記録し、かつ、スイッチ棚内のマイクロプロセッサ３３（制御計算機２４からの制御指令と関係する走査パターンを受領している）から送られた走査パターンと照らし合わせることができる。さらに、走査パターンは可能な条件の範囲を詳細に指定して、マイクロプロセッサ３８が単にパターンと到来するＤＴＭＦコードとの間の一致整合を検索するのではなく、到来するＤＴＭＦコードの多様なパターンを所望の条件に見合うものとして認識できるようにする。すなわち、ラインインターフェースカードプロセッサ３８によって限定された形態のパターン認識を実行することができることになる。図６に示す手続は、ＤＴＭＦ走査パターンを準備してこれに応答するためにサービスノードの異なる部分で実行される動作の略図である。段階１６１では、制御計算機が特定の顧客呼に対してコマンドの流れを生成する。このコマンドの流れは、文字を組み込んだ列である。このような文字は、顧客から到来するＤＴＭＦシーケンスが特定のパターンと整合していると見なされる前に該シーケンスが満たさなければならない一連の条件を定義するものである。走査パターンの形式については後述する。コマンドの流れはイーサネットインターフェースを通過してスイッチ棚のマイクロプロセッサ３３へ送られる。段階１６２で、スイッチ棚のマイクロプロセッサ３３はコマンドの流れを逆流させて、再度イーサネットを通してラインインターフェースカードへ送る。段階１６３では、ラインインターフェースカードのマイクロプロセッサ３８がコマンドを翻訳し、コマンドの流れからチャンネル番号などのシグナリング情報を得る。さらに段階１６３でマイクロプロセッサ３８は走査列を異なる形式に変換して、ＤＴＭＦコードシーケンスとの整合を試行する処理（段階１６４で行われる）の際に最大速度効果を提供するようにする。段階１６４で、顧客チャンネルと関係する巡回バッファ内に記憶されたＤＴＭＦコードは速度効果走査パターンと比較され、条件に合致するかどうか判断される。条件に合致しなければ段階１６４はまた最初に戻る。巡回バッフア内のＤＴＭＦシーケンスが走査パターンと整合していれば、制御は段階１６５へ転向され、ここでラインカードのマイクロプロセッサ３８は整合いているＤＴＭＦシーケンスを含む応答の流れを生成する。応答の流れはイーサネット２０を経てスイッチ棚のマイクロプロセッサ３３へ送られ、マイクロプロセッサ３３は段階１６６で応答の流れをイーサネット２０を介して制御計算機２４へ送る。段階１６７で、制御計算機は応答の流れ内に含まれた情報を用いて、顧客サービスを完成するために必要な別の行動を指示する。制御計算機２４はスイッチ棚へのコマンドの流れを保持した状態で、遠隔のプロセッサが肯定的な応答の流れを返して来るまで他の役目に戻ることができる。こうして、同様のサービスを求める呼者が同時に大勢かち合うことによって計算資源が過剰になるという危険なしに高性能のＤＴＭＦパターン整合がもたらされる。前述のように、制御計算機は肯定的整合の条件を定義する走査パターンを含んだコマンドの流れを送信する。この走査パターンは文字列であり、サービスソフトウェアの書き込み及びデバッグ動作を促進するために比較的読み取りやすい形式になっている。この形式は指定子を備え、次のように定義されている。恒久的指定子を用いて特殊整合文字を定義することができる。恒久的指定子は、０〜９、Ａ〜Ｄ、＃、^*のいずれかとされる。この例は“＃＃２２”であるが、これにより“＃＃２２”のＤＴＭＦシーケンスを発した顧客は肯定的整合（同一整合でなければならない）を達成しなければならない。イコール文字は、到来するＤＴＭＦの指定子が先行する指定子と同一であることを定義する。例えば“#=2=”は“##22”に相当する。変数指定子は形式%{n.{m}}p.に従う。ここでｐは“ａ”,“ｎ”,“ｍ”,“[di gits]”のいずれか１つである。 “ａ”はＤＴＭＦディジットを指定する。 “ｎ”は数字ＤＴＭＦディジット０−９を指定する。 “ｍ”は＃で終わる数字ディジットを指定する。 “[digits]”は列“digits”内のＤＴＭＦディジットを指定する。ただし、最初の文字が＾のときを除く。この場合は列内の残りの文字以外のＤＴＭＦディジットを指定する。オプション値ｎ（%{n.{m}}p.内のもの）を用いて固定数のディジット検索を指定することができる。ｎがテンプレート列として指定されさえすれば、呼者からのＤＴＭＦディジットのｎ番目の項目上で常に整合が達成される。オプション値ｍ（%{n.{m}}p.内のもの）を用いて顧客が入力できる最大数のディジットを指定することができる。例えば、“%5m”は、“＃”で終わる５個の数字ディジットの入力が検出されたときに整合される。 “%3.5m”は、“＃”で終わる３〜５個の数字ディジットの入力が検出されたときに整合される。 “%1[123]”は、単一のＤＴＭＦディジット“１”，“２”，“３”のいずれかが検出されたときに整合される。 “#:%1[123]=”は、パターン“##11”，“##22”，“##33”のいずれかにより整合される。上記の指定方法に加え、論理ＯＲ文字（｜）を用いて複数の整合条件を指定し、列内に含まれる条件のうち１つでも合致すれば肯定的整合が達成されるようにすることができる。この文字は、ここでは“｜”で示すが、単一の水平線として表示される計算機もあり（文字Ｉ又は数字１と関係する通常の装飾はない）、ＡＳＣII値１２４を有する。したがって、論理ＯＲ文字を用いると次のようなテンプレート定義を構成することができる。すなわち、 “#=%1[123]=｜*%1[12345]｜%10.20m｜%1[^0]” これによって顧客は４種類の可能な応答のうち１つを発することができる。顧客がどの応答を発してもそれは応答の流れの中で制御計算機へ送り戻されるので、制御計算機２４は顧客のＤＴＭＦシーケンスに対して４種類の可能な応答のうちの１つを提示することができる。このようにして、呼者がメニュー駆動サービスを通ることができるように呼者とのインテリジェント対話を構築することができる。制御計算機によって生成されたコマンドの列内では、ＤＴＭＦ認識処理の多様な特徴を定義するために変数とフラグとが用意される。“first dig to”及び“ inter dig to”として知られる２つの変数が、最初のディジットが受信される前の最大時間と後続のディジット間の最大時間とをそれぞれ定義する。 inter dig toの方が大きければ、ＤＴＭＦコードは（呼者から送られたものでなくても）最後のディジット“＃”を定義する走査パターンとうまく整合していることになる。first dig toの方が大きければ、以下に定義するCONTINUOUS SCAN フラグによって動作が定義される。コマンドの列の含まれるフラグは、 CLEAR BUFFER − 前に検出されたが未チェックのＤＴＭＦディジットを追加のパターン認識の開始時に放棄させる。 FIRST DIGIT NOTIFY − パターン認識が開始されてから最初のＤＴＭＦディジットコードを受け取る際にラインインターフェースカードのマイクロプロセッサ３８に応答の流れを生成させる。 CONTINUOUS SCAN − パターン整合が成功した後、もしくは“first dig to ”で定義されたタイムアウトを超えた後、動作を自動的に再スタートさせる。したがって、ＤＴＭＦ認識開始するためのコマンドの流れはテンプレート指定列、変数とフラグ、関係するチャンネル、及びサービス識別データを含んでいる。課題を指定されたラインインターフェースカードのマイクロプロセッサ３８からの応答の流れは、走査列と整合する実際のＤＴＭＦコード、及び関係するチャンネルとサービス識別データを含み、制御プロセッサが応答の流れとオリジナルコマンド列及び特定の接続呼者のための特定サービスとを関係付けることができるようにしている。図４に示すようなラインインターフェースカードの設計には、示される全ての機能を実現するのに必要な回路の総数に繊細な注意を払わなければならない。特に、回路の様々な素子を互いに接続するために必要な個別の集積回路の数は、ラインインターフェースカードを単一の回路基盤上に組み込むことができるように機能性を損なうことなく最小化しなければならない。回路の素子が数回重複しているようなもの、例えばラインインターフェース回路４１、又は４つのディジタル信号プロセッサ５２−５４の各々と関係する回路の場合は、ラインインターフェース回路上でこのような回路が使用される回数倍だけ節約がされるから複雑さを減らすという特別な利益がある。前に述べたように、各ディジタル信号処理装置５２−５５はTexas Instrument s製のＴＭＳ３２０Ｃ３１であり、さらに特殊のＴＭＳ３２０Ｃ３１チップでラインインターフェースカード上で使われているものは３３MHzのクロック速度で動作し、この速度は各ＤＳＰで同時にＤＴＭＦ認識機能が実行されるのを確かなものとするのに必要なものである。各ＴＭＳ３２０Ｃ３１ディジタル信号処理装置には同じチップダイ上にプログラムメモリとデータメモリとがあるのは主ディジタルシグナリング処理用部品と同じである。したがって追加のＲＡＭやＲＯＭの集積回路のようなＤＳＰ回路用要素を除外してもなお、ＤＴＭＦ認識のような有用な機能を実現できるＤＳＰを持つことが可能である。したがって、ラインインターフェースカードで使用される各ＤＳＰは有用な処理動作を実行するために非常に僅かしか追加の論理を必要としない。シリアル直列インターフェース５６でＤＳＰをクロスポイントスイッチ４７に接続するものは、追加のインターフェース論理を何も必要としない。並列（パレレル）インターフェース５７でマイクロプロセッサ３８をクロスポイントスイッチ４７と各ＤＳＰ５２−５５に接続するものも各ＤＳＰにプログラムデータをダウンロードするために使用されている。シリアルインターフェースとは違ってＤＳＰに対する並列インターフェースはある程度のインターフェース回路を必要とする。図７では、インターフェース回路がディジタル信号処理装置５２−５５の４つの全てに対して示されており、プログラムはマイクロプロセッサ３８から並列インターフェース５７を介してディジタル信号処理装置にダウンロードできる。ＴＭＳ３２０Ｃ３１ディジタル信号処理装置はラインインターフェースカードで使用されていて、リセット信号を受領した後に外部ＲＯＭからプログラムを普通はロードする。この回路では、各ディジタル信号処理装置に対してラッチが用意されていて、ディジタル信号処理装置にプログラムを供給する外部ＲＯＭの特性をシミュレートするためにあてられている。４つのラッチ２７２−２７５はＤＳＰ５２−５５の各々に対してプログラムデータを供給するために備えられている。外部ＲＯＭの動作をシミュレートするために、状態機械２７１はマイクロプロセッサ３８によって用意された制御信号を各ディジタル信号処理装置への制御信号に変換し、時間にクリティカルな制御シーケンスを含むＲＯＭの特性が正しくシミュレートできるのを確実なものとしている。状態機械は各ディジタル信号処理装置に対して３つの制御ラインを提供している。ディジタル信号処理装置５２へあるプログラムをダウンロードする事象のシーケンスをこれから述べる。３つの制御ラインの各々は状態機械２１７によってディジタル信号処理装置５２と、その関係するラッチ２７２とに送られるが、これはマイクロプロセッサ３８のメモリ領域内のメモリがマップされた位置へアクセスすると、それに応答して状態機械２７１からディジタル信号プロセッサ５２へ送られた制御ラインの各々とそれに関係するラッチ２７２とが生成される。プログラムがＤＳＰへダウンロードされるときは、ディジタル信号プロセッサ５２のリセットピンに対して論理レベル０ボルトを印加することによりＤＳＰがリセットされなければならない。完全なチップリセットが達成されたことを確認するために、リセット信号は数ミリ秒間にわたってレベル０ボルトに維持される。この時間期間が終わるとリセット信号は前のレベル５ボルトに戻ることができ、その結果、ディジタル信号プロセッサがブートストラップ動作を実行する。ブートストラップ動作は、ディジタル信号プロセッサのチップ・ダイ（chip die）の時のＲＯＭとして記憶されたブートストラップコードの短い部分を実行することで構成される。ブートストラッププログラムには、外部メモリからのデータをディジタル信号処理チップ上のランダムアクセスメモリ（ＲＡＭ）に記憶するために取り出す（フェッチする）ことをディジタル信号プロセッサに指令することが含まれる。このようにしてディジタル信号プロセッサへのプログラムはダウンロードされる。ディジタル信号プロセッサで作動しているブートストラッププログラムは一連の外部メモリ位置にアクセスし、これらの位置からのデータをＤＳＰの内部メモリに転送するという動作を実行する。したがって、状態機械２７１及びマイクロプロセッサ３８はデータのダウンロード動作を調整して外部ＲＯＭの特性がシュミレートされるようにしなければならない。マイクロプロセッサ３８は並列インターフェースを介してラッチ２７２へデータを送る。このとき、ラッチのラッチイネーブルライン(ＬＥ)は０ボルトにセットされている。そのすぐ後にラッチイネーブルラインは５ボルトに戻り、もともとラッチの出力にあるデータはそのままラッチの出力で安定に保たれるので、ディジタル信号プロセッサに対して安定した８データバイトを提供することができる。この間ディジタル信号プロセッサへの準備入力はレベル＋５ボルトに維持されて、まだ外部メモリにはアクセスできないことをディジタル信号プロセッサに示し、その結果、ブートストラッププログラムを続けて実行することが可能となる。そのすぐ後、状態機械は次のデータがラッチ２７２に送るために再び準備ラインを＋５ボルトにセットする。このようにしてＲＯＭの特性をシュミレートするためにマイクロプロセッサ３８とディジタル信号プロセッサ５２との間の通信は並列インターフェース５７を介して調整され、ＲＯＭの特性をディジタル信号処理用のソフトウェアをブートストラップするために使用することができる。状態機械２７１は各ディジタル信号プロセッサへの調整用信号ラインをメモリマッピングする機能を備え、５２−５５の各ディジタル信号プロセッサが個別にリセットされ、かつ、いつでもダウンロードされた新しいソフトウェアを持つことができるようにする。再び図４を参照すると、クロスポイントスイッチ４７とマイクロプロセッサ３８とに接続された４つのディジタル信号プロセッサ５２−５５の配置が極めて柔軟性のあるトポロジイを提供していることが分かる。このトポロジイはＤＴＭＦ認識以外の機能を実行するために使用することができる。特に、各ディジタル信号プロセッサはそれぞれ独立してリセット及びブートストラップすることができるので、１つのＤＳＰは他の３つがまだ動作中であっても別の課題を実行することができる。ディジタル信号プロセッサの別の用途の一例はコンフェレンス・ブリッジ（会議の橋絡）である。コンフェレンス・ブリッジでは、３人以上の呼者が接続され、まるで３人全員が同じ部屋にいるように互いに話し合うことができる。重要なことは、ある形式のディジタル信号処理を用いなければコンフェレンス・ブリッジを実行することは不可能だということである。コンフェレンス・ブリッジの最小の構成では、３人の呼者が互いに話し合うことを要求するので６つの信号を発生してこれらを何らかの方法で結合しなければならない。呼者Ａが到来信号ＲＸＡを受信して送出信号ＴＸＡを発生する。呼者Ｂは到来信号ＲＸＢを受信して送出信号ＴＸＢを発生し、呼者Ｃは到来信号ＲＸＣを受信して送出信号ＴＸＣを発生する。ディジタル交換では、音声信号のサンプルが数８ビットとして記憶される。高品質の信号を実現するために、８ビットのサンプルはＡ法則として知られる非線形関数を用いて符号化される。すなわち、ディジタル音声サンプルはクロスポイントスイッチ４７を通過して非線形形式で記憶され、コンフェレンス・ブリッジを実行する前に非線形形式に変換されなければならない。コンフェレンス・ブリッジの第１段階は３つの送出信号ＴＸＡ，ＴＸＢ，ＴＸＣをそれぞれＡ法則形式から線形形式に変換することである。これは、ＤＳＰのコンフェレンスブリッジプログラムの一部として動作するルックアップテーブルアルゴリズムによって行われる。一度線形化されると、３つの到来信号ＲＸＡ，ＲＸＢ，ＲＸＣは次のように計算される：ＲＸＡ＝ＴＸＢ − ＴＸＣＲＸＢ＝ＴＸＡ − ＴＸＣＲＸＣ＝ＴＸＡ − ＴＸＢコンフェレンスブリッジ発生の第１段階は３つの到来信号ＲＸＡ，ＲＸＢ，ＲＸＣを網での基準である非線形形式に変換することである。すなわち、３つの各信号ＲＸＡ，ＲＸＢ，ＲＸＣはルックアップテーブルアルゴリズムによって非線形のＡ法則形式に変換される。ディジタル信号プロセッサ５３−５５がＤＴＭＦ認識や他の別の動作を実行しているときでも、ディジタル信号プロセッサ５２で上述したコンフェレンス・ブリッジのための全動作を実行するプログラムを実行することができる。コンフェレンス・ブリッジの例で述べたように、音声のディジタル電話信号は非線形形式で搬送される。２つの異なる非線形形式が存在する。欧州ではＡ法則が使用されているが、合衆国ではＭｕ法則が使用されている。異なる非線形方式を使用している２つの異なる電気通信網間での通信において、双方向の会話を要求するときはＭｕ法則からＡ法則への変換、及びその逆の変換が必要である。これはディジタル信号プロセッサ上で１つのルックアップテーブルを用いてＡ法則をＭｕ法則に、また別のルックアップテーブルを用いてＭｕ法則をＡ法則にダイレクトに変換することによって実行される。この処理は非常に迅速に行われる。しかし、ディジタル信号プロセッサはこれを実現する便利な方法であり、特にディジタル信号プロセッサが再構成可能な回路の一部を形成している場合には極めて至便な方法となる。このような回路では、ディジタル信号プロセッサはその課題に専属せず、Ｍｕ法則−Ａ法則間の変換が不必要なときは別の動作を実行するように再構成することができる。ラインインターフェースカード内に４つのディジタル信号プロセッサを備えているので、一日のある時、例えばビジネスアワーの間、２つのディジタル信号プロセッサでＭｕ法則−Ａ法則変換を実行し、他の２つでＤＴＭＦ認識を実行するとか、条件の指示に従って多数の異なる課題を実行するように再構成することで、ダイナミックな顧客の要望を考慮することができる。請求の範囲１．スイッチングマトリックス（３２）と複数のラインインターフェース手段（３４）とで成り、サービスノード内部でチャンネルのルートを形成するためのサービスノードスイッチング装置（２５）であって、該ラインインターフェース手段の各々は、クロスポイントスイッチ(４７)と、第１の形式のディジタル信号処理手段（５２，５３，５４，５５）と、第２の形式のディジタル信号処理手段（３８）とを備え、該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）は第１の形式のインターフェース手段（５６）によって該クロスポイントスイッチ(４７) に接続され、かつ、から直接にプログラムを受信して、該クロスポイントスイッチを回避するようにされており、該第２の形式のディジタル信号処理手段(３８)は第２の形式のインターフェース手段（５７）によって該クロスポイントスイッチ（４７）に接続されており、該クロスポイントスイッチ(４７)は該第１の形式のインターフェース手段(５６)と該第２の形式のインターフェース手段（５７）との間の通信を行えるようにし、かつ、該第２の形式のインターフェース手段（５７）を経由して該第２の形式のディジタル信号処理手段により構成されるようにされているスイッチング装置。２．該第２の形式のディジタル信号処理手段（３８）は第１の所定のアドレス用信号を用いて直接に前記第１の形式のディジタル信号処理手段（５２）にプログラムをダウンロードするようにされている請求項１に記載のスイッチング装置。３．該第２の形式のディジタル信号処理手段（３８）は該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）へそれぞれのラッチ手段（２７２）を経由してプログラムをダウンロードする請求項２に記載のスイッチング装置。４．該ラッチ手段（２７２）は該第２の形式のインターフェース手段（５７）と該ラッチ手段（２７２）との間に接続されたデコード手段（２７２）によってエネーブルとされる請求項３に記載のスイッチング装置。５．該第２の形式のディジタル信号処理手段（３８）は該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）と、該クロスポイントスイッチを経由して、第２の所定のアドレス用信号を用いて通信する請求項２乃至４のいずれか１項に記載のスイッチング装置。６．該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）は外部通信チャンネル内に存在する信号を検出するようにされ、該第２の形式のディジタル信号処理手段（３８）は該検出された信号から得られた情報を中央制御処理手段に送るようにされている請求項１乃至５のいずれか１項に記載のスイッチング装置。７．サービスノードスイッチ用のラインインターフェースカード内で信号を処理する方法であって：第１の形式のインターフェース（５７）を介して第２の形式のディジタル信号処理手段から第１の形式のディジタル信号処理手段へプログラム指令を供給し、該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）と該第２の形式のディジタル信号処理手段（３８）との間でクロスポイントスイッチ（４７）を介してデータを通信する段階と；該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）に対して該第２のディジタル信号処理手段（３８）に該第１のインターフェース（５７）を経由して該クロスポイントスイッチを避けて直接にプログラム命令を送る段階とから成り；該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）は該クロスポイントスイッチと第２の形式のインターフェース（５６）を介して通信し、また該第２のディジタル信号処理手段（３８）は該クロスポイントスイッチと該第１の形式のインターフェース（５７）と通信する信号処理する方法。８．該クロスポイントスイッチ（４７）は該第２の形式のディジタル信号処理手段により該第２のインターフェース（５７）を経由して形成されている請求項７に記載の方法。９．プログラムが第１の形式のディジタル信号処理手段（５２，５３，５４，５５）に直接に第１の所定のアドレス用信号を用いてダウンロードされる請求項７又は８に記載の方法。１０．該第２の形式のディジタル信号処理手段（３８）は該第１の形式のディジタル信号処理手段（５２，５３，５４，５５）にそれぞれのラッチ手段（２７２）を経由してプログラムをダウンロードする請求項９に記載の方法。１１．該ラッチ手段（２７２）は該第２の形式のインターフェース（５６）と該ラッチ手段（２７２）との間に接続されたデコード手段（２７１）によってエネーブルとされる請求項１０に記載の方法。１２．第２の形式のディジタル信号処理手段（３８）は第１の形式のディジタル信号処理手段（５２，５３，５４，５５）と該クロスポイントスイッチ（４７）を介して第２の所定のアドレス用信号を用いて通信する請求項９乃至１１いずれか１項に記載の方法。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩＨ０４Ｑ 1/45 9566−5ＧＨ０４Ｑ 1/45 Ｂ (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．サービスノード内部でチャンネルのルートを形成するためのサービスノードスイッチング装置（２５）であって、スイッチングマトリックス（３２）と複数のラインインターフェース手段（３４）とから成り、該ラインインターフェース手段の各々は、クロスポイントスイッチ（４７）と、第１の形式の処理手段（５２）と、第２の形式の処理手段（３８）とから成り、該第１の形式の処理手段（５２）は第１の形式のインターフェース手段（５６）によって該クロスポイントスイッチ（４７）に接続され、該第２の形式の処理手段（３８）は第２の形式のインターフェース手段（５７）によって該クロスポイントスイッチ（４７）に接続され、該クロスポイントスイッチ(４７)は該第１の形式のインターフェース手段(５６)と該第２の形式のインターフェース手段（５７）との間の通信を促進するための手段を備えることを特徴とするサービスノードスイッチング装置。２．前記クロスポイントスイッチは、該スイッチを前記処理手段の１つによって構成できるようにするための手段を備えることを特徴とする請求項１に記載のスイッチング装置。３．前記クロスポイントスイッチは前記第２のインターフェース手段（５７）を介して前記第２の形式の処理手段（５６）によって構成可能であることを特徴とする請求項２に記載のスイッチング装置。４．前記第１の形式の処理手段（５２）は前記第２の形式の処理手段（３８）によってプログラムされるように構成されていることを特徴とする請求項１乃至３のいずれか１に記載のスイッチング装置。５．前記第１の形式の処理手段（５２）は前記第２の形式の処理手段（３８）からダイレクトにプログラムを受領するように構成され、それによって該クロスポイントスイッチ（４７）を迂回していることを特徴とする請求項４に記載のスイッチング装置。６．前記第２の形式の処理手段（３８）は第１の所定のアドレス用信号を用いて前記第１の形式の処理手段（５２）にダイレクトにプログラムをダウンロードすることを特徴とする請求項５に記載のスイッチング装置。７．前記第２の形式の処理手段（３８）はそれぞれのラッチ用手段（２７２）を介して前記第１の形式の処理手段（５２）にプログラムをダウンロードすることを特徴とする請求項６に記載のスイッチング装置。８．前記ラッチ用手段(２７２)は前記第２の形式のインターフェース手段(５７)と該ラッチ用手段（２７２）との間に接続されたデコーディング手段（２７１）によってエネーブルとされることを特徴とする請求項７に記載のスイッチング装置。９．前記第２の形式の処理手段（３８）は前記クロスポイントスイッチを介して第２の所定のアドレス用信号を用いて前記第１の形式の処理手段（５２）と通信することを特徴とする請求項１乃至８のいずれか１項に記載のスイッチング装置。１０．前記第１の形式の処理手段はディジタル信号プロセッサ（５２，５３，５４，５５）であることを特徴とする請求項１乃至９のいずれか１項に記載のスイッチング装置。１１．前記第１の形式の処理手段は、外部通信チャンネル内に存在する信号を検出するように構成され、前記第２の形式の処理手段は該検出された信号から得た情報を中央の制御処理手段へ供給するように構成されていることを特徴とする請求項１乃至１０のいずれか１項に記載のスイッチング装置。１２．サービスノードスイッチのためのラインインターフェースカード内で信号を処理する方法であって、第１の形式のインターフェース（５７）を介して第２の形式の処理手段から第１の形式の処理手段へプログラム指令を供給し、該第１の形式の処理手段と該第２の形式の処理手段との間でクロスポイントスイッチを介してデータを通信し、該第１の形式の処理手段は第２のインターフェースを介して該クロスポイントスイッチと通信し、該第２の形式の処理手段は該第１のインターフェースを介して該クロスポイントスイッチを通信することを特徴とする方法。１３．前記クロスポイントスイッチは前記処理手段の１つによって構成されていることを特徴とする請求項１２に記載の方法。１４．前記クロスポイントスイッチは前記第２のインターフェース手段を介して前記第２の形式の処理手段によって構成されていることを特徴とする請求項１３に記載の方法。１５．第１の形式の処理手段は前記第２の形式の処理手段によってプログラムされることを特徴とする請求項１２乃至１４のいずれか１項に記載の方法。１６．第１の形式の処理手段は第２の形式の処理手段からダイレクトにプログラムを受領し、それによりクロスポイントスイッチを迂回していることを特徴とする請求項１５に記載の方法。１７．データは第１の所定のアドレス用信号を用いて第１の形式の処理手段へダイレクトにダウンロードされることを特徴とする請求項１６に記載の方法。１８．第２の形式の処理手段はそれぞれのラッチ用手段を介し前記第１の形式の処理手段へプログラムをダウンロードすることを特徴とする請求項１７に記載の方法。１９．ラッチ用手段は第２の形式のインターフェースとラッチ用手段との間に接続されたデコーディング手段によってエネーブルとされることを特徴とする請求項１８に記載の方法。２０．第２の形式の処理手段は第２の所定のアドレス用信号を用いてクロスポイントスイッチを介して第１の形式の処理手段と通信することを特徴とする請求項１２乃至１９のいずれか１項に記載の方法。