JPH1049249A

JPH1049249A - クロック信号供給回路

Info

Publication number: JPH1049249A
Application number: JP8201858A
Authority: JP
Inventors: Nobuyuki Kobayashi; 信之小林; Kazunori Kawabe; 一範川辺; Toru Matsumoto; 徹松本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-07-31
Filing date: 1996-07-31
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】本発明は、電子機器に搭載されたクロック信
号供給回路に関し、運用および保守の形態に柔軟に対応
しつつ信頼性を高めることを目的とする。【解決手段】２つのクロック信号が個別に正常に与え
られているか否かの判別を行い、その判別の結果を出力
する監視手段と、その監視手段によって出力された判別
の結果が真である一方のクロック信号を特定する再構成
手段と、その再構成手段によって特定されたクロック信
号をそのクロック信号に応じて作動する回路に供給する
選択手段とを備え、この監視手段は、再構成手段によっ
て特定されたクロック信号に対応する一方の判別の結果
に、２つのクロック信号の個々について判別に要する時
間の差の最大値を超える遅延を与えて出力する手段を有
して構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器におい
て、２重化されたクロック信号の内、正常である一方を
選択して各部に供給するクロック信号供給回路に関す
る。

【０００２】

【従来の技術】近年、クロック信号の供給の下で作動す
る伝送装置その他の装置は処理速度の高速化と高機能化
に適応するために大規模化され、このような装置におい
て各部にクロック信号を供給する回路には高い信頼性が
要求されている。図１５は、伝送装置に搭載されたクロ
ック信号供給回路の構成例を示す図である。

【０００３】図において、クロック生成部１００₁、１
００₂の一方のパルス入力には図示されない端局装置か
ら第１のフレーム信号が与えられ、かつこれらのクロッ
ク生成部１００₁、１００₂の他方のパルス入力には同様
にして第２のフレーム信号が与えられる。クロック生成
部１００₁ の一方の出力はクロック分配部１０１₁ の一
方のパルス入力に接続され、そのクロック生成部１００
₁ の他方の出力はクロック分配部１０１₂ の一方のパル
ス入力に接続される。クロック生成部１００₂ の一方の
出力はクロック分配部１０１₁ の他方のパルス入力に接
続され、そのクロック生成部１００₂ の他方の出力はク
ロック分配部１０１₂ の他方のパルス入力に接続され
る。クロック分配部１０１₁ のｎ個の出力はそれぞれ図
示されないｎ個のパッケージの一方の入力に接続され、
クロック分配部１０１₂ のｎ個の出力はそれぞれこれら
のパッケージの他方の入力に接続される。

【０００４】また、クロック生成部１００₁ の双方のパ
ルス入力はそれぞれクロック制御部１０６₁₁の対応する
監視入力に並列に接続され、そのクロック制御部１０６
₁₁の出力はクロック生成部１００₁ の選択入力に接続さ
れる。さらに、クロック分配部１０１₁ の双方のパルス
入力はそれぞれクロック制御部１０６₁₂の対応する監視
入力に並列に接続され、そのクロック制御部１０６₁₂の
出力はクロック分配部１０１₁ の選択入力に接続され
る。

【０００５】なお、クロック生成部１００₂ とクロック
分配部１０１₂ とはそれぞれ個別に選択入力を有し、か
つ上述したクロック生成部１００₁ とクロック分配部１
０１ ₁ と同様に個別に対応して設けられたクロック制御
部１０６₂₁、１０６₂₂に接続される。クロック生成部１
００₁ では、その双方のパルス入力はそれぞれセレクタ
１０２₁₁の対応するパルス入力に各々接続され、かつ選
択入力はそのセレクタ１０２ ₁₁の選択入力に接続され
る。セレクタ１０２₁₁の出力は位相同期回路（ＰＬＬ）
１０３₁ を介して最終段に配置され、かつ２つの出力を
有する分配回路１０４₁の入力に接続される。

【０００６】クロック分配部１０１₁ では、その双方の
パルス入力はそれぞれセレクタ１０２₁₂の対応するパル
ス入力に接続され、かつ選択入力はそのセレクタ１０２
₁₂の選択入力に接続される。セレクタ１０２₁₂の出力は
最終段に配置され、かつｎ個の出力を有する分配回路１
０５₁ の入力に接続される。クロック制御部１０６₁₁で
は、その双方の監視入力は監視回路１０７₁₁の対応する
入力に接続され、その監視回路１０７₁₁の２つの出力は
最終段に配置された再構成回路１０８₁₁の対応する入力
に接続される。

【０００７】なお、クロック生成部１００₂ については
クロック生成部１００₁ と構成が同じであり、クロック
分配部１０１₂ についてはクロック分配部１０１₁ と構
成が同じであるので、対応する各構成要素に第１の添え
番号が「２」である同じ符号を付与し、ここではその説
明および図示を省略する。また、クロック制御部１０６
₂₁、１０６₁₂、１０６₂₂についてはクロック制御部１０
６₁₁と構成が同じであるので、ここではその説明および
図示を省略する。

【０００８】図１６は、伝送装置に搭載されたクロック
信号供給回路の動作を説明する図である。このような構
成のクロック信号供給回路では、監視回路１０７₁₁は、
上述した第１のフレーム信号および第２のフレーム信号
について、個別にクロック生成部１００₁ （セレクタ１
０２₁₁）に正常に供給されているか否かの判別を行い、
これらの判別の結果が「真」であるときには「０」、
「偽」であるときには「１」の論理値をとる断情報
ａ₁₁、ｂ₁₁を生成して再構成回路１０８₁₁に並列に与え
る。以下、このようにして断情報ａ₁₁、ｂ₁₁を生成する
処理を「監視」という。

【０００９】再構成回路１０８₁₁は、これらの断情報の
内、断情報ａ₁₁のみが「０」である場合に論理値「０」
をとり（図１６(1)）、かつ断情報ｂ₁₁のみが「０」で
ある場合に論理値「１」をとる（図１６(2)）識別情報
ｃ₁₁を生成してセレクタ１０２₁₁の選択入力に与える。
以下、このようにして識別情報ｃ₁₁を生成する処理を
「系再構成」という。

【００１０】セレクタ１０２₁₁は、並列に与えられる２
つのフレーム信号の内、識別情報ｃ ₁₁の論理値が「０」
であるときには第１のフレーム信号（図１６(3))、反対
に「１」であるときには第２のフレーム信号（図１６
(4))をそれぞれ選択し、位相同期回路１０３₁ に与え
る。位相同期回路１０３₁ は、このようにして選択され
たフレーム信号に位相同期して所定の周波数を有する第
１のクロック信号を生成し、その第１のクロック信号を
分配回路１０４₁ を介してクロック分配部１０１₁ （セ
レクタ１０２₁₂）およびクロック分配部１０１₂ （セレ
クタ１０２₂₂）に分配する。

【００１１】なお、クロック生成部１００₂ について
は、クロック制御部１０６₂₁によって同様の監視および
系再構成が行われ、そのクロック生成部１００₂ は第２
のクロック信号を生成すると共に、そのクロック信号を
第１のクロック信号と並列にクロック分配部１０１₁ 、
１０１₂ に分配する。また、クロック分配部１０１₁ に
ついては、クロック制御部１０６₁₂によって同様の監視
および系再構成が行われ、そのクロック分配部１０１₁
は、セレクタ１０２₁₂に並列に与えられる第１のクロッ
ク信号および第２のクロック信号の内、識別情報ｃ₁₂で
示される一方を分配回路１０５₁ を介してｎ個のパッケ
ージに分配する。

【００１２】なお、クロック分配部１０１₂ について
は、クロック制御部１０６₂₂によって同様の監視および
系再構成が行われ、そのクロック分配部１０１₂ は、同
様に選択された一方のクロック信号を分配回路１０５₂
を介してｎ個のパッケージに分配する。

【００１３】

【発明が解決しようとする課題】しかし、このような従
来例では、端局装置から与えられる２つのフレーム信
号、またはクロック生成部１００₁ 、１００₂ から与え
られる２つのクロック信号の供給が同時に開始された
り、共に中断されている状態から同時に復旧した場合
（以下、「両系復旧」という。）、あるいは共に正常に
供給されている状態から同時に中断された場合（以下、
「両系断」という。）には、２つの断情報を個別に示す
電気信号は回路を構成する素子や線路の伝搬遅延時間の
バラツキがあるために同時には再構成回路に与えられな
い。したがって、再構成回路は、過渡的に不正規な論理
値の組み合わせからなる断情報を認識し、再構成が正常
に行われない可能性があった。

【００１４】さらに、保守や運用の過程でクロック制御
部１０６₁₁〜１１６₂₂を構成する何れかのパッケージが
交換されたり非実装の状態となった場合には、過渡的に
無用に他のクロック信号の選択が行われたり、その選択
が多数の回数にわたって反復され、かつこのような過渡
応答を経た後には選択されるべきクロック信号が定まら
なかった。

【００１５】本発明は、運用および保守の形態に柔軟に
対応しつつ信頼性が高められるクロック信号供給回路を
提供することを目的とする。

【００１６】

【課題を解決するための手段】図１は、請求項１、２に
記載の発明の原理ブロック図である。

【００１７】請求項１に記載の発明は、２つのクロック
信号が個別に正常に与えられているか否かの判別を行
い、その判別の結果を出力する監視手段１１と、前記２
つのクロック信号の内、前記監視手段１１によって出力
された判別の結果が真である一方を特定する再構成手段
１２と、前記２つのクロック信号の内、前記再構成手段
１２によって特定されたクロック信号をそのクロック信
号に応じて作動する回路に供給する選択手段１３とを備
えたクロック信号供給回路において、前記監視手段１１
は、前記判別の結果の内、前記再構成手段１２によって
特定されたクロック信号に対応する一方に、前記２つの
クロック信号の個々について前記判別に要する時間の差
の最大値を超える遅延を与えて出力する手段を含むこと
を特徴とする。

【００１８】請求項２に記載の発明は、２つのクロック
信号が個別に正常に与えられているか否かの判別を行
い、その判別の結果を出力する監視手段１１と、前記２
つのクロック信号の内、前記監視手段１１によって出力
された判別の結果が真である一方を特定する再構成手段
１２と、前記２つのクロック信号の内、前記再構成手段
１２によって特定されたクロック信号をそのクロック信
号に応じて作動する回路に供給する選択手段１３とを備
えたクロック信号供給回路において、前記監視手段１１
は、前記判別の結果の内、前記再構成手段１２によって
特定されたクロック信号に対応しない一方に、前記２つ
のクロック信号の個々について前記判別に要する時間の
差の最大値を超える遅延を与えて出力する手段を含むこ
とを特徴とする。

【００１９】図２は、請求項３に記載の発明の原理ブロ
ック図である。請求項３に記載の発明は、２つのクロッ
ク信号が個別に正常に与えられているか否かの判別を行
い、その判別の結果を出力する監視手段１１と、前記２
つのクロック信号の内、前記監視手段１１によって出力
された判別の結果が真である一方を特定する再構成手段
１２と、前記２つのクロック信号の内、前記再構成手段
１２によって特定されたクロック信号をそのクロック信
号に応じて作動する回路に供給する選択手段１３とを備
えたクロック信号供給回路において、前記監視手段１１
は、前記判別の結果に、前記２つのクロック信号の個々
について前記判別に要する時間の差の最大値を超える遅
延を与えて遅延情報として出力する遅延手段２１と、前
記判別の結果が共に偽であるときには前記遅延情報の
内、前記再構成手段１２によって特定されたクロック信
号に対応する一方に、反対に共に真であるときには他方
に、それぞれ前記最大値を超える遅延を与えて前記判別
の結果として出力する調整手段２２とを含むことを特徴
とする。

【００２０】図３は、請求項４、５に記載の発明の原理
ブロック図である。請求項４に記載の発明は、２つのク
ロック信号が個別に正常に与えられているか否かの判別
を行い、これらのクロック信号の内、正常に与えられて
いる一方を特定し、かつその一方のクロック信号を示す
識別情報を出力する系構成手段３１と、前記２つのクロ
ック信号の内、前記系構成手段３１によって出力された
識別情報で示されるクロック信号について、そのクロッ
ク信号に応じて作動する回路に対する供給を行い、前記
判別の結果が共に偽であるときにその供給を続行する選
択手段１３とを備えたクロック信号供給回路において、
前記系構成手段３１を構成するパッケージの内、非実装
の状態に至る過程で前記識別情報が更新される要因とな
り得るパッケージについて、その非実装の状態となる時
点を先行して検知する非実装検知手段３２を備え、前記
系構成手段３１は、前記非実装検知手段３２によって検
知された時点から前記非実装の状態に至る最大の所要時
間以上の期間にわたって前記識別情報を出力する処理を
保留する手段を含むことを特徴とする。

【００２１】請求項５に記載の発明は、２つのクロック
信号が個別に正常に与えられているか否かの判別を行
い、これらのクロック信号の内、正常に与えられている
一方を特定し、かつその一方のクロック信号を示す識別
情報を出力する系構成手段３１と、前記２つのクロック
信号の内、前記系構成手段３１によって出力された識別
情報で示されるクロック信号について、そのクロック信
号に応じて作動する回路に対する供給を行い、前記判別
の結果が共に偽であるときにその供給を続行する選択手
段１３とを備えたクロック信号供給回路において、前記
系構成手段３１は、前記識別情報をビット列として送出
し、前記選択手段１３は、前記系構成手段３１によって
送出されたビット列と前記２つのクロック信号を個別に
示す基準ビット列との相関をとり、それらの相関の結果
が共に予め定められた閾値を下回るときに前記供給を続
行することを特徴とする。

【００２２】請求項１に記載の発明にかかわるクロック
信号供給回路では、監視手段１１は２つのクロック信号
がそれぞれ正常に供給されているか否かの判別を行い、
再構成手段１２はこれらのクロック信号の内、このよう
な判別の結果が真である一方のクロック信号を特定す
る。さらに、監視手段１１は、上述した判別の結果の
内、再構成手段１２によって特定されたクロック信号に
対応する一方にこのような判別に要する時間の差の最大
値を超える遅延を与えるが、他方にはこのような遅延を
与えない。

【００２３】すなわち、上述した２つのクロック信号が
共に正常に供給されている状態において同時に供給され
ない状態が発生した場合には、再構成手段１２は、先行
して特定した一方のクロック信号より先行して、他方の
クロック信号について障害を検出する。したがって、選
択手段１３は、２つのクロック信号が同時に供給されな
い状態となった事象の発生に際して、先行して再構成手
段１２によって特定されたクロック信号をそのクロック
信号に応じて作動する回路に確実に続行して供給するこ
とができる。

【００２４】請求項２に記載の発明にかかわるクロック
信号供給回路では、監視手段１１は２つのクロック信号
がそれぞれ正常に供給されているか否かの判別を行い、
再構成手段１２はこれらのクロック信号の内、このよう
な判別の結果が真である一方のクロック信号を特定す
る。さらに、監視手段１１は、上述した判別の結果の
内、再構成手段１２によって特定されたクロック信号に
対応する一方には何ら遅延を与えないが、他方にはこの
ような判別に要する時間の差の最大値を超える遅延を与
える。

【００２５】すなわち、上述した２つのクロック信号に
ついて、共に供給されていない状態に対する復旧がはか
られた場合には、再構成手段１２は、先行して特定した
一方のクロック信号について、他方のクロック信号より
先行して障害を検出することができる。したがって、選
択手段１３は、２つのクロック信号が共に供給されない
状態から同時に供給される状態となった事象の発生に際
して、先行して再構成手段１２によって特定されたクロ
ック信号をそのクロック信号に応じて作動する回路に確
実に続行して供給することができる。

【００２６】請求項３に記載の発明にかかわるクロック
信号供給回路では、監視手段１１は請求項１、２に記載
の発明と同様にして２つのクロック信号がそれぞれ正常
に供給されているか否かを判別し、かつ遅延手段２１は
これらの判別の結果にこのような判別に要する時間の差
の最大値を超える遅延を与えて遅延情報として出力す
る。

【００２７】また、調整手段２２は、このような判別の
結果が共に偽であるときには、これらの遅延情報の内、
再構成手段１２によって特定されたクロック信号に対応
する一方に上述した遅延を与えて他方には何ら遅延を与
えず、反対に共に真であるときには、その他方には同様
の遅延を与えるが一方には何ら遅延を与えることなく後
述する再構成手段に対して出力する。

【００２８】再構成手段１２は上述した遅延手段と調整
手段との連係の下で与えられる判別の結果に基づいて２
つのクロック信号の一方を特定し、選択手段１３はこの
ようにして特定されたクロック信号をそのクロック信号
に応じて作動する回路に供給する。すなわち、監視手段
１１、再構成手段１２および選択手段１３は、２つのク
ロック信号が同時に供給されない状態となったりこのよ
うな状態から復旧した場合には、それぞれ請求項１、２
に記載の発明と同様の判別の結果に基づいてこれらのク
ロック信号の何れかを特定することができるので、実際
の運用の過程でクロック信号について生じ得る事象に柔
軟に適応しつつ系の構成が維持される。

【００２９】請求項４に記載の発明にかかわるクロック
信号供給回路では、非実装検知手段３２は、系構成手段
３１を構成するパッケージの内、非実装の状態となる過
程でその系構成手段３１から出力される識別情報が更新
される要因となり得るパッケージについて、その非実装
の状態となる時点を先行して検知する。また、系構成手
段３１は、２つのクロック信号がそれぞれ正常に供給さ
れているか否かの判別を行い、これらのクロック信号の
内、正常に与えられている一方のクロック信号を特定し
てその一方のクロック信号を示す識別情報を出力すると
共に、上述したように非実装検知手段３２によって検知
された時点から非実装の状態となる最大の所要時間以上
の期間に、その識別情報を出力する処理を保留する。

【００３０】選択手段１３は、系構成手段３１によって
出力された識別情報で示されるクロック信号をそのクロ
ック信号に応じて作動する回路に供給するが、系構成手
段３１によって行われた判別の結果が共に偽であるとき
には上述したように識別情報が何ら更新されないので、
先行してその回路に供給されていたクロック信号を続行
して供給する。

【００３１】請求項５に記載の発明にかかわるクロック
信号供給回路では、系構成手段３１は、２つのクロック
信号がそれぞれ正常に供給されているか否かの判別を行
うことにより正常に供給されている一方のクロック信号
を特定し、かつその一方のクロック信号を示す識別情報
をビット列として送出する。このようなビット列につい
ては、一般に、系構成手段３１を構成するパッケージが
非実装となったり交換される過程において発生する過渡
応答に起因して選択手段１３に与えられる識別情報に対
して、符号間距離が所望の高い値に確保される条件下で
選定され得る。

【００３２】選択手段１３は、そのビット列と上述した
２つのクロック信号を個別に示す基準ビット列との相関
をとり、これらのクロック信号の内、得られた相関の結
果が予め決められた識別値を上回るクロック信号をその
クロック信号に応じて作動する回路に供給するが、反対
にその相関の結果が共に閾値を下回るときには、上述し
た回路に対して先行して供給されているクロック信号を
続行して供給する。

【００３３】したがって、系構成手段３１を構成するパ
ッケージが非実装となったり交換される過程において、
先行して回路に供給されているクロック信号が無用に切
り替えられることが回避される。

【００３４】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。

【００３５】図４は、請求項１〜３に記載の発明に対応
した実施形態を示す図である。図において、図１５に示
すものと機能および構成が同じものについては、同じ符
号を付与して示し、ここではその説明を省略する。本実
施形態と図１５に示す従来例との構成の相違点は、クロ
ック制御部１０６ ₁₁〜１０６₂₂に代えてクロック制御部
５０₁₁〜５０₂₂が備えられた点にある。

【００３６】クロック制御部５０₁₁では、上述したクロ
ック制御部１０６₁₁と同様にして初段に監視回路１０７
₁₁が備えられ、その監視回路１０７₁₁の２つの出力はそ
れぞれタイミング調整回路５１₁₁を介して再構成回路１
０８₁₁の対応する入力に接続され、その再構成回路１０
８₁₁の出力はタイミング調整回路５１₁₁の制御入力およ
びクロック制御部５０₁₁の対応する出力に接続される。
なお、クロック制御部５０₂₁、５０₁₂、５０₂₂の構成に
ついては、クロック制御部５０₁₁の構成と同じであるの
で、ここではその説明を省略する。

【００３７】図５は、タイミング調整回路の構成を示す
図である。図において、遅延回路６１ａの入力とセレク
タ６２ａの一方のパルス入力とには監視回路１０７₁₁の
一方の出力が接続され、その遅延回路６１ａの出力はセ
レクタ６２ａの他方のパルス入力に接続される。セレク
タ６２ａの選択入力には再構成回路１０８₁₁の出力が接
続され、そのセレクタ６２ａの出力は再構成回路１０８
₁₁の一方の入力に接続される。遅延回路６１ｂの入力と
セレクタ６２ｂの一方のパルス入力とには監視回路１０
７₁₁の他方の出力が接続され、その遅延回路６１ｂの出
力はセレクタ６２ｂの他方のパルス入力に接続される。
セレクタ６２ｂの選択入力には再構成回路１０８₁₁の出
力がインバータ６３を介して接続され、そのセレクタ６
２ｂの出力は再構成回路１０８₁₁の他方の入力に接続さ
れる。

【００３８】なお、本実施形態と図１に示す原理ブロッ
ク図との対応関係については、監視回路１０７₁₁〜１０
７₂₂およびタイミング調整回路５１₁₁〜５１₂₂は監視手
段１１に対応し、再構成回路１０８₁₁〜１０８₂₂は再構
成手段１２に対応し、セレクタ１０２₁₁〜１０２₂₂は選
択手段１３に対応する。

【００３９】図６は、請求項１に記載の発明に対応した
実施形態の動作を説明する図である。以下、図４〜図６
を参照して請求項１に記載の発明に対応した本実施形態
の動作を説明する。再構成回路１０８₁₁は、タイミング
調整回路５１₁₁を介して後述するように与えられる断情
報の論理値の組み合わせに応じて、従来例と同様にして
識別情報ｃ ₁₁を生成する。

【００４０】監視回路１０７₁₁は、セレクタ１０２₁₁の
入力端において第１のフレーム信号および第２のフレー
ム信号を監視することにより従来例と同様にして断情報
ａ₁₁、ｂ₁₁を生成し、これらの断情報をそれぞれ遅延回
路６１_a、６１_bに与える。遅延回路６１_a は、監視回路
１０７₁₁を介して与えられる断情報ａ₁₁と断情報ｂ₁₁と
の間に生じ得る遅延時間（監視回路１０７₁₁の伝搬遅延
時間を含む。）の差の最大値（以下、「最大ずれ時間」
という。）を超える時間τにわたる遅延をその断情報ａ
₁₁に与える。なお、以下では、このようにして遅延が与
えられた断情報を「遅延断情報ａ₁₁(τ)」という。

【００４１】また、遅延回路６１_b は、監視回路１０７
₁₁を介して与えられる断情報ｂ₁₁に同様の時間τにわた
る遅延を与えることにより、遅延断情報ｂ₁₁(τ）を生
成する。識別情報ｃ₁₁の論理値が「０」である場合に
は、セレクタ６２_a は遅延断情報ａ₁₁(τ)を選択し、か
つセレクタ６２_b は断情報ｂ₁₁を選択する（図６(1))。
しかし、反対に識別情報ｃ₁₁の論理値が「１」である場
合には、セレクタ６２ _a は断情報ａ₁₁を選択し、かつセ
レクタ６２_b は遅延断情報ｂ₁₁(τ）を選択する（図６
(2))。

【００４２】すなわち、本実施形態によれば、第１およ
び第２のフレーム信号の内、識別情報ｃ₁₁の論理値で示
される現用のフレーム信号に対応した断情報については
上述した時間τにわたる遅延が与えられ、反対に予備の
フレーム信号に対応した断情報についてはこのような遅
延が与えられることなく再構成回路１０８₁₁に与えられ
る。

【００４３】したがって、これらのフレーム信号に両系
断の事象が発生したときには、現用のフレーム信号にか
かわる障害の検出が上述した時間にわたって遅延したタ
イミングで行われ、無用に予備のフレーム信号の選択が
行われることが回避される。以下、請求項２に記載の発
明に対応した実施形態について説明する。本実施形態と
請求項１に記載の発明に対応した実施形態との構成の相
違点は、図４に示すように、タイミング調整回路５１₁₁
（〜５１₂₂）に代えてタイミング調整回路５２₁₁（〜５
２₂₂）が備えられた点にある。

【００４４】タイミング調整回路５２₁₁では、図５に破
線で示すように、セレクタ６２ａの選択入力にはインバ
ータ６３を介して識別信号ｃ₁₁が与えられ、反対にセレ
クタ６２ｂの選択入力に同様の識別情報ｃ₁₁が直接与え
られる。なお、タイミング調整回路５２₂₁、５２₁₂、５
２₂₂の構成についてはタイミング調整回路５２₁₁の構成
と同じであるので、ここではその説明および図示を省略
する。

【００４５】なお、本実施形態と図１に示す原理ブロッ
ク図との対応関係については、監視回路１０７₁₁〜１０
７₂₂およびタイミング調整回路５２₁₁〜５２₂₂は監視手
段１１に対応し、再構成回路１０８₁₁〜１０８₂₂は再構
成手段１２に対応し、セレクタ１０２₁₁〜１０２₂₂は選
択手段１３に対応する。図７は、請求項２に記載の発明
に対応した実施形態の動作を説明する図である。

【００４６】以下、図４、図５、図７を参照して請求項
２に記載の発明に対応した本実施形態の動作を説明す
る。監視回路１０７₁₁、再構成回路１０８₁₁および遅延
回路６１_a 、６１_b の動作については、請求項１に記載
の発明に対応した実施形態における動作と同じであるか
ら、ここではその説明を省略する。

【００４７】本実施形態では、識別情報ｃ₁₁の論理値が
「０」である場合には、請求項１に記載の発明に対応し
た実施形態とは反対に、セレクタ６２_a は断情報ａ₁₁を
選択し、かつセレクタ６２_b は遅延断情報ｂ₁₁(τ)を選
択する（図７(1))。さらに、識別情報ｃ₁₁の論理値が
「１」である場合には、同様にしてセレクタ６２_a は遅
延断情報ａ₁₁(τ)を選択し、かつセレクタ６２_bは断情
報ｂ₁₁を選択する（図７(2))。

【００４８】すなわち、本実施形態によれば、第１およ
び第２のフレーム信号の内、識別情報ｃ₁₁の論理値で示
される現用のフレーム信号と異なる予備のフレーム信号
に対応した断情報については上述した時間τにわたる遅
延が与えられ、反対に現用のフレームパルスに対応した
断情報についてはこのような遅延が与えられることなく
再構成回路１０８₁₁に与えられる。

【００４９】したがって、これらのフレーム信号に両系
復旧の事象が発生したときには、予備のフレーム信号に
かかわる障害が復旧したことの検出が上述した時間にわ
たって遅延したタイミングで行われ、無用に予備のフレ
ーム信号の選択が行われることが回避される。以下、請
求項３に記載の発明に対応した実施形態について説明す
る。

【００５０】本実施形態と請求項１に記載の発明に対応
した実施形態との構成の相違点は、図４に示すように、
タイミング調整回路５１₁₁（〜５１₂₂）に代えてタイミ
ング調整回路５３₁₁（〜５３₂₂）が備えられた点にあ
る。図９は、タイミング調整回路の構成を示す図であ
る。図において、遅延回路７１、アンドゲート７２およ
びオアゲート７３の一方の入力には監視回路１０７₁₁の
一方の出力が接続され、これらの遅延回路７１、アンド
ゲート７２およびオアゲート７３の他方の入力には監視
回路１０７₁₁の他方の出力が接続される。

【００５１】遅延回路７１の一方の出力は遅延処理回路
７４₁、７４₂の一方の入力に接続され、遅延回路７１の
他方の出力は遅延処理回路７４₁、７４₂の他方の入力に
接続される。遅延処理回路７４₁ の制御入力とインバー
タ７５の入力とには再構成回路１０８₁₁の出力が接続さ
れ、そのインバータ７５の出力は遅延処理回路７４₂の
制御入力に接続される。遅延処理回路７４₁ が有する２
つの出力はそれぞれセレクタ７６₁、７６₂の一方の入力
に接続され、遅延処理回路７４₂ が有する２つの出力は
それぞれセレクタ７６₁、７６₂の他方の入力に接続され
る。

【００５２】アンドゲート７２の出力は立ち上がり微分
回路７７を介してＲＳ型フリップフロップ７８のリセッ
ト入力に接続され、オアゲート７３の出力は立ち下がり
微分回路７９を介してＲＳ型フリップフロップ７８のセ
ット入力に接続される。ＲＳ型フリップフロップ７８の
非反転出力はセレクタ７６₁、７６₂の選択入力に接続さ
れ、これらのセレクタ７６₁、７６₂の出力はそれぞれ再
構成回路１０８₁₁の対応する入力に接続される。

【００５３】なお、タイミング調整回路５３₁₂〜５３₂₂
の構成については、タイミング調整回路５３₁₁の構成と
同じであるから、ここではその説明および図示を説明す
る。また、遅延処理回路７４₁、７４₂の構成について
は、請求項１、２に記載の発明に対応した実施形態にそ
れぞれ設けられたタイミング調整回路５１₁₁、５２₁₁の
構成と同じであるから、ここではその説明を省略する。

【００５４】なお、本実施形態と図２に示す原理ブロッ
ク図との対応関係については、監視回路１０７₁₁〜１０
７₂₂およびタイミング調整回路５３₁₁〜５３₂₂は監視手
段１１に対応し、再構成回路１０８₁₁〜１０８₂₂は再構
成手段１２に対応し、セレクタ１０２₁₁〜１０２₂₂は選
択手段１３に対応し、遅延回路７１は遅延手段２１に対
応し、アンドゲート７２、オアゲート７３、遅延処理回
路７４₁、７４₂、インバータ７５、セレクタ７６₁、７
６₂、立ち上がり微分回路７７、ＲＳ型フリップフロッ
プ７８および立ち下がり微分回路７９は調整手段２２に
対応する。

【００５５】図９は、請求項３に記載の発明に対応した
実施形態のタイムチャートを示す図である。以下、図
４、図５、図８、図９を参照して請求項３に記載の発明
に対応した本実施形態の動作を説明する。本実施形態で
は、遅延回路７１は、監視回路１０７₁₁から出力される
２つの断信号ａ₁₁、ｂ₁₁に対して最大ずれ時間を超える
時間αにわたる遅延を与える。なお、以下では、このよ
うにして遅延が与えられた断情報を「断情報ａ₁₁’」お
よび「断情報ｂ₁₁’」という。

【００５６】遅延処理回路７４₁ は、このような断情報
に対し、請求項１に記載の発明に対応した実施形態と同
様にして、識別情報ｃ₁₁の論理値が「０」である場合に
は現用のフレーム信号に対応した断情報ａ₁₁’、反対に
「１」である場合には断情報ｂ₁₁’に時間τにわたる遅
延を与える。また、遅延処理回路７４₂ は、請求項２に
記載の発明に対応した実施形態と同様にして、識別情報
ｃ₁₁の論理値が「０」である場合には予備のフレーム信
号に対応した断情報ｂ₁₁’、反対に「１」である場合に
は断情報ａ₁₁’に時間τにわたる遅延を与える。

【００５７】駆動電力の供給および保守や運用にかかわ
る担当者の操作に応じて始動が行われた後、上述した２
つのフレーム信号が共に正常に供給されない状態となっ
た場合には、２つの断情報ａ₁₁、ｂ₁₁の論理値は共に
「１」となる。アンドゲート７２は、図９に示されるよ
うに、このようなタイミングＴ₁ を検出し、かつ立ち上
がり微分回路７７を介してＲＳ型フリップフロップ７８
をリセットする。したがって、セレクタ７６₁、７６₂に
は、論理値が「０」である選択情報が与えられる。この
ような状態では、セレクタ７６₁、７６₂は、上述した遅
延処理回路７４₁ の出力を選択する。

【００５８】したがって、請求項１に記載の発明に対応
した実施形態と同様にして、両系断の事象が発生したと
きに無用に予備のフレーム信号の選択が行われることが
回避される。また、駆動電力の供給が中断されたり保守
や運用にかかわる担当者の操作に応じて２つのフレーム
信号が共に正常に供給された場合には、監視回路１０７
₁₁から出力される２つの断情報ａ₁₁、ｂ₁₁の論理値は共
に「０」となる。

【００５９】オアゲート７３は、図９に示されるよう
に、このようなタイミングＴ₂ を検出し、かつ立ち下が
り微分回路７９を介してＲＳ型フリップフロップ７８を
セットする。したがって、セレクタ７６₁、７６₂には、
論理値が「１」である選択情報が与えられる。このよう
な状態では、セレクタ７６₁、７６₂は、上述した遅延処
理回路７４₂ の出力を選択する。

【００６０】したがって、請求項２に記載の発明に対応
した実施形態と同様にして、両系復旧の事象が発生した
ときに無用に予備のフレーム信号の選択が行われること
が回避される。なお、本実施形態では、遅延回路７１が
遅延処理回路７４₁、７４₂の前段に備えられているが、
本発明はこのような構成に限定されず、例えば、その遅
延回路７１は監視回路１０７₁₁に一体化されてもよい。

【００６１】図１０は、請求項４に記載の発明に対応し
た実施形態を示す図である。図において、図１５に示す
ものと機能および構成が同じものについては、同じ符号
を付与して示し、ここではその説明を省略する。本実施
形態と図１５に示す従来例との構成の相違点は、クロッ
ク制御部１０６ ₁₁〜１０６₂₂に代えてクロック制御部８
０₁₁〜８０₂₂が備えられた点にある。

【００６２】クロック制御部８０₁₁では、上述したクロ
ック制御部１０６₁₁と同様にして初段に監視回路１０７
₁₁が備えられ、その監視回路１０７₁₁の２つの出力はそ
れぞれ再構成回路８１₁₁を介してオアゲート８２₁₁₁、
８２₁₁₂の一方の入力に接続される。監視回路１０７₁₁
と再構成回路８１₁₁との制御出力はマスク信号生成回路
８３₁₁の入力に接続され、そのマスク信号生成回路８３
₁₁の出力はオアゲート８２₁₁₁、８２₁₁₂の他方の入力に
接続される。オアゲート８２₁₁₁、８２₁₁₂の出力はそれ
ぞれ保持選択回路８４₁₁の対応する入力に接続され、そ
の保持選択回路８４₁₁の出力はセレクタ１０２₁₁の選択
入力に接続される。

【００６３】なお、クロック制御部８０₁₂〜８０₂₂の構
成については、クロック制御部８０ ₁₁の構成と同じであ
るから、ここではその説明を省略する。なお、本実施形
態と図３に示す原理ブロック図との対応関係について
は、監視回路１０７₁₁〜１０７₂₂、再構成回路８１₁₁〜
８１₂₂、オアゲート８２₁₁₁ 〜８２₂₂₁、８２₁₁₂〜８２
₂₂₂ 、保持選択回路８４₁₁〜８４₂₂は系構成手段３１に
対応し、セレクタ１０２₁₁〜１０２₂₂は選択手段１３に
対応し、マスク信号生成回路８３₁₁〜８３₂₂は非実装検
知手段３２に対応する。

【００６４】図１１は、請求項４に記載の発明に対応し
た実施形態のタイムチャートを示す図である。図１２
は、請求項４に記載の発明に対応した実施形態の動作を
説明する図である。以下、図１０〜図１２を参照して請
求項４に記載の発明に対応した本実施形態の動作を説明
する。

【００６５】本実施形態では、再構成回路８１₁₁は、２
つの断情報ａ₁₁、ｂ₁₁が正常に与えられない場合には論
理値が共に「１」である２ビットの組み合わせ情報（図
１２(1))を生成する。なお、これらの断情報ａ₁₁、ｂ₁₁
が正常に与えられ、かつ断情報ａ₁₁のみが「０」である
場合には「０」と「１」（図１２(2))、断情報ｂ₁₁のみ
が「０」である場合には「１」と「０」の論理値をとる
組み合わせ情報（図１２(3))が生成される。

【００６６】監視回路１０７₁₁および再構成回路８１₁₁
を構成する個々のパッケージには、個別に実装されてい
るシェルフのスロットから抜き出される（非実装とな
る）ときに、接点の状態が反転するスイッチ（カードブ
ラ）が備えられ、このような接点の状態はワイヤードオ
アされてマスク信号生成回路８３₁₁に与えられる。

【００６７】マスク信号生成回路８３₁₁は、上述したパ
ッケージの何れかが抜き出される際には、そのパッケー
ジに備えられたスイッチの接点の状態が反転したことを
認識すると、図１１に示されるように、その時点Ｔ₃か
ら該当するパッケージが完全に抜き出される時点に至る
最大の所要時間以上のパルス幅Ｗを有するマスク信号を
生成する。

【００６８】このようなマスク信号は、オアゲート８２
₁₁₁、８２₁₁₂を介して論理値が共に「１」である２ビッ
トの選択情報として保持選択回路８４₁₁に同時に与えら
れる（図１２(4))。保持選択回路８４₁₁は、このような
論理値の選択情報を認識すると、先行して出力していた
識別情報ｃ₁₁（セレクタ１０２₁₁に与えられる）の論理
値を何ら更新することなく保持する（図１２(5))。

【００６９】さらに、そのマスク信号の論理値が共に
「０」に復旧した時点には、上述した選択情報の論理値
は再構成回路８１₁₁から出力される組み合わせ情報の論
理値に等しくなるので、該当するパッケージが完全に抜
き出された後の定常的な状態においては論理値が共に
「１」である選択情報が安定に与えられる（図１２
(6))。したがって、パッケージが抜き出される過程にお
いて過渡的にチャタリング（パッケージとシェルフとの
間の接続に供されるコネクタの接点の接続が断続される
こと）が発生した場合においても、無用に予備のフレー
ム信号がセレクタ１０２₁₁によって選択されることが回
避される。

【００７０】なお、再構成回路８１₁₁の動作について
は、従来例における再構成回路１０８ ₁₁の動作と同じで
あるから、ここではその説明を省略する。さらに、本実
施形態では、マスク信号のパルス幅がパッケージが完全
に抜き出されるために所要する最大の時間以上の値に設
定されているが、本発明はこのようなパルス幅に限定さ
れず、例えば、パッケージの交換に所要する最大の時間
以上の値に設定されてもよい。

【００７１】また、本実施形態では、マスク信号に応じ
てマスク処理が施される組み合わせ情報のビット数が
「２」となっているが、本発明はこのようなビット数に
限定されず、「３」以上の値に設定されてもよい。さら
に、本実施形態では、パッケージが抜き出されるタイミ
ングを先行して得るために上述したスイッチ（カードブ
ラ）が適用されているが、本発明はこのような構成に限
定されず、例えば、そのパッケージとシェルフとの接続
に適用された活線（専用のコネクタによって構成される
ものに限らず、プリントジャックとこれに接触するプリ
ントパターンとして構成されるものを含む。）の内、先
行して接続が絶たれるものが利用されたり、保守や運用
に供される端末装置から通信リンクを介して通知される
非実装の情報が利用されてもよい。

【００７２】図１３は、請求項５に記載の発明に対応し
た実施形態を示す図である。図において、図１０に示す
ものと機能および構成が同じものについては、同じ符号
を付与して示し、ここではその説明を省略する。本実施
形態と図１０に示す請求項４に記載の発明に対応する実
施形態との構成の相違点は、クロック制御部８０₁₁〜８
０₂₂に代えてクロック制御部９０₁₁〜９０₂₂が備えられ
た点にある。

【００７３】クロック制御部９０₁₁では、上述したクロ
ック制御部８０₁₁と同様にして初段に監視回路１０７₁₁
が備えられ、最終段に保持選択回路８４₁₁が備えられ、
マスク信号生成回路８３₁₁が備えられず、再構成回路８
１₁₁に代えて最終段にシフトレジスタ（ＳＲ）９２₁₁を
有する再構成回路９１₁₁が備えられ、オアゲート８２
₁₁₁、８２₁₁₂に代えて入力端が再構成回路９１₁₁の出力
に並列に接続された比較回路９３₁₁₁、９３₁₁₂が備えら
れる。

【００７４】これらの比較回路９３₁₁₁、９３₁₁₂の基準
入力には、第１のフレーム信号に対応した第１のビット
パターン（ここでは、簡単のため「01010」であると仮
定する。）と、第２のフレーム信号に対応した第２のビ
ットパターン（ここでは、簡単のため「10101」である
と仮定する。）とがそれぞれ与えられる。さらに、比較
回路９３₁₁₁、９３₁₁₂の出力は保持選択回路８４₁₁の対
応する入力に接続され、その保持選択部８４₁₁の出力は
セレクタ１０２₁₁の選択入力に接続される。

【００７５】なお、クロック制御部９０₁₂〜９０₂₂の構
成については、クロック制御部９０ ₁₁の構成と同じであ
るから、ここではその説明を省略する。なお、本実施形
態と図３に示す原理ブロック図との対応関係について
は、監視回路１０７₁₁〜１０７₂₂、再構成回路９１₁₁〜
９１₂₂、シフトレジスタ９２₁₁〜９２₂₂、比較回路９３
₁₁₁〜９３₂₂₁、９３₁₁₂〜９３₂₂₂、保持選択回路８４₁₁
〜８４₂₂は系構成手段３１に対応し、セレクタ１０２₁₁
〜１０２₂₂は選択手段１３に対応する。

【００７６】図１４は、請求項５に記載の発明に対応し
た実施形態の動作を説明する図である。以下、図１３、
図１４を参照して請求項５に記載の発明に対応した本実
施形態の動作を説明する。再構成回路９１₁₁は、監視回
路１０７₁₁によって従来例と同様にして与えられる断情
報ａ₁₁、ｂ₁₁の論理値の何れかが変化したことを認識す
ると新たな論理値の組み合わせをデコードすることによ
り、セレクタ１０２₁₁が新たに選択すべきフレーム信号
を示すビット列（上述した第１のビットパターンと第２
のビットパターンとの何れか一方）をシフトレジスタ９
２₁₁にロードする。さらに、再構成回路９１₁₁は、上述
したビット列を構成するビットの数に等しい５周期にわ
たってシフトレジスタ９２₁₁にクロックを与え、そのシ
フトレジスタ９２₁₁は先行してロードされたビット列を
直列に送出する（図１４(1)）。

【００７７】比較回路９３₁₁₁、９３₁₁₂は、そのビット
列と個別に基準入力に与えられているビットパターンと
の相関をとり、両者が予め決められた精度で一致したと
きにはその旨を示す論理値「０」を保持選択回路８４₁₁
に与え、反対に一致しなかった場合にはその旨を示す論
理値「１」を同様に保持選択回路８４₁₁に与える（図１
４(2)）。

【００７８】なお、このようにして与えられる論理値の
組み合わせに応じた保持選択回路８４₁₁の動作について
は、請求項４に記載の発明に対応した実施形態における
動作と同じであるから、ここではその説明を省略する。
このように本実施形態によれば、監視回路１０７₁₁や再
構成回路９１₁₁を構成するパッケージが抜き出されたり
交換される過程において、シフトレジスタ９２ ₁₁に与え
られるビット列が上述した第１のビットパターンと第２
のビットパターンとの何れにも一致あるいは類似しない
場合には、比較回路９３₁₁₁、９３₁₁₂における相関の結
果は共に「１」となり、請求項４に記載の発明に対応し
た実施形態と同様にして、チャタリングが発生しても無
用に予備のフレーム信号がセレクタ１０２₁₁によって選
択されることが回避される（図１４(3)）。

【００７９】なお、本実施形態では、第１のビットパタ
ーンと第２のビットパターンとが直列のパルス信号に変
換されているが、本発明はこのような構成に限定され
ず、並列に与えられてもよい。また、本実施形態では、
比較回路９３₁₁₁、９３₁₁₂は直列に与えられるビット列
との同期をとりつつ直−並列変換を行い、かつ基準入力
に与えられているビットパターンとの相関をとっている
が、本発明はこのような構成に限定されず、たとえば、
そのビット列についてパルス幅等の検定を併せて行うこ
ともできる。

【００８０】さらに、本実施形態では、第１のビットパ
ターンと第２のビットパターンとのビット数が同じ
「５」に設定されているが、本発明はこのようなビット
数に限定されず、例えば、ハードウエアやソフトウエア
の規模が許容される程度に抑えられ、かつ所望の応答性
と信頼度とが確保されるならば、如何なるビット数のビ
ットパターンが適用されてもよい。

【００８１】また、本実施形態では、全てディジタル回
路で構成されているが、本発明はこのような構成に限定
されず、特にシフトレジスタ９２₁₁、比較回路９３
₁₁₁ 、９３₁₁₂ および保持選択回路８４₁₁については、
等価なアナログ回路で構成されてもよい。さらに、上述
した各実施形態では、セレクタ１０２₁₁、１０２₁₂が選
択すべきフレーム信号を決定するために行われる系構成
についてのみ記述されているが、本発明は、セレクタ１
０２₂₁、１０２₂₂が選択すべきクロック信号を決定する
ために行われる系構成についても、同様に適用可能であ
る。

【００８２】

【発明の効果】上述したように請求項１に記載の発明で
は、両系断時における無用なクロック信号の切り換えが
回避される。また、請求項２に記載の発明では、両系復
旧時における無用なクロック信号の切り換えが回避され
る。

【００８３】さらに、請求項３に記載の発明では、両系
断時、並びに両系復旧時における無用なクロック信号の
切り換えが回避される。また、請求項４、５に記載の発
明では、パッケージが非実装となる過程における無用な
クロック信号の切り換えが回避される。したがって、こ
れらの発明が適用されたクロック供給回路では、運用お
よび保守の効率化がはかられ、かつ高い信頼性が確保さ
れる。

【図面の簡単な説明】

【図１】請求項１、２に記載の発明の原理ブロック図で
ある。

【図２】請求項３に記載の発明の原理ブロック図であ
る。

【図３】請求項４、５に記載の発明の原理ブロック図で
ある。

【図４】請求項１〜３に記載の発明に対応した実施形態
を示す図である。

【図５】タイミング調整回路の構成を示す図である。

【図６】請求項１に記載の発明に対応した実施形態の動
作を説明する図である。

【図７】請求項２に記載の発明に対応した実施形態の動
作を説明する図である。

【図８】タイミング調整回路の構成を示す図である。

【図９】請求項３に記載の発明に対応した実施形態のタ
イムチャートを示す図である。

【図１０】請求項４に記載の発明に対応した実施形態を
示す図である。

【図１１】請求項４に記載の発明に対応した実施形態の
タイムチャートを示す図である。

【図１２】請求項４に記載の発明に対応した実施形態の
動作を説明する図である。

【図１３】請求項５に記載の発明に対応した実施形態を
示す図である。

【図１４】請求項５に記載の発明に対応した実施形態の
動作を説明する図である。

【図１５】伝送装置に搭載されたクロック信号供給回路
の構成例を示す図である。

【図１６】クロック信号供給回路の動作を説明する図で
ある。

【符号の説明】

１１監視手段１２再構成手段１３選択手段２１遅延手段２２調整手段３１系構成手段３２非実装検知手段５０，８０，９０，１０６クロック制御部５１，５２，５３タイミング調整回路６１，７１遅延回路６２，７６，１０２セレクタ６３，７５インバータ７２アンドゲート７３，８２オアゲート７４遅延処理回路７７立ち上がり微分回路７８ＲＳ型フリップフロップ７９立ち下がり微分回路８１，９１，１０８再構成回路８３マスク信号生成回路８４保持選択回路９２シフトレジスタ（ＳＲ）９３比較回路１００クロック生成部１０１クロック分配部１０３位相同期回路（ＰＬＬ）１０４，１０５分配回路１０７監視回路

Claims

【特許請求の範囲】

【請求項１】２つのクロック信号が個別に正常に与え
られているか否かの判別を行い、その判別の結果を出力
する監視手段と、前記２つのクロック信号の内、前記監視手段によって出
力された判別の結果が真である一方を特定する再構成手
段と、前記２つのクロック信号の内、前記再構成手段によって
特定されたクロック信号をそのクロック信号に応じて作
動する回路に供給する選択手段とを備えたクロック信号
供給回路において、前記監視手段は、前記判別の結果の内、前記再構成手段によって特定され
たクロック信号に対応する一方に、前記２つのクロック
信号の個々について前記判別に要する時間の差の最大値
を超える遅延を与えて出力する手段を含むことを特徴と
するクロック信号供給回路。
【請求項２】２つのクロック信号が個別に正常に与え
られているか否かの判別を行い、その判別の結果を出力
する監視手段と、前記２つのクロック信号の内、前記監視手段によって出
力された判別の結果が真である一方を特定する再構成手
段と、前記２つのクロック信号の内、前記再構成手段によって
特定されたクロック信号をそのクロック信号に応じて作
動する回路に供給する選択手段とを備えたクロック信号
供給回路において、前記監視手段は、前記判別の結果の内、前記再構成手段によって特定され
たクロック信号に対応しない一方に、前記２つのクロッ
ク信号の個々について前記判別に要する時間の差の最大
値を超える遅延を与えて出力する手段を含むことを特徴
とするクロック信号供給回路。
【請求項３】２つのクロック信号が個別に正常に与え
られているか否かの判別を行い、その判別の結果を出力
する監視手段と、前記２つのクロック信号の内、前記監視手段によって出
力された判別の結果が真である一方を特定する再構成手
段と、前記２つのクロック信号の内、前記再構成手段によって
特定されたクロック信号をそのクロック信号に応じて作
動する回路に供給する選択手段とを備えたクロック信号
供給回路において、前記監視手段は、前記判別の結果に、前記２つのクロック信号の個々につ
いて前記判別に要する時間の差の最大値を超える遅延を
個別に与えて遅延情報として出力する遅延手段と、前記判別の結果が共に偽であるときには前記遅延情報の
内、前記再構成手段によって特定されたクロック信号に
対応する一方に、反対に共に真であるときには他方に、
それぞれ前記最大値を超える遅延を与えて前記判別の結
果として出力する調整手段とを含むことを特徴とするク
ロック信号供給回路。
【請求項４】２つのクロック信号が個別に正常に与え
られているか否かの判別を行い、これらのクロック信号
の内、正常に与えられている一方を特定し、かつその一
方のクロック信号を示す識別情報を出力する系構成手段
と、前記２つのクロック信号の内、前記系構成手段によって
出力された識別情報で示されるクロック信号について、
そのクロック信号に応じて作動する回路に対する供給を
行い、前記判別の結果が共に偽であるときにその供給を
続行する選択手段とを備えたクロック信号供給回路にお
いて、前記系構成手段を構成するパッケージの内、非実装の状
態に至る過程で前記識別情報が更新される要因となり得
るパッケージについて、その非実装の状態となる時点を
先行して検知する非実装検知手段を備え、前記系構成手段は、前記非実装検知手段によって検知された時点から前記非
実装の状態に至る最大の所要時間以上の期間にわたって
前記識別情報を出力する処理を保留する手段を含むこと
を特徴とするクロック信号供給回路。
【請求項５】２つのクロック信号が個別に正常に与え
られているか否かの判別を行い、これらのクロック信号
の内、正常に与えられている一方を特定し、かつその一
方のクロック信号を示す識別情報を出力する系構成手段
と、前記２つのクロック信号の内、前記系構成手段によって
出力された識別情報で示されるクロック信号について、
そのクロック信号に応じて作動する回路に対する供給を
行い、前記判別の結果が共に偽であるときにその供給を
続行する選択手段とを備えたクロック信号供給回路にお
いて、前記系構成手段は、前記識別情報をビット列として送出し、前記選択手段は、前記系構成手段によって送出されたビット列と前記２つ
のクロック信号を個別に示す基準ビット列との相関をと
り、それらの相関の結果が共に予め定められた閾値を下
回るときに前記供給を続行することを特徴とするクロッ
ク信号供給回路。