JPH1048449A

JPH1048449A - ハイブリッド光電子集積用実装基板の製造方法

Info

Publication number: JPH1048449A
Application number: JP20186296A
Authority: JP
Inventors: Masahiro Yanagisawa; 雅弘柳澤; Kazuyuki Moriwaki; 和幸森脇; Yasubumi Yamada; 泰文山田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1996-07-31
Filing date: 1996-07-31
Publication date: 1998-02-20
Anticipated expiration: 2016-07-31
Also published as: JP3381892B2

Abstract

(57)【要約】【課題】従来方法と比較して、作製工程が簡単であ
り、かつ電気配線部と基板の間に誘電体層を形成するこ
とにより電気特性の向上を図ることが可能となるハイブ
リッド光電子集積用実装基板の製造方法を提供する。【解決手段】コア層を所望の形状のコア部にパターン
化する際に、少なくとも電気配線部の一部を含む領域に
対応した部分がパターン化されたコア部に含まれるよう
にするとともに、光素子搭載部を形成した後、電気配線
部の一部を含む領域に対応した部分の基板上に、光導波
路の一部からなる誘電体層を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信および光情
報処理に用いられるハイブリッド光電子集積回路に関す
るもので、特にそのプラットフォームとなるハイブリッ
ド光電子集積用実装基板の製造方法に関する。

【０００２】

【従来の技術】近年の光通信や光情報処理の高度化に伴
い、異種材料からなる光素子を同一基板上に集積化する
ハイブリッド光電子集積回路の実現が期待されている。
特に、基板材料としてシリコン（Ｓｉ）を、一方光導波
路材料としてガラスを用いたハイブリッド光電子集積用
実装基板は、Ｓｉの持つ高加工性を利用した光ベンチ機
能と、ガラス光導波路の優れた導波特性とを合わせ持つ
ものとして非常に有望である。

【０００３】従来、このようなハイブリッド光電子集積
回路用実装基板（以下、単に実装基板ともいう）とし
て、例えば図１２および図１３に示すような構造が提案
されている。

【０００４】図１２は、従来のハイブリッド光電子集積
用実装基板の一例の概略的構成を説明するための断面図
である。この図において、実装基板は、平坦基板（Ｓｉ
基板）１ａと、該基板上に形成された石英系光導波路部
２ａと、該光導波路部２ａに隣接した光素子搭載部３ａ
とから構成される。この光素子搭載部３ａは、光素子４
ａを搭載するためのもので、光導波路部の所定の領域を
切欠し、図１２に示す断面に対して直交する方向の断面
形状が凹型となるようにして設けられたものである。さ
らに、光導波路が除去されて露出した基板表面上に電気
配線部５ａが形成されている。このような構成からなる
ハイブリッド光電子集積用実装基板は、図１３に示すよ
うな製造方法によって製造される。

【０００５】まず、通常の受動型光導波路を作製する工
程と同様にして、図１３の（ａ）および（ｂ）の工程を
実施する。すなわち、平坦基板１ａ上に下部クラッド層
６ａおよびコア層７ａを順次堆積する（図１３
（ａ））。つぎに、コア層７ａの光を導波させる部分を
パターンニングした後、上部クラッド層８ａでコア部７
ａを埋め込んで光導波路部を形成する（図１３
（ｂ））。

【０００６】つぎに、図１３（ｃ）に示すように、光導
波路の所望部分をエッチング除去して光素子搭載部３ａ
を形成し、最後に絶縁層９ａおよび電気配線部５ａを形
成することによって、ハイブリッド光電子集積用実装基
板が得られる。

【０００７】ところで、従来の実装基板では電気特性の
面が余り考慮されておらず、例えば図１２および図１３
に示す構造ではＳｉ基板上に薄い誘電体層９ａ（絶縁
層）を介して全ての電気配線部が形成されている。この
ような構成の場合、Ｓｉ基板が誘電率が大きく、誘電率
の虚数部分に対応した誘電損失が大きいため、高周波領
域での電気信号の伝搬損失が大きくなるので、光素子の
高速動作は困難となる。

【０００８】そこで、電気特性の問題を解決する構造と
して、図１４に示すような構造からなる実装基板が提案
されている。この構造は、最近活発に研究が進められて
いる、凹凸を有する基板１ｂ上の凹部に光導波路部２ｂ
を、凸部１０に光素子搭載部３ｂを形成した「テラス付
き光導波路基板」上にレーザーダイオード（ＬＤ）４ｂ
を集積化した例である（山田他、１９９３年電子情報通
信学会春季大会Ｃ−２３４「ハイブリッド光電子集積用
ＳｉＯ₂／Ｓｉ基板の形成」）。この構造では、光素子
を搭載する基板凸部以外は電気配線部５ｂとＳｉ基板１
ｂとの間に光導波路材料のガラスからなる誘電体層が存
在するため、良好な電気特性が得られる。このような構
成からなる実装基板の製造方法を図１５を参照しながら
説明する。

【０００９】まず、図１５（ａ）に示すように、基板上
の光素子搭載部を形成する場所に凸部１０を形成した
後、該凸部を埋め込むようにして第１の下部クラッド層
６ｂを堆積する。つぎに、図１５（ｂ）に示すように、
光素子アライメント時の高さ方向基準面を形成するため
に基板表面の平坦化研磨を行う。つづいて、図１５
（ｃ）に示すように、高さ調整用の第２の下部クラッド
層６ｃおよびコア層７ｂを順次堆積し、さらにコア層７
ｂを加工する。その後、上部クラッド層８ｂをコア層７
ｂ上に設けて光導波路を作製する。最後に、図１５
（ｄ）に示すように、所望の部分の光導波路を凹部形状
に除去して光素子搭載部を作製するとともに、電気配線
部５ｂを設けて実装基板の作製を完了する

【００１０】

【発明が解決しようとする課題】しかし、図１５に示す
ような従来の実装基板の製造方法においては幾つかの解
決すべき課題を有する。すなわち、第１に、上記従来の
実装基板作製では、図１５に示されるように、非常に複
雑な工程を必要とするという点である。第２に、作製に
用いられている研磨工程が難しく、熟練を要するという
点である。光導波路材料と基板材料の２つの異なる材料
からなる複合基板を、研磨後に第１の下部クラッド層の
膜厚を均一に、かつ基板凸部境界で段差無く研磨する必
要があり、熟練を要する難しい工程となっている。ま
た、研磨表面の劣化により、光導波路の導波特性劣化や
凸部表面の加工性劣化等が懸念される。

【００１１】以上説明したように、従来の実装基板は、
（ｉ）図１２および図１３に示すように作製工程が簡単
ではあるが電気特性のことを考慮していない構造になっ
ているか、または（ｉｉ）図１４または図１５に示され
るように電気特性は優れているが作製工程が非常に複雑
であるか、のどちらかである。したがって、従来から簡
略な工程で作製可能であることと、十分な電気特性を有
することを兼ね備ねた実装基板を提供することが求めら
れている。

【００１２】したがって、本発明は上記課題を解決し、
作製工程が従来のものに比べて著しく簡単で経済性が高
く、かつ良好な電気特性を有するハイブリッド光電子集
積用実装基板およびその製造方法を提供することを目的
とする。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明にもとづくハイブリッド光電子集積用実装基
板の製造方法は、基板上に下部クラッド層およびコア層
を順次積層する工程と、コア層を所望の形状のコア部に
パターン化し、続いて上部クラッド層を積層して光導波
路部を設ける工程と、光導波路部の所望分を断面凹型状
に除去して光素子搭載部を形成する工程と、該凹形状の
底部に電気配線部を設ける工程とを有し、さらに、コア
層を所望の形状のコア部にパターン化する際に、少なく
とも電気配線部の一部を含む領域に対応した部分がパタ
ーン化されたコア部に含まれるようにするとともに、光
素子搭載部を形成した後、電気配線部の一部を含む領域
に対応した部分の基板上に、光導波路の一部からなる誘
電体層を形成することを特徴とする。

【００１４】好ましくは、基板上にクラッド層を積層す
るのに先立て、電気配線部の一部を含む領域に対応した
部分の基板上に、溝部を形成する。

【００１５】好ましくは、基板上に形成された溝部に誘
電体層が形成されている。ここで、誘電体層の端部は斜
面形状であり、ここを経由して基板上から誘電体層上へ
電気配線部が形成される。また、誘電体材料はガラス材
料若しくは有機材料、特にポリイミド材料であることが
好ましい。

【００１６】このように、本発明にもとづくイブリッド
光電子集積用実装基板の製造方法は、従来方法と比較し
て、作製工程が簡単であり、かつ電気配線部と基板の間
に誘電体層を形成することにより電気特性の向上を図っ
ていることが異なっている。

【００１７】

【発明の実施の形態】本発明にもとづくハイブリッド光
電子集積用実装基板の製造方法によれば、平坦基板上に
誘電体材料からなる光導波路を作製する工程で、コア層
のパターン化の際に光を導波させる部分に加えて電気配
線部の全部若しくは一部を含む領域に対応した場所にも
コアパターンを形成することのみにより、作製工程を増
やすことなく、光導波路の所望部分をエッチングして光
素子搭載部を形成した際に自動的にコア加工時と同じ形
状および膜厚の下部クラッド層からなる誘電体層を電気
配線下に形成することが可能となる。ここで、火炎堆積
法（ＦＨＤ法）等を用いることにより、コアパターンを
滑らかに埋め込むことが可能であり、形成された誘電体
層の端部も緩やかな斜面を有することとなる。また、下
部クラッド層形成前の一番最初の工程で、予め基板上に
溝部を形成しておくという簡単な工程を付加しておき、
前述と同様に電気配線部用のコアパターンを形成してお
けば、溝部の中にも自動的に誘電体を形成することが可
能であり、多様な電気配線構造を採用することができ、
より一層の電気特性向上が図れる。さらに、溝部内を誘
電体層で充填した場合は、光素子搭載部の底面はほぼ平
面になり、電気配線形成時のフォトリソ工程が容易にな
る。ここで、これらの本発明による実装基板作製工程
は、通常の受動型光導波路の作製工程に、光素子搭載部
および電気配線部の形成工程を加えるだけであり、最も
簡単な実装基板の製造方法であると言える。従来のテラ
ス付き光導波路基板に比べて、研磨工程やコア中心の高
さ調整工程等の複雑な工程が不要になり、また、研磨工
程に起因する種々の問題を解決することが可能となる。

【００１８】さらに、本発明の実装基板の別の作製工程
においては、光素子搭載部を形成した後、平坦基板上若
しくは基板上に形成されて溝部内の電気配線部を含む領
域に誘電体層を形成することにより、前述の通り電気特
性の向上が図れる。ここで、この工程は光導波路の作製
工程と別の工程であるため、誘電体の形状や厚さは任意
に設定することが可能であり、コア膜厚以上の誘電体層
厚が必要な場合も対応できる。また、誘電体材料として
感光性を有する材料、特に感光性ポリイミドを用いた場
合は、簡便に誘電体層を形成することができ、キュア処
理を施すことにより、誘電体端部を斜面形状に加工する
ことが可能となる。

【００１９】さらにまた、本発明にもとづく製造方法に
よって得られるハイブリッド光電子集積用実装基板は、
電気配線部と基板との間に誘電体層が形成されているた
め、良好な電気特性が得ることができる。例えば、高周
波領域で問題になる電気信号の伝搬損失や、光素子をＬ
ＳＩに接続する際に問題となってくる電気配線の容量を
十分低くすることが可能となる。また、本発明の実装基
板によれば、基板に溝部を形成することにより、誘電体
層を配置する構造やその厚さ等を多様に採用することが
可能となり、電気特性の更なる向上を図っていくことを
可能とする。加えて、基板との境界部の誘電体層端部が
緩やかな斜面を有しているため、基板上から誘電体層上
に電気配線を形成した場合、断面等の問題は発生しな
い。

【００２０】以下、図面を参照して本発明にもとづくハ
イブリッド光電子集積用実装基板の製造方法の実施例に
ついて説明する。

【００２１】＜実施例１＞図１は、本発明のハイブリッ
ド光電子集積用実装基板の製造方法の一例を説明するた
めの断面図である。この実施例は、光導波路として石英
系導波路、光素子としてレーザーダイオード（ＬＤ）を
用いてハイブリッド集積を行っている。ここで、参照符
号１ｃはＳｉ基板、２ｃは石英系導波路、３ｃは光素子
搭載部、４ｃはＬＤ、６ａは誘電体層である。なお、以
降の全ての実施例において、基板としてＳｉ基板を、光
導波路として石英系導波路を用いた。

【００２２】図２に本実施例の実装基板の作製工程を示
す。（ａ）および（ｂ）は光導波路部を形成する工程で
ある。まず（ａ）平坦基板（Ｓｉ基板）１ｃ上に火炎堆
積法（ＦＨＤ法）により下部クラッド層６ｄおよびコア
層７ｃを連続して堆積した。ここで、光導波路部の各膜
厚は、Ｓｉ基板表面を基準面として光導波路のコア中心
と搭載する光素子の活性層中心とが一致するように、光
素子搭載部での各層の厚さと光素子構造により設定され
る。そこで、後の工程で形成される光素子搭載部におい
ては、ＬＤの活性層中心から上部電極表面までの距離を
６μｍ、電気絶縁用ＳｉＯ₂膜９ｂ／導体層１２ａ／半
田層１３ａの厚さがそれぞれ１／１／３μｍであるた
め、光導波路の下部クラッド層厚を８μｍ、コア形状を
６μｍ角、比屈折率差を０．７５％と設定した。つぎ
に、図２（ｂ）に示すように、フッ素系ガスを用いた反
応性イオンエッチング法（ＲＩＥ法）によりコア層のパ
ターン化を行った。この際、光を導波させる部分（コア
パターン形成部）７ｄに加えて、ＬＤ搭載部を除いた電
気配線部が形成される部分より一回り大きい領域に対応
した部分（コアパターン形成部）７ｅにもコアパターン
を形成した。その後、上部クラッド層８ｃを堆積してコ
ア部を埋め込んで光導波路部を形成した。この時、光の
導波路部分のように細いパターンは、上部クラッド層を
形成した際に表面が平坦に埋め込まれるが、電気配線用
の大きなコアパターンは、その部分がコア膜厚（エッチ
ング深さ）分盛り上がることとなる。

【００２３】図２（ｃ）および（ｄ）は光素子搭載部を
形成する工程である。まず、図２（ｃ）に示すように、
ＲＩＥ法により光導波路をエッチングして、光素子搭載
部のＳｉ基板表面１１を露出させた。この時、コア層の
パターン化の際に形成された電気配線部回りのコアパタ
ーンが転写されて、コア層と同じ厚みの下部クラッド層
６ａが自動的に形成される。また、Ｓｉ基板表面は、フ
ッ素系ガスでのガラスとＳｉとのエッチング速度の大き
な違いからエッチング・ストップ面として働き、高さ方
向アライメント時の基準面として十分機能する。そして
最後に、絶縁膜９ｂ、導体層１２ａおよび半田層１３ａ
を形成し、実装基板の作製を完了した。ここで、集積化
されたＬＤの電気特性は、従来の薄い誘電体層（絶縁
膜）上に全ての電気配線部が形成されていたものに比較
して高周波特性に優れ、１ＧＨｚ以上の高速動作が可能
となった。

【００２４】なお、本実施例においては、光導波路作製
にＦＨＤ法を用いているが、この製造方法に何ら限定さ
れるものではなく、化学気相堆積法（ＣＶＤ法）を用い
ることや、下部クラッド層としてＳｉ基板の表面熱酸化
層を用いることも可能である。また、光導波路用材料と
して石英系ガラスを用いているが、この材料に対しても
何ら限定されるものではなく、多成分ガラスやポリイミ
ド等の有機材料を用いることが可能である。

【００２５】＜実施例２＞図３は、本発明のハイブリッ
ド光電子集積用実装基板の第２の実施例の概略的構成を
説明するための断面図である。実施例１では光素子４ｃ
の下部から離れた位置に誘電体層６ａが設けられていた
けれども、この実施例では光素子１４の下部に誘電体層
６ｂの一端が位置している。また実施例１では光素子と
してレーザダイオード（ＬＤ）を用いたが、この実施例
では光素子としてフォトダイオード（ＰＤ）を用いてハ
イブリッド集積を行っている。なお、参照符号１ｄはＳ
ｉ基板、２ｄは石英系導波路である。

【００２６】また、本実施例の実装基板の作製工程は、
基本的に実施例１の工程と同様である。光導波路の構造
は、ＰＤの活性層中心から電極表面までの距離を５μ
ｍ、電気配線部の各層の厚さを実施例１と同じ値と設定
したため、光導波路の下部クラッド層を７μｍ、コア形
状を６μｍ角、比屈折率差を０．７５％とした。

【００２７】ここで、実施例１においては光素子（Ｌ
Ｄ）の外側に誘電体層を形成しているが、本実施例にお
いては、実施例においては、素子の下にも誘電体層を形
成している。このような構造の作製は、実施例１の工程
の中で次の２つの点を変更することにより作製できる。
まず、第１に、コア層のパターン化の際に電気配線部用
のコアパターンを光素子の電極が配置される直近部分ま
で形成することである。これにより、光導波路のエッチ
ング時に残る誘電体層６ｂを光素子電極に極めて近づけ
ることが可能となる。第２は、誘電体層の厚みを半田層
１３ｂとＰＤ表面のリッジ１５の高さの和以下に設定す
ることであり、光導波路加工時にオーバーエッチングし
て膜厚を調整することが可能である。ここで、本実施例
においては、半田層厚を３μｍ、リッジ高さを２μｍと
したので、通常では誘電体が６μｍ残るところ、２μｍ
余分にエッチングして４μｍとした。

【００２８】ここで、ＰＤ電極を接続する部分以外の電
気配線部を厚い誘電体層の上に形成することにより、集
積化されたＰＤにおいては、ＬＳＩ（プリアンプ）に接
続する際に問題となる電気配線の容量を、従来の場合に
比べて１／１０以下に大幅に低減することが可能となっ
た。

【００２９】また、光素子搭載部形成のためのエッチン
グを余分に行った場合、基準面であるＳｉ基板表面の変
形が懸念されるが、実施例１で説明した通り、エッチン
グ速度の違いにより基板は殆どエッチングされず、十分
基準面として働く。このことは、酸素ガスを用いて有機
材料をエッチングした場合も同様である。

【００３０】＜実施例３＞図４は、本発明のハイブリッ
ド光電子集積用実装基板の第３の実施例を示す断面図で
ある。この実施例では基板の一端部側に溝部１６ａを形
成し、光素子搭載部３ｄと光導波路２ｃとの間に段差が
できるようにして基板上に形成された溝部１６ａの内に
誘電体層６ｃが形成されている例である。ここで、本実
施例ではＬＤの集積化を行っており、１ｅはＳｉ基板、
４ｄはＬＤ素子である。また、各素子の構造は全てを実
施例１と同じ値に設定した。

【００３１】図５に本実施例の実装基板の作製工程を示
す。まず、Ｓｉ基板１ｅ上の、電気配線部が形成される
部分より一回り大きい領域に対応した場所に溝部１６ａ
を形成した（図５（ａ））。ここで、溝部１６ａの形成
にはＫＯＨを用いたウエットエッチングで行い、その深
さはコア層厚分の６μｍとした。つぎに、図５（ｂ）に
示すように、この基板上に下部クラッド層６ｃおよびコ
ア層７ｃを順次形成した後、溝部１６ａより僅かに小さ
い領域に対応する部分７ｆを加えてコア膜のパターン化
を行った。そして、図５（ｃ）に示すように、上部クラ
ッド層８ｃを形成した後、光導波路を基板表面が露出す
るまでエッチングして光素子搭載部を形成した。ここ
で、溝部の中には自動的にコア膜厚と同じ６μｍの下部
クラッド層６ｃが残される。最後に、図５（ｄ）に示す
ように、電気配線、および半田層１３ｃを形成して実装
基板の作製を完了し、ＬＤのハイブリッド集積を行った
（絶縁層は下部クラッド層が既に形成されているため形
成不要である）。

【００３２】集積化されたＬＤの特性は、電気配線部の
全てが下部クラッドからなる誘電体層の上に形成されて
いるため、実施例２のように一部の電気配線部がＳｉ基
板上に薄い絶縁膜を介して形成されている場合に比べ
て、さらに高周波領域での電気伝搬損失が大幅に低減さ
れ、搭載したＬＤの５Ｇｂｉｔ／ｓ以上での駆動が可能
となった。

【００３３】なお、基板上に残る誘電体層の膜厚は通常
コア層のパターン化時のエッチング深さにほぼ等しい
が、残すべき誘電体層の膜厚を大きくした場合は下部ク
ラッド層までエッチングしてエッチング量を大きくする
ことにより対応可能である。

【００３４】＜実施例４＞図６は、本発明のハイブリッ
ド光電子集積用実装基板の第４の実施例の概略的構成を
説明するための断面図である。本実施例では、Ｓｉ基板
１ｆの表面に絶縁層９ｃを形成した後、感光性ポリイミ
ドを用いて誘電体層６ｄを形成した。なお、参照符号２
ｆは光導波路、および４ｅはＬＤである。また、各素子
の構造の寸法を実施例１と同じ値に設定した。

【００３５】図７に本実施例の実装基板の作製工程を示
す。まず、図７の（ａ）の工程を実施する。すなわち、
平坦基板１ｆ上に下部クラッド層６ｆおよびコア層７ａ
を順次堆積する。つぎに、コア層７ａの光を導波させる
部分をパターンニングした後、上部クラッド層８ｆでコ
ア層を埋め込んで光導波路部２ｆを形成する。つぎに、
図７（ｂ）に示すように、基板表面に絶縁層９ｃを形成
した後、感光性ポリイミドを用いて５μｍ厚の誘電体層
６ｄを形成し、高温硬化処理を行った。最後に、図７
（ｃ）に示すように、電気配線部を形成し、実装基板の
作製を完了した。ここで、この構造は実施例１の下部ク
ラッド層からなる誘電体をポリイミド層に置き換えたも
のであり、集積化したＬＤ４ｅは同等の良好な高周波特
性が得られた。

【００３６】ここで、電気配線部を形成する前の工程で
誘電体層を形成するプロセスでは、誘電体層の膜厚およ
び形状を任意に設定できる利点がある。

【００３７】＜実施例５＞図８は、本発明のハイブリッ
ド光電子集積用実装基板の第５の実施例の概略的構成を
説明するための断面図である。この実施例では、後工程
で基板上への溝部１６ｂおよび誘電体層６ｅの形成を行
う。また、本実施例ではＬＤ４ｆの集積化を行った。こ
こで、各素子の構造は全てを実施例１と同じ値に設定し
た。

【００３８】図９は、本実施例の実装基板の作製工程を
示す。すなわち、平坦基板１ｆ上に下部クラッド層６ｆ
およびコア層７ｆを順次堆積する。つぎに、コア層７ａ
の光を導波させる部分をパターンニングした後、上部ク
ラッド層８ｆでコア層を埋め込んで光導波路部を形成す
る（図９（ａ））。つぎに、図９（ｂ）に示すように、
Ｓｉ基板上の、電気配線部が形成される部分より一回り
大きい領域に対応した場所に溝部１６ｂを形成した。こ
こで、溝部の形成にはＫＯＨを用いたウエットエッチン
グで行った。また、後工程で誘電体層を形成するため、
誘電体層の厚みおよび溝部の深さは任意に設定可能であ
り、本実施例においては共に１０μｍとした。そして、
図９（ｃ）に示すように、溝部内に感光性ポリイミドを
用いて誘電体層６ｅを形成し、硬化処理を施した後、図
９（ｄ）に示すように、電気配線部を形成して、実装基
板尾作製を完了した。この構造は、実施例３の下部クラ
ッドからなる誘電体層をポリイミド層に置き換えたもの
であり、集積化されたＬＤ素子は実施例３と同等に５Ｇ
Ｈｚでの高速駆動が可能であった。

【００３９】ここで、本実施例においては、溝部の形成
を光導波路のエッチング後に行っているが、一番最初の
工程で下部クラッド層形成前に行うことがも可能であ
る。

【００４０】＜実施例６＞図１０は、本発明のハイブリ
ッド光電子集積用実装基板の第６の実施例を示す図であ
り、下部クラッド層６ｆおよびポリイミド層６ｇの２層
の誘電体層を採用した例である。ここで、本実施例では
ＬＤ４ｇの集積化を行っており、各素子の構造は全てを
実施例１と同じ値に設定した。

【００４１】図１１に本実装基板の作製工程を示す。ま
ず、図１１（ａ）に示すように、実施例３と同様の工程
で基板上に溝部の下部クラッド層からなる第１の誘電体
層６ｆが形成された構造を作製する。つぎに、図１１
（ｂ）に示すように、溝部内の第１の誘電体層上にグラ
ンド層となる第１の導体層１２ｂを形成する。続いて、
図１１（ｃ）に示すように、第１の電気配線部を埋め込
むように第２の誘電体層６ｇを感光性ポリイミドにより
形成する。そして最後に、図１１（ｄ）に示すように、
信号線となる第２の導体層１２ｃを形成し、マイクロス
トリップ線を作製した。

【００４２】集積化されたＬＤの特性は、高周波対応の
電気配線を採用しているため、１０ＧＨｚでの高速動作
が可能となった。

【００４３】ここで、本実施例においては、第１および
第２の誘電体層としてそれぞれ下部クラッド層および感
光性ポリイミド層を用いているが、両方共に感光性ポリ
イミドを用いて作製することも可能である。

【００４４】以上説明したように、本発明の製造方法に
よって得られるハイブリッド光電子集積用実装基板にお
いては、電気配線部の全部若しくは一部と基板との間に
誘電体層を形成することにより、搭載する光素子の電気
特性の大幅な向上を可能としている。この構造は、実装
基板のベースとして有望なＳｉ基板を用いた場合は非常
に有効であり、かつ高速動作をさせる場合には必須であ
る。

【００４５】また、本発明の製造方法にもとづいた実装
基板の作製においては、通常の平坦基板上への受動型光
導波路の作製工程に光素子搭載部および電気配線部の作
製工程を加えた簡便な工程により作製可能であるため、
現在用いられているテラス付き光導波路基板と比較し
て、研磨工程等の複雑な工程を用いないために大幅に経
済的な実装基板の作製が期待できる。具体的には２つの
方法があり、まず第１に、本発明においては、通常のコ
ア層のパターン化において光を導波させる部分をパター
ン化するのに加えて、電気配線部の全部若しくは一部を
含む領域に対応した場所にもコアパターンを形成するこ
とだけの簡便な方法により、複雑な工程をとることなく
誘電体材料である光導波路の一部を電気配線と基板の間
に形成できる。また、一番最初に基板上に溝部を形成す
るという簡単な工程を組み合わせる事により、電気配線
部全体を誘電体層上に形成することができ、さらに優れ
た電気特性を実現する事が可能となる。

【００４６】第２の方法は、後工程により誘電体層を形
成することであり、前工程の制約無く任意の形状の誘電
体層を形成することが可能であり、また、誘電体材料と
して感光性材料を用いた場合はプロセスは非常に簡単と
なる。そして、この方法の場合も基板上に溝部を形成す
ることにより多様な電気配線の構造を採用できる。

【００４７】さらに、本発明において、第１および第２
の誘電体層製造方法を組み合わせることにより多層の誘
電体層を有する電気配線部を形成することが可能とな
り、１０ＧＨｚ以上の超高速での光素子の動作が期待で
きる。

【００４８】なお、本発明にもとづくハイブリッド光電
子集積用実装基板の製造方法は、上記実施例に限定され
ることなく、特許請求の範囲の記載にもとづいて該特許
請求の範囲内で種々の変形例あるいは他の実施例を想到
することは当業者にとって容易であろう。

【００４９】

【発明の効果】以上説明したように、本発明にもとづく
ハイブリッド光電子集積用実装基板の製造方法によれ
ば、従来方法と比較して、作製工程が簡単であり、かつ
電気配線部と基板の間に誘電体層を形成することにより
電気特性の向上を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例１）。

【図２】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（実施例１）。

【図３】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例２）。

【図４】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例３）。

【図５】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（実施例３）。

【図６】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例４）。

【図７】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｃ）は各工程における実装基板の模式的断面図である
（実施例４）。

【図８】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例５）。

【図９】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（実施例５）。

【図１０】本発明にもとづくハイブリッド光電子集積用
実装基板の製造方法によって得られる実装基板の模式的
断面図である（実施例６）。

【図１１】本発明にもとづくハイブリッド光電子集積用
実装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（実施例６）。

【図１２】従来のハイブリッド光電子集積用実装基板の
製造方法によって得られる実装基板の模式的断面図であ
る。

【図１３】従来のハイブリッド光電子集積用実装基板の
製造方法の各工程を示すもので、（ａ）〜（ｄ）は各工
程における実装基板の模式的断面図である。

【図１４】従来のハイブリッド光電子集積用実装基板の
製造方法によって得られる実装基板の模式的断面図であ
る。

【図１５】従来のハイブリッド光電子集積用実装基板の
製造方法の各工程を示すもので、（ａ）〜（ｄ）は各工
程における実装基板の模式的断面図である。

【符号の説明】

１ｃＳｉ基板（平坦基板）１ｄＳｉ基板（平坦基板）１ｅＳｉ基板（平坦基板）１ｆＳｉ基板（平坦基板）２ｃ石英系導波路（光導波路）２ｄ石英系導波路（光導波路）２ｅ石英系導波路（光導波路）２ｆ石英系導波路（光導波路）３ｃ光素子搭載部３ｄ光素子搭載部３ｆ光素子搭載部４ｃレーザーダイオード（ＬＤ）４ｅＬＤ４ｇＬＤ６ａ誘電体層（下部クラッド層）６ｂ誘電体層（下部クラッド層）６ｃ誘電体層（下部クラッド層）６ｄ誘電体層（下部クラッド層）６ｅ誘電体層（下部クラッド層）６ｆ誘電体層（下部クラッド層）６ｇポリイミド層（第２の誘電体層）７ａコア層７ｃコア層７ｄコアパターン形成部７ｅコアパターン形成部８ｃ上部クラッド層８ｆ上部クラッド層９ｂ絶縁層（電気絶縁用ＳｉＯ₂膜）１１光素子搭載部のＳｉ基板表面１２ａ導体層１２ｂ導体層１２ｃ第２の導体層１３ａ半田層１３ｂ半田層１３ｃ半田層１４フォトダイオード（ＰＤ）１５ＰＤ表面のリッジ１６ａ溝部１６ｂ溝部

Claims

【特許請求の範囲】

【請求項１】基板上に下部クラッド層およびコア層を
順次積層する工程と、前記コア層を所望の形状のコア部にパターン化し、続い
て上部クラッド層を積層して光導波路部を設ける工程
と、前記光導波路部の所望分を断面凹型状に除去して光素子
搭載部を形成する工程と、該凹形状の底部に電気配線部を設ける工程とを有し、さ
らに、前記コア層を所望の形状のコア部にパターン化する際
に、前記電気配線部の少なくとも一部を含む領域に対応
した部分が前記パターン化されたコア部に含まれるよう
にするとともに、前記光素子搭載部を形成した後、前記電気配線部の一部
を含む領域に対応した部分の基板上に、光導波路の一部
からなる誘電体層を形成することを特徴とするハイブリ
ッド光電子集積用実装基板の製造方法。
【請求項２】前記基板上に前記クラッド層を積層する
のに先立て、前記電気配線部の一部を含む領域に対応し
た部分の基板上に、溝部を形成することを特徴とする請
求項１に記載のハイブリッド光電子集積用実装基板の製
造方法。