JPH1041766A - ディジタル信号制御可変利得増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 制御信号の急峻な変化に起因する過渡的なノ
イズの発生を低減、抑圧し、かつ、いわゆるフィードス
ルーの低減、抑圧を図る。 【解決手段】 ディジタル・アナログ変換器１の出力端
子と電圧制御可変利得増幅器２の制御信号入力端子２ａ
との間には、電流制限回路３と平滑用コンデンサ４が設
けられており、ディジタル・アナログ変換器１の出力信
号の急峻な立ち上がりや立ち下がりが、電流制限回路３
による制限を受けると共に、平滑用コンデンサ４による
いわゆる平滑作用を受け、制御信号入力端子２ａには、
立ち上がり、立ち下がりが緩慢な信号として印加される
ことで、制御信号の急峻な立ち上がり、立ち下がりに起
因する過渡的なノイズの発生が低減され、また、フィー
ドスルーが抑圧されるようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、利得制御の可能な
増幅器に係り、特に、外部からのディジタル信号入力に
より利得が可変されるディジタル信号制御可変利得増幅
器において出力特性の改善を図ったものに関する。

【０００２】

【従来の技術】従来、この種の増幅器としては、例え
ば、図４に示されたような構成を有するものが公知・周
知となっている。すなわち、同図を参照しつつ、従来の
ディジタル信号制御型の増幅回路について概括的に説明
すれば、まず、このディジタル信号制御型の増幅回路
（以下「増幅回路」と言う）は、ディジタル・アナログ
変換器１と、電圧制御可変利得増幅器２とを具備して構
成されてなるもので、例えば、音声信号の増幅に適した
ものである。

【０００３】ディジタル・アナログ変換器１には、例え
ば、いわゆるボリューム調整用操作つまみ（図示せず）
の設定位置に応じたディジタル信号が入力されるように
なっている。そして、このディジタル信号に対応するア
ナログ信号が電圧制御可変利得増幅器２の制御信号とし
て電圧制御可変利得増幅器２の所定の制御信号入力端子
に入力されることによって、電圧制御可変利得増幅器２
の利得が定まり、その利得で音声入力信号が増幅、出力
されるようになっている。

【０００４】

【発明が解決しようとする課題】上述した増幅器におい
ては、ボリュームの調節がディジタル信号を変える構成
となるいわゆる電子ボリュームを用いているため、次の
ような問題がある。すなわち、ボリュームの変化に伴い
ディジタル・アナログ変換器１に入力されるディジタル
信号が変化することとなるが、そのディジタル信号の変
化は当然ながら階段状のものとなる。したがって、ディ
ジタル・アナログ変換器１の出力側におけるアナログ信
号の変化も比較的急峻なものとなる。

【０００５】ところで、電圧制御可変利得増幅器２にお
いては、その入力端にオフセット電圧が生ずる場合、す
なわち入力信号にオフセット電圧が含まれる場合や、電
圧制御可変利得増幅器２自体で生ずる入力オフセット電
圧があると、電圧制御可変利得増幅器２に利得の変化が
生じた場合に、本来の被増幅信号としての音声信号だけ
でなく、このようなオフセット電圧も利得変化を受ける
ため、例えば、図４に示されたように、利得変化時に過
渡的なノイズが発生する。特に、上述したように、電圧
制御可変利得増幅器２への制御電圧が急峻に変化する場
合には、このような利得変化時に現れる過渡的なノイズ
の発生がより顕著となる傾向にある。

【０００６】また、電圧制御可変利得増幅器２において
は、制御信号自体が出力段に漏れ出てくるいわゆるフィ
ードスルーと称される現象があり、特に、制御信号の周
波数が高い程、そのフィードスルーの量が多くなる傾向
にある。このため、上述のように制御信号が急峻に変化
する場合には、いわゆる信号理論から明らかなように、
高い周波数が含まれることとなるため、フィードスルー
現象が無視できないものとなり、具体的には図４に示さ
れたような音声信号の増幅を行う場合には、本来の音声
信号とは異なる雑音として出力されることとなるという
問題が生ずる。

【０００７】本発明は、上記実状に鑑みてなされたもの
で、制御信号の急峻な変化に起因する過渡的なノイズの
発生を低減、抑圧することのできるディジタル信号制御
可変利得増幅器を提供するものである。本発明の他の目
的は、電圧制御可変利得増幅器におけるフィードスルー
を低減、抑圧することのできるディジタル信号制御可変
利得増幅器を提供することにある。

【０００８】

【課題を解決するための手段】請求項１記載の発明に係
るディジタル信号制御可変利得増幅器は、ディジタル信
号入力をアナログ信号に変換するディジタル・アナログ
変換手段と、前記ディジタル・アナログ変換手段により
得られるアナログ信号を制御信号として入力し、当該制
御信号の大きさに応じて利得が可変される電圧制御増幅
手段とを具備してなるディジタル信号制御可変利得増幅
器であって、前記ディジタル信号の変化に伴い前記ディ
ジタル・アナログ変換手段の出力信号に現れる急峻なレ
ベル変化を抑圧する変化抑圧手段を設けてなるものであ
る。

【０００９】かかる構成において、ディジタル・アナロ
グ変換手段は、例えば、一般的には、ディジタル・アナ
ログ変換器として知られているいわゆるアナログＩＣに
よって実現されるものであるが、個々の電子部品を用い
ていわゆるディスクリートに構成されたディジタル・ア
ナログ変換回路によっても実現され得るものである。ま
た、電圧制御増幅手段は、従来のディジタル信号制御可
変利得増幅器に用いられている公知・周知の電圧制御可
変利得増幅器によって実現され得るものである。さら
に、変化抑圧手段は、ディジタル・アナログ変換手段の
出力信号の立ち上がり及び立ち下がりを緩慢なものとす
るものであればよく、そのような機能を有する手段のす
べてをいう。このように構成することにより、ディジタ
ル信号入力が変化した際、ディジタル・アナログ変換手
段の出力信号は、いわゆる階段状の波形となるが、変化
抑圧手段の作用により、電圧制御増幅手段には階段状の
変化部分が十分に抑圧され、緩慢な波形となった制御信
号が印加されることとなる。このため、従来のように階
段状の波形の立ち上がりや立ち下がり部分での過渡的な
ノイズの発生がなくなり、さらに、階段状ではなくなる
ために、その信号成分も低くなるため、電圧制御可変利
得増幅器に特有のいわゆるフィードスルーが低減される
こととなるものである。

【００１０】ここで、変化抑圧手段は、種々の構成が可
能であるが、請求項２記載の発明のように、ディジタル
・アナログ変換手段の出力段と、電圧制御増幅手段の制
御信号入力段との間に設けられた電流制限回路と、前記
電流制限回路の出力段とアースとの間に設けられたコン
デンサとを具備してなるものが好適である。このように
構成すると、ディジタル・アナログ変換手段の出力信号
がいわゆる階段状に変化する際、電流制限回路によっ
て、立ち上がりや立ち下がりが制限され、かつ、電流制
限回路の出力段に接続されたコンデンサによっていわゆ
る平滑作用を受けるため、電圧制御増幅手段に制御信号
として印加される信号の立ち上がりや立ち下がりは緩慢
なものとなり、そのため、従来のように階段状の波形の
立ち上がりや立ち下がり部分での過渡的なノイズの発生
がなくなり、さらに、階段状ではなくなるために、その
信号成分も低くなるため、電圧制御可変利得増幅器に特
有のいわゆるフィードスルーが低減されることとなるも
のである。

【００１１】また、請求項４記載の発明のように、電流
制限回路は、入出力特性が外部から入力される制御信号
によって可変可能なものであって、電流制限回路の入力
段と出力段の電位差を検出し、当該電位差に基づいて前
記電流制限回路へ対する制御信号を出力する演算制御回
路を設けてなるような構成としても好適である。演算制
御回路は、例えば、いわゆるＣＰＵを用いて実現するこ
とができるもので、このような演算制御回路により、電
流制限回路の入出力特性を制御できるようにすること
で、ディジタル・アナログ変換手段の出力信号の立ち下
がりや立ち上がりの程度に応じて適切な電流制限を施す
ことができ、電圧制御可変利得増幅器における制御信号
の波形に起因する過渡的なノイズの発生の低減や、いわ
ゆるフィードスルーの低減をより的確に行えることとな
る。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図３を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。始めに、第１の発明の実施の形態における
ディジタル信号制御可変利得増幅器の構成について図１
を参照しつつ説明する。このディジタル信号制御可変利
得増幅器は、例えば、音声帯域の信号を増幅出力するも
ので、増幅度がディジタル信号として設定されるように
なっているもので、ディジタル・アナログ変換器（図１
においては「ＤＡＣ」と表記）１と、電流制限回路３
と、平滑用コンデンサ４と、電圧制御可変利得増幅器
（図１においては「ＶＣＡ」と表記）２とを具備してな
るものである。

【００１３】ディジタル・アナログ変換器（以下「ＤＡ
Ｃ」と言う）１は、公知・周知の構成を有してなるもの
で、特別の構成を有するものである必要はないものであ
る。このＤＡＣ１に入力されるディジタル信号は、例え
ば、いわゆるボリューム調整用操作つまみ（図示せず）
の設定位置に応じて入力されるようになっているもの
で、このディジタル信号は、例えば、図示されないディ
ジタル信号発生回路により、ボリューム調整用操作つま
みの設定位置に対応して発生されるよう構成されるもの
である。

【００１４】電流制限回路３は、ＤＡＣ１の出力端子と
電圧制御可変利得増幅器２の制御信号入力端子２ａとの
間に接続されて、ＤＡＣ１から電圧制御可変利得増幅器
２の制御信号入力端子２ａへ流れ込む電流の大きさを所
定の範囲に制限するものである。換言すれば、電流制限
回路３は、所定の制限特性（すなわち入出力特性）の下
で、入力信号に対してレベル制限を施して出力するもの
である。この発明の実施の形態における電流制限回路３
は、正負の入力信号に対して動作するようになってお
り、その入出力特性は、例えば図１に示されたように、
正又は負の所定の入力信号のレベルまでは、入出力特性
線が同一の傾きを有して、入力信号が所定のレベル以下
に制限されて出力されるようになっている。そして、入
力信号が正又は負の所定の入力レベルに達すると、それ
ぞれ正又は負の所定値の出力信号が得られるような入出
力特性となっているものである。

【００１５】特に、出力信号が入力信号のレベルに関わ
らず一定となるまでの部分の入出力特性線の傾きは、
「１」以下の適宜な値に設定するのが好適で、これによ
り、入力信号がパルス状に急峻に立ち上がる（または、
立ち上がる）ような場合に、その立ち上がり（または、
立ち下がり）を設定された傾きの大きさに応じて緩慢と
することができる。

【００１６】このような電流制限回路３は、例えば、周
知・公知の構成を有するいわゆる関数発生器を用いて実
現し得るものである。すなわち、所望の入出力特性を有
する既存の関数発生器を選択することで、または、種々
の関数発生器を組み合わせることにより所望の入出力特
性の電流制限回路３を得ることができる。

【００１７】この電流制限回路３の出力段と、アースと
の間には、平滑用コンデンサ４が接続されており、これ
により電流制限回路３の出力信号のいわゆる立ち上がり
及び立ち下がりが電流制限回路３における上述したよう
な作用と相俟ってより緩慢となるようになっている。な
お、この平滑用コンデンサ４の容量は、電流制限回路３
の出力信号の立ち上がり及び立ち上がりにおける信号レ
ベルの変化速度に比して十分大きないわゆる時点数が得
られるように設定される必要がある。

【００１８】電圧制御可変利得増幅器２は、制御信号の
大きさに応じて定まる利得で入力信号を増幅できるよう
になっているもので、その構成は公知・周知のものであ
るのでここでの詳細な説明は省略する。この発明の実施
の形態における電圧制御可変利得増幅器２は、被増幅信
号として音声入力信号が入力されるものとなっている。

【００１９】次に、上記構成におけるディジタル信号制
御可変利得増幅器の動作について図２を参照しつつ説明
する。先に説明したように、図示されないボリューム調
整用操作つまみが操作され、それに応じたディジタル信
号がＤＡＣ１に入力されると、ＤＡＣ１からはそのディ
ジタル信号に応じたアナログ信号が得られる。ここで、
例えば、ボリューム調整用操作つまみがある時間内で連
続的に操作されて、その結果、ＤＡＣ１からは、図２
（ａ）に示されたように当該時間の中で階段状に変化す
るアナログ信号が得られたとする。

【００２０】ＤＡＣ１の出力段において、アナログ信号
出力は、その立ち上がり及び立ち下がりが、ボリューム
調整用操作つまみの動きに応じて、換言すればディジタ
ル信号の変化に応じて、極めて急峻に変化するものとな
っている。ＤＡＣ１からディジタル信号の大きさに応じ
たアナログ電圧が出力されることによって、電圧制御可
変利得増幅器２の制御信号入力端子２ａとの間に電位差
が生じ、ＤＡＣ１の出力段から電圧制御可変利得増幅器
２の制御信号入力端子２ａへ向かって電流が流れ込むこ
ととなる。

【００２１】この電流は、電流制限回路３によって電流
制限を受け、さらに、平滑用コンデンサ４によりいわゆ
る平滑作用を受けることとなる。そのため、電圧制御可
変利得増幅器２の制御信号入力端子２ａにおける電圧波
形は、図２（ｂ）に示されたように、ＤＡＣ１の出力段
において、立ち下がり及び立ち上がりが急峻であったも
の（図２（ａ）参照）と比較して、比較的緩慢に立ち上
がり、または、立ち下がるようなものとなる。

【００２２】このため、制御信号が、例えば図２（ａ）
に示されたようなものであった場合に、急峻な立ち上が
り又は立ち下がりのタイミングで電圧制御可変利得増幅
器２の出力側に発生していた過渡的なノイズ（例えば図
４参照）の発生が抑圧され、殆どなくなるので、信号品
質の良好な音声出力信号が得られることとなる。また、
制御信号が図２（ａ）のような従来のものに比して、図
２（ｂ）のように立ち下がり又は立ち上がりが緩慢であ
るものは、その周波数成分が低くなるため、電圧制御可
変利得増幅器２において制御信号の周波数成分が高くな
るにしたがい出力側に制御信号が漏れ出るといういわゆ
るフィードスルーが従来に比してより確実に低減される
こととなるものである。

【００２３】次に、第２の発明の実施の形態について、
図３を参照しつつ説明する。なお、図１に示された構成
要素と同一の構成要素については同一の符号を付して詳
細な説明を省略し、以下、異なる点を中心に説明するこ
ととする。この第２の発明の実施の形態におけるディジ
タル信号制御可変利得増幅器は、先の第１の発明の実施
の形態における電流制限回路を、必要に応じて電流制限
値を可変できるものとしてなるものである。

【００２４】すなわち、この第２の発明の実施の形態に
おけるディジタル信号制御可変利得増幅器は、ＤＡＣ１
と、電流制限回路５と、平滑用コンデンサ４と、電圧制
御可変利得増幅器２と、演算制御回路６とを具備してな
るものである。電流制限回路５は、外部からの制御信
号、すなわち、演算制御回路６からの制御信号に応じて
その電流制限値が変えられるようになっているもので、
この点を除けば基本的には、先の図１で説明した電流制
限回路３と同様な機能を有するものである。

【００２５】演算制御回路６は、電流制限回路５の入力
段（換言すればＤＡＣ１の出力段）と、電流制限回路５
の出力段（換言すれば電圧制御可変利得増幅器２の制御
端子）の間の電位差を検出し、検出された電位差に基づ
いて電流制限回路５へ対して電流制限値を設定するため
の制御信号を出力するようになっているものである。こ
のため、演算制御回路６には、電流制限回路５の入力段
（換言すればＤＡＣ１の出力段）及び出力段の各々の電
圧が入力されるようになっており、また、演算制御回路
６の出力段は、電流制限回路５の制御信号入力端子５ａ
へ接続されている。

【００２６】この演算制御回路６が電流制限回路５へ出
力する制御信号は、予め定まっている電流制限回路５に
おける制御信号に対する電流制限値の変化特性に基づい
て、演算制御回路６において電流制限回路５の入力段及
び出力段の電位差に応じて演算されるようになってい
る。このような機能を有する演算制御回路６は、例え
ば、いわゆる演算増幅器等の回路素子により、公知・周
知の演算回路や、比較回路等を組み合わせていわゆるハ
ードウェアのみで実現することもできるが、ＲＯＭ、Ｒ
ＡＭ等を内蔵してなるいわゆるワンチップ・マイコン
（ＣＰＵ）を用い、上述した電位差の演算及び電流制限
回路３へ対する制御信号の大きさの決定がソフトウェア
の実行によりなされるように構成しても演算制御回路６
として好適である。

【００２７】次に、上記構成におけるディジタル信号制
御可変利得増幅器の動作について図２を参照しつつ説明
する。先に図１を参照しつつ説明した第１の発明の実施
の形態と同様に、図示されないボリューム調整用操作つ
まみが操作され、それに応じたディジタル信号がＤＡＣ
１に入力されると、ＤＡＣ１からはそのディジタル信号
に応じたアナログ信号が得られる。ここで、例えば、ボ
リューム調整用操作つまみがある時間内で連続的に操作
されて、その結果、ＤＡＣ１からは、図２（ａ）に示さ
れたように当該時間の中で階段状に変化するアナログ信
号が得られたとする。

【００２８】ＤＡＣ１の出力段において、アナログ信号
出力は、その立ち上がり及び立ち下がりが、ボリューム
調整用操作つまみの動きに応じて、換言すればディジタ
ル信号の変化に応じて、極めて急峻に変化するものとな
っている。ＤＡＣ１からディジタル信号の大きさに応じ
たアナログ電圧が出力されることによって、電圧制御可
変利得増幅器２の制御信号入力端子２ａとの間に電位差
が生じ、演算制御回路６によって、この電位差に応じた
制御信号が電流制御回路５へ入力され、電流制御回路５
の利得が設定される。そして、電流制限回路５の利得に
応じた電流がＤＡＣ１の出力段から電圧制御可変利得増
幅器２の制御信号入力端子２ａへ向かって電流が流れ込
むこととなる。

【００２９】この電流は、電流制限回路５によって電流
制限を受け、さらに、平滑用コンデンサ４によりいわゆ
る平滑作用を受けることとなる。そのため、電圧制御可
変利得増幅器２の制御信号入力端子２ａにおける電圧波
形は、図２（ｂ）に示されたように、ＤＡＣ１の出力段
において、立ち下がり及び立ち上がりが急峻であったも
のと比較して、比較的緩慢に立ち上がり、または、立ち
下がるようなものとなる。

【００３０】このため、電圧制御可変利得増幅器２へ対
する制御信号が、例えば図２（ａ）に示されたようなも
のであった場合に、急峻な立ち上がり又は立ち下がりの
タイミングで電圧制御可変利得増幅器２の出力側に発生
していた過渡的なノイズ（例えば図４参照）の発生が抑
圧され、殆どなくなるので、信号品質の良好な音声出力
信号が得られることとなる。また、制御信号が図２
（ａ）のような従来のものに比して、図２（ｂ）のよう
に立ち下がり又は立ち上がりが緩慢であるものは、その
周波数成分が低くなるため、電圧制御可変利得増幅器２
において制御信号の周波数成分が高くなるにしたがい出
力側に制御信号が漏れ出るといういわゆるフィードスル
ーが従来に比してより確実に低減されることとなるもの
である。

【００３１】特に、この第２の発明の実施の形態におい
ては、演算制御回路６において、電流制限回路５の入力
段と出力段における電位差が検出され、その電位差に応
じて電流制限回路５の電流制限値が変えられるため、先
の第１の発明の実施の形態に比して、ＤＡＣ１の出力電
圧の変化に対してよりアクティブに波形整形が施される
こととなるものである。

【００３２】また、電流制限回路５の入出力段の電位差
に基づく演算制御回路６における制御信号の決定のため
の演算処理は、例えば、電位差に比例して算出するよう
な演算の他、電位差に反比例して算出、電位差の２乗と
して算出、電位差の平方根として算出、電位差の対数と
して算出、電位差の指数関数として算出する等、種々の
演算形態を採る得るものである。

【００３３】

【発明の効果】以上、述べたように、本発明によれば、
制御信号により利得が可変可能な増幅器において、制御
信号の急峻な変化に起因して出力信号に現れる過渡的な
ノイズや、制御信号の漏れを低減すべく、制御信号の急
峻な変化を抑圧するような構成とすることにより、制御
信号の急峻な立ち上がりや立ち下がり部分が緩慢となる
ので、従来と異なり、出力側に制御信号の急峻な立ち上
がりや立ち下がりに起因する過渡的ノイズの発生が殆ど
なくなり、出力信号の品質を向上させることができる。
また、制御信号の急峻な立ち上がりや立ち下がりの部分
が緩慢となるため、その部分に含まれる信号成分の周波
数が低くなり、そのため、従来と異なり、制御信号に含
まれる高い周波数成分に起因する制御信号の出力側への
漏れが低減され、いわゆるフィードスルーが低減される
こととなり、過渡的ノイズの抑圧と相俟って、より高品
位の出力信号を得ることができる。さらに、請求項４記
載の発明のように、電流制限回路の入出力特性を演算制
御回路により制御できるような構成とした場合には、制
御信号の変化に応じて、制御信号の立ち上がりや立ち下
がり部分をより適切に緩慢なものとすることができ、過
渡的ノイズの発生をより低減、抑圧することができると
共に、いわゆるフィードスルーをもより低減、抑圧する
ことができることとなる。

【図面の簡単な説明】

【図１】第１の発明の実施の形態におけるディジタル信
号制御可変利得増幅器の構成例を示す構成図である。

【図２】本発明の実施の形態におけるディジタル信号制
御可変利得増幅器の動作を説明するためのＤＡＣの出力
波形及び電流制限回路の出力波形を示す特性線図であ
る。

【図３】第２の発明の実施の形態におけるディジタル信
号制御可変利得増幅器の構成例を示す構成図である。

【図４】従来のディジタル信号制御可変利得増幅器の構
成例を示す構成図である。

【符号の説明】

１…ディジタル・アナログ変換器 ２…電圧制御可変利得増幅器 ２ａ…制御信号入力端子 ３…電流制限回路 ４…平滑用コンデンサ ５…電流制限回路 ５ａ…制御信号入力端子 ６…演算制御回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ディジタル信号入力をアナログ信号に変
   換するディジタル・アナログ変換手段と、前記ディジタ
   ル・アナログ変換手段により得られるアナログ信号を制
   御信号として入力し、当該制御信号の大きさに応じて利
   得が可変される電圧制御増幅手段とを具備してなるディ
   ジタル信号制御可変利得増幅器であって、 前記ディジタル信号の変化に伴い前記ディジタル・アナ
   ログ変換手段の出力信号に現れる急峻なレベル変化を抑
   圧する変化抑圧手段を設けたことを特徴とするディジタ
   ル信号制御可変利得増幅器。
2. 【請求項２】 変化抑圧手段は、ディジタル・アナログ
   変換手段の出力段と、電圧制御増幅手段の制御信号入力
   段との間に設けられた電流制限回路と、前記電流制限回
   路の出力段とアースとの間に設けられたコンデンサとを
   具備してなることを特徴とする請求項１記載のディジタ
   ル信号制御可変利得増幅器。
3. 【請求項３】 電流制限回路は、正負の入力信号に対し
   て所定の制限特性の下でレベル制限を施し、出力信号を
   出力するものであることを特徴とする請求項２記載のデ
   ィジタル信号制御可変利得増幅器。
4. 【請求項４】 電流制限回路は、入出力特性が外部から
   入力される制御信号によって可変可能なものであること
   を特徴とする請求項２又は３記載のディジタル信号制御
   可変利得増幅器。
5. 【請求項５】 電流制限回路の入力段と出力段の電位差
   を検出し、当該電位差に基づいて前記電流制限回路へ対
   する制御信号を出力する演算制御回路を設けたことを特
   徴とする請求項４記載のディジタル信号制御可変利得増
   幅器。