JPH10335627A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH10335627A JPH10335627A JP9136935A JP13693597A JPH10335627A JP H10335627 A JPH10335627 A JP H10335627A JP 9136935 A JP9136935 A JP 9136935A JP 13693597 A JP13693597 A JP 13693597A JP H10335627 A JPH10335627 A JP H10335627A
- Authority
- JP
- Japan
- Prior art keywords
- region
- solid
- imaging device
- state imaging
- terminal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 保護トランジスタを有する固体撮像装置にお
いて、保護トランジスタの保護機能を充分確保しつつ、
保護トランジスタの実質的半導体基体面に占有する面積
の縮小化をはかる。 【解決手段】 端子パッドＰＤに保護トランジスタＴ
ｒが接続されてなる固体撮像装置において、保護トラン
ジスタＴｒの少なくともエミッタ領域１１ｅの全域もし
くは大半が、が、この保護トランジスタが接続されるべ
き端子パッドＰＤ直下に位置して形成されて、かつこの
エミッタ領域１１ｅが、これの上の上記端子パッドＰＤ
に電気的に連結されてなる構成とする。
いて、保護トランジスタの保護機能を充分確保しつつ、
保護トランジスタの実質的半導体基体面に占有する面積
の縮小化をはかる。 【解決手段】 端子パッドＰＤに保護トランジスタＴ
ｒが接続されてなる固体撮像装置において、保護トラン
ジスタＴｒの少なくともエミッタ領域１１ｅの全域もし
くは大半が、が、この保護トランジスタが接続されるべ
き端子パッドＰＤ直下に位置して形成されて、かつこの
エミッタ領域１１ｅが、これの上の上記端子パッドＰＤ
に電気的に連結されてなる構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、保護トランジスタ
を具備する固体撮像装置に係わる。
を具備する固体撮像装置に係わる。
【０００２】
【従来の技術】ＣＣＤ（電荷結合素子）構成による固体
撮像装置において、静電衝撃、放電等による各部の絶縁
破壊等を回避する保護トランジスタが、通常各端子パッ
ドにそれぞれ対応して設けられる。
撮像装置において、静電衝撃、放電等による各部の絶縁
破壊等を回避する保護トランジスタが、通常各端子パッ
ドにそれぞれ対応して設けられる。
【０００３】図４は、従来のインターライントランスフ
ァ方式によるＣＣＤ構成の固体撮像装置の模式的平面図
を示す。この固体撮像装置は、半導体基体１に、画素を
構成するフォトダイオード構成による多数の受光部２が
配列され、これら受光部２に受光量に応じて発生した信
号電荷を垂直方向に転送するＣＣＤ構成による垂直レジ
スタ３が配列形成され、これら垂直レジスタ３から転送
された信号電荷を、出力回路４に順次転送するＣＣＤ構
成による水平レジスタ５が形成されてなる。
ァ方式によるＣＣＤ構成の固体撮像装置の模式的平面図
を示す。この固体撮像装置は、半導体基体１に、画素を
構成するフォトダイオード構成による多数の受光部２が
配列され、これら受光部２に受光量に応じて発生した信
号電荷を垂直方向に転送するＣＣＤ構成による垂直レジ
スタ３が配列形成され、これら垂直レジスタ３から転送
された信号電荷を、出力回路４に順次転送するＣＣＤ構
成による水平レジスタ５が形成されてなる。
【０００４】そして、半導体基体１の周辺部上に、固体
撮像素子の各部からの端子導出がなされる端子パッド、
すなわちリードワイヤ等の外部配線（図示せず）がボン
ディングされるいわゆるボンディングパッドが配列形成
される。図４においては、垂直レジスタ３と水平レジス
タ５とが、２相のクロックφｖ1 およびφｖ2 とφH1，
およびφH2とによって駆動される構成とされ、垂直レジ
スタ３を共通に駆動する２つの端子パッドＰＤｖ1 およ
びＰＤｖ2 と、水平レジスタ５を駆動する２相のクロッ
クφH1およびφH2が印加される端子パッドいわゆるボン
ディングパッドＰＤH 1 およびＰＤH 2 のみを示してい
る。
撮像素子の各部からの端子導出がなされる端子パッド、
すなわちリードワイヤ等の外部配線（図示せず）がボン
ディングされるいわゆるボンディングパッドが配列形成
される。図４においては、垂直レジスタ３と水平レジス
タ５とが、２相のクロックφｖ1 およびφｖ2 とφH1，
およびφH2とによって駆動される構成とされ、垂直レジ
スタ３を共通に駆動する２つの端子パッドＰＤｖ1 およ
びＰＤｖ2 と、水平レジスタ５を駆動する２相のクロッ
クφH1およびφH2が印加される端子パッドいわゆるボン
ディングパッドＰＤH 1 およびＰＤH 2 のみを示してい
る。
【０００５】このような固体撮像装置における例えばＣ
ＣＤ構成による垂直レジスタ３および水平レジスタ５等
の隣り合う電極相互を電気的に絶縁するように介在され
た絶縁層、各電極下の半導体基体表面に形成された絶縁
層、そのほかにおいて、静電破壊、放電破壊等の過電流
による絶縁破壊等を防止するための保護トランジスタＴ
ｒが全端子パッドにそれぞれ対応して設けられる。これ
ら保護トランジスタＴｒは、通常、各端子パッドに近接
した位置に並置して形成される。図４においては、各端
子パッドＰＤｖ1 ，ＰＤｖ2 ，ＰＤH 1 ，ＰＤH 2 に隣
合って保護トランジスタＴｒが形成されて、それぞれ各
エミッタが、各端子パッドＰＤｖ1 ，ＰＤｖ2 ，ＰＤH
1 ，ＰＤH 2 に電気的に接続され、そのコレクタが、半
導体基体１の周辺に沿って配置形成された基体電圧いわ
ゆるサブストレイト電圧が印加される配線Ｌsub に電気
的に接続され、ベースが、例えば半導体基体すなわちサ
ブストレイトがｎ型である場合、負のクロック電圧より
さらに負の深い電圧が印加される配線ＬｖL に電気的に
接続される。このように、各端子パッドに接続される各
保護トランジスタＴｒは、その保護機能を確実に行わせ
る必要からできるだけ大面積に形成される。
ＣＤ構成による垂直レジスタ３および水平レジスタ５等
の隣り合う電極相互を電気的に絶縁するように介在され
た絶縁層、各電極下の半導体基体表面に形成された絶縁
層、そのほかにおいて、静電破壊、放電破壊等の過電流
による絶縁破壊等を防止するための保護トランジスタＴ
ｒが全端子パッドにそれぞれ対応して設けられる。これ
ら保護トランジスタＴｒは、通常、各端子パッドに近接
した位置に並置して形成される。図４においては、各端
子パッドＰＤｖ1 ，ＰＤｖ2 ，ＰＤH 1 ，ＰＤH 2 に隣
合って保護トランジスタＴｒが形成されて、それぞれ各
エミッタが、各端子パッドＰＤｖ1 ，ＰＤｖ2 ，ＰＤH
1 ，ＰＤH 2 に電気的に接続され、そのコレクタが、半
導体基体１の周辺に沿って配置形成された基体電圧いわ
ゆるサブストレイト電圧が印加される配線Ｌsub に電気
的に接続され、ベースが、例えば半導体基体すなわちサ
ブストレイトがｎ型である場合、負のクロック電圧より
さらに負の深い電圧が印加される配線ＬｖL に電気的に
接続される。このように、各端子パッドに接続される各
保護トランジスタＴｒは、その保護機能を確実に行わせ
る必要からできるだけ大面積に形成される。
【０００６】ところで、昨今、固体撮像装置における小
型化、高密度化の要求が高まっていて、半導体チップす
なわち固体撮像装置を構成する半導体基体の面積の縮小
化が著しく、これに伴い、コストの低減化の貢献も大き
い。しかしながら、更に固体撮像装置の用途が広がるに
つれ、より半導体チップの小型化が望まれ、これに伴
い、回路の保護素子、すなわち上述した保護トランジス
タの、半導体チップ（半導体基体）に占める面積の割合
が大きくなり、この保護トランジスタの存在が、固体撮
像装置の小型化の隘路となっている。
型化、高密度化の要求が高まっていて、半導体チップす
なわち固体撮像装置を構成する半導体基体の面積の縮小
化が著しく、これに伴い、コストの低減化の貢献も大き
い。しかしながら、更に固体撮像装置の用途が広がるに
つれ、より半導体チップの小型化が望まれ、これに伴
い、回路の保護素子、すなわち上述した保護トランジス
タの、半導体チップ（半導体基体）に占める面積の割合
が大きくなり、この保護トランジスタの存在が、固体撮
像装置の小型化の隘路となっている。
【０００７】
【発明が解決しようとする課題】本発明は、保護トラン
ジスタを有する固体撮像装置において、その保護トラン
ジスタの面積を充分大に確保して、保護動作を確実に行
うことができるようにし、しかも、半導体基体の縮小化
を充分はかることができるようにした固体撮像装置を提
供する。
ジスタを有する固体撮像装置において、その保護トラン
ジスタの面積を充分大に確保して、保護動作を確実に行
うことができるようにし、しかも、半導体基体の縮小化
を充分はかることができるようにした固体撮像装置を提
供する。
【０００８】
【課題を解決するための手段】本発明においては、固体
撮像装置の端子パッドに保護トランジスタが接続されて
なる固体撮像装置において、保護トランジスタの少なく
ともエミッタ領域の全域もしくは大半が、この保護トラ
ンジスタが接続されるべき端子パッド直下に位置して形
成されて、かつこのエミッタ領域が、これの上の端子パ
ッドに電気的に連結されてなる構成とする。
撮像装置の端子パッドに保護トランジスタが接続されて
なる固体撮像装置において、保護トランジスタの少なく
ともエミッタ領域の全域もしくは大半が、この保護トラ
ンジスタが接続されるべき端子パッド直下に位置して形
成されて、かつこのエミッタ領域が、これの上の端子パ
ッドに電気的に連結されてなる構成とする。
【０００９】上述したように、本発明においては、保護
トランジスタを、ワイヤボンド等の外部配線の導出がな
される端子パッド下に形成するようにしたことにより、
保護トランジスタの半導体チップ（半導体基体）に、単
独で占める面積の縮小ないしは殆ど解消をはかることか
できる。したがって、保護トランジスタの機能を損なう
ことなく、固体撮像装置全体の小型化、したがって、コ
ストの低廉化をはることができる。
トランジスタを、ワイヤボンド等の外部配線の導出がな
される端子パッド下に形成するようにしたことにより、
保護トランジスタの半導体チップ（半導体基体）に、単
独で占める面積の縮小ないしは殆ど解消をはかることか
できる。したがって、保護トランジスタの機能を損なう
ことなく、固体撮像装置全体の小型化、したがって、コ
ストの低廉化をはることができる。
【００１０】
【発明の実施の形態】本発明は、固体撮像装置の端子パ
ッドに保護トランジスタが接続されてなる保護トランジ
スタを具備する固体撮像装置において、保護トランジス
タの少なくともエミッタ領域が、その全域もしくは大半
においてこの保護トランジスタが接続されるべき端子パ
ッド直下に位置するように配置形成して、かつこのエミ
ッタ領域が、これの上の端子パッドに電気的に連結され
た構成とする。
ッドに保護トランジスタが接続されてなる保護トランジ
スタを具備する固体撮像装置において、保護トランジス
タの少なくともエミッタ領域が、その全域もしくは大半
においてこの保護トランジスタが接続されるべき端子パ
ッド直下に位置するように配置形成して、かつこのエミ
ッタ領域が、これの上の端子パッドに電気的に連結され
た構成とする。
【００１１】そして、例えばそのベース領域は、固体撮
像装置に形成された負の電圧印加配線下に延在して形成
して、この配線と電気的にコンタクトさせる。
像装置に形成された負の電圧印加配線下に延在して形成
して、この配線と電気的にコンタクトさせる。
【００１２】また、例えばそのコレクタ領域は、固体撮
像装置に形成された基体電圧印加配線下に延在して形成
して、この配線と電気的にコンタクトさせる。
像装置に形成された基体電圧印加配線下に延在して形成
して、この配線と電気的にコンタクトさせる。
【００１３】本発明による撮像装置の一例を図面を参照
して説明する。図１は、インターライン転送方式による
ＣＣＤ構成の固体撮像装置に適用した場合の模式的平面
図で、この固体撮像装置は、半導体基体１例えばＳｉ基
体に、画素を構成する例えばフォトダイオード構成によ
る光電気変換機能を有する受光部２が、ｘ方向とこれに
交叉するｙ方向にそれぞれ多数個配列され、共通のｙ方
向に配列された受光部２に沿って、これら受光部２に受
光量に応じて発生した信号電荷を垂直方向（ｙ方向）に
転送するＣＣＤ構成による垂直レジスタ３が配列形成さ
れ、これら垂直レジスタ３から転送された信号電荷を、
出力回路４に順次転送するＣＣＤ構成による水平レジス
タ５が形成されてなる。
して説明する。図１は、インターライン転送方式による
ＣＣＤ構成の固体撮像装置に適用した場合の模式的平面
図で、この固体撮像装置は、半導体基体１例えばＳｉ基
体に、画素を構成する例えばフォトダイオード構成によ
る光電気変換機能を有する受光部２が、ｘ方向とこれに
交叉するｙ方向にそれぞれ多数個配列され、共通のｙ方
向に配列された受光部２に沿って、これら受光部２に受
光量に応じて発生した信号電荷を垂直方向（ｙ方向）に
転送するＣＣＤ構成による垂直レジスタ３が配列形成さ
れ、これら垂直レジスタ３から転送された信号電荷を、
出力回路４に順次転送するＣＣＤ構成による水平レジス
タ５が形成されてなる。
【００１４】そして、半導体基体１の周辺部上に、固体
撮像素子の各部からの端子導出がなされ、リードワイヤ
等の外部配線（図示せず）がボンディングされる端子パ
ッドいわゆるボンディングパッドが配列形成される。図
１においては、これら端子パッドのうち、垂直レジスタ
３と水平レジスタ５とが、それぞれ２相のクロックφｖ
1 およびφｖ2 とφH1，およびφH2とによって駆動され
る構成とされ、垂直レジスタ３を共通に駆動する２相の
クロックφｖ1 およびφｖ2 が印加される２つの端子パ
ッドＰＤｖ1 およびＰＤｖ2 と、水平レジスタ５を駆動
する２相のクロックφH1およびφH2が印加される同様の
端子パッドＰＤH 1 およびＰＤH 2 のみを示している。
撮像素子の各部からの端子導出がなされ、リードワイヤ
等の外部配線（図示せず）がボンディングされる端子パ
ッドいわゆるボンディングパッドが配列形成される。図
１においては、これら端子パッドのうち、垂直レジスタ
３と水平レジスタ５とが、それぞれ２相のクロックφｖ
1 およびφｖ2 とφH1，およびφH2とによって駆動され
る構成とされ、垂直レジスタ３を共通に駆動する２相の
クロックφｖ1 およびφｖ2 が印加される２つの端子パ
ッドＰＤｖ1 およびＰＤｖ2 と、水平レジスタ５を駆動
する２相のクロックφH1およびφH2が印加される同様の
端子パッドＰＤH 1 およびＰＤH 2 のみを示している。
【００１５】この固体撮像装置において、各端子パッド
に対応して、静電破壊等を防止する保護トランジスタＴ
ｒが設けられる。そして、これら保護トランジスタＴｒ
は、それぞれ各エミッタが、各端子パッドＰＤ（図１に
おいては、ＰＤｖ1 ，ＰＤｖ2 ，ＰＤH 1 ，ＰＤH 2 ）
に電気的に接続され、そのコレクタが、半導体基体１の
周辺に沿って配置形成された基体電圧いわゆるサブスト
レイト電圧が印加される配線Ｌsub に電気的に接続さ
れ、ベースが、同様に半導体基体１の周辺に沿って配置
形成された例えば半導体基体すなわちサブストレイトが
ｎ型である場合、負のクロック電圧よりさらに負の深い
電圧が印加される配線ＬｖL に電気的に接続される。
に対応して、静電破壊等を防止する保護トランジスタＴ
ｒが設けられる。そして、これら保護トランジスタＴｒ
は、それぞれ各エミッタが、各端子パッドＰＤ（図１に
おいては、ＰＤｖ1 ，ＰＤｖ2 ，ＰＤH 1 ，ＰＤH 2 ）
に電気的に接続され、そのコレクタが、半導体基体１の
周辺に沿って配置形成された基体電圧いわゆるサブスト
レイト電圧が印加される配線Ｌsub に電気的に接続さ
れ、ベースが、同様に半導体基体１の周辺に沿って配置
形成された例えば半導体基体すなわちサブストレイトが
ｎ型である場合、負のクロック電圧よりさらに負の深い
電圧が印加される配線ＬｖL に電気的に接続される。
【００１６】本発明においては、これら保護トランジス
タＴｒを、少なくともその各エミッタ領域が、その全域
においてもしくは大半において各端子パッドＰＤ（ＰＤ
ｖ1，ＰＤｖ2 ，ＰＤH 1 ，ＰＤH 2 ）下に位置するよ
うに配置形成する。すなわち、例えば図２にその平面図
を示し、図３にＡ−Ａ線上の断面図を示すように、半導
体基体１上の、リードワイヤＬＷがボンディングされる
各端子パッドＰＤが形成された部分下に差し渡って各保
護トランジスタＴｒを形成する。この例では、ｎ型の半
導体基体１をコレクタ領域１１ｃとして、これの上のサ
ブストレイト電圧が印加される配線Ｌsub 下に位置し
て、高不純物濃度のｎ型のコレクタ電極取出し領域１２
ｃが形成されると共に、端子パッドＰＤ下から、負の電
圧が印加される配線ＬｖL 下に差し渡ってｐ型のベース
領域１１ｂが形成される。また、このｐ型のベース領域
１１ｂ上の配線ＬｖL 下に位置して、高不純物濃度のｐ
型のベース電極取出し領域１２ｂが形成される。また、
ベース領域１１ｂ上に、端子パッドＰＤの形成部下にエ
ミッタ領域１１ｅを形成する。各領域１１ｅ，１１ｂ，
１１ｃ，１２ｂ，１２ｃはそれぞれ不純物のイオン注
入、拡散等によって形成することができ、エミッタ領域
１１ｅとベース電極取出し領域１２ｂとは、同一工程に
よって形成することができる。
タＴｒを、少なくともその各エミッタ領域が、その全域
においてもしくは大半において各端子パッドＰＤ（ＰＤ
ｖ1，ＰＤｖ2 ，ＰＤH 1 ，ＰＤH 2 ）下に位置するよ
うに配置形成する。すなわち、例えば図２にその平面図
を示し、図３にＡ−Ａ線上の断面図を示すように、半導
体基体１上の、リードワイヤＬＷがボンディングされる
各端子パッドＰＤが形成された部分下に差し渡って各保
護トランジスタＴｒを形成する。この例では、ｎ型の半
導体基体１をコレクタ領域１１ｃとして、これの上のサ
ブストレイト電圧が印加される配線Ｌsub 下に位置し
て、高不純物濃度のｎ型のコレクタ電極取出し領域１２
ｃが形成されると共に、端子パッドＰＤ下から、負の電
圧が印加される配線ＬｖL 下に差し渡ってｐ型のベース
領域１１ｂが形成される。また、このｐ型のベース領域
１１ｂ上の配線ＬｖL 下に位置して、高不純物濃度のｐ
型のベース電極取出し領域１２ｂが形成される。また、
ベース領域１１ｂ上に、端子パッドＰＤの形成部下にエ
ミッタ領域１１ｅを形成する。各領域１１ｅ，１１ｂ，
１１ｃ，１２ｂ，１２ｃはそれぞれ不純物のイオン注
入、拡散等によって形成することができ、エミッタ領域
１１ｅとベース電極取出し領域１２ｂとは、同一工程に
よって形成することができる。
【００１７】半導体基体例えばＳｉ基体１の表面には、
ＳｉＯ2 等による絶縁層１３が形成され、エミッタ領域
１１ｅの、これの上に形成される端子パッドＰＤの例え
ば４隅に位置する部分にコンタクト窓１３ｗを穿設す
る。次に、エミッタ領域１１ｅ上に穿設した全コンタク
ト窓１３ｗに跨がって導電層１４が形成され、この導電
層１４が、エミッタ領域１１ｅ上のコンタクト窓１３ｗ
を通じてオーミックコンタクトされる。この導電層１４
は、例えば各レジスタ３および５の１組の電極を構成す
る例えば多結晶Ｓｉによって、これら電極の形成と同時
に形成することができる。
ＳｉＯ2 等による絶縁層１３が形成され、エミッタ領域
１１ｅの、これの上に形成される端子パッドＰＤの例え
ば４隅に位置する部分にコンタクト窓１３ｗを穿設す
る。次に、エミッタ領域１１ｅ上に穿設した全コンタク
ト窓１３ｗに跨がって導電層１４が形成され、この導電
層１４が、エミッタ領域１１ｅ上のコンタクト窓１３ｗ
を通じてオーミックコンタクトされる。この導電層１４
は、例えば各レジスタ３および５の１組の電極を構成す
る例えば多結晶Ｓｉによって、これら電極の形成と同時
に形成することができる。
【００１８】そして、コレクタ電極取出し領域１２ｃ
上、ベース電極取出し領域上、導電層１４上に跨がって
ＳｉＯ2 等による層間絶縁層１５が形成され、エミッタ
領域１１ｅ上の例えば各コンタクト窓１３ｗ上に対応す
る位置およびコレクタ電極取出し領域１２ｃ上、ベース
電極取出し領域１２ｂ上にコンタクト窓１５ｗを穿設す
る。そして、これら全コンタクト窓１５ｗに跨がって、
すなわちエミッタ領域１１ｅ上に対応する位置およびコ
レクタ電極取出し領域１２ｃ上、ベース電極取出し領域
１２ｂ上に跨がって上述の配線ＬｖL と配線Ｌsub およ
び端子パッドＰＤがオーミックコンタクトされて形成さ
れる。
上、ベース電極取出し領域上、導電層１４上に跨がって
ＳｉＯ2 等による層間絶縁層１５が形成され、エミッタ
領域１１ｅ上の例えば各コンタクト窓１３ｗ上に対応す
る位置およびコレクタ電極取出し領域１２ｃ上、ベース
電極取出し領域１２ｂ上にコンタクト窓１５ｗを穿設す
る。そして、これら全コンタクト窓１５ｗに跨がって、
すなわちエミッタ領域１１ｅ上に対応する位置およびコ
レクタ電極取出し領域１２ｃ上、ベース電極取出し領域
１２ｂ上に跨がって上述の配線ＬｖL と配線Ｌsub およ
び端子パッドＰＤがオーミックコンタクトされて形成さ
れる。
【００１９】そして、端子パッドＰＤ上には、外部配線
例えばリードワイヤＬＷが圧着接続される。この場合、
上述のコンタクト窓１３ｗ，１５ｗは、リードワイヤＬ
Ｗが圧着接続される部分以外の、例えば図示の４隅に形
成することが、リードワイヤＬＷのボンディングに際し
ての端子パッドＰＤと導電層１４とのコンタクト部、導
電層１４とエミッタ領域１１ｅとのコンタクト部への応
力の発生を回避する上で望ましい。
例えばリードワイヤＬＷが圧着接続される。この場合、
上述のコンタクト窓１３ｗ，１５ｗは、リードワイヤＬ
Ｗが圧着接続される部分以外の、例えば図示の４隅に形
成することが、リードワイヤＬＷのボンディングに際し
ての端子パッドＰＤと導電層１４とのコンタクト部、導
電層１４とエミッタ領域１１ｅとのコンタクト部への応
力の発生を回避する上で望ましい。
【００２０】上述したように、本発明においては、保護
トランジスタＴｒを、これが接続されるべき端子パッド
ＰＤ下に少なくともそのエミッタ領域１１ｅの全部もし
くは大半、特に図示の例におけるように、そのエミッタ
領域１１ｅの全域が端子パッドＰＤ下に形成するように
したことから、更に上述した例におけるように、そのベ
ース領域１１ｂを端子パッドＰＤ下から配線ＬｖL 下に
渡る位置に形成し、その電極取出し領域１２ｂを同様の
配線ＬｖL 下に形成するようにしたことから、また更
に、コレクタ領域１１ｃの電極取出し領域１２ｃを配線
Ｌsub 下に形成するよにしたことから、これら保護トラ
ンジスタＴｒの半導体基体１の基体面における実質的占
有面積を、従来における端子パッドＰＤと保護トランジ
スタＴｒと基体面上に並置して形成する場合に比して激
減させることができる。
トランジスタＴｒを、これが接続されるべき端子パッド
ＰＤ下に少なくともそのエミッタ領域１１ｅの全部もし
くは大半、特に図示の例におけるように、そのエミッタ
領域１１ｅの全域が端子パッドＰＤ下に形成するように
したことから、更に上述した例におけるように、そのベ
ース領域１１ｂを端子パッドＰＤ下から配線ＬｖL 下に
渡る位置に形成し、その電極取出し領域１２ｂを同様の
配線ＬｖL 下に形成するようにしたことから、また更
に、コレクタ領域１１ｃの電極取出し領域１２ｃを配線
Ｌsub 下に形成するよにしたことから、これら保護トラ
ンジスタＴｒの半導体基体１の基体面における実質的占
有面積を、従来における端子パッドＰＤと保護トランジ
スタＴｒと基体面上に並置して形成する場合に比して激
減させることができる。
【００２１】また、各保護トランジスタＴｒのエミッタ
領域１１ｅ，ベース電極取出し領域１２ｂおよびコレク
タ電極取出し領域１２ｃは、これらがそれぞれ接続され
るべき端子パッドＰＤ，配線ＬｖL および配線Ｌsub の
直下、すなわち互いに重なる位置に形成されることか
ら、これらのコンタクトを直接的に行うことができ、こ
れらを接続するための配線の形成が排除される。
領域１１ｅ，ベース電極取出し領域１２ｂおよびコレク
タ電極取出し領域１２ｃは、これらがそれぞれ接続され
るべき端子パッドＰＤ，配線ＬｖL および配線Ｌsub の
直下、すなわち互いに重なる位置に形成されることか
ら、これらのコンタクトを直接的に行うことができ、こ
れらを接続するための配線の形成が排除される。
【００２２】上述した例は、半導体基体１がｎ型である
場合であるが、本発明はｐ型である固体撮像装置に適用
することもできるし、インターライントランスファ方式
の固体撮像装置に限られるものではなく、フレームトラ
ンスファ方式、フレームインタライントランスファ方式
等の各種固体撮像装置に適用することもできるなど、、
また各シフトレジスタは、２相クロック方式に限られず
３相，４相等の方式によることもできるなど、本発明
は、上述した例に限られるものではない。
場合であるが、本発明はｐ型である固体撮像装置に適用
することもできるし、インターライントランスファ方式
の固体撮像装置に限られるものではなく、フレームトラ
ンスファ方式、フレームインタライントランスファ方式
等の各種固体撮像装置に適用することもできるなど、、
また各シフトレジスタは、２相クロック方式に限られず
３相，４相等の方式によることもできるなど、本発明
は、上述した例に限られるものではない。
【００２３】
【発明の効果】上述したように、本発明構成によれば、
保護トランジスタＴｒを、半導体基板面において、端子
パッドＰＤと並置して形成することを回避して、保護ト
ランジスタＴｒを、これが接続されるべき端子パッドＰ
Ｄ下に少なくともそのエミッタ領域１１ｅの全部もしく
は大半下に形成するようにしたことからこの保護トラン
ジスタＴｒの半導体基体面における実質的占有面積の縮
小化をはかることができる。また、更にそのベース領域
１１ｂを端子パッドＰＤ下から配線ＬｖL 下に渡る位置
に形成し、その電極取出し領域１２ｂを同様の配線Ｌｖ
L 下に形成するようにすることにより、より保護トラン
ジスタＴｒの半導体基体面における実質的占有面積の縮
小化をはかることができる。また更に、コレクタ領域１
１ｃの電極取出し領域１２ｃを配線Ｌsub 下に形成する
ことにより、より保護トランジスタＴｒの半導体基体面
における実質的占有面積の縮小化をはかることができ
る。
保護トランジスタＴｒを、半導体基板面において、端子
パッドＰＤと並置して形成することを回避して、保護ト
ランジスタＴｒを、これが接続されるべき端子パッドＰ
Ｄ下に少なくともそのエミッタ領域１１ｅの全部もしく
は大半下に形成するようにしたことからこの保護トラン
ジスタＴｒの半導体基体面における実質的占有面積の縮
小化をはかることができる。また、更にそのベース領域
１１ｂを端子パッドＰＤ下から配線ＬｖL 下に渡る位置
に形成し、その電極取出し領域１２ｂを同様の配線Ｌｖ
L 下に形成するようにすることにより、より保護トラン
ジスタＴｒの半導体基体面における実質的占有面積の縮
小化をはかることができる。また更に、コレクタ領域１
１ｃの電極取出し領域１２ｃを配線Ｌsub 下に形成する
ことにより、より保護トランジスタＴｒの半導体基体面
における実質的占有面積の縮小化をはかることができ
る。
【００２４】また、各保護トランジスタＴｒのエミッタ
領域１１ｅ，ベース電極取出し領域１２ｂおよびコレク
タ電極取出し領域１２ｃは、これらがそれぞれ接続され
るべき端子パッドＰＤ，配線ＬｖL および配線Ｌsub の
直下、すなわち互いに重なる位置に形成されることか
ら、これらのコンタクトを直接的に行うことができ、こ
れらを接続するための配線の形成を排除することがで
き、したがって、構造の簡潔、小型化、製造の簡易化が
はかられ、固体撮像装置の小型化、コストの低廉化をは
かることができる。
領域１１ｅ，ベース電極取出し領域１２ｂおよびコレク
タ電極取出し領域１２ｃは、これらがそれぞれ接続され
るべき端子パッドＰＤ，配線ＬｖL および配線Ｌsub の
直下、すなわち互いに重なる位置に形成されることか
ら、これらのコンタクトを直接的に行うことができ、こ
れらを接続するための配線の形成を排除することがで
き、したがって、構造の簡潔、小型化、製造の簡易化が
はかられ、固体撮像装置の小型化、コストの低廉化をは
かることができる。
【００２５】また、本発明によれば、保護トランジスタ
の占有面積を縮減できることから、保護トランジスタの
面積、すなわちエミッタ−ベース間接合面積、ベース−
コレクタ接合面積を充分大に確保でき、エミッタ−ベー
ス周長を大きく保持できることから、大電流トランジス
タ、したがって、保護動作を確実に行うことができる
の占有面積を縮減できることから、保護トランジスタの
面積、すなわちエミッタ−ベース間接合面積、ベース−
コレクタ接合面積を充分大に確保でき、エミッタ−ベー
ス周長を大きく保持できることから、大電流トランジス
タ、したがって、保護動作を確実に行うことができる
【図１】本発明による固体撮像装置の一例の模式的平面
図である。
図である。
【図２】本発明装置の一例の要部の概略平面図である。
【図３】図２のＡ−Ａ線上の概略断面図である。
【図４】従来の固体模式的平面図である。
１ 半導体基体、２ 受光部、３ 垂直レジスタ、４
出力回路 ５ 水平レジスタ、１１ｅ エミッタ領域、
１１ｂ ベース領域、１１ｃ コレクタ領域、１２ｂ
ベース電極取出し領域、１２ｃ コレクタ電極取出し領
域、１３ 絶縁層、１３ｗ コンタクト窓、１４ 導電
層、１５ 層間絶縁層、１５ｗ コンタクト窓、Ｔｒ
保護トランジスタ、ＰＤ，ＰＤｖ1 ，ＰＤｖ2 ，ＰＤH
1 ，ＰＤH 2 端子パッド、ＬｖL ，Ｌsub 配線。
出力回路 ５ 水平レジスタ、１１ｅ エミッタ領域、
１１ｂ ベース領域、１１ｃ コレクタ領域、１２ｂ
ベース電極取出し領域、１２ｃ コレクタ電極取出し領
域、１３ 絶縁層、１３ｗ コンタクト窓、１４ 導電
層、１５ 層間絶縁層、１５ｗ コンタクト窓、Ｔｒ
保護トランジスタ、ＰＤ，ＰＤｖ1 ，ＰＤｖ2 ，ＰＤH
1 ，ＰＤH 2 端子パッド、ＬｖL ，Ｌsub 配線。
Claims (3)
- 【請求項１】 固体撮像装置の端子パッドに保護トラン
ジスタが接続されてなる保護トランジスタを具備する固
体撮像装置において、 上記保護トランジスタの少なくともエミッタ領域の全部
もしくは大半が、該保護トランジスタが接続されるべき
端子パッド直下に位置して形成されて、かつ該エミッタ
領域が、これの上の上記端子パッドに電気的に連結され
てなることを特徴とする固体撮像装置。 - 【請求項２】 上記保護トランジスタのベース領域が、
固体撮像装置に形成された負の電圧印加配線下に延在し
て形成されて、該配線が上記ベース領域に電気的に連結
されるようにしたことを特徴とする請求項１に記載の固
体撮像装置。 - 【請求項３】 上記保護トランジスタのコレクタ領域
が、固体撮像装置に形成された基体電圧印加配線下に延
在して形成されて、該配線が上記コレクタ領域に電気的
に連結されるようにしたことを特徴とする請求項１に記
載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9136935A JPH10335627A (ja) | 1997-05-27 | 1997-05-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9136935A JPH10335627A (ja) | 1997-05-27 | 1997-05-27 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335627A true JPH10335627A (ja) | 1998-12-18 |
Family
ID=15186992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9136935A Pending JPH10335627A (ja) | 1997-05-27 | 1997-05-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335627A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071749A1 (en) * | 2004-01-14 | 2005-08-04 | Spansion, Llc | Efficient use of wafer area with device under the pad approach |
| JP2006310407A (ja) * | 2005-04-26 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1997
- 1997-05-27 JP JP9136935A patent/JPH10335627A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071749A1 (en) * | 2004-01-14 | 2005-08-04 | Spansion, Llc | Efficient use of wafer area with device under the pad approach |
| JP2006310407A (ja) * | 2005-04-26 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5154000B2 (ja) | 半導体装置 | |
| CN106847838B (zh) | 包括垂直传输门的图像传感器 | |
| KR20040020826A (ko) | 고체 촬상 장치 및 화상 판독 방법 | |
| JP2022132369A (ja) | 固体撮像装置 | |
| US5016108A (en) | Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough | |
| KR100259691B1 (ko) | 고정된패턴잡음감소및스미어방지가능한고체이미지픽업장치 | |
| JPH09237799A (ja) | 誘電体分離型半導体装置 | |
| US20220199670A1 (en) | Image sensor | |
| CN1862821B (zh) | 半导体器件 | |
| US7719118B2 (en) | Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package | |
| JPH10335627A (ja) | 固体撮像装置 | |
| US5502319A (en) | Solid state image sensor with non-parallel conductors | |
| JP2000058744A (ja) | 半導体装置 | |
| JPH10335629A (ja) | 半導体装置および固体撮像装置 | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| JPS62219565A (ja) | 固体撮像装置 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP2003188368A (ja) | 固体撮像装置の製造方法 | |
| JP3000809B2 (ja) | 半導体装置 | |
| JP3426935B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JPH08236743A (ja) | 電荷転送素子 | |
| JP4038862B2 (ja) | 電荷結合素子の出力部とその形成方法 | |
| JPH09121045A (ja) | 固体撮像装置 | |
| JPH11204772A (ja) | 電荷転送装置 | |
| JPH01241863A (ja) | 固体撮像装置およびその製造方法 |