JPH10335571A - Memory module and memory system - Google Patents

Memory module and memory system

Info

Publication number
JPH10335571A
JPH10335571A JP9157750A JP15775097A JPH10335571A JP H10335571 A JPH10335571 A JP H10335571A JP 9157750 A JP9157750 A JP 9157750A JP 15775097 A JP15775097 A JP 15775097A JP H10335571 A JPH10335571 A JP H10335571A
Authority
JP
Japan
Prior art keywords
memory
module
memory module
substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9157750A
Other languages
Japanese (ja)
Other versions
JP3874888B2 (en
Inventor
Koichi Ikeda
孝市 池田
Takeshi Ikeda
毅 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
T I F KK
Original Assignee
T I F KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by T I F KK filed Critical T I F KK
Priority to JP15775097A priority Critical patent/JP3874888B2/en
Publication of JPH10335571A publication Critical patent/JPH10335571A/en
Application granted granted Critical
Publication of JP3874888B2 publication Critical patent/JP3874888B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body

Landscapes

  • Semiconductor Memories (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a memory module and a memory system in which a memory chip can be cooled efficiently. SOLUTION: On the surface of a memory module 10 for mounting an SO- DIMM(small outline dual in-line memory module) substrate 11, a plurality of grooves 14 is formed in nearly parallel with the shorter side of the module 10 and heat radiating members 15 which diffuse the heat generated from a bare chip for memory throughout a memory system 20 are attached to the grooves 14. Since the heat generated from the bare chip for memory is diffused throughout the memory system 20, the radiating area of the heat is expanded. Therefore, the heat radiating efficiency of the memory module 10 to the outside can be improved and the temperature rise of the bare chip for memory can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ(パソコン)等に使用されるメモリモジュールお
よびメモリシステムに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a memory module and a memory system used for a personal computer (personal computer) or the like.

【0002】[0002]

【従来の技術】半導体ウエハから切り出されたメモリ用
ベアチップやプロセッサ用ベアチップは、パッケージン
グされた状態でプリント基板等に実装されるのが一般的
である。ところが、パッケージの外形寸法は、各種のベ
アチップ自体のサイズに比べてかなり大きいため、プリ
ント基板等に実装可能なメモリパッケージ等の数には一
定の制限がある。
2. Description of the Related Art Generally, a memory bare chip and a processor bare chip cut out of a semiconductor wafer are mounted on a printed circuit board or the like in a packaged state. However, since the external dimensions of the package are considerably larger than the size of various bare chips, there are certain restrictions on the number of memory packages and the like that can be mounted on a printed circuit board or the like.

【0003】一方、最近では、複数のベアチップをパッ
ケージング基板とほぼ同サイズの基板上に実装したマル
チチップモジュール(MCM)が普及しつつある。この
マルチチップモジュールを用いることにより、実装面
積の小型・軽量化、高密度配線、ベアチップ実装によ
る高性能・高速化、高信頼性の確保等が可能になる。
On the other hand, recently, a multi-chip module (MCM) in which a plurality of bare chips are mounted on a substrate having substantially the same size as a packaging substrate is becoming widespread. By using this multi-chip module, it is possible to reduce the mounting area in size and weight, to achieve high-density wiring, to ensure high performance and high speed by bare chip mounting, and to ensure high reliability.

【0004】[0004]

【発明が解決しようとする課題】ところで、モジュール
基板に各種のベアチップを実装して動作させると、ベア
チップ自体が発熱するため、温度が上昇する。この温度
上昇は、同じ動作電圧、動作速度の下においては、ベア
チップの集積度を上げるにしたがって大きくなる。ま
た、上述したマルチチップモジュールにおいては、小さ
な面積のモジュール基板に複数のベアチップが高密度で
実装されているので、放熱面積が小さく、各ベアチップ
から発生する熱をプリント配線板等に効率よく逃がすこ
とは難しい。特に、DRAM等の各種のメモリチップは
急速に大容量化されており、これに伴って発熱量も急激
に増加するため、効率よく放熱してメモリチップの冷却
を行う工夫が必要となる。
When various types of bare chips are mounted on a module substrate and operated, the temperature of the bare chips rises because the chips themselves generate heat. This temperature rise becomes larger as the degree of integration of bare chips increases at the same operating voltage and operating speed. Further, in the above-described multi-chip module, since a plurality of bare chips are mounted at a high density on a module substrate having a small area, a heat radiation area is small, and heat generated from each bare chip is efficiently released to a printed wiring board or the like. Is difficult. In particular, various types of memory chips such as DRAMs are rapidly increasing in capacity, and the amount of generated heat is also rapidly increased with this. Therefore, it is necessary to devise a method of efficiently dissipating heat and cooling the memory chips.

【0005】本発明は、このような点に鑑みて創作され
たものであり、その目的は、メモリチップを効率よく冷
却することができるメモリモジュールおよびメモリシス
テムを提供することにある。
[0005] The present invention has been made in view of the above points, and an object of the present invention is to provide a memory module and a memory system that can efficiently cool a memory chip.

【0006】[0006]

【課題を解決するための手段】上述した課題を解決する
ために、本発明のメモリモジュールは、マルチチップモ
ジュールとして構成されており、モジュール基板の一方
の面に半導体ウエハから切り出された複数のメモリチッ
プが実装されている。他方の面は、プリント配線板等へ
の実装面であり、この面に放熱部材の取り付け、凹部の
形成の少なくとも一方がなされている。放熱部材を取り
付けた場合は、メモリチップから発生した熱が、放熱部
材によってメモリモジュール全体に拡散され、放熱面積
が拡大することによって、メモリチップの温度上昇が抑
制される。また、凹部を形成した場合は、凹部の形成に
よる放熱面積の拡大と凹部を流れる空気による冷却によ
って、メモリチップの温度上昇が抑制される。このよう
にして、メモリチップの動作不安定の原因となるような
温度上昇を抑制することができる。
In order to solve the above-mentioned problems, a memory module according to the present invention is configured as a multi-chip module, and includes a plurality of memories cut out from a semiconductor wafer on one surface of a module substrate. Chip is mounted. The other surface is a surface for mounting on a printed wiring board or the like, and at least one of attachment of a heat radiating member and formation of a concave portion is performed on this surface. When the heat radiating member is attached, the heat generated from the memory chip is diffused by the heat radiating member to the entire memory module, and the heat radiating area is enlarged, so that the temperature rise of the memory chip is suppressed. In addition, when the concave portion is formed, an increase in the heat dissipation area due to the formation of the concave portion and cooling by the air flowing through the concave portion suppress the temperature rise of the memory chip. In this way, it is possible to suppress a rise in temperature that causes unstable operation of the memory chip.

【0007】また、本発明のメモリシステムは、複数の
メモリチップが実装されたメモリモジュールとこのメモ
リモジュールを実装するプリント配線板から構成されて
おり、メモリモジュールの一方の面であって、メモリチ
ップの実装面と反対側の面をプリント配線板との接触面
(実装面)としている。メモリモジュール側の接触面と
プリント配線板側の接触面のいずれか一方または双方
に、放熱部材の取り付け、凹部の形成の少なくとも一方
がなされている。放熱部材を取り付けた場合は、メモリ
チップから発生した熱が、放熱部材によってメモリモジ
ュールからメモリシステムの広い領域に拡散され、放熱
面積が拡大することによってメモリチップの温度上昇が
抑制される。また、凹部を形成した場合は、凹部の形成
による放熱面積の拡大と凹部を流れる空気による冷却に
よって、メモリチップの温度上昇が抑制される。このよ
うにして、メモリチップの動作不安定の原因となるよう
な温度上昇を抑制することができる。
Further, a memory system according to the present invention comprises a memory module on which a plurality of memory chips are mounted and a printed wiring board on which the memory module is mounted. The surface opposite to the mounting surface is a contact surface (mounting surface) with the printed wiring board. At least one of attachment of a heat radiating member and formation of a concave portion is performed on one or both of the contact surface on the memory module side and the contact surface on the printed wiring board side. When the heat radiating member is attached, the heat generated from the memory chip is diffused from the memory module to the wide area of the memory system by the heat radiating member, and the heat radiating area is enlarged, so that the temperature rise of the memory chip is suppressed. In the case where the concave portion is formed, an increase in the heat dissipation area due to the formation of the concave portion and cooling by the air flowing through the concave portion suppress the temperature rise of the memory chip. In this way, it is possible to suppress a rise in temperature that causes unstable operation of the memory chip.

【0008】[0008]

【発明の実施の形態】以下、本発明を適用した一実施形
態のメモリモジュールおよびメモリシステムについて、
図面を参照しながら具体的に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a memory module and a memory system according to an embodiment of the present invention will be described.
This will be specifically described with reference to the drawings.

【0009】図1は一実施形態のメモリモジュールの一
方の面の概略を示す平面図、図2は図1のA−A′線断
面図である。これらの図に示すように、メモリモジュー
ル10は、半導体ウエハから個別に切り出された4個の
メモリチップとしてのメモリ用ベアチップ1をモジュー
ル基板2上にワイヤボンディングによってCOB(Chip
On Board )実装したものである。各メモリ用ベアチッ
プ1は、例えば、4M×4ビットのメモリ容量を有する
DRAMであり、いずれのメモリ用ベアチップ1も長方
形形状をしており、その長辺に沿って中央に一列にパッ
ド3が形成されている。
FIG. 1 is a plan view schematically showing one surface of a memory module according to an embodiment, and FIG. 2 is a sectional view taken along line AA 'of FIG. As shown in these drawings, a memory module 10 is configured such that four memory bare chips 1 as memory chips individually cut out from a semiconductor wafer are mounted on a module substrate 2 by COB (Chip).
On Board) Implemented. Each memory bare chip 1 is, for example, a DRAM having a memory capacity of 4M × 4 bits. Each of the memory bare chips 1 has a rectangular shape, and pads 3 are formed in a line in the center along the long side. Have been.

【0010】一方、モジュール基板2は、後述するSO
−DIMM(Small Outline Dual Inline Memory Modul
e )基板に実装可能な外形寸法を有しており、モジュー
ル基板2の中央付近には長手方向に沿ってほぼ一列に複
数のパッド4が形成されている。これらのパッド4を挟
んで両側に2個ずつメモリ用ベアチップ1が実装され、
モジュール基板2のパッド4の並ぶ方向と各メモリ用ベ
アチップ1のパッド3の並ぶ方向はほぼ平行になってい
る。換言すれば、互いの長辺が隣接するように配置され
た2つのメモリ用ベアチップ1の間に、それぞれのパッ
ド3と並行するように、モジュール基板2上に複数のパ
ッド4が形成されている。
On the other hand, the module substrate 2 is made of a SO
−DIMM (Small Outline Dual Inline Memory Modul
e) It has an external dimension that can be mounted on a board, and a plurality of pads 4 are formed in a row near the center of the module board 2 along the longitudinal direction. Two bare chips 1 for memory are mounted on both sides of these pads 4,
The direction in which the pads 4 of the module substrate 2 are arranged is substantially parallel to the direction in which the pads 3 of each bare chip 1 for memory are arranged. In other words, a plurality of pads 4 are formed on the module substrate 2 so as to be parallel to the respective pads 3 between the two memory bare chips 1 arranged such that the long sides are adjacent to each other. .

【0011】モジュール基板2のパッド4とメモリ用ベ
アチップ1のパッド3は、それぞれボンディングワイヤ
5により接続されている。パッド4には、ボンディング
ワイヤ5が2本接続されたものと1本接続されたものが
ある。メモリ用ベアチップ1のアドレス端子など、複数
のメモリ用ベアチップ1に共通に接続される端子につい
ては、モジュール基板2上のパッド4に複数のボンディ
ングワイヤ5を接続することで、パッド4の共有化を図
っている。
The pads 4 of the module substrate 2 and the pads 3 of the bare memory chip 1 are connected by bonding wires 5 respectively. The pad 4 includes a pad to which two bonding wires 5 are connected and a pad to which one bonding wire is connected. For terminals commonly connected to a plurality of memory bare chips 1 such as address terminals of the memory bare chip 1, the pads 4 can be shared by connecting a plurality of bonding wires 5 to the pads 4 on the module substrate 2. I'm trying.

【0012】このように、一部のパッド4については、
複数本のボンディングワイヤ5を接続しているため、パ
ッド4の総数を全メモリ用ベアチップ1のパッド3の総
数よりも少なくできる。また、一部のパッド4に2本の
ボンディングワイヤ5を接続することにより、この共通
のパッド4を介して2本のボンディングワイヤ5同士の
接続も同時に行うことができるため、モジュール基板2
内の配線量を少なくすることができる。例えば、多層基
板を用いてモジュール基板2を構成する場合には、基板
の層数を少なくでき、メモリモジュール10のコストを
軽減することができる。
As described above, for some of the pads 4,
Since a plurality of bonding wires 5 are connected, the total number of pads 4 can be smaller than the total number of pads 3 of all memory bare chips 1. Further, by connecting two bonding wires 5 to some of the pads 4, the two bonding wires 5 can be connected to each other at the same time through the common pad 4.
The amount of wiring inside can be reduced. For example, when the module substrate 2 is configured using a multilayer substrate, the number of layers of the substrate can be reduced, and the cost of the memory module 10 can be reduced.

【0013】また、互いの長辺が隣接するように配置さ
れた2つのメモリ用ベアチップ1の間にモジュール基板
2上のパッド4が集中しているため、それぞれのメモリ
用ベアチップ1の外側に別々にパッド4を形成する場合
に比べて、パッド4全体が占める面積を小さくでき、メ
モリモジュール10の小型化および高密度実装が可能と
なる。
Further, since the pads 4 on the module substrate 2 are concentrated between the two memory bare chips 1 arranged such that the long sides thereof are adjacent to each other, the pads 4 are separately provided outside the respective memory bare chips 1. The area occupied by the entire pad 4 can be reduced as compared with the case where the pad 4 is formed in the first step, and the memory module 10 can be reduced in size and mounted at a high density.

【0014】また、本実施形態のメモリモジュール10
は、図2に示すように、ワイヤボンディングされたメモ
リ用ベアチップ1の上面を樹脂6で覆って断線等の防止
を図っている。樹脂6を厚く形成すると、メモリモジュ
ール10の高さが高くなりすぎるため、モジュール基板
2の外周近傍に所定高さの封止枠7を取り付け、この封
止枠7の内部に樹脂6を流し込み、樹脂厚が封止枠7の
高さに一致するようにしている。これにより、メモリモ
ジュール10の高さのばらつきを確実に抑えることがで
きる。
The memory module 10 of the present embodiment
As shown in FIG. 2, the upper surface of the wire-bonded memory bare chip 1 is covered with a resin 6 to prevent disconnection and the like. If the resin 6 is formed thick, the height of the memory module 10 becomes too high. Therefore, a sealing frame 7 having a predetermined height is attached near the outer periphery of the module substrate 2, and the resin 6 is poured into the sealing frame 7. The resin thickness matches the height of the sealing frame 7. Thereby, variation in the height of the memory module 10 can be reliably suppressed.

【0015】また、本実施形態のメモリモジュール10
は、いわゆるLCC(Leadless Chip Carrier )方式に
よって、後述するSO−DIMM基板等の各種の基板に
実装される。図3は、図1に示したメモリモジュール1
0の一部分を示す斜視図である。同図に示すように、モ
ジュール基板2の外側面には、凹部形状に形成された複
数の外部接続端子8が設けられ、これらの外部接続端子
8はモジュール基板2表面あるいは内部に形成された配
線パターン9を介してモジュール基板2表面のパッド4
と電気的に接続されている。また、これらの外部接続端
子8の凹部に半田を流し込むことにより、SO−DIM
M基板等との間の電気的な接続と同時に、機械的な固定
も行っている。
The memory module 10 according to the present embodiment
Is mounted on various substrates such as an SO-DIMM substrate described later by a so-called LCC (Leadless Chip Carrier) method. FIG. 3 shows the memory module 1 shown in FIG.
FIG. As shown in the figure, a plurality of external connection terminals 8 formed in a concave shape are provided on the outer surface of the module substrate 2, and these external connection terminals 8 are formed on the surface or inside of the module substrate 2. Pad 4 on the surface of module substrate 2 via pattern 9
Is electrically connected to Also, by pouring solder into the recesses of these external connection terminals 8, the SO-DIM
At the same time as the electrical connection with the M substrate and the like, mechanical fixing is also performed.

【0016】ところで、メモリ用ベアチップ1が動作す
るとキャリアの移動によって熱が発生する。メモリモジ
ュール10は、複数のメモリ用ベアチップ1が高密度で
実装されているので、メモリ用ベアチップ1同士の間隔
が狭く、発生する熱に対して放熱面積が小さく、冷却効
率が悪いため、メモリ用ベアチップ1の温度が上昇す
る。また、モジュール基板2のメモリ用ベアチップ1の
実装面の反対側の面は、SO−DIMM基板等のプリン
ト配線板に実装する際にSO−DIMM基板等と密着す
る。このため、本実施形態のメモリモジュール10にお
いては、プリント配線板と対向する一方の面に放熱部材
を取り付けることにより、各メモリ用ベアチップ1で発
生した熱をメモリモジュール10のほぼ全面に広範囲に
わたって拡散させて放熱効果を高め、それぞれのメモリ
用ベアチップ1の冷却を行っている。
When the memory bare chip 1 operates, heat is generated by the movement of the carrier. In the memory module 10, since a plurality of memory bare chips 1 are mounted at a high density, the interval between the memory bare chips 1 is narrow, the heat radiation area for generated heat is small, and the cooling efficiency is poor. The temperature of the bare chip 1 rises. The surface of the module substrate 2 opposite to the surface on which the memory bare chip 1 is mounted is in close contact with the SO-DIMM substrate or the like when mounted on a printed wiring board such as an SO-DIMM substrate. For this reason, in the memory module 10 of the present embodiment, the heat generated in each memory bare chip 1 is diffused over almost the entire surface of the memory module 10 by attaching a heat radiating member to one surface facing the printed wiring board. Thus, the heat radiation effect is enhanced, and each memory bare chip 1 is cooled.

【0017】図4は、図1のB−B′線断面図である。
また、図5はメモリモジュール10のプリント配線板へ
の実装面の概略を示す図である。これらの図に示すよう
に、モジュール基板2のメモリ用ベアチップ1の実装面
と反対側の面には、複数の溝14が形成されている。そ
れぞれの溝14は所定形状、例えば、ほぼ半円形の断面
を有しており、モジュール基板2の一方の長辺から対向
する他方の長辺にかけて、モジュール基板2の短辺にほ
ぼ平行に形成されている。断面を半円形にすることによ
って、周囲のモジュール基板2からの熱の吸収を良好に
することができる。また、複数の溝14は、モジュール
基板2に取り付けられた外部接続端子8と接触しない範
囲で形成されている。
FIG. 4 is a sectional view taken along line BB 'of FIG.
FIG. 5 is a diagram schematically showing a mounting surface of the memory module 10 on a printed wiring board. As shown in these figures, a plurality of grooves 14 are formed on the surface of the module substrate 2 opposite to the surface on which the memory bare chip 1 is mounted. Each groove 14 has a predetermined shape, for example, a substantially semicircular cross section, and is formed substantially parallel to the short side of the module substrate 2 from one long side of the module substrate 2 to the other long side opposite thereto. ing. By making the cross section semi-circular, heat absorption from the surrounding module substrate 2 can be improved. The plurality of grooves 14 are formed in a range that does not contact the external connection terminals 8 attached to the module substrate 2.

【0018】これらの溝14には、メモリ用ベアチップ
1によって局所的に発生した熱をメモリモジュール10
のほぼ全面に分散させるための放熱部材15が取り付け
られている。放熱は効率よく行う必要があるため、放熱
部材15には、銅等の熱伝導性の良好な金属材料を使用
することが望ましい。また、放熱部材15は、溝14に
隙間なく埋め込んで取り付けても、溝14の表面のみに
取り付けてもよい。特に、図6に示すように、放熱部材
15をモジュール基板2の短辺長よりも長くすることに
よって、メモリモジュール10をプリント配線板に実装
したときに、放熱部部材15の一部が外部に露出するこ
とになり、この露出した放熱部材15の一部が冷却フィ
ンとして機能するため、冷却の効率をさらに上げること
ができる。
The grooves 14 receive heat locally generated by the memory bare chip 1 in the memory module 10.
A heat dissipating member 15 for dispersing substantially over the entire surface is attached. Since it is necessary to efficiently dissipate heat, it is desirable to use a metal material having good heat conductivity such as copper for the heat dissipating member 15. Further, the heat radiating member 15 may be embedded in the groove 14 without any gap, or may be mounted only on the surface of the groove 14. In particular, as shown in FIG. 6, by making the heat radiation member 15 longer than the short side length of the module substrate 2, when the memory module 10 is mounted on the printed wiring board, a part of the heat radiation member 15 becomes outside. Since the exposed heat dissipating member 15 functions as a cooling fin, the cooling efficiency can be further improved.

【0019】このように、本実施形態のメモリモジュー
ル10は、モジュール基板2の一方の面であって、他の
プリント配線板への実装面に複数の溝14が形成されて
おり、これらの溝14に放熱部材15が取り付けられて
いる。メモリモジュール10に実装された各メモリ用ベ
アチップ1が発熱すると、この熱が各メモリ用ベアチッ
プ1に接近した放熱部材15に伝播されるため、各放熱
部材15が形成されたメモリモジュール10のほぼ全面
に熱が伝わり、各メモリ用ベアチップ1近傍の局所的な
温度上昇を緩和することができる。また、メモリモジュ
ール10のほぼ全面にわたって各放熱部材15が形成さ
れており、放熱面積が拡大されるため、各放熱部材15
が直接接触している他のプリント配線板に効率よく熱が
伝わって、あるいは各放熱部材15からモジュール基板
2や樹脂6を介してメモリモジュール10周辺の空気中
に対して効率よく放熱が行われ、メモリ用ベアチップ1
が冷却される。このため、各メモリ用ベアチップ1の温
度上昇を低く抑えることができ、温度上昇によって各メ
モリ用ベアチップ1の動作が不安定になったり、最悪の
場合には熱暴走するといった事態を回避することができ
る。
As described above, in the memory module 10 of the present embodiment, the plurality of grooves 14 are formed on one surface of the module substrate 2 and on the surface to be mounted on another printed wiring board. A heat radiating member 15 is attached to 14. When each memory bare chip 1 mounted on the memory module 10 generates heat, this heat is transmitted to the heat dissipating members 15 approaching each memory bare chip 1, so that almost the entire surface of the memory module 10 on which each heat dissipating member 15 is formed. , And the local temperature rise near each memory bare chip 1 can be reduced. Further, since each heat radiating member 15 is formed over substantially the entire surface of the memory module 10 and the heat radiating area is enlarged, each heat radiating member 15 is formed.
Heat is efficiently transmitted to other printed wiring boards with which it is in direct contact, or heat is efficiently radiated from each heat radiation member 15 to the air around the memory module 10 via the module substrate 2 and the resin 6. , Bare chip for memory 1
Is cooled. For this reason, the temperature rise of each memory bare chip 1 can be suppressed low, and it is possible to avoid a situation in which the operation of each memory bare chip 1 becomes unstable due to the temperature rise, and in the worst case, a thermal runaway occurs. it can.

【0020】次に、メモリモジュール10をプリント配
線板としてのSO−DIMM基板11に実装したメモリ
システム20について説明する。図7は、本実施形態の
メモリモジュール10を実装したメモリシステム20を
示す図である。同図に示すSO−DIMM基板11に
は、両方の面にそれぞれ2個ずつメモリモジュール10
が実装されており、各メモリモジュール10に対して2
個ずつノイズ防止用のコンデンサ12が設けられてい
る。また、一方の面には、各メモリ用ベアチップ1のチ
ェック等を行うためのコントローラ13が実装されてい
る。各メモリモジュール10は、上述したLCC方式に
より実装され、コンデンサ12とコントローラ13はS
MT(Surface Mount Technology)方式により実装され
る。
Next, a memory system 20 in which the memory module 10 is mounted on an SO-DIMM board 11 as a printed wiring board will be described. FIG. 7 is a diagram illustrating a memory system 20 on which the memory module 10 of the present embodiment is mounted. The SO-DIMM board 11 shown in FIG.
Is implemented, and 2 is provided for each memory module 10.
A capacitor 12 for preventing noise is provided for each unit. On one surface, a controller 13 for checking each memory bare chip 1 and the like is mounted. Each memory module 10 is mounted by the LCC method described above, and the capacitor 12 and the controller 13
It is mounted by MT (Surface Mount Technology) method.

【0021】図7に示すSO−DIMM基板11は、片
面8個、両面で合計16個のメモリを実装したことと同
じ結果になり、例えば、メモリモジュール10を構成す
るメモリ用ベアチップ1がそれぞれ4M×4ビットのD
RAMである場合には、各メモリモジュール10のメモ
リ容量は8Mバイトで、メモリシステム20全体のメモ
リ容量は32Mバイトになる。
The SO-DIMM board 11 shown in FIG. 7 has the same result as mounting 16 memories on one side and 16 memories on both sides. For example, each of the memory bare chips 1 constituting the memory module 10 is 4M × 4 bits of D
In the case of a RAM, the memory capacity of each memory module 10 is 8 Mbytes, and the memory capacity of the entire memory system 20 is 32 Mbytes.

【0022】図8は、図7に示す本実施形態のメモリシ
ステム20の横断面を示す図である。図8に示すよう
に、モジュール基板2のメモリ用ベアチップ1の実装面
と反対側の面には、複数の溝14が形成され、これらの
溝14には各メモリ用ベアチップ1によって局所的に発
生した熱をSO−DIMM基板11の広い領域に拡散さ
せるための放熱部材15が取り付けられている。また、
メモリモジュール10は、これらの溝14に放熱部材1
5を取り付けた面を実装面(接触面)として、SO−D
IMM基板11に接触している。
FIG. 8 is a diagram showing a cross section of the memory system 20 of the present embodiment shown in FIG. As shown in FIG. 8, a plurality of grooves 14 are formed on the surface of the module substrate 2 opposite to the surface on which the memory bare chips 1 are mounted, and these grooves 14 are locally generated by the respective memory bare chips 1. A heat radiating member 15 for dispersing the generated heat to a wide area of the SO-DIMM substrate 11 is attached. Also,
The memory module 10 includes the heat radiating member 1 in these grooves 14.
5 is used as the mounting surface (contact surface).
It is in contact with the IMM substrate 11.

【0023】このように、本実施形態のメモリシステム
20はメモリモジュール10のSO−DIMM基板11
への実装面に複数の溝14が形成され、これらの溝14
に放熱部材15が取り付けられている。メモリモジュー
ル10に実装された各メモリ用ベアチップ1が発熱する
と、この熱が各メモリ用ベアチップ1に接近した放熱部
材15に伝播されるため、各放熱部材15が形成された
メモリモジュール10のほぼ全面に熱が伝わり、各メモ
リ用ベアチップ1近傍の局所的な温度上昇を緩和するこ
とができる。また、メモリモジュール10のSO−DI
MM基板11への実装面のほぼ全面にわたって各放熱部
材15が形成されており、放熱面積が拡大されるため、
各放熱部材15が直接接触しているSO−DIMM基板
11に効率よく熱が伝わって、あるいは各放熱部材15
からモジュール基板2や樹脂6を介してメモリシステム
20周辺の空気中に対して効率よく放熱が行われ、メモ
リ用ベアチップ1が冷却される。このため、各メモリ用
ベアチップ1の温度上昇を低く抑えることができ、温度
上昇によって各メモリ用ベアチップ1の動作が不安定に
なったり、最悪の場合には熱暴走するといった事態を回
避することができる。
As described above, the memory system 20 of the present embodiment includes the SO-DIMM board 11 of the memory module 10.
A plurality of grooves 14 are formed on the mounting surface
The heat radiating member 15 is attached. When each memory bare chip 1 mounted on the memory module 10 generates heat, this heat is transmitted to the heat dissipating members 15 approaching each memory bare chip 1, so that almost the entire surface of the memory module 10 on which each heat dissipating member 15 is formed. , And the local temperature rise near each memory bare chip 1 can be reduced. Also, the SO-DI of the memory module 10
Since each heat radiating member 15 is formed over almost the entire surface of the mounting surface on the MM substrate 11, the heat radiating area is enlarged.
Heat is efficiently transmitted to the SO-DIMM substrate 11 with which each heat radiating member 15 is in direct contact, or each heat radiating member 15
Then, heat is efficiently radiated into the air around the memory system 20 through the module substrate 2 and the resin 6, and the memory bare chip 1 is cooled. For this reason, the temperature rise of each memory bare chip 1 can be suppressed low, and it is possible to avoid a situation in which the operation of each memory bare chip 1 becomes unstable due to the temperature rise, and in the worst case, a thermal runaway occurs. it can.

【0024】また、図9に示すように、モジュール基板
2とSO−DIMM基板11のそれぞれの接触面双方に
複数の溝14を対向配置するように形成して、これらの
溝14に放熱部材15を取り付けてもよい。この場合
は、モジュール基板2とSO−DIMM基板11の双方
に溝14を形成するため、溝14に取り付けられる放熱
部材15の容積を増やすことができ、各メモリ用ベアチ
ップ1から発生する熱の拡散を促進させることができ
る。したがって、各メモリ用ベアチップ1の温度上昇を
低く抑えることができ、温度上昇によって各メモリ用ベ
アチップ1の動作が不安定になるという事態を回避する
ことができる。
As shown in FIG. 9, a plurality of grooves 14 are formed on both contact surfaces of the module substrate 2 and the SO-DIMM substrate 11 so as to face each other. May be attached. In this case, since the grooves 14 are formed in both the module substrate 2 and the SO-DIMM substrate 11, the volume of the heat radiation member 15 attached to the grooves 14 can be increased, and the diffusion of heat generated from each memory bare chip 1 can be increased. Can be promoted. Therefore, the temperature rise of each memory bare chip 1 can be suppressed low, and the situation where the operation of each memory bare chip 1 becomes unstable due to the temperature rise can be avoided.

【0025】また、図10に示すように、モジュール基
板2には、溝14の形成や放熱部材15の取り付けを行
わず、SO−DIMM基板11の接触面のみに複数の溝
14を形成し、これらの溝14に放熱部材15を取り付
けてもよい。この場合は、モジュール基板2に溝14の
形成や放熱部材15の取り付けを行わないので、メモリ
モジュール10の製造工程の簡略化を図ることができ
る。
Further, as shown in FIG. 10, a plurality of grooves 14 are formed only on the contact surface of the SO-DIMM substrate 11 without forming the grooves 14 and attaching the heat radiation member 15 to the module substrate 2. A heat radiating member 15 may be attached to these grooves 14. In this case, since the formation of the groove 14 and the attachment of the heat radiation member 15 to the module substrate 2 are not performed, the manufacturing process of the memory module 10 can be simplified.

【0026】上述した実施形態では、モジュール基板2
またはSO−DIMM基板11の少なくとも一方に溝1
4を形成し、溝14に放熱部材15を取り付けて、各メ
モリ用ベアチップ1の温度上昇を低く抑えたが、溝14
に放熱部材15を取り付けずに空洞にしてメモリモジュ
ール10またはメモリシステム20を形成した場合であ
っても、各メモリ用ベアチップ1の温度上昇を低く押さ
えることが可能である。
In the embodiment described above, the module substrate 2
Alternatively, the groove 1 is formed in at least one of the SO-DIMM substrates 11.
4 was formed, and a heat radiating member 15 was attached to the groove 14 to suppress the temperature rise of each memory bare chip 1.
Even when the memory module 10 or the memory system 20 is formed as a cavity without attaching the heat radiating member 15 to the memory chip, the temperature rise of each memory bare chip 1 can be suppressed low.

【0027】図11は、溝14に放熱部材15を取り付
けない場合のメモリモジュール10Aの断面形状を示す
図である。なお、同図に示す断面は、図1に示すB−
B′線の断面に対応したものである。図11に示すよう
に、モジュール基板2のメモリ用ベアチップ1の実装面
と反対側の面には、複数の溝14が形成されている。そ
れぞれの溝14は所定形状、例えば、ほぼ半円形の断面
を有しており、モジュール基板2の一方の長辺から対向
する他方の長辺にかけて、モジュール基板2の短辺にほ
ぼ平行に形成されている。断面を半円形にすることによ
って、周囲のモジュール基板2からの放熱を良好にする
ことができる。また、複数の溝14は、モジュール基板
2に取り付けられた外部接続端子8と接触しない範囲で
形成されている。メモリモジュール10AをSO−DI
MM基板11等に実装する場合は、モジュール基板2の
一方の面であって溝14が形成された面を実装面(接触
面)とする。
FIG. 11 is a view showing a cross-sectional shape of the memory module 10A when the heat radiation member 15 is not attached to the groove 14. The cross section shown in FIG.
This corresponds to the cross section taken along the line B '. As shown in FIG. 11, a plurality of grooves 14 are formed on a surface of the module substrate 2 opposite to the surface on which the memory bare chip 1 is mounted. Each groove 14 has a predetermined shape, for example, a substantially semicircular cross section, and is formed substantially parallel to the short side of the module substrate 2 from one long side of the module substrate 2 to the other long side opposite thereto. ing. By making the cross section semicircular, heat radiation from the surrounding module substrate 2 can be improved. The plurality of grooves 14 are formed in a range that does not contact the external connection terminals 8 attached to the module substrate 2. SO-DI memory module 10A
When mounting on the MM substrate 11 or the like, one surface of the module substrate 2 on which the groove 14 is formed is set as a mounting surface (contact surface).

【0028】このように、メモリモジュール10Aは、
SO−DIMM基板11への実装面に複数の溝14を形
成することによって、メモリモジュール10の放熱面積
を拡大することができ、さらにこれらの溝14を流れる
空気によって、放熱を効率よく行うことができる。この
ため、各メモリ用ベアチップ1の温度上昇を低く抑える
ことができる。
As described above, the memory module 10A
By forming the plurality of grooves 14 on the mounting surface on the SO-DIMM substrate 11, the heat radiation area of the memory module 10 can be increased, and the air flowing through these grooves 14 can efficiently dissipate heat. it can. For this reason, the temperature rise of each memory bare chip 1 can be suppressed low.

【0029】図12は、図11に示したメモリモジュー
ル10AをSO−DIMM基板11に実装したメモリシ
ステム20Aの横断面を示す図である。図12に示すよ
うに、メモリシステム20Aはメモリモジュール10A
のSO−DIMM基板11への実装面に複数の溝14が
形成されている。このため、メモリモジュール10がS
O−DIMM基板11に実装されると、これらの溝14
によって空洞が形成される。
FIG. 12 is a diagram showing a cross section of a memory system 20A in which the memory module 10A shown in FIG. As shown in FIG. 12, the memory system 20A includes a memory module 10A.
A plurality of grooves 14 are formed on the mounting surface of the SO-DIMM substrate 11 of FIG. Therefore, the memory module 10
When mounted on the O-DIMM board 11, these grooves 14
Forms a cavity.

【0030】このように、メモリシステム20Aは、メ
モリモジュール10Aの複数の溝14が形成された面を
SO−DIMM基板11への実装面(接触面)とするこ
とによって、メモリモジュール10AとSO−DIMM
基板11の接触面にこれらの溝14による空洞が形成さ
れるため、メモリシステム20の放熱面積を拡大するこ
とができ、さらに空洞を流れる空気によって、放熱を効
率よく行うことができる。このため、各メモリ用ベアチ
ップ1の温度上昇を低く抑えることができ、温度上昇に
よって各メモリ用ベアチップ1の動作が不安定になると
いう事態を回避することができる。
As described above, in the memory system 20A, the surface on which the plurality of grooves 14 of the memory module 10A are formed is used as the mounting surface (contact surface) on the SO-DIMM substrate 11, so that the memory module 10A and the SO-DIMM DIMM
Since cavities are formed by the grooves 14 on the contact surface of the substrate 11, the heat radiation area of the memory system 20 can be increased, and heat can be efficiently radiated by the air flowing through the cavities. For this reason, the temperature rise of each memory bare chip 1 can be suppressed low, and the situation where the operation of each memory bare chip 1 becomes unstable due to the temperature rise can be avoided.

【0031】また、図13に示すようにモジュール基板
2とSO−DIMM基板11の双方の接触面に複数の溝
14を形成した場合や、図14に示すようにSO−DI
MM基板11の接触面のみに複数の溝を形成した場合に
おいても、複数の溝14の形成により、メモリシステム
20Aの放熱面積を拡大でき、さらにこれらの溝14に
よって形成された空洞を流れる空気によって、放熱を効
率よく行うことができる。このため、各メモリ用ベアチ
ップ1の温度上昇を低く抑えることができ、温度上昇に
よって各メモリ用ベアチップ1の動作が不安定になると
いう事態を回避することができる。
Further, when a plurality of grooves 14 are formed on both contact surfaces of the module substrate 2 and the SO-DIMM substrate 11 as shown in FIG.
Even when a plurality of grooves are formed only on the contact surface of the MM substrate 11, the heat radiation area of the memory system 20A can be increased by forming the plurality of grooves 14, and the air flowing through the cavity formed by these grooves 14 The heat can be efficiently dissipated. For this reason, the temperature rise of each memory bare chip 1 can be suppressed low, and the situation where the operation of each memory bare chip 1 becomes unstable due to the temperature rise can be avoided.

【0032】本発明は上記実施形態に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形実施が可能
である。上述した実施形態では、溝14はメモリモジュ
ール10の短辺にほぼ平行に形成したが、例えば、図1
5に示すメモリモジュール10Bや図16に示すSO−
DIMM基板11Bのように、格子形状に溝14あるい
は溝14とともに放熱部材15を形成した場合も、熱の
拡散を促進し、放熱面積を拡大できるので、メモリ用ベ
アチップ1の温度上昇を低く抑えることができる。
The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention. In the above-described embodiment, the groove 14 is formed substantially parallel to the short side of the memory module 10.
5 or the SO-
Even when the grooves 14 or the heat radiating members 15 are formed together with the grooves 14 in a lattice shape as in the DIMM board 11B, the diffusion of heat can be promoted and the heat radiating area can be increased. Can be.

【0033】また、図17に示すメモリモジュール10
Cや図18に示すSO−DIMM基板11Cのように、
メモリモジュール10CとSO−DIMM基板11Cの
接触面のほぼ全面に凹部16あるいは凹部16とともに
放熱部材15を形成した場合も、同様の効果を得ること
ができる。
The memory module 10 shown in FIG.
C and the SO-DIMM board 11C shown in FIG.
A similar effect can be obtained when the concave portion 16 or the heat radiating member 15 is formed together with the concave portion 16 over substantially the entire contact surface between the memory module 10C and the SO-DIMM substrate 11C.

【0034】また、溝14や凹部16を形成せず、放熱
部材15として、熱伝導度が良好な導電パターンを取り
付けてもよい。メモリモジュール10のSO−DIMM
基板11との接触面に図5、図15、図17に示すよう
な導電パターンあるいはSO−DIMM基板11のメモ
リモジュール10との接触面に図7、図16、図18に
示すような導電パターンを形成しても、熱の拡散を促進
し、放熱面積を拡大できるので、メモリ用ベアチップ1
の温度上昇を低く抑えることができる。また、広範囲に
形成された導電パターンを接地領域として使用すること
によって、耐ノイズ性を向上させることができる。
Further, a conductive pattern having good thermal conductivity may be attached as the heat radiating member 15 without forming the groove 14 and the concave portion 16. SO-DIMM of the memory module 10
The conductive pattern as shown in FIGS. 5, 15 and 17 on the contact surface with the substrate 11 or the conductive pattern as shown in FIGS. 7, 16 and 18 on the contact surface with the memory module 10 of the SO-DIMM substrate 11 Is formed, the diffusion of heat can be promoted, and the heat radiation area can be increased.
Temperature rise can be kept low. In addition, by using a conductive pattern formed over a wide area as a ground region, noise resistance can be improved.

【0035】また、上述した実施形態では、メモリ用ベ
アチップをモジュール基板にワイヤボンディングによっ
てCOB実装する例を説明したが、フリップチップ実装
を行ってもよい。この場合には、さらに高密度実装が可
能となるため、メモリモジュールの外形寸法をさらに小
さくすることができる。図19は、メモリ用ベアチップ
をフリップチップ実装する場合のモジュール基板を示す
図であり、図1に示したメモリ用ベアチップ1をフリッ
プチップ実装する場合のモジュール基板が示されてい
る。図19に示すように、図1に示したメモリ用ベアチ
ップ1のパッド3と等間隔でモジュール基板上にパッド
4′を形成し、これらのパッド4′とメモリ用ベアチッ
プ1のパッド3とが向かい合うように配置することによ
り、フリップチップ実装を行うことができる。
Further, in the above-described embodiment, an example has been described in which the memory bare chip is COB-mounted on the module substrate by wire bonding, but flip-chip mounting may be performed. In this case, higher-density mounting is possible, so that the outer dimensions of the memory module can be further reduced. FIG. 19 is a diagram showing a module substrate when the memory bare chip 1 is flip-chip mounted, and shows a module substrate when the memory bare chip 1 shown in FIG. 1 is flip-chip mounted. As shown in FIG. 19, pads 4 'are formed on the module substrate at regular intervals with the pads 3 of the memory bare chip 1 shown in FIG. 1, and these pads 4' and the pads 3 of the memory bare chip 1 face each other. With this arrangement, flip-chip mounting can be performed.

【0036】また、上述した実施形態では、各メモリ用
ベアチップ1の中央に一列にパッド3が形成され、これ
らのパッド3と2つのメモリ用ベアチップ1の間に形成
されたパッド4とをボンディングワイヤ5によって接続
したが、パッド3あるいはパッド4の形成位置やメモリ
用ベアチップ1の数等はこれに限定されるものではな
い。例えば、図20〜図28に示すようなメモリ用ベア
チップやメモリモジュールであってもよい。
In the above-described embodiment, the pads 3 are formed in a row at the center of each memory bare chip 1, and these pads 3 and the pads 4 formed between the two memory bare chips 1 are bonded to the bonding wires. Although the connection is made by 5, the formation position of the pad 3 or the pad 4, the number of the bare chips 1 for memory, and the like are not limited to this. For example, a memory bare chip or a memory module as shown in FIGS. 20 to 28 may be used.

【0037】上述した実施形態では、モジュール基板2
にDRAMを実装する例を説明したが、SRAMやフラ
ッシュROM等の他の種類のメモリ用ベアチップ1を実
装することも可能である。
In the above embodiment, the module substrate 2
Although an example in which a DRAM is mounted on the memory device is described above, it is also possible to mount another type of memory bare chip 1 such as an SRAM or a flash ROM.

【0038】上述した実施形態では、メモリモジュール
10をSO−DIMM基板11に実装する例を説明した
が、メモリモジュール10を実装する基板はSO−DI
MM基板11に限定されず、SIMM(Single Inline
Memory Module )基板などの他のメモリ基板あるいはマ
ザーボードやドーターボードなどでもよい。
In the above-described embodiment, an example in which the memory module 10 is mounted on the SO-DIMM board 11 has been described.
The present invention is not limited to the MM substrate 11, and is not limited to
Other memory boards such as a Memory Module) board or a motherboard or a daughter board may be used.

【0039】また、図2ではモジュール基板2の外周近
傍に封止枠7を設けて樹脂6を流し込む例を説明した
が、モジュール基板2のチップ実装面を樹脂6で固める
方法は図2の例に限定されず、例えば、図29(a)に
示すように射出成形によってトランスファーモールドを
形成する方法や、図29(b)に示すように封止枠7や
金型等を用いずに単に樹脂6をチップ実装箇所に流す込
む方法などがある。
FIG. 2 shows an example in which the sealing frame 7 is provided near the outer periphery of the module substrate 2 and the resin 6 is poured. However, the method of solidifying the chip mounting surface of the module substrate 2 with the resin 6 is described in FIG. For example, as shown in FIG. 29A, a method of forming a transfer mold by injection molding, or as shown in FIG. 29B, simply using a resin without using a sealing frame 7 or a mold. 6 into the chip mounting location.

【0040】[0040]

【発明の効果】上述したように、本発明によれば、メモ
リモジュールのプリント配線板への実装面に放熱部材の
取り付けまたは凹部の形成の少なくとも一方がなされて
いるため、放熱部材によってメモリモジュール全体に発
生した熱が拡散され、あるいは形成された凹部によって
放熱面積が拡大され、メモリチップから発生した熱は効
率よく外部に放熱される。このため、メモリチップの動
作不安定の原因となるような温度上昇を抑制することが
できる。また、メモリモジュールがプリント配線板に実
装されているメモリシステムにおいては、メモリモジュ
ール側の接触面とプリント配線板側の接触面のいずれか
一方または双方に、放熱部材の取り付け、凹部の形成の
少なくとも一方がなされており、放熱部材によってメモ
リモジュールからメモリシステムの広い領域に熱が拡散
され、あるいは形成された凹部によって放熱面積が拡大
され、メモリチップから発生した熱は効率よく外部に放
熱される。このため、メモリチップの動作不安定の原因
となるような温度上昇を抑制することができる。
As described above, according to the present invention, at least one of the attachment of the heat radiating member and the formation of the concave portion is performed on the mounting surface of the memory module on the printed wiring board. The heat generated in the memory chip is diffused or the heat dissipation area is enlarged by the formed concave portion, and the heat generated from the memory chip is efficiently radiated to the outside. For this reason, it is possible to suppress a temperature rise that causes unstable operation of the memory chip. In a memory system in which a memory module is mounted on a printed wiring board, at least one of attachment of a heat radiating member and formation of a concave portion is provided on one or both of the contact surface on the memory module side and the contact surface on the printed wiring board side. Heat is diffused from the memory module to a wide area of the memory system by the heat radiating member, or the heat radiating area is enlarged by the formed concave portion, and the heat generated from the memory chip is efficiently radiated to the outside. For this reason, it is possible to suppress a temperature rise that causes unstable operation of the memory chip.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施形態のメモリモジュールの概略を示す図
である。
FIG. 1 is a diagram schematically illustrating a memory module according to an embodiment.

【図2】図1のA−A′線断面図である。FIG. 2 is a sectional view taken along line AA ′ of FIG.

【図3】図1に示したメモリモジュールの一部を示す斜
視図である。
FIG. 3 is a perspective view showing a part of the memory module shown in FIG. 1;

【図4】図1のB−B′線断面図である。FIG. 4 is a sectional view taken along line BB ′ of FIG. 1;

【図5】図1に示したメモリモジュールのプリント配線
板への実装面の概略を示す図である。
FIG. 5 is a diagram schematically showing a mounting surface of the memory module shown in FIG. 1 on a printed wiring board.

【図6】メモリモジュールの短辺より長い放熱部材を取
り付けた場合の図1に示したメモリモジュールのプリン
ト配線板への実装面の概略を示す図である。
FIG. 6 is a view schematically showing a mounting surface of the memory module shown in FIG. 1 on a printed wiring board when a heat radiation member longer than a short side of the memory module is attached.

【図7】図1に示したメモリモジュールをSO−DIM
M基板に実装した状態を示す図である。
FIG. 7 shows a memory module shown in FIG.
It is a figure showing the state where it was mounted on the M board.

【図8】メモリモジュールのみに溝の形成や放熱部材の
取り付けを行った場合のメモリシステムの横断面を示す
図である。
FIG. 8 is a diagram showing a cross section of the memory system in a case where a groove is formed or a heat radiation member is attached only to a memory module.

【図9】メモリモジュールとSO−DIMM基板双方に
溝の形成や放熱部材の取り付けを行った場合のメモリシ
ステムの横断面を示す図である。
FIG. 9 is a diagram showing a cross section of the memory system when grooves are formed and heat radiating members are attached to both the memory module and the SO-DIMM substrate.

【図10】SO−DIMM基板のみに溝の形成や放熱部
材の取り付けを行った場合のメモリシステムの横断面を
示す図である。
FIG. 10 is a diagram showing a cross section of the memory system in a case where a groove is formed or a heat radiation member is attached only to the SO-DIMM substrate.

【図11】溝に放熱部材を取り付けないメモリモジュー
ルの横断面を示す図である。
FIG. 11 is a diagram showing a cross section of a memory module in which a heat dissipation member is not attached to a groove.

【図12】メモリモジュールのみに溝を形成したメモリ
システムの横断面を示す図である。
FIG. 12 is a diagram showing a cross section of a memory system in which a groove is formed only in a memory module.

【図13】メモリモジュールとSO−DIMM基板双方
に溝を形成したメモリシステムの横断面を示す図であ
る。
FIG. 13 is a diagram showing a cross section of a memory system in which grooves are formed in both the memory module and the SO-DIMM substrate.

【図14】SO−DIMM基板のみに溝を形成したメモ
リシステムの横断面を示す図である。
FIG. 14 is a diagram showing a cross section of a memory system in which a groove is formed only in an SO-DIMM substrate.

【図15】SO−DIMM基板との接触面のほぼ全面に
格子状の溝を形成したメモリジュールの概略を示す図で
ある。
FIG. 15 is a view schematically showing a memory module in which a lattice-like groove is formed on almost the entire contact surface with the SO-DIMM substrate.

【図16】メモリモジュールの実装位置に格子状の溝を
形成したSO−DIMM基板を示す図である。
FIG. 16 is a diagram showing an SO-DIMM substrate in which a lattice-like groove is formed at a mounting position of a memory module.

【図17】SO−DIMM基板との接触面のほぼ全面に
凹部を形成したメモリモジュールの概略を示す図であ
る。
FIG. 17 is a diagram schematically showing a memory module in which a concave portion is formed on almost the entire contact surface with the SO-DIMM substrate.

【図18】メモリモジュールとの接触面のほぼ全面に凹
部を形成したSO−DIMM基板を示す図である。
FIG. 18 is a diagram showing an SO-DIMM substrate in which a concave portion is formed on almost the entire contact surface with a memory module.

【図19】メモリ用ベアチップをフリップチップ実装す
る場合のモジュール基板上のパッド構成図である。
FIG. 19 is a diagram showing a pad configuration on a module substrate when a memory bare chip is flip-chip mounted.

【図20】交互にボンディングワイヤを引き出した例を
示すメモリモジュールの平面図である。
FIG. 20 is a plan view of a memory module showing an example in which bonding wires are alternately drawn.

【図21】長辺に平行に二列に並んだパッドを有するメ
モリ用ベアチップを用いて構成したメモリモジュールの
平面図である。
FIG. 21 is a plan view of a memory module formed by using a memory bare chip having pads arranged in two rows parallel to a long side.

【図22】長辺に平行に二列に並んだパッドを有する他
のメモリ用ベアチップを用いて構成したメモリモジュー
ルの平面図である。
FIG. 22 is a plan view of a memory module formed by using another memory bare chip having pads arranged in two rows parallel to a long side.

【図23】短辺に平行に二列に並んだパッドを有するメ
モリ用ベアチップを用いて構成したメモリモジュールの
平面図である。
FIG. 23 is a plan view of a memory module including a memory bare chip having pads arranged in two rows in parallel with a short side.

【図24】短辺に平行に二列に並んだパッドを有する他
のメモリ用ベアチップを用いて構成したメモリモジュー
ルの平面図である。
FIG. 24 is a plan view of a memory module formed by using another memory bare chip having pads arranged in two rows in parallel with a short side.

【図25】短辺に平行に二列に並んだパッドを有する他
のメモリ用ベアチップを用いて構成したメモリモジュー
ルの平面図である。
FIG. 25 is a plan view of a memory module formed by using another memory bare chip having pads arranged in two rows in parallel with a short side.

【図26】複数本を単位として交互にボンディングワイ
ヤの引き出しを行う例を示す図である。
FIG. 26 is a diagram illustrating an example in which a plurality of wires are alternately drawn out.

【図27】モジュール基板にパッドが二列に形成されて
いる例を示す図である。
FIG. 27 is a diagram showing an example in which pads are formed in two rows on a module substrate.

【図28】2個のメモリ用ベアチップを用いて構成した
メモリモジュールの平面図である。
FIG. 28 is a plan view of a memory module configured using two memory bare chips.

【図29】メモリモジュール上のメモリ用ベアチップを
覆う樹脂の変形例を示す図である。
FIG. 29 is a view showing a modified example of a resin covering a memory bare chip on a memory module.

【符号の説明】[Explanation of symbols]

1 メモリ用ベアチップ 2 モジュール基板 3、4 パッド 5 ボンディングワイヤ 8 外部接続端子 10 メモリモジュール 11 SO−DIMM基板 14 溝 15 放熱部材 16 凹部 20 メモリシステム REFERENCE SIGNS LIST 1 bare chip for memory 2 module board 3, 4 pad 5 bonding wire 8 external connection terminal 10 memory module 11 SO-DIMM board 14 groove 15 heat dissipation member 16 recess 20 memory system

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 モジュール基板の一方の面に半導体ウエ
ハから切り出した複数のメモリチップを実装し、他方の
面に放熱部材を取り付けたことを特徴とするメモリモジ
ュール。
1. A memory module comprising: a plurality of memory chips cut from a semiconductor wafer mounted on one surface of a module substrate; and a heat radiating member mounted on the other surface.
【請求項2】 モジュール基板の一方の面に半導体ウエ
ハから切り出した複数のメモリチップを実装し、他方の
面に凹部を形成したことを特徴とするメモリモジュー
ル。
2. A memory module comprising: a plurality of memory chips cut from a semiconductor wafer mounted on one surface of a module substrate; and a recess formed on the other surface.
【請求項3】 請求項2において、 前記凹部に放熱部材を形成したことを特徴とするメモリ
モジュール。
3. The memory module according to claim 2, wherein a heat radiation member is formed in the concave portion.
【請求項4】 請求項1または3において、 前記放熱部材は、前記メモリチップに対応する領域を含
むモジュール基板のほぼ全面にわたって形成されている
ことを特徴とするメモリモジュール。
4. The memory module according to claim 1, wherein the heat radiation member is formed over substantially the entire surface of a module substrate including a region corresponding to the memory chip.
【請求項5】 モジュール基板の一方の面に半導体ウエ
ハから切り出した複数のメモリチップを実装したメモリ
モジュールと、 前記メモリモジュールが実装されるプリント配線板と、 を備え、前記メモリモジュールと前記プリント配線板の
間に放熱部材を介在させたことを特徴とするメモリシス
テム。
5. A memory module having a plurality of memory chips cut out of a semiconductor wafer mounted on one surface of a module substrate, and a printed wiring board on which the memory module is mounted, wherein the memory module and the printed wiring are provided. A memory system comprising a heat radiating member interposed between plates.
【請求項6】 モジュール基板の一方の面に半導体ウエ
ハから切り出した複数のメモリチップを実装したメモリ
モジュールと、 前記メモリモジュールが実装されるプリント配線板と、 を備え、前記メモリモジュールの一方の面と前記プリン
ト配線板の対向する領域の少なくとも一方に凹部を形成
したことを特徴とするメモリシステム。
6. A memory module having a plurality of memory chips cut from a semiconductor wafer mounted on one surface of a module substrate, and a printed wiring board on which the memory module is mounted, wherein one surface of the memory module is provided. And a recess in at least one of the opposing regions of the printed wiring board.
【請求項7】 請求項6において、 前記凹部に放熱部材を形成したことを特徴とするメモリ
システム。
7. The memory system according to claim 6, wherein a heat radiating member is formed in the concave portion.
【請求項8】 請求項5または7において 前記放熱部材は、前記メモリチップに対応する領域を含
むモジュール基板のほぼ全面にわたって形成されている
ことを特徴とするメモリシステム。
8. The memory system according to claim 5, wherein the heat radiating member is formed over substantially the entire surface of the module substrate including a region corresponding to the memory chip.
JP15775097A 1997-05-30 1997-05-30 Memory module and memory system Expired - Fee Related JP3874888B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15775097A JP3874888B2 (en) 1997-05-30 1997-05-30 Memory module and memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15775097A JP3874888B2 (en) 1997-05-30 1997-05-30 Memory module and memory system

Publications (2)

Publication Number Publication Date
JPH10335571A true JPH10335571A (en) 1998-12-18
JP3874888B2 JP3874888B2 (en) 2007-01-31

Family

ID=15656537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15775097A Expired - Fee Related JP3874888B2 (en) 1997-05-30 1997-05-30 Memory module and memory system

Country Status (1)

Country Link
JP (1) JP3874888B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179249A (en) * 2012-01-30 2013-09-09 Kyocera Corp Substrate for mounting electronic component
WO2019004132A1 (en) * 2017-06-26 2019-01-03 マクセルホールディングス株式会社 Method for manufacturing circuit component and circuit component
WO2024010021A1 (en) * 2022-07-05 2024-01-11 京セラ株式会社 Substrate, electronic device, electronic module, and module device
WO2024010022A1 (en) * 2022-07-05 2024-01-11 京セラ株式会社 Substrate, electronic device, electronic module, and module device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179249A (en) * 2012-01-30 2013-09-09 Kyocera Corp Substrate for mounting electronic component
WO2019004132A1 (en) * 2017-06-26 2019-01-03 マクセルホールディングス株式会社 Method for manufacturing circuit component and circuit component
JPWO2019004132A1 (en) * 2017-06-26 2020-04-23 マクセルホールディングス株式会社 Method of manufacturing circuit component and circuit component
WO2024010021A1 (en) * 2022-07-05 2024-01-11 京セラ株式会社 Substrate, electronic device, electronic module, and module device
WO2024010022A1 (en) * 2022-07-05 2024-01-11 京セラ株式会社 Substrate, electronic device, electronic module, and module device

Also Published As

Publication number Publication date
JP3874888B2 (en) 2007-01-31

Similar Documents

Publication Publication Date Title
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
KR100586698B1 (en) Semiconductor Module having semiconductor chip package which is vertically mounted on module board
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US6774478B2 (en) Stacked semiconductor package
US5548161A (en) Semiconductor apparatus capable of cooling a semiconductor element with low radiation efficiency
JPH05129516A (en) Semiconductor device
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US6643136B2 (en) Multi-chip package with embedded cooling element
US6350634B2 (en) Semiconductor device having a built-in heat sink and process of manufacturing same
US5978224A (en) Quad flat pack integrated circuit package
US6081028A (en) Thermal management enhancements for cavity packages
KR100236671B1 (en) Vertical semiconductor chip package having printed circuit board and heat spreader, and module having the packages
JP3968703B2 (en) Leadless package and semiconductor device
JP3874888B2 (en) Memory module and memory system
JPS6188547A (en) Semiconductor device
KR100220249B1 (en) Thermally enhanced thin ball grid array package
KR100474193B1 (en) BG Package and Manufacturing Method
CN107123633B (en) Packaging structure
JP2003007914A (en) Semiconductor device
KR200180815Y1 (en) Semiconductor package having capacitor
JP3058142B2 (en) Semiconductor device and manufacturing method thereof
KR100286766B1 (en) Stacked Semiconductor Package
JPH1131781A (en) Memory module and memory system
JPS61253843A (en) Semiconductor device
JPH10294435A (en) Memory module and information processor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees