KR100286766B1 - Stacked Semiconductor Package - Google Patents
Stacked Semiconductor Package Download PDFInfo
- Publication number
- KR100286766B1 KR100286766B1 KR1019980021514A KR19980021514A KR100286766B1 KR 100286766 B1 KR100286766 B1 KR 100286766B1 KR 1019980021514 A KR1019980021514 A KR 1019980021514A KR 19980021514 A KR19980021514 A KR 19980021514A KR 100286766 B1 KR100286766 B1 KR 100286766B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- support member
- package
- semiconductor package
- pair
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
Abstract
본 발명은 몸체부의 외각틀을 수직 구조의 지지부재를 이용하여 구현한 적층형 반도체 패키지를 개시한다. 본 발명의 반도체 패키지는, 기판의 전면과 배면에 밑면이 서로 대향하게 부착되고, 상부에는 다수의 본딩 패드들을 갖는 한 쌍의 반도체 칩; 상기 기판의 양단이 안치되는 저부와 상기 저부와 연결되어, 상기 저부와 수직한 측부를 갖는 한쌍의 지지부재; 상기 기판과 상기 지지부재의 사이에 개재되어, 상기 기판의 외측으로 소정 부분 노출되어 상기 기판의 배면의 소정 위치까지 연장되고, 상기 기판과 상기 지지부재의 저부 사이를 통하여 상기 지지부재의 저부의 밑면까지 연장된 다수의 리드들; 상기 한 쌍의 반도체 칩의 본딩 패드들과 상기 리드들을 각각 전기적으로 연결되는 다수의 배선들; 및 상기 한쌍의 지지부재 사이의 반도체 칩, 기판, 배선, 및 리드를 덮어서 매립하는 캡슐층을 포함한다.The present invention discloses a stacked semiconductor package in which an outer frame of a body part is implemented using a supporting member having a vertical structure. A semiconductor package according to the present invention includes a pair of semiconductor chips having bottom surfaces facing each other on a front surface and a back surface of a substrate, and having a plurality of bonding pads thereon; A pair of supporting members connected to the bottom and the bottom of which both ends of the substrate are placed, and having a side portion perpendicular to the bottom; Interposed between the substrate and the support member, the substrate is partially exposed to the outside of the substrate and extends to a predetermined position on the rear surface of the substrate, and is formed on the bottom surface of the bottom of the support member through between the substrate and the bottom of the support member; A plurality of leads extending to; A plurality of wires electrically connected to the bonding pads and the leads of the pair of semiconductor chips, respectively; And a capsule layer covering and embedding the semiconductor chip, the substrate, the wiring, and the lead between the pair of supporting members.
Description
본 발명은 반도체 패키지에 관한 것으로서, 특히 몸체부의 외각틀을 수직 구조의 지지부재를 이용하여 구현한 적층형 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a stacked semiconductor package in which an outer frame of a body part is implemented using a vertical support member.
패키지의 다품종화, 미세화, 다핀화가 진행되고 있다. 반도체 패키지는 소형 경량화, 고속화, 고기능화라는 전자기기의 요구에 대응하기 위해 새로운 형태가 계속해서 개발되어 종류가 다양해지고 있다. 전자기기의 용도에 대응하여 반도체 패키지의 적절한 사용이 중요하게 된다. 중앙처리장치(CPU), 주문형 반도체(ASIC)등과 같은 로직(Logic) 반도체는 그들의 기능이 고도화 됨에 따라 보다 다수의 다출력핀을 필요로 한다. 시스템 온 실리콘(System On Silicon)의 사고방식은 반도체 칩 사이즈의 확대를 재촉하고 패키지의 대형화를 진행시킨다. 동시에 칩의 고속화에 의한 패키지 전기특성의 문제나 열방산의 문제가 패키지의 구조설계에 있어서 중요한 과제로 되어왔다. 이것들에 대응하는 패키지로서는 핀 그리드 어레이(Pin Grid Array:PGA), 볼 그리드 어레이(Ball Grid Array:BGA), 멀티 칩 모듈(Multi Chip Module:MCM), 쿼드 플랫 패키지(Quad Flat Package:QFP)와 같은 개선 타입이 있다. 메모리 반도체 제품에 있어서는 패키지의 소형, 박형화가 개발의 중심이다. 메모리로서는 대용량의 반도체 칩을 고밀도로 패키징하고자 하는 요구가 강하게 제기된다. 이 관점에서 1.0mm 패키지 두께의 박형 미소 아웃 리드 패키지(Thin Small Outerlead Package:TSOP), 0.5mm두께로 더욱 박형화한 초박형 미소 아웃 리드 패키지(Ultra Thin Small Outerlead Package:UTSOP)나 종형(縱型) 표면 실장된 패키지(Surface Vertical Package:SVP)가 개발되어져 왔다. 프린트 기판에 이러한 패키지들을 고밀도로 실장하여 메모리 모듈 전체의 고밀도화를 실현한다.Package diversification, miniaturization and multipinning are underway. In order to meet the demands of electronic devices such as small size, light weight, high speed, and high performance, semiconductor packages have been continuously developed in various forms. Corresponding to the use of electronic devices, the proper use of the semiconductor package is important. Logic semiconductors, such as central processing units (CPUs) and on-demand semiconductors (ASICs), require more multi-output pins as their functions become more advanced. The System On Silicon mindset pushes the growth of semiconductor chip sizes and pushes the size of packages. At the same time, the problems of package electrical characteristics and heat dissipation due to the high speed of chips have become important issues in the structural design of packages. Packages corresponding to these include a pin grid array (PGA), a ball grid array (BGA), a multi chip module (MCM), a quad flat package (QFP), and the like. There is the same improvement type. For memory semiconductor products, the miniaturization and thinning of packages are the center of development. As a memory, there is a strong demand for packaging a large capacity semiconductor chip with high density. From this point of view, a thin Small Outerlead Package (TSOP) with a 1.0 mm package thickness, Ultra Thin Small Outerlead Package (UTSOP) or a vertical surface is further thinned to a thickness of 0.5 mm. Package Vertical Packages (SVPs) have been developed. These packages are mounted at high density on a printed board to realize high density of the entire memory module.
그런데, 이러한 패키지들 자체의 미소화와 박형화만으로는 고밀도 및 고용량의 패키지를 실현하는데 한계가 있다. 이러한 한계를 극복하기 위하여, 다수의 패키지들을 적층하여 대응하는 리드들을 서로 전기적으로 연결하는 적층형 반도체 패키지가 제안되었다.However, only miniaturization and thinning of such packages themselves have limitations in realizing high density and high capacity packages. To overcome this limitation, a stacked semiconductor package has been proposed in which a plurality of packages are stacked to electrically connect corresponding leads to each other.
도 1은 종래의 실시예에 따른 적층형 패키지의 단면도이다.1 is a cross-sectional view of a stacked package according to a conventional embodiment.
도 1을 참조하면, 종래의 적층형 패키지는, 리드프레임의 양면에 두 개의 반도체 칩이 그들의 밑면이 서로 마주보도록 부착되고, 두 반도체 칩(2, 2')의 대응하는 본딩 패드들은 상기 리드프레임의 대응하는 리드(4)들에 공통적으로 연결되어 있다. 상기 반도체 칩(2, 2')과 와이어(6, 6') 및 리드(4)들은 몰딩 화합물(8)에 의하여 둘러싸여져서 외부 환경으로부터 보호된다.Referring to FIG. 1, in a conventional stacked package, two semiconductor chips are attached to both sides of a lead frame such that their bottom faces each other, and corresponding bonding pads of the two semiconductor chips 2 and 2 ′ are formed in the lead frame. It is commonly connected to the corresponding leads 4. The semiconductor chips 2, 2 ′, wires 6, 6 ′ and leads 4 are surrounded by the molding compound 8 to be protected from the external environment.
그러나, 상기한 구조의 적층형 반도체 패키지는, 상하부의 칩 및 와이어가 동시에 몰딩되므로, 몰딩동안에 칩과 와이어가 손상을 입을 수 있다. 또한, 상기 몰딩 화합물로 된 몸체부(8)는 넓은 면적을 차지하므로, 소형화하는데에 어려움을 가진다. 아울러, 상기한 구조의 패키지는, 외부 회로와의 접합시, 솔더를 사용하므로, 조인트 부위가 오픈 될 위험을 가지고 있으며, 그것을 구현하기 위한 공정도 어렵다.However, in the stacked semiconductor package having the above-described structure, since the upper and lower chips and wires are molded at the same time, the chips and the wires may be damaged during the molding. In addition, since the body portion 8 made of the molding compound occupies a large area, it has difficulty in miniaturization. In addition, the package of the above-described structure, because the solder is used when bonding to the external circuit, there is a risk that the joint portion is open, the process for implementing it is difficult.
또한, 도면에는 도시하지 않았지만, 하나의 반도체 칩을 패키지화한 단일 반도체 패키지를 여러개 적층하고, 이들의 아웃 리드를 솔더 조인트에 의하여 연결하여 구성한 적층형 패키지의 경우, 전기적 신호의 지연현상이 나타날 수 있는 단점을 가진다.In addition, although not shown in the drawings, in the case of a multilayer package formed by stacking a plurality of single semiconductor packages in which one semiconductor chip is packaged and connecting their out leads by solder joints, a delay of an electrical signal may occur. Has
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 몰딩시의 기계적 대미지를 감소시킬 수 있고, 대응하는 리드들간의 신호 지연을 방지할 수 있으며, 솔더 조인트의 페일 발생 제조비용을 감소시킬 수 있으면서, 제조공정이 간편하고, 단순한 공정으로 적층형 구조의 제조를 가능하게 하는 칩 사이즈의 적층형 반도체 패키지를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, it is possible to reduce the mechanical damage during molding, to prevent the signal delay between the corresponding leads, and to reduce the cost of manufacturing the solder joint fail generation It is an object of the present invention to provide a chip-size stacked semiconductor package which enables a simple manufacturing process and enables the manufacture of a stacked structure in a simple process.
본 발명의 다른 목적은 열방출의 원활함 및 신뢰성을 향상시킬 수 있는 칩 사이즈의 적층형 반도체 패키지를 제공하는데 있다.Another object of the present invention is to provide a chip size stacked semiconductor package capable of improving heat dissipation and reliability.
도 1은 종래의 실시예에 따른 적층형 반도체 패키지의 단면도.1 is a cross-sectional view of a stacked semiconductor package according to a conventional embodiment.
도 2는 본 발명의 실시예에 따른 적층형 반도체 패키지의 단면도.2 is a cross-sectional view of a stacked semiconductor package according to an embodiment of the present invention.
도 3 내지 도 5는 도 2의 적층형 반도체 패키지의 패키징 과정을 설명하는 도면.3 to 5 illustrate a packaging process of the stacked semiconductor package of FIG. 2.
도 6은 본 발명의 다른 실시예에 따른 적층형 패키지의 단면도.6 is a cross-sectional view of a stacked package according to another embodiment of the present invention.
도 7은 본 발명의 또 다른 실시예에 따른 적층형 패키지의 단면도.7 is a cross-sectional view of a stacked package according to another embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
12, 32, 52, 72 : 지지부재 14, 14-1, 34, 54, 74 : 리드12, 32, 52, 72: support member 14, 14-1, 34, 54, 74: lead
14a : 내부 배선 14b : 외부 절연필름14a: internal wiring 14b: external insulation film
16, 36, 56, 76 : 기판16, 36, 56, 76: substrate
18, 18', 38, 39, 58, 59, 78, 79 : 반도체 칩18, 18 ', 38, 39, 58, 59, 78, 79: semiconductor chip
20, 40, 60, 80 : 와이어20, 40, 60, 80: wire
22, 42, 62, 82 : 캡슐층(몸체부)22, 42, 62, 82: capsule layer (body)
24, 44, 54, 74 : 솔더 볼24, 44, 54, 74: solder balls
본 발명에 따르면, 적층형 반도체 패키지는, 기판의 전면과 배면에 밑면이 서로 대향하게 부착되고, 상부에는 다수의 본딩 패드들을 갖는 한 쌍의 반도체 칩; 상기 기판의 양단이 안치되는 저부와 상기 저부와 연결되어, 상기 저부와 수직한 측부를 갖는 한쌍의 지지부재; 상기 기판과 상기 지지부재의 사이에 개재되어, 상기 기판의 외측으로 소정 부분 노출되어 상기 기판의 배면의 소정 위치까지 연장되고, 상기 기판과 상기 지지부재의 저부 사이를 통하여 상기 지지부재의 저부의 밑면까지 연장된 다수의 리드들; 상기 한 쌍의 반도체 칩의 본딩 패드들과 상기 리드들을 각각 전기적으로 연결되는 다수의 배선들; 및 상기 한쌍의 지지부재 사이의 반도체 칩, 기판, 배선, 및 리드를 덮어서 매립하는 캡슐층을 포함한다. 상기 패키지는, 상기 지지부재의 저부에 연장된 리드들에 부착되어, 외부 회로의 배선과 직접 연결되는 다수의 솔더 볼들을 추가로 포함할 수 있으며, 또한, 상기 패키지는 상기 솔더 볼 이외에도, 상기 각 리드와 전기적으로 연결되어, 상기 지지부재의 측부의 표면으로 연장되어 노출된 도전성의 인출배선을 추가로 포함할 수 있다. 게다가, 본 발명의 패키지는, 상기한 솔더 볼을 추가로 포함하는 패키지와, 상기 솔더 볼 이에에 상기 인출배선을 추가로 포함하는 패키지를 적층구조로 만들고, 상부 패키지의 솔더 볼과 하부 패키지의 인출배선을 서로 전기적으로 콘택하여 구성하는 것도 가능하다.According to the present invention, a stacked semiconductor package includes: a pair of semiconductor chips having bottom surfaces opposed to each other on a front surface and a back surface of a substrate, and having a plurality of bonding pads thereon; A pair of supporting members connected to the bottom and the bottom of which both ends of the substrate are placed, and having a side portion perpendicular to the bottom; Interposed between the substrate and the support member, the substrate is partially exposed to the outside of the substrate and extends to a predetermined position on the rear surface of the substrate, and is formed on the bottom surface of the bottom of the support member through between the substrate and the bottom of the support member; A plurality of leads extending to; A plurality of wires electrically connected to the bonding pads and the leads of the pair of semiconductor chips, respectively; And a capsule layer covering and embedding the semiconductor chip, the substrate, the wiring, and the lead between the pair of supporting members. The package may further include a plurality of solder balls attached to leads extending from the bottom of the support member, and directly connected to wires of an external circuit. In addition to the solder balls, the package may further include a plurality of solder balls. Electrically connected to the lead, and extending to the surface of the side of the support member may further include a conductive lead wire exposed. In addition, the package of the present invention, a package further comprising the above solder ball, and a package further comprising the withdrawal wiring to the solder ball to form a laminated structure, withdraw the solder ball and the lower package of the upper package It is also possible to configure the wiring by electrically contacting each other.
본 발명의 다른 측면에 따르면, 적층형 반도체 패키지는, 절연성의 기판; 상기 기판의 전면에는 밑면이 부착되고, 상기 기판의 배면에는 다수의 본딩 패드들을 갖는 상부면이 부착되는 한쌍의 반도체 칩; 상기 기판의 양단이 안치되는 저부와 상기 저부와 연결되어, 상기 저부와 수직한 측부를 갖는 한쌍의 지지부재; 상기 기판과 상기 지지부재의 사이에 개재되어, 상기 기판의 외측으로 소정 부분 노출되어 상기 기판의 배면의 소정 위치까지 연장되고, 상기 기판과 상기 지지부재의 저부 사이를 통하여 상기 지지부재의 저부의 밑면까지 연장된 다수의 리드들; 상기 기판의 상부에 부착된 반도체 칩의 본딩 패드들과 상기 리드들을 각각 전기적으로 연결하는 다수의 와이어; 상기 기판의 하부에 부착된 반도체 칩의 본딩 패드들과 상기 리드들을 각각 전기적으로 연결하는 탭 테이프; 및 상기 한쌍의 지지부재 사이의 반도체 칩, 기판, 와이어, 탭 테이프, 및 리드를 덮어서 매립하는 캡슐층을 포함한다. 상기 패키지는, 상기 지지부재의 저부에 연장된 리드들에 부착되어, 외부 회로의 배선과 직접 연결되는 다수의 솔더 볼들을 추가로 포함할 수 있으며, 또한, 상기 솔더 볼 외에도 각 리드선과 전기적으로 연결되어 상기 지지부재의 측부의 표면으로 노출된 다수의 인출선을 추가로 포함하도록 구성할 수도 있다. 아울러, 본 발명의 패키지는, 상기 솔더 볼을 추가로 갖는 패키지와, 상기 솔더 볼 및 인출선을 추가로 갖는 패키지를 적층하고, 상부 패키지의 솔더 볼과 하부 패키지의 인출배선을 서로 전기적으로 콘택하여 구성하는 것도 가능하다.According to another aspect of the invention, the stacked semiconductor package, the insulating substrate; A pair of semiconductor chips having a bottom surface attached to a front surface of the substrate and a top surface having a plurality of bonding pads attached to a rear surface of the substrate; A pair of supporting members connected to the bottom and the bottom of which both ends of the substrate are placed, and having a side portion perpendicular to the bottom; Interposed between the substrate and the support member, the substrate is partially exposed to the outside of the substrate and extends to a predetermined position on the rear surface of the substrate, and is formed on the bottom surface of the bottom of the support member through between the substrate and the bottom of the support member; A plurality of leads extending to; A plurality of wires electrically connecting bonding pads of the semiconductor chip attached to the upper portion of the substrate and the leads, respectively; Tab tapes electrically connecting the bonding pads of the semiconductor chip attached to the bottom of the substrate and the leads, respectively; And a capsule layer covering and embedding the semiconductor chip, the substrate, the wire, the tab tape, and the lead between the pair of supporting members. The package may further include a plurality of solder balls attached to leads extending from the bottom of the support member and directly connected to wirings of an external circuit, and in addition, the package may be electrically connected to each lead wire in addition to the solder balls. It may be configured to further include a plurality of leader line exposed to the surface of the side of the support member. In addition, in the package of the present invention, the package further having the solder ball, the package further having the solder ball and the lead wire is laminated, and the solder balls of the upper package and the lead wiring of the lower package are electrically contacted with each other. It is also possible to configure.
(실시예)(Example)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 적층형 반도체 패키지의 단면도이다.2 is a cross-sectional view of a stacked semiconductor package according to an embodiment of the present invention.
도 2를 참조하면, 상부에 다수의 본딩 패드들을 갖는 한 쌍의 반도체 기판(18, 18')이 절연성의 기판(16)의 전면과 배면에 밑면이 서로 대향하게 부착되어 있다. 상기 기판(16)의 양단은 패키지 몸체부의 외벽을 구성하는 한쌍의 지지부재(12)에 안치되어 있다. 지지부재(12)는, 상기 기판(16)이 안치되는 저부와 상기 저부와 연결되어, 상기 저부와 수직한 측부를 갖는다. 상기 기판(16)과 상기 지지부재의 사이에는 도전성의 리드(14)가 개재되어 있고, 이 리드(14)는 상기 지지부재(12)의 저부의 상면, 내측면을 통하여 밑면까지 연장되어 있다. 또한, 상기 저부의 상면에 위치하는 리드(14-1)의 일측은 상기 기판(16)의 단부로부터 돌출되어 있고, 타측은 상기 기판(16)의 배면의 소정 위치까지 연장되어 있다. 상기 리드(14)의 저부의 상면에 위치하는 부분(14-1)은 저부의 내측면 및 밑면에 위치하는 부분(14-2)과 별도로 형성되어, 서로 전기적으로 연결된 구조를 가질 수도 있으며, 일체화된 구조를 가질 수도 있다. 상기 한 쌍의 반도체 칩(18, 18')의 본딩 패드와 상기 리드(14)들은 서로 전기적으로 연결되어 있다. 기판(16)의 상부에 위치하는 반도체 칩(18)의 본딩 패드들은 상기 지지부재의 저부의 상면에 형성되어, 상기 기판의 외측으로 돌출된 리드(14-1)의 표면에 와이어(20)를 이용한 와이어 본딩에 의하여 전기적으로 연결되어 있고, 기판(16)의 하부에 위치하는 반도체 칩(18')의 본딩 패드들은 상기 지지부재의 저부의 상면에 형성되어, 상기 기판의 내측으로 연장된 타단의 표면과 와이어(20)를 이용한 와이어 본딩에 의하여 전기적으로 연결되어 있다. 상기 한쌍의 지지부재(12) 사이의 반도체 칩(18, 18'), 기판(16), 와이어(20), 및 리드(14)는 몰딩 화합물에 의하여 덮여져 있다. 이하, 이 몰딩 화합물을 캡슐층(22)이라 명명한다.Referring to FIG. 2, a pair of semiconductor substrates 18 and 18 ′ having a plurality of bonding pads thereon are attached to the front and rear surfaces of the insulating substrate 16 so as to face each other. Both ends of the substrate 16 are placed in a pair of support members 12 constituting the outer wall of the package body portion. The supporting member 12 has a bottom portion on which the substrate 16 is placed and a side portion connected to the bottom portion and perpendicular to the bottom portion. A conductive lead 14 is interposed between the substrate 16 and the support member, and the lead 14 extends to the bottom through an upper surface and an inner surface of the bottom of the support member 12. In addition, one side of the lead 14-1 positioned on the upper surface of the bottom portion protrudes from an end of the substrate 16, and the other side thereof extends to a predetermined position on the rear surface of the substrate 16. The portion 14-1 positioned on the top surface of the bottom of the lid 14 may be formed separately from the portion 14-2 positioned on the inner side and the bottom surface of the bottom, and may have a structure electrically connected to each other. It may have a structure. The bonding pads and the leads 14 of the pair of semiconductor chips 18 and 18 'are electrically connected to each other. Bonding pads of the semiconductor chip 18 positioned on the upper portion of the substrate 16 are formed on the upper surface of the bottom of the support member, thereby connecting the wire 20 to the surface of the lead 14-1 protruding outwardly of the substrate. Bonding pads of the semiconductor chip 18 'which are electrically connected by the wire bonding used and are positioned below the substrate 16 are formed on the upper surface of the bottom of the support member, and the other ends of the other ends extending inwardly of the substrate. The surface is electrically connected by wire bonding using the wire 20. The semiconductor chips 18, 18 ′, the substrate 16, the wires 20, and the leads 14 between the pair of support members 12 are covered with a molding compound. Hereinafter, this molding compound is referred to as capsule layer 22.
상기한 구조를 갖는 패키지를 외부 인쇄회로기판의 배선과 전기적으로 연결하기 위하여, 상기 지지부재의 저부에 연장된 리드들에는 솔더 볼들(24)이 부착되어 있다. 이 솔더 볼(24)들은 외부 회로의 배선과의 연결시, 연결부위에서의 오픈결함을 방지하기 위하여 사용되는 것으로서, 상기 솔더 볼외에도 다른 형상 및 구조의 전도성 부재들이 사용될 수 있으며, 상기 지지부재(12)의 저부에 형성된 리드(14)를 외부 배선에 직접 연결하는 것도 가능하다.Solder balls 24 are attached to the leads extending to the bottom of the support member in order to electrically connect the package having the above structure to the wiring of the external printed circuit board. The solder balls 24 are used to prevent open defects in the connection part when the solder balls 24 are connected to the wiring of an external circuit, and conductive members having other shapes and structures may be used in addition to the solder balls. It is also possible to directly connect the leads 14 formed at the bottom of the "
상기 패키지의 용량을 증대시키기 위하여, 상기한 구조의 패키지를 적층하는 구조가 제공될 수 있다. 이 경우, 상부 패키지의 솔더 볼이 하부 패키지의 지지부재의 측벽의 상부 표면에 위치하게 된다. 그런데, 상부 패키지의 솔더 볼들은 하부 패키지의 대응하는 리드들과 전기적으로 연결되어야 하므로, 상기 하부 패키지의 지지부재를 절연성 물질로서 제작하고, 그 내부에는 리드선과 연결되어 지지부재의 측벽의 상부표면까지 연장, 노출된 인출선을 제공하므로써, 가능하게 할 수 있다. 또한, 상기 인출선은 가능한 그 단면적을 크게 하여, 인접한 인출선과의 절연상태를 유지하면서, 외부로 노출되는 부분을 많게 구성하므로써, 신호전송에 따른 저항을 감소시키면서, 동작중 발생하는 열을 방열하는 효과를 얻게끔 하는 것도 가능하다.In order to increase the capacity of the package, a structure for stacking the package of the above structure may be provided. In this case, the solder balls of the upper package are located on the upper surface of the side wall of the supporting member of the lower package. However, since the solder balls of the upper package should be electrically connected to the corresponding leads of the lower package, the supporting member of the lower package is made of an insulating material, and therein is connected to the lead wires to the upper surface of the side wall of the supporting member. This can be done by providing an extended, exposed leader line. In addition, the lead wire is made to increase its cross-sectional area as much as possible, while maintaining a state of insulation with adjacent lead wires, and by constituting a large number of exposed portions, thereby dissipating heat generated during operation while reducing resistance due to signal transmission. It is also possible to have an effect.
이하, 상기한 패키지의 제조방법을 설명한다.Hereinafter, the manufacturing method of said package is demonstrated.
도 3 내지 도 5는 도 2의 패키지를 제작하는 과정을 보여주는 도면들이다.3 to 5 are views illustrating a process of manufacturing the package of FIG.
먼저, 도 3을 참조하면, 지지부재(12)에 리드(14)를 형성하고, 절연성의 기판(16)이 상기 지지부재(12)의 저부의 상부에 있는 리드 위에 안치된 상태로 부착된다. 이 때, 상기 기판(16)은, 상기 지지부재의 저부의 상부표면에 있는 리드의 일부가 노출된 상태가 되도록 안치된다.First, referring to FIG. 3, the lead 14 is formed on the support member 12, and the insulating substrate 16 is attached to the lead on the top of the bottom of the support member 12. At this time, the substrate 16 is placed so that a part of the lid on the upper surface of the bottom of the support member is exposed.
그런다음, 도 5에 도시한 것처럼, 상기 기판(16)의 상부에 먼저, 본딩 패드를 갖는 전면이 상부를 향하도록 하나의 반도체 칩(18)이 상기 기판(16)위에 올려져서 부착되고, 상기 반도체 칩(18)의 본딩 패드와 상기 리드(14)의 노출된 부분은 와이어(20)에 의하여 본딩된다. 그런다음, 상기 지지부재(12)의 측벽의 사이에 있는 상기 반도체 칩(18), 와이어(20), 및 기판(16)을 몰딩 화합물로 덮어서 캡슐층(22)을 형성한다.Then, as shown in FIG. 5, first, a semiconductor chip 18 is mounted on the substrate 16 so that the front surface having the bonding pad is directed upward on the substrate 16. Bonding pads of the semiconductor chip 18 and exposed portions of the leads 14 are bonded by wires 20. Then, the semiconductor chip 18, the wire 20, and the substrate 16 between the sidewalls of the support member 12 are covered with a molding compound to form a capsule layer 22.
상기와 같이, 기판 상부에 칩을 형성하는 공정이 완료되고 나면, 기판 하부에 반도체 칩을 부착하고, 와이어 본딩 및 몰딩하는 공정을 진행하여 도 2과 같은 적층형의 반도체 패키지를 완성한다. 이처럼, 상부의 반도체 칩(18)의 몰딩공정후에 하부 반도체 칩(18')의 몰딩 공정을 진행하는 것은, 반도체 칩과 와이어에 대한 기계적인 손상이 발생하지 않도록 하기 위한 것이다.As described above, after the process of forming the chip on the substrate is completed, the semiconductor chip is attached to the lower portion of the substrate, the wire bonding and molding process is performed to complete the stacked semiconductor package as shown in FIG. As described above, the molding process of the lower semiconductor chip 18 'is performed after the molding process of the upper semiconductor chip 18 so as not to cause mechanical damage to the semiconductor chip and the wire.
도 4는 본 발명의 반도체 패키지에서, 사용된 리드선의 구조를 도시한 단면도로서, 상기 리드선은 내부의 금속 배선(14b)과 상기 금속 배선(14b)의 둘레를 감싸는 절연성 필름(14a)의 복층구조로 이루어지며, 각 반도체 칩(18, 18')을 리드(14)와 와이어 본딩하기 전에, 상기 금속 배선(14b)이 노출되도록 상기 절연성 필름(14a)을 소정 부분을 식각에 의하여 노출시켜준다. 상기 금속 배선(14b)은 구리와 같이 전도성이 좋은 물질로 이루어지고, 상기 절연성 필름(14a)은 폴리이미드로 이루어지는 것이 바람직하다.4 is a cross-sectional view showing a structure of a lead wire used in the semiconductor package of the present invention, wherein the lead wire is a multilayer structure of an insulating film 14a surrounding the inner metal wiring 14b and the metal wiring 14b. Before the wire bonding of each of the semiconductor chips 18 and 18 'with the lead 14, the insulating film 14a is exposed by etching to expose the insulating film 14a so that the metal wiring 14b is exposed. The metal wire 14b is made of a material having good conductivity such as copper, and the insulating film 14a is preferably made of polyimide.
도 6는 본 발명의 다른 실시예에 따른 적층형 반도체 패키지의 단면도이다.6 is a cross-sectional view of a stacked semiconductor package according to another embodiment of the present invention.
도 6을 참조하면, 도 6의 패키지는 도 2 내지 도 5에서 설명한 일실시예의 반도체 패키지의 구성과 기판(36) 상부의 구성이 동일하므로, 여기서의 설명은 생략하기로 한다.Referring to FIG. 6, since the configuration of the semiconductor package of FIG. 6 is the same as the configuration of the upper portion of the substrate 36, the description thereof will be omitted.
기판(36) 하부의 반도체 칩(39)은 그 본딩 패드를 갖는 면이 상기 기판(36)의 배면을 향하도록 위치하고, 상기 반도체 칩(39)의 본딩 패드와 리드(34)가 탭 테이프(TAB:Tape Automated Bonding,미도시)에 의하여 서로 전기적으로 연결된 상태를 유지한다. 이 탭 테이프는 접착성을 갖는 물질내에 도전성의 파티클을 포함하는 테이프로서, 상기 하부 반도체 칩(39)의 본딩 패드 부분을 상기 기판(36)의 내측으로 연장된 리드(14) 부분과 정렬시킨 상태에서 상기 탭 테이프를 개재한 상태로 가압하는 것에 의하여 상기 리드(34)와 상기 하부 반도체 칩(39)의 본딩 패드를 서로 전기적으로 연결한다.The semiconductor chip 39 under the substrate 36 is positioned so that the surface having the bonding pad faces the rear surface of the substrate 36, and the bonding pad and the lead 34 of the semiconductor chip 39 are tab tape TAB. Maintain electrical connection with each other by Tape Automated Bonding (not shown). The tab tape is a tape including conductive particles in an adhesive material, and the bonding pad portion of the lower semiconductor chip 39 is aligned with the portion of the lead 14 extending into the substrate 36. In this case, the lead 34 and the bonding pads of the lower semiconductor chip 39 are electrically connected to each other by pressing the tab tape through the tab tape.
상기한 도 6의 구조를 갖는 반도체 패키지 또한, 도 3 내지 도 5에서 설명한 일실시예의 반도체 패키지와 동일한 과정에 의하여 제조된다. 즉, 기판 상부의 반도체 칩의 부착, 와이어 본딩 및 몰딩이 완료된 후에, 기판 배면의 리드와 반도체 칩을 탭 본딩하는 공정 및 하부 반도체 칩(39)과 탭 테이프를 포함하는 부분을 몰딩하는 공정순서로 진행된다. 이처럼, 상부의 반도체 칩(38)의 몰딩공정후에 하부 반도체 칩(39)의 몰딩 공정을 진행하는 것은, 반도체 칩과 와이어에 대한 기계적인 손상이 발생하지 않도록 하기 위한 것이다.The semiconductor package having the structure of FIG. 6 described above is also manufactured by the same process as the semiconductor package of the exemplary embodiment described with reference to FIGS. 3 to 5. That is, after the adhesion, wire bonding, and molding of the semiconductor chip on the substrate is completed, the process of tap bonding the lead and the semiconductor chip on the back surface of the substrate and the process of molding the portion including the lower semiconductor chip 39 and the tab tape Proceed. As described above, the molding process of the lower semiconductor chip 39 after the molding process of the upper semiconductor chip 38 is to prevent mechanical damage to the semiconductor chip and the wire.
상기한 구조를 갖는 패키지를 외부 인쇄회로기판의 배선과 전기적으로 연결하기 위하여, 상기 지지부재(32)의 저부에 연장된 리드(34)들에는 솔더 볼들(44)이 부착되어 있다. 이 솔더 볼(44)들은 외부 회로의 배선과의 연결시, 연결부위에서의 오픈결함을 방지하기 위하여 사용되는 것으로서, 상기 솔더 볼(44) 외에도 다른 형상 및 구조의 전도성 부재들이 사용될 수 있으며, 상기 지지부재(32)의 저부에 형성된 리드(34)를 외부 배선에 직접 연결하는 것도 가능하다.Solder balls 44 are attached to the leads 34 extending to the bottom of the support member 32 to electrically connect the package having the above structure to the wiring of the external printed circuit board. The solder balls 44 are used to prevent open defects in the connection portion when connecting to the wiring of an external circuit, and conductive members of other shapes and structures other than the solder balls 44 may be used. It is also possible to connect the lead 34 formed at the bottom of the member 32 directly to an external wiring.
한편, 상기한 실시예에서는 상부 반도체 칩의 크기와 하부 반도체 칩의 크기가 다른 구성을 보이고 있지만, 기판(36)과 지지부재(32)의 저부 사이에 개재된 리드를 내측으로 보다 많이 연장되게 구성하므로써, 상부 반도체 칩(38)과 동일 사이즈를 갖는 하부 반도체 칩(39)의 사용도 가능하다.Meanwhile, although the size of the upper semiconductor chip is different from the size of the lower semiconductor chip in the above-described embodiment, the lead interposed between the substrate 36 and the bottom of the support member 32 extends more inwardly. Thus, the lower semiconductor chip 39 having the same size as the upper semiconductor chip 38 can be used.
도 6의 반도체 패키지에 사용되는 리드(34)들 또한, 도 4에 도시한 것처럼, 내부의 금속 배선과 상기 금속 배선의 둘레를 감싸는 절연성 필름의 복층구조로 이루어지며, 와이어(40)가 연결되는 부분에는 금속 배선이 노출되어 있다. 상기 금속배선은 구리로 이루어지며, 상기 절연성 필름은 폴리이미드로 이루어지는 것이 바람직하며, 동일한 성질을 갖는 다른 물질들일 선택적으로 사용될 수 있다.Leads 34 used in the semiconductor package of FIG. 6 also have a multilayer structure of an insulating film surrounding the metal wires and the metal wires as shown in FIG. 4, and the wires 40 are connected thereto. The metal wiring is exposed in the part. The metal wiring is made of copper, and the insulating film is preferably made of polyimide, and other materials having the same properties may be selectively used.
도 7은 본 발명의 또 다른 실시예에 따른 적층형 반도체 패키지의 단면도이다.7 is a cross-sectional view of a stacked semiconductor package according to still another embodiment of the present invention.
상기한 도 6의 패키지의 용량을 증대시키기 위하여, 도 7과 같이, 도 6의 구조의 패키지를 적층하는 구조가 제공될 수 있다. 이 경우, 상부 패키지의 솔더 볼(84)이 하부 패키지의 지지부재(52)의 측벽의 상부 표면에 위치하게 된다. 그런데, 상부 패키지의 솔더 볼(84)들은 하부 패키지의 대응하는 리드들과 전기적으로 연결되어야 하므로, 상기 하부 패키지의 지지부재(52)를 절연성 물질로서 제작하고, 그 내부에는 리드선과 연결되어 지지부재의 측벽의 상부표면까지 연장, 노출된 인출선(미도시)을 제공하므로써, 가능하게 할 수 있다. 또한, 상기 인출선은 가능한 그 단면적을 크게 하여, 인접한 인출선과의 절연상태를 유지하면서, 외부로 노출되는 부분을 많게 구성하므로써, 신호전송에 따른 저항을 감소시키면서, 동작중 발생하는 열을 방열하는 효과를 얻게끔 하는 것도 가능하다.In order to increase the capacity of the package of FIG. 6, the structure of stacking the package of FIG. 6 may be provided as shown in FIG. 7. In this case, the solder balls 84 of the upper package are located on the upper surface of the side wall of the support member 52 of the lower package. However, since the solder balls 84 of the upper package should be electrically connected to the corresponding leads of the lower package, the support member 52 of the lower package is made of an insulating material, and the support member 52 of the upper package is connected to the lead wires. This can be accomplished by providing an exposed leader line (not shown), which extends to the upper surface of the side wall of the substrate. In addition, the lead wire is made to increase its cross-sectional area as much as possible, while maintaining a state of insulation with adjacent lead wires, and by constituting a large number of exposed portions, thereby dissipating heat generated during operation while reducing resistance due to signal transmission. It is also possible to have an effect.
이상에서 설명한 바와 같이, 본 발명의 반도체 패키지는 다음과 같은 효과들을 가진다.As described above, the semiconductor package of the present invention has the following effects.
첫째, 적층된 칩들의 본딩 패드와 대응하는 리드들간의 연결길이가 짧아지므로, 전기적 신호의 전달이 빠르다.First, since the connection length between the bonding pads of the stacked chips and the corresponding leads is shortened, the transmission of electrical signals is fast.
둘 째, 패키지의 외곽 몸체부를 구성하는 지지부재가 금속이나 열전도도가 큰 인출선을 포함하도록 하므로써, 패키지에서 발생하는 열을 외부로 용이하게 방출하여, 열에 의한 패키지 수명의 감소를 방지한다.Second, since the support member constituting the outer body portion of the package includes a lead wire having a large metal or thermal conductivity, the heat generated from the package is easily released to the outside, thereby preventing the reduction of the package life due to the heat.
셋 째, 시스템의 소형 및 박형화에 기여할 수 있다.Third, it can contribute to the compactness and thickness of the system.
넷 째, 상부의 몰딩을 한 후에, 하부 칩의 몰딩공정을 진행하므로써, 캡슐층에서의 보이드의 발생을 방지할 수 있다.Fourth, after molding the upper part, the molding process of the lower chip can be performed to prevent the generation of voids in the capsule layer.
다섯 째, 상부와 하부가 거의 대칭으로 구성되어 있고, 단단한 지지부재를 사용하므로써, 휨 현상등을 방지할 수 있다.Fifth, the upper part and the lower part are substantially symmetrical, and by using a rigid support member, it is possible to prevent the warpage phenomenon.
여섯 째, 별도의 지지대 없이 적층형 패키지의 구성이 가능하므로, 솔더 조인트의 신뢰성을 높일 수 있다.Sixth, since the laminated package can be configured without a separate support, the reliability of the solder joint can be improved.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시 하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Although specific embodiments of the present invention have been described and illustrated herein, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021514A KR100286766B1 (en) | 1998-06-10 | 1998-06-10 | Stacked Semiconductor Package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021514A KR100286766B1 (en) | 1998-06-10 | 1998-06-10 | Stacked Semiconductor Package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000001313A KR20000001313A (en) | 2000-01-15 |
| KR100286766B1 true KR100286766B1 (en) | 2001-06-01 |
Family
ID=19538891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980021514A KR100286766B1 (en) | 1998-06-10 | 1998-06-10 | Stacked Semiconductor Package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100286766B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020024653A (en) * | 2000-09-26 | 2002-04-01 | 이중구 | Unit for stacking type semiconductor package and semiconductor package |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194548A (en) * | 1984-03-16 | 1985-10-03 | Nec Corp | Chip carrier |
-
1998
- 1998-06-10 KR KR1019980021514A patent/KR100286766B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194548A (en) * | 1984-03-16 | 1985-10-03 | Nec Corp | Chip carrier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000001313A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525942B2 (en) | Heat dissipation ball grid array package | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6531337B1 (en) | Method of manufacturing a semiconductor structure having stacked semiconductor devices | |
| JP3762844B2 (en) | Opposite multichip package | |
| TW415056B (en) | Multi-chip packaging structure | |
| US8183687B2 (en) | Interposer for die stacking in semiconductor packages and the method of making the same | |
| JP2819285B2 (en) | Stacked bottom lead semiconductor package | |
| US7119427B2 (en) | Stacked BGA packages | |
| US7061092B2 (en) | High-density modularity for ICS | |
| JP3512657B2 (en) | Semiconductor device | |
| US20070278660A1 (en) | Integrated circuit package system with edge connection system | |
| US7227249B1 (en) | Three-dimensional stacked semiconductor package with chips on opposite sides of lead | |
| US6570246B1 (en) | Multi-die package | |
| KR100338929B1 (en) | Stacked micro ball grid array package and manufacturing method thereof | |
| US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
| KR100286766B1 (en) | Stacked Semiconductor Package | |
| KR200295665Y1 (en) | Stacked Semiconductor Package | |
| US7071555B2 (en) | Ball grid array package stack | |
| KR100256307B1 (en) | Stack chip package | |
| JP3850712B2 (en) | Multilayer semiconductor device | |
| KR20010025861A (en) | Stack type chip scale semiconductor package | |
| KR19990055292A (en) | Stacked Chip Scale Packages | |
| KR20000052093A (en) | Multi-chip chip scale package | |
| KR19990079132A (en) | Semiconductor package | |
| KR100256306B1 (en) | Stack multi chip module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |