JPH10335560A - 半導体装置，半導体装置の製造方法，電子装置および電子装置の製造方法 - Google Patents

半導体装置，半導体装置の製造方法，電子装置および電子装置の製造方法

Info

Publication number
JPH10335560A
JPH10335560A JP13988597A JP13988597A JPH10335560A JP H10335560 A JPH10335560 A JP H10335560A JP 13988597 A JP13988597 A JP 13988597A JP 13988597 A JP13988597 A JP 13988597A JP H10335560 A JPH10335560 A JP H10335560A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
solder
bent
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13988597A
Other languages
English (en)
Inventor
Tomoaki Shimoishi
智明 下石
Hideki Tanaka
英樹 田中
Kunihiko Nishi
邦彦 西
Takayuki Okinaga
隆幸 沖永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP13988597A priority Critical patent/JPH10335560A/ja
Publication of JPH10335560A publication Critical patent/JPH10335560A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 傾斜実装における半田によるリード間ショー
トの防止。 【解決手段】 パッケージの一側に突出するリードを傾
斜するように途中で折り曲げて先端部分を実装端部とし
た半導体装置（傾斜実装型半導体装置）であって、前記
リードの折り曲げ部分または折り曲げ部分から実装端部
に亘る部分に、実装面側に開いた半田溜空間を形成する
ような屈曲部を有している。前記リードはＶ字状または
Ｕ字状に屈曲して前記半田溜空間を形成している。前記
リードは絶縁性フィルムに支持されている。実装時のラ
ンドと実装端部との間の半田は半田溜空間内に吸い上げ
られかつ半田溜空間内で留まるため、両端に張り出した
り、リードを這ってパッケージ側に進まなくなり、リー
ド間ショートが起きなくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置，半導体
装置の製造方法，電子装置および電子装置の製造方法に
関わり、特に半導体装置のパッケージを実装基板に対し
て傾斜させて実装（傾斜実装）する技術に適用して有効
な技術に関する。
【０００２】
【従来の技術】半導体装置としてのＤＲＡＭ（Dynamic
Random Access Memory），ＳＲＡＭ（Static Random Ac
cess Memory)等のＬＳＩ（大規模集積回路装置）は、集
積度の向上につれてますます大容量化の傾向にある。
【０００３】また、パーソナルコンピュータ（パソコ
ン）のメモリ増設に使用されるメモリモジュールは、一
枚のモジュール基板の一面または両面に複数のメモリ半
導体装置を実装した構造になっている。
【０００４】また、実装密度を向上させるため、半導体
装置を並べて傾斜実装する技術がある。傾斜実装につい
ては、日経ＢＰ社発行「日経マイクロデバイス」1992年
４月号、Ｐ51に記載されている。この文献には、ＴＣＰ
（Tape Carrier Package) 構造の半導体装置（ＤＲＡ
Ｍ）を複数並べて傾斜実装する例が開示されている。
【０００５】
【発明が解決しようとする課題】傾斜実装においては、
複数の半導体装置を一部が重なるように傾斜させて実装
し、これによって実装密度を向上させている。
【０００６】図２０は従来の傾斜実装型半導体装置の実
装状態を示す模式的正面図である。この図では、実装基
板１に単一の半導体装置（傾斜実装型半導体装置）２を
実装した状態を示してある。
【０００７】同図で示す傾斜実装型半導体装置２はＴＣ
Ｐ構造であり、図２１および図２２にも示すように、矩
形状の絶縁性フィルムからなる基板３の一面に所望のパ
ターンにリード４が形成されている。この例では、リー
ド４は基板３の一辺側に等ピッチで平行に延在してい
る。この部分が外部端子になる。また、図示はしない
が、前記リード４の内端は半導体チップ５の電極に接続
されている。また、前記半導体チップ５の電極側の基板
面には絶縁性の封止樹脂１０が被着されている。傾斜実
装型半導体装置２の封止体（パッケージ）１７は、実質
的に半導体チップ５と封止樹脂１０とによって形成され
ている。
【０００８】また、前記封止体１７の一辺から突出する
リード４はその途中で折り曲げられ、折り曲げられた部
分（折り曲げ部分６）から先端側の真直部分が実装端部
１１を構成している。
【０００９】したがって、前記実装基板１のランド１２
上に前記実装端部１１を重ね、前記ランド１２およびリ
ード４の表面に予め被着させておいた半田を一時的に溶
融（リフロー）させて半導体装置２を実装基板１に半田
１３で実装した場合、半導体装置２の封止体１７部分が
実装基板１に対して所定の角度を有して傾斜実装される
ことになる。
【００１０】しかし、このような従来の傾斜実装型半導
体装置２では、前記リフロー時、半田１３がリード４を
伝わって這い上がり、前記基板３の表面部分で隣接する
リード４間でショートを起こしたり、あるいは前記ラン
ド１２上の半田が両側に張り出し、隣接する半田と接触
して半田ブリッジを形成してショート状態が発生するこ
とがある。
【００１１】リードピッチが０．５ｍｍ，０．４ｍｍと
狭小化することによってこのようなショート現象はより
起き易くなり、実装歩留りの低下を引き起こす。
【００１２】また、ショート現象が起きない状態であっ
ても信頼性は必ずしも高いとは言えない。
【００１３】一方、図２２に示すように、半田１３がリ
ード４を伝わって基板３や封止体１７の部分にまで這い
上がりかつ硬化することから、基板３および封止体１７
から突出するリード４の部分はリジッドになり、半導体
チップ５，基板３，封止体１７に外力９が加わった場
合、半導体チップ５の周囲の封止体１７部分と基板３と
の界面にクラックが発生したり、剥離が発生することも
あり、実装された傾斜実装型半導体装置２の信頼性が低
下する。
【００１４】本発明の目的は、実装の信頼性の高い半導
体装置，半導体装置の製造方法，電子装置および電子装
置の製造方法を提供することにある。
【００１５】本発明の他の目的は、実装の歩留り向上が
達成できる半導体装置，半導体装置の製造方法，電子装
置および電子装置の製造方法を提供することにある。
【００１６】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１８】（１）パッケージの一側に突出するリード
を傾斜するように途中で折り曲げて先端部分を実装端部
とした半導体装置（傾斜実装型半導体装置）であって、
前記リードの折り曲げ部分または折り曲げ部分から実装
端部に亘る部分に、半田溜空間を形成するような屈曲部
を有している。前記半田溜空間は実装面側に開いた構造
になっている。また、リードは傾斜角度（θ1 ）を有し
て傾斜しその先端側を実装端部としている。前記屈曲部
は前記実装端部に対して所定の立ち上がり角度（θ2 ）
を有して屈曲している。前記リードはＶ字状またはＵ字
状に屈曲して前記半田溜空間を形成している。前記リー
ドは絶縁性フィルムに支持されている。あくまでも一実
施形態であるが、前記傾斜角度（θ1 ）は３°≦θ1 ≦
１０°になり、前記立ち上がり角度（θ2 ）は１０°≦
θ2 ≦９０°になっている。
【００１９】このような半導体装置は以下の方法によっ
て製造される。
【００２０】絶縁性のテープに所定のリードパターンを
設けたテープキャリヤを用意する工程と、前記テープキ
ャリヤの所定リード部分に半導体チップの電極を接続し
て半導体チップをテープキャリヤに固定する工程と、前
記半導体チップの電極を有する面側を封止樹脂で被って
パッケージを形成する工程と、各リードをテープキャリ
ヤから切断分離させかつリード先端を折り曲げてリード
面に対して所定の傾斜角度（θ1 ）傾斜する実装端部を
形成する工程と、前記半導体チップや前記パッケージ部
分を吊るテープ部分を切断して半導体装置を形成する工
程とを有する半導体装置の製造方法であって、前記リー
ド切断後、前記リード先端部分を成形して前記リードの
折り曲げ部分または折り曲げ部分から実装端部に亘る部
分に、実装面側に開いた半田溜空間を形成するような屈
曲部を形成する。たとえば、屈曲部は実装端部に対して
立ち上がり角度（θ2 ）で屈曲する。前記リードをＶ字
状やＵ字状に屈曲させて前記屈曲部を形成する。
【００２１】（２）前記手段（１）の構成において、前
記屈曲部が複数設けられている。
【００２２】（３）実装基板と、前記実装基板のランド
に半田を介して傾斜状態で実装される半導体装置（傾斜
実装型半導体装置）を有する電子装置であって、前記半
導体装置はパッケージの一側に突出するリードを傾斜す
るように途中で折り曲げて先端部分を実装端部とし、前
記リードの折り曲げ部分または折り曲げ部分から実装端
部に亘る部分に、実装面側に開いた半田溜空間を形成す
るような屈曲部を有する半導体装置であり、前記半田は
前記半田溜空間内に留まる構成になっている。前記屈曲
部は複数設けられ、前記パッケージ側に延在する半田は
パッケージ寄りの前記屈曲部内で留まっている。前記リ
ードはＶ字状またはＵ字状に屈曲して前記半田溜空間を
形成している。前記リードは絶縁性フィルムに支持され
ている。
【００２３】リードは傾斜角度（θ1 ）を有して傾斜し
その先端側を実装端部となる。また、前記屈曲部は前記
実装端部に対して所定の立ち上がり角度（θ2 ）を有し
て屈曲している。
【００２４】このような電子装置は以下の方法によって
製造される。
【００２５】実装基板と、パッケージの一側に突出する
リードを傾斜するように途中で折り曲げて先端部分を実
装端部とし、前記リードの折り曲げ部分または折り曲げ
部分から実装端部に亘る部分に、実装面側に開いた半田
溜空間を形成するような屈曲部を有する半導体装置を用
意した後、前記実装基板のランドに半導体装置の実装端
部を重ねた状態で前記ランドまたは前記ランドとリード
に予め被着させた半田を一時的に溶融して半田で実装端
部をランドに固定する電子装置の製造方法であって、前
記溶融した半田が前記半田溜空間内に留まり、パッケー
ジ側に這い上がらないように前記屈曲部や半田量を設定
しておき、その後実装を行う。
【００２６】リードは傾斜角度（θ1 ）を有して傾斜し
その先端側を実装端部となる。また、前記屈曲部は前記
実装端部に対して所定の立ち上がり角度（θ2 ）を有し
て屈曲している。
【００２７】（４）前記手段（３）の構成において、前
記屈曲部を複数設け、前記パッケージ寄りの前記屈曲部
内で半田が留まるようにする。
【００２８】前記（１）の手段によれば、傾斜実装型半
導体装置は前記リードの折り曲げ部分または折り曲げ部
分から実装端部に亘る部分に、実装面側に開いた半田溜
空間を形成するような屈曲部を有している。
【００２９】（ａ）したがって、実装基板に半田実装し
た場合、実装基板のランド上の半田は前記半田溜空間内
に吸い上げられて溜まって硬化することから、側方に張
り出さなくなり、隣接するランド間での半田同士の接触
や信頼性を低下させるような近接状態が発生しなくな
る。
【００３０】（ｂ）また、実装基板のランド上の半田は
前記半田溜空間内に吸い上げられて溜まって硬化するこ
とから、リードを伝わってパッケージ側に這い上がらな
くなり、基板（絶縁性フィルム）部分でのショート現象
が発生しなくなる。
【００３１】（ｃ）リードの傾斜角度（θ1 ）を小さく
することによって実装高さを低くできる。
【００３２】前記（２）の手段によれば、複数設けられ
た屈曲部において、前記パッケージ側に延在する半田先
端部分はパッケージ寄りの前記屈曲部内で留まることに
なり、前記手段（１）と同様にランド間のショート現象
や絶縁性フィルム部分でのショート現象を抑止できる。
【００３３】前記（３）の手段によれば、傾斜実装型半
導体装置は前記リードの折り曲げ部分または折り曲げ部
分から実装端部に亘る部分に、実装面側に開いた半田溜
空間を形成するような屈曲部を有している。
【００３４】（ａ）したがって、実装基板に半導体装置
を半田実装した電子装置においては、実装基板のランド
上の半田は前記半田溜空間内に吸い上げられて溜まって
硬化することから、側方に張り出さなくなり、隣接する
ランド間での半田同士の接触や信頼性を低下させるよう
な近接状態が発生しなくなり、電子装置の実装の信頼性
が高くなる。また、電子装置の実装の歩留りが向上す
る。
【００３５】（ｂ）また、実装基板のランド上の半田は
前記半田溜空間内に吸い上げられて溜まって硬化するこ
とから、リードを伝わってパッケージ側に這い上がらな
くなり、基板（絶縁性フィルム）部分でのショート現象
が発生しなくなり、電子装置の実装の信頼性が高くな
る。また、電子装置の実装の歩留りが向上する。
【００３６】（ｃ）リードの傾斜角度（θ1 ）を小さく
することによって傾斜実装型半導体装置の実装高さを低
くでき、電子装置の薄型化が図れる。
【００３７】前記（４）の手段によれば、複数設けられ
た屈曲部において、前記パッケージ側に延在する半田先
端部分はパッケージ寄りの前記屈曲部内で留まり、前記
手段（３）と同様にランド間のショート現象や絶縁性フ
ィルム部分でのショート現象を抑止でき、電子装置の実
装の信頼性が高くなる。また、電子装置の実装の歩留り
が向上する。
【００３８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３９】（実施形態１）図１乃至図１７は本発明の
実施形態１の半導体装置に係わる図であり、図１は半導
体装置の断面図、図２は平面図である。
【００４０】本実施形態１の半導体装置（傾斜実装型半
導体装置）２は、図１および図２に示すようにＴＣＰ構
造である。
【００４１】傾斜実装型半導体装置２は、矩形状の絶縁
性フィルムからなる基板３の一面に所望のパターンにリ
ード４が形成されている。この例では、リード４は基板
３の一辺側に等ピッチで平行に延在している。基板３か
ら突出する部分が外部端子（アウターリード）になる。
【００４２】前記リード４の内端は、図１に示すように
半導体チップ５の中心線部分にまで延在し、前記中心線
に沿って一列に配列されたバンプ電極７にそれぞれ接続
されている。前記バンプ電極７はアルミニウムからなる
下地電極８上に形成されている。
【００４３】また、前記半導体チップ５の電極側の基板
面には封止樹脂１０が被着されている。傾斜実装型半導
体装置２の封止体（パッケージ）１７は、実質的に半導
体チップ５と封止樹脂１０とによって形成されている。
【００４４】前記パッケージ１７の一辺から突出するリ
ード４はその途中でＶ字状に折り曲げられ、折り曲げら
れた部分（折り曲げ部分６）から先端側の真直部分が実
装端部１１を構成している。
【００４５】したがって、前記半導体チップ５に平行に
延在するリード部分は実装端部１１に対して角度〔傾斜
角度（θ1 ）〕を有して傾斜している。この傾斜角度
（θ1）が傾斜実装型半導体装置２の実装時のパッケー
ジの傾斜角度になる。
【００４６】また、前記Ｖ字状の折り曲げ部分６は、実
装面側に開いた半田溜空間１４を形成する屈曲部１５に
なっている。本実施形態１では、実装面側はパッケージ
１０面側になる。半田を溜める点からすれば、半田溜空
間１４は上方に向けて開いていてもよく、また他の方向
に向かって開いていてもよい。
【００４７】前記屈曲部は前記実装端部に対して所定の
立ち上がり角度（θ2 ）を有して屈曲している。
【００４８】たとえば、前記傾斜角度（θ1 ）は３°≦
θ1 ≦１０°になり、前記立ち上がり角度（θ2 ）が１
０°≦θ2 ≦９０°になる。これらの角度は本発明の一
実施形態１であり、メモリモジュール等実装高さを低く
する電子装置への適用に対して有効である。
【００４９】つぎに、本実施形態１の傾斜実装型半導体
装置２の製造方法について、図３乃至図１２を参照しな
がら説明する。
【００５０】傾斜実装型半導体装置２の製造において
は、図３の平面図で示すようなテープキャリヤが使用さ
れる。図４は図３のＡ−Ａ線に沿う断面図である。
【００５１】テープキャリヤ２０は、図３に示すよう
に、一定幅の可撓性の絶縁性フィルムからなるテープ２
１の表面に単位リードパターン２２をテープ２１の長手
方向に繰り返し形成した構造になっている。図３では単
位リードパターン２２部分のみを示してある。
【００５２】リードパターン２２はテープ２１に図示し
ない接着剤を介して貼り付けられた金属箔をエッチング
することによって形成される。前記テープ２１は、たと
えば厚さ７５μｍの厚さのポリイミド樹脂からなり、前
記金属箔は、たとえば、厚さ２５μｍの銅箔からなって
いる。
【００５３】テープ２１の両側には、テープキャリヤ２
０を移動操作するために使用されるスプロケット孔２３
が一定間隔に設けられている。
【００５４】テープ２１の中央にはコンタクトホール２
４が設けられている。このコンタクトホール２４の中央
には、前記半導体チップ５の中央に沿って並ぶバンプ電
極７が位置するようになる。
【００５５】前記コンタクトホール２４の両側には、コ
ンタクトホール２４と平行にコンタクトホール２４と同
じ程度の長さになる細長いサイドホール２５が設けられ
ている。また、前記コンタクトホール２４およびサイド
ホール２５の両端には細長のエッジホール２６が設けら
れている。
【００５６】前記一方のサイドホール２５の外側には両
端がエッジホール２６にまで及ぶ細長のアウターリード
ホール２７が設けられている。
【００５７】前記アウターリードホール２７からコンタ
クトホール２４に掛けて複数のリード４が形成されてリ
ードパターン２２が形成されている。リード４は前記ア
ウターリードホール２７を横切る太いアウターリード３
０と、このアウターリード３０から延在しかつアウター
リードホール２７に隣接するサイドホール２５を横切り
コンタクトホール２４の中央よりも僅かに長く延在する
細いインナーリード３１とからなっている。前記コンタ
クトホール２４部分ではインナーリード３１は相互に平
行に延在している。また、インナーリード３１とアウタ
ーリード３０はそれぞれ間隔が異なるため、アウターリ
ード３０から延在するインナーリード３１はアウターリ
ードホール２７とサイドホール２５との間の絶縁性フィ
ルム部分で一部が屈曲したパターンになっている。
【００５８】また、リード４が配置されないサイドホー
ル２５の外側には、細長の調整穴２８，２９が設けられ
ている。
【００５９】前記エッジホール２６，アウターリードホ
ール２７および調整穴２８，２９はそれぞれ分離穴とな
り、各分離穴間の吊り部分３２は、製造の最終段階で二
点鎖線で示すように切断される。また、前記アウターリ
ード３０も切断されＴＣＰの半導体装置が製造される。
また、二点鎖線枠内の絶縁性フィルム部分は基板部分と
なる。
【００６０】また、リード４の表面には金メッキが施さ
れている。
【００６１】このようなテープキャリヤ２０には、図６
に示すように半導体チップ５が固定される。すなわち、
図５に示すように半導体チップ５の上方にテープキャリ
ヤ２０を位置決めした後、半導体チップ５に対してテー
プキャリヤ２０を相対的に接近させ、リード４の内端、
すなわちインナーリード３１の先端を半導体チップ５の
バンプ電極７に熱圧着によって接続する。
【００６２】つぎに、図７および図８に示すように、半
導体チップ５のバンプ電極７を有する面側にデイスペン
サー等によって封止樹脂１０を塗布し、かつ硬化させ
る。これによって、傾斜実装型半導体装置２の封止体
（パッケージ）１７が、実質的に半導体チップ５と封止
樹脂１０とによって形成されることになる。
【００６３】つぎに、図９に示すように、下型３４と上
型３５とからなるリード切断金型３６によって図１０に
示すように、アウターリード３０を切断する。切断はダ
イ３７と切断刃３８によって行われる。
【００６４】つぎに、図１１に示すように、下型４０と
上型４１とからなるリード成形金型４２でリード４（ア
ウターリード３０）を屈曲させるとともに半田溜空間１
４を形成するように屈曲部１５を形成する。
【００６５】成形はダイ４３とポンチ４４で行う。ダイ
４３はＶ字状窪み４５を有するとともに、その外側に傾
斜面４６を有し、ポンチ４４は前記ダイ４３に対応して
Ｖ字状突条４７と傾斜面４８を有する。前記一対のＶ字
状窪み４５とＶ字状突条４７で屈曲部１５を形成し、一
対の傾斜面４６と傾斜面４８で傾斜した実装端部１１を
形成する（図１２参照）。
【００６６】前記傾斜角度（θ1 ）および立ち上がり角
度（θ2 ）は、前記ダイ４３とポンチ４４の形状で決ま
る。たとえば、前記傾斜角度（θ1 ）は３°≦θ1 ≦１
０°になり、前記立ち上がり角度（θ2 ）は１０°≦θ
2 ≦９０°になる。
【００６７】つぎに、図示はしないが吊り部分３２を切
断して、図１および図２に示すような傾斜実装型半導体
装置２を製造する。吊り部分３２の切断は単独の切断金
型で行ってもよく、また前記リード成形金型４２で切断
するようにしてもよい。
【００６８】図１３は本実施形態１の傾斜実装型半導体
装置２を組み込んだ電子装置、すなわちメモリモジュー
ルの平面図、図１４はメモリモジュールの側面図であ
る。
【００６９】メモリモジュール５０は、基板５１と、こ
の基板５１の一面に並べて傾斜実装した複数の傾斜実装
型半導体装置（ＤＲＡＭ）２と、コンデンサ５２と、前
記ＤＲＡＭを制御する半導体装置５３とからなってい
る。前記半導体装置５３はデュアルインライン型となっ
ている。
【００７０】また、並べて傾斜実装される傾斜実装型半
導体装置２群のうち、最下段の傾斜実装型半導体装置２
はコンデンサ５２に支えられて傾斜角度を維持するよう
になっている。したがって、その上の傾斜実装型半導体
装置２は順次重なるようになる。前記傾斜角度（θ1 ）
を小さくすることによってメモリモジュール５０の厚さ
（高さ）を低くすることもできる。
【００７１】メモリモジュール５０の製造においては、
基板５１上にコンデンサ５２，半導体装置５３を載置す
る。また、傾斜実装型半導体装置２群においては、図１
４に示すように、最下段の傾斜実装型半導体装置２をコ
ンデンサ５２上に寄り掛からせるように載置した後、半
田リフローによって同時に傾斜実装型半導体装置２，コ
ンデンサ５２，半導体装置５３を同時に実装する。
【００７２】基板５１の一辺には端子５５が設けられて
いる。また、端子５５が設けられる基板５１の一辺には
方向識別用のスリット５６が設けられている。
【００７３】図１５はメモリモジュールにおける本実施
形態１の傾斜実装型半導体装置２の実装状態を示す模式
的正面図である。この図では、実装基板１に単一の傾斜
実装型半導体装置２を実装した状態を示してある。ま
た、図１６は傾斜実装型半導体装置２の実装状態での平
面図である。また、図１７は本実施形態１の半導体装置
の実装部分を示す拡大断面図である。
【００７４】これらの図で示すように、傾斜実装型半導
体装置２のリード４（アウターリード３０）において
は、前記リード４の折り曲げ部分６に実装面側に開いた
半田溜空間１４を形成するような屈曲部１５を有してい
る。
【００７５】したがって、実装基板１に傾斜実装型半導
体装置２を半田実装した場合、実装基板１のランド１２
上の半田１３は前記半田溜空間１４内に表面張力によっ
て吸い上げられるため半田１３は側方に張り出さなくな
り、隣接するランド１２間での半田同士の接触や信頼性
を低下させるような近接状態が発生しなくなる。
【００７６】また、半田１３は半田溜空間１４内に溜ま
り硬化することから、パッケージ１７側にリード４を伝
わって這い上がることがなく、従来のような基板３（絶
縁性フィルム）部分での隣接するリード４との間のショ
ート現象が発生しなくなる。
【００７７】これらのことから、傾斜実装型半導体装置
２を組み込んだメモリモジュールの傾斜実装型半導体装
置２の実装構造部分の信頼性が高くなる。
【００７８】また、傾斜実装型半導体装置２の実装部分
での半田ブリッジが防止できるため、メモリモジュール
の製造歩留りが向上し、メモリモジュールの製造コスト
の低減を達成することができる。
【００７９】本発明によれば、半田ブリッジが起き難い
傾斜実装型半導体装置２を提供することができるため、
傾斜実装型半導体装置２のリードピッチの一層の狭小化
も可能になる。
【００８０】一方、前記屈曲部１５の下面側の半田溜空
間１４内に埋まった半田１３の硬化収縮によって、基板
３，パッケージ１７および半導体チップ５部分は実装基
板１側に引き寄せられるため、実装高さを低くできる効
果がある。
【００８１】また、前記半田１３から突出する部分から
基板３およびパッケージ１７に至るリード４は、半田が
付着せず弾力部材として作用するため、外力９が作用し
ても、従来のように半導体チップ５の周囲のパッケージ
１７と基板３との境界部分で剥離が発生することがな
い。したがって、傾斜実装型半導体装置２の実装構造の
信頼性が高くなる。
【００８２】図１８（ａ）〜（ｃ）は本実施形態１の半
導体装置におけるリードの変形例を示す拡大断面図であ
る。
【００８３】図１８（ａ）は、リード４の屈曲部１５を
Ｖ字状にするが、Ｖ字状の一辺を真っ直ぐな実装端部１
１に対して略直角にしたもので、半田溜空間１４に高く
半田１３を吸い上げるようにするとともに、パッケージ
１７側の半田１３の先端部分をＶ字状の傾斜した他の辺
の途中で停止させるようにしたものである。これによ
り、半田１３の側方への張り出し防止が図れるととも
に、半田１３のリード４を伝わってのパッケージ１７側
への這い上がりを抑止できる。
【００８４】図１８（ｂ）は、Ｖ字状の屈曲部１５の底
を円弧状にしたものである。この形状でも半田溜空間１
４に確実に半田１３を吸い上げ、半田１３の側方への張
り出し防止が図れるとともに、半田１３のリード４を伝
わってのパッケージ１７側への這い上がりを抑止でき
る。
【００８５】図１８（ｃ）は、屈曲部１５をＵ字状に形
成したものである。この形状でも半田溜空間１４に確実
に半田１３を吸い上げ、半田１３の側方への張り出し防
止が図れるとともに、半田１３のリード４を伝わっての
パッケージ１７側への這い上がりを抑止できる。
【００８６】いずれの場合においても、半田ブリッジが
起きないように、前記屈曲部１５を選択して所望の半田
溜空間１４を設定する必要がある。従来の傾斜実装型半
導体装置において、半田の両側への張り出しや這い上が
りによって半田ブリッジが発生したり、発生しない構造
の場合、本発明のようにリード４の折り曲げ部分６また
は折り曲げ部分６から実装端部１１に亘る部分に半田溜
空間１４を形成するような屈曲部１５を設けることによ
って、半田の両側への張り出しや這い上がりによる半田
ブリッジの発生を確実に防止することができる。
【００８７】（実施形態２）図１９は本発明の実施形態
２である半導体装置の一部を示す拡大断面図である。
【００８８】本実施形態２は、屈曲部１５を２箇所に設
けて２箇所に半田溜空間１４を形成した例である。半田
を吸い上げる箇所が多いことから、半田の側方への張り
出しを抑止できる。また、全体で半田吸い上げ空間が大
きくなるため、半田１３をパッケージ１７近傍にまで這
い上がらせることが防止できる。
【００８９】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、前記実施形態では、傾斜実装型半導体装置はＴＣＰ
型としたが、リードフレームを用いて製造される樹脂封
止型半導体装置の場合でも同様に適用できる。
【００９０】また、前記実施形態では本発明をＤＲＡＭ
に適用した例について説明したが、他の半導体装置、た
とえばＳＤＲＡＭ，ＲＡＭＢＵＳ等にも適用できる。
【００９１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるメモリ
モジュールの製造技術に適用した場合について説明した
が、それに限定されるものではなく、たとえば、ＩＣカ
ード等他の電子装置の製造技術などに適用できる。
【００９２】本発明は少なくとも傾斜実装型半導体装置
の製造技術には適用できる。
【００９３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００９４】（１）傾斜実装型半導体装置のリードに屈
曲部を設けて余分な半田を吸い上げる半田溜空間を設け
ていることから、実装時半田は前記半田溜空間内に吸い
上げられるため、側方に張り出さなくなり、ランド間の
半田ショートが防止できるようになる。
【００９５】（２）傾斜実装型半導体装置のリードに屈
曲部を設けて余分な半田を吸い上げる半田溜空間を設け
ていることから、実装時半田は前記半田溜空間内に吸い
上げられ、半田溜空間内で固まることから、パッケージ
側にリードを伝わって半田が這い上がることがなく、従
来のような基板（絶縁性フィルム）部分での隣接するリ
ード間の半田ショート現象が発生しなくなる。
【００９６】（３）前記（１）および（２）により、半
田ブリッジが起き難い傾斜実装型半導体装置を提供する
ことができるため、傾斜実装型半導体装置のリードピッ
チの一層の狭小化が可能になる。
【００９７】（４）パッケージや基板から突出するリー
ドは屈曲部を越えてパッケージ側に半田が這い上がらな
いことから、半田接合部分からパッケージや基板に至る
リード部分は弾力部材として作用し、パッケージや基板
部分に外力が作用しても、従来のように半導体チップの
周囲のパッケージ部分と基板との境界部分にクラックや
剥離が発生することがなく、傾斜実装型半導体装置の実
装構造の信頼性が高くなる。
【００９８】（５）前記（１）乃至（４）により、本発
明の傾斜実装型半導体装置を組み込んだメモリモジュー
ル等の電子装置の信頼性が高くなる。
【００９９】（６）前記（１）乃至（４）により、本発
明の傾斜実装型半導体装置を組み込んだメモリモジュー
ル等の電子装置の製造歩留りの向上が図れ、電子装置の
コストの低減が達成できる。
【０１００】（７）半田溜空間部分の半田の硬化収縮に
よってパッケージ部分は実装基板側に引き寄せられるた
め、傾斜実装型半導体装置の実装高さを低くできる効果
がある。したがって、本発明の傾斜実装型半導体装置を
組み込んだ電子装置の薄型化が達成できる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の断面図
である。
【図２】本実施形態１の半導体装置の平面図である。
【図３】本実施形態１の半導体装置の製造に用いるテー
プキャリヤを示す平面図である。
【図４】図３のＡ−Ａ線に沿う断面図である。
【図５】本実施形態１の半導体装置の製造において、半
導体チップの上方にテープキャリヤを位置させた状態を
示す断面図である。
【図６】本実施形態１の半導体装置の製造において、半
導体チップの電極にテープキャリヤのリードを接続した
状態を示す断面図である。
【図７】本実施形態１の半導体装置の製造において、半
導体チップ上のリード等を封止樹脂で被った状態を示す
断面図である。
【図８】本実施形態１の半導体装置の製造において、半
導体チップ上のリード等を封止樹脂で被った状態を示す
平面図である。
【図９】本実施形態１の半導体装置の製造において、リ
ード切断金型でリードを切断する状態を示す断面図であ
る。
【図１０】本実施形態１の半導体装置の製造において、
リード切断金型でリードが切断されたテープキャリヤを
示す断面図である。
【図１１】本実施形態１の半導体装置の製造において、
リード成形金型でリードを切断する状態を示す断面図で
ある。
【図１２】本実施形態１の半導体装置の製造において、
リード成形金型でリードが成形されたテープキャリヤを
示す断面図である。
【図１３】本実施形態１の半導体装置等が組み込まれた
メモリモジュールを示す平面図である。
【図１４】本実施形態１の半導体装置等が組み込まれた
メモリモジュールを示す平面図である。
【図１５】本実施形態１の半導体装置の実装状態を示す
模式的側面図である。
【図１６】本実施形態１の半導体装置の実装状態を示す
平面図である。
【図１７】本実施形態１の半導体装置の実装部分を示す
拡大断面図である。
【図１８】本実施形態１の半導体装置におけるリードの
変形例を示す拡大断面図である。
【図１９】本発明の実施形態２である半導体装置の一部
を示す拡大断面図である。
【図２０】従来の傾斜実装型半導体装置の実装状態を示
す模式的側面図である。
【図２１】従来の傾斜実装型半導体装置の実装状態を示
す平面図である。
【図２２】従来の傾斜実装型半導体装置の実装部分を示
す拡大断面図である。
【符号の説明】
１…実装基板、２…半導体装置（傾斜実装型半導体装
置）、３…基板、４…リード、５…半導体チップ、６…
折り曲げ部分、７…バンプ電極、８…下地電極、９…外
力、１０…封止樹脂、１１…実装端部、１２…ランド、
１３…半田、１４…半田溜空間、１５…屈曲部、１７…
封止体（パッケージ）、２０…テープキャリヤ、２１…
テープ、２２…リードパターン、２３…スプロケット
孔、２４…コンタクトホール、２５…サイドホール、２
６…エッジホール、２７…アウターリードホール、２
８，２９…調整穴、３…アウターリード、３１…インナ
ーリード、３２…吊り部分、３３…せ、３４…下型、３
５…上型、３６…リード切断金型、３７…ダイ、３８…
切断刃、４０…下型、４１…上型、４２…リード成形金
型、４３…ダイ、４４…ポンチ、４５…Ｖ字状窪み、４
６…傾斜面、４７…Ｖ字状突条、４８…傾斜面、５０…
メモリモジュール、５１…基板、５２…コンデンサ、５
３…半導体装置、５５…端子、５６…スリット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 英樹 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西 邦彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 パッケージの一側に突出するリードを傾
    斜するように途中で折り曲げて先端部分を実装端部とし
    た半導体装置であって、前記リードの折り曲げ部分また
    は折り曲げ部分から前記実装端部に亘る部分に、半田溜
    空間を形成するような屈曲部を有していることを特徴と
    する半導体装置。
  2. 【請求項２】 パッケージの一側に突出するリードを所
    定の傾斜角度（θ1）で傾斜するように途中で折り曲げ
    て先端部分を実装端部とした半導体装置であって、前記
    リードの折り曲げ部分または折り曲げ部分から前記実装
    端部に亘る部分に、実装面側に開いた半田溜空間を形成
    するような屈曲部を前記リードの実装端部に対して所定
    の立ち上がり角度（θ2 ）で設けたことを特徴とする半
    導体装置。
  3. 【請求項３】 前記屈曲部が複数設けられていることを
    特徴とする請求項１または請求項２に記載の半導体装
    置。
  4. 【請求項４】 前記リードはＶ字状またはＵ字状に屈曲
    して前記半田溜空間を形成していることを特徴とする請
    求項１乃至請求項３のいずれか１項に記載の半導体装
    置。
  5. 【請求項５】 前記リードは絶縁性フィルムに支持され
    ていることを特徴とする請求項１乃至請求項４のいずれ
    か１項に記載の半導体装置。
  6. 【請求項６】 前記傾斜角度（θ1 ）が３°≦θ1 ≦１
    ０°になり、前記立ち上がり角度（θ2 ）が１０°≦θ
    2 ≦９０°になることを特徴とする請求項２乃至請求項
    ５のいずれか１項に記載の半導体装置。
  7. 【請求項７】 絶縁性のテープに所定のリードパターン
    を設けたテープキャリヤを用意する工程と、前記テープ
    キャリヤの所定リード部分に半導体チップの電極を接続
    して半導体チップをテープキャリヤに固定する工程と、
    前記半導体チップの電極を有する面側を封止樹脂で被い
    パッケージを形成する工程と、各リードをテープキャリ
    ヤから切断分離させかつリード先端を折り曲げてリード
    面に対して所定の角度（θ1 ）傾斜する実装端部を形成
    する工程と、前記半導体チップや前記パッケージ部分を
    吊るテープ部分を切断して半導体装置を形成する工程と
    を有する半導体装置の製造方法であって、前記リード切
    断後、前記リード先端部分を成形して前記リードの折り
    曲げ部分または折り曲げ部分から実装端部に亘る部分
    に、実装面側に開いた半田溜空間を形成するような屈曲
    部を前記リードの実装端部に対して所定の立ち上がり角
    度（θ2 ）で形成することを特徴とする半導体装置の製
    造方法。
  8. 【請求項８】 前記リードをＶ字状やＵ字状に屈曲させ
    て前記屈曲部を形成することを特徴とする請求項７に記
    載の半導体装置の製造方法。
  9. 【請求項９】 実装基板と、前記実装基板のランドに半
    田を介して傾斜状態で実装される半導体装置を有する電
    子装置であって、前記半導体装置はパッケージの一側に
    突出するリードを傾斜角度（θ1 ）で傾斜するように途
    中で折り曲げて先端部分を実装端部とし、前記リードの
    折り曲げ部分または折り曲げ部分から実装端部に亘る部
    分に、実装面側に開いた半田溜空間を形成するような屈
    曲部を前記リードの実装端部に対して所定の立ち上がり
    角度（θ2 ）で形成した半導体装置であり、前記半田は
    前記半田溜空間内に留まる構成になっていることを特徴
    とする電子装置。
  10. 【請求項１０】 前記屈曲部は複数設けられ、前記パッ
    ケージ側に延在する半田はパッケージ寄りの前記屈曲部
    内で留まっていることを特徴とする請求項９に記載の電
    子装置。
  11. 【請求項１１】 前記リードはＶ字状またはＵ字状に屈
    曲して前記半田溜空間を形成していることを特徴とする
    請求項９または請求項１０に記載の電子装置。
  12. 【請求項１２】 前記リードは絶縁性フィルムに支持さ
    れていることを特徴とする請求項９乃至請求項１１のい
    ずれか１項に記載の電子装置。
  13. 【請求項１３】 実装基板と、パッケージの一側に突出
    するリードを所定の傾斜角度（θ1 ）で傾斜するように
    途中で折り曲げて先端部分を実装端部とし、前記リード
    の折り曲げ部分または折り曲げ部分から実装端部に亘る
    部分に、実装面側に開いた半田溜空間を形成するような
    屈曲部を前記リードの実装端部に対して所定の立ち上が
    り角度（θ2 ）で形成した半導体装置を用意した後、前
    記実装基板のランドに半導体装置の実装端部を重ねた状
    態で前記ランドまたは前記ランドとリードに予め被着さ
    せた半田を一時的に溶融して半田で実装端部をランドに
    固定する電子装置の製造方法であって、前記溶融した半
    田が前記半田溜空間内に留まり、パッケージ側に這い上
    がらないように前記屈曲部や半田量を設定しておき、そ
    の後実装を行うことを特徴とする電子装置の製造方法。
  14. 【請求項１４】 前記屈曲部を複数設け、前記パッケー
    ジ寄りの前記屈曲部内で半田が留まるようにすることを
    特徴とする請求項１３に記載の電子装置の製造方法。
JP13988597A 1997-05-29 1997-05-29 半導体装置，半導体装置の製造方法，電子装置および電子装置の製造方法 Withdrawn JPH10335560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13988597A JPH10335560A (ja) 1997-05-29 1997-05-29 半導体装置，半導体装置の製造方法，電子装置および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13988597A JPH10335560A (ja) 1997-05-29 1997-05-29 半導体装置，半導体装置の製造方法，電子装置および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10335560A true JPH10335560A (ja) 1998-12-18

Family

ID=15255864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13988597A Withdrawn JPH10335560A (ja) 1997-05-29 1997-05-29 半導体装置，半導体装置の製造方法，電子装置および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10335560A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892526A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892526A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置的制造方法
CN110892526B (zh) * 2017-10-26 2023-09-15 新电元工业株式会社 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US6911353B2 (en) Semiconductor device and method of manufacturing same
US7005325B2 (en) Semiconductor package with passive device integration
US6507093B2 (en) Lead frame for fabricating surface mount type semiconductor devices with high reliability
US5554886A (en) Lead frame and semiconductor package with such lead frame
US6521987B1 (en) Plastic integrated circuit device package and method for making the package
US6838767B2 (en) Semiconductor device
KR980012316A (ko) 반도체 장치 및 그 제조 방법
US6794762B2 (en) Electronic component and fabrication method thereof
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2942924B2 (ja) ボールグリッドアレイ半導体パッケージ及びその製造方法
US5406119A (en) Lead frame
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001196641A (ja) 表面実装型の半導体装置
JPH10335560A (ja) 半導体装置，半導体装置の製造方法，電子装置および電子装置の製造方法
KR100350084B1 (ko) 반도체 패키지의 와이어 본딩방법
JP4737995B2 (ja) 半導体装置
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
US7199455B2 (en) Molded resin semiconductor device having exposed semiconductor chip electrodes
JP3179414B2 (ja) 半導体装置及びその製造方法
JP2805471B2 (ja) 面実装型ダイオードの製造方法
CN217444382U (zh) 半导体封装框架及结构
JPH0744018Y2 (ja) 突起電極部構造
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
JPS60107848A (ja) 半導体装置およびこれに用いられるリ−ドフレ−ム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040803