JPH10333757A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH10333757A JPH10333757A JP14133597A JP14133597A JPH10333757A JP H10333757 A JPH10333757 A JP H10333757A JP 14133597 A JP14133597 A JP 14133597A JP 14133597 A JP14133597 A JP 14133597A JP H10333757 A JPH10333757 A JP H10333757A
- Authority
- JP
- Japan
- Prior art keywords
- state
- voltage
- input voltage
- detecting
- shift registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 マイクロ波管の電源回路で高圧トランスの一
次巻き線に複数の電圧調整タップを設け、サイリスタ等
によりこの電圧調整タップを切り替える方法において、
従来技術では出力電圧にオーバシュート、振動が生じて
しまい、伝送特性が劣化していた。 【解決手段】 入力交流電圧を検出するトランス８、整
流器９、電圧比較器１０から成る電圧検出手段と、この
検出手段の出力を２値化する２進コード化回路１１と、
この回路１１の出力を遷移状態で処理するシフトレジス
タ１２、１２’と、ゼロクロス点検出回路１６と、状態
変化検出回路１３、１３’から成る処理手段と、この処
理手段の出力をデコードしてサイリスタ１５、１５’、
１５”に出力する２進デコード回路１４を有している。
本発明では、従来タップ切り替えをステップ状に行って
いたものを、遷移領域をもたせることにより、漸増また
は漸減状に出力電圧を切り替えることが実現できる。
次巻き線に複数の電圧調整タップを設け、サイリスタ等
によりこの電圧調整タップを切り替える方法において、
従来技術では出力電圧にオーバシュート、振動が生じて
しまい、伝送特性が劣化していた。 【解決手段】 入力交流電圧を検出するトランス８、整
流器９、電圧比較器１０から成る電圧検出手段と、この
検出手段の出力を２値化する２進コード化回路１１と、
この回路１１の出力を遷移状態で処理するシフトレジス
タ１２、１２’と、ゼロクロス点検出回路１６と、状態
変化検出回路１３、１３’から成る処理手段と、この処
理手段の出力をデコードしてサイリスタ１５、１５’、
１５”に出力する２進デコード回路１４を有している。
本発明では、従来タップ切り替えをステップ状に行って
いたものを、遷移領域をもたせることにより、漸増また
は漸減状に出力電圧を切り替えることが実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、安定化電源回路に関
し、特に、安定化電源回路の出力過渡特性の改善に関す
る。
し、特に、安定化電源回路の出力過渡特性の改善に関す
る。
【０００２】
【従来の技術】クライストロンや進行波管等マイクロ波
管を用いた電力増幅装置では、商用電源の変動に対して
管球のコレクタ電圧等を一定電圧に維持するために、一
次供給側に誘導形電圧調整器（ＩＶＲ）や定電圧定周波
数電源装置（ＣＶＣＦ）等を設置する場合が多くある。
管を用いた電力増幅装置では、商用電源の変動に対して
管球のコレクタ電圧等を一定電圧に維持するために、一
次供給側に誘導形電圧調整器（ＩＶＲ）や定電圧定周波
数電源装置（ＣＶＣＦ）等を設置する場合が多くある。
【０００３】しかしながら、これら電源機器の故障時に
は通常、商用電源にバイパスされるために、電力増幅装
置自身でもコレクタ電圧を安定化することが望まれる。
は通常、商用電源にバイパスされるために、電力増幅装
置自身でもコレクタ電圧を安定化することが望まれる。
【０００４】従来、電力増幅装置の安定化電源回路とし
ては、コレクタ等を発生させる高圧トランスの一次巻き
線に複数の電圧調整タップを設け、入力電圧にしたがっ
てサイリスタ等によりこの電圧調整タップを切り替える
方法が実用化されている。
ては、コレクタ等を発生させる高圧トランスの一次巻き
線に複数の電圧調整タップを設け、入力電圧にしたがっ
てサイリスタ等によりこの電圧調整タップを切り替える
方法が実用化されている。
【０００５】図７はこのような従来例を示すブロック図
である。
である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術の問題は、タップの切り替えが起こった場合
に、タップの切り替えをステップ状に行っているので、
図３のａに示すように出力電圧はオーバシュートを生
じ、振動してしまう。この振動はクライストロン等マイ
クロ波管の電極電圧を変動させてしまうので、マイクロ
波管の動作に影響を与え、位相廻りを起こしたり、位相
雑音を増加させるので伝送特性が劣化してしまうことで
あった。
来の技術の問題は、タップの切り替えが起こった場合
に、タップの切り替えをステップ状に行っているので、
図３のａに示すように出力電圧はオーバシュートを生
じ、振動してしまう。この振動はクライストロン等マイ
クロ波管の電極電圧を変動させてしまうので、マイクロ
波管の動作に影響を与え、位相廻りを起こしたり、位相
雑音を増加させるので伝送特性が劣化してしまうことで
あった。
【０００７】このオーバシュートや電圧振動が生ずる理
由は、一般に変圧器の二次側の整流・平滑回路にチョー
クコイルと平滑コンデンサを使用するが、これらの素子
にタップ切り替えによってステップ状の電圧変化を与え
ると二次系のステップ応答をするためである。すなわ
ち、チョークコイルのインダクタンスをＬ、平滑コンデ
ンサの容量をＣ、クライストロン等負荷の等価抵抗をＲ
とすれば、
由は、一般に変圧器の二次側の整流・平滑回路にチョー
クコイルと平滑コンデンサを使用するが、これらの素子
にタップ切り替えによってステップ状の電圧変化を与え
ると二次系のステップ応答をするためである。すなわ
ち、チョークコイルのインダクタンスをＬ、平滑コンデ
ンサの容量をＣ、クライストロン等負荷の等価抵抗をＲ
とすれば、
【０００８】
【０００９】として、伝達関数Ｇ（s)は
【００１０】
【００１１】また、この系のステップ応答Ｙ（s)は
【００１２】
【００１３】であり、図４に示す応答特性が知られてい
る。
る。
【００１４】この伝達関数等から、タップ切り替え時に
電圧振動を起こさないようにするチョークコイル、平滑
コンデンサの組み合わせを選択することも可能である
が、通常は非常に大きなチョークコイルが必要となり、
装置の形状が大型化するために、実用的ではない。
電圧振動を起こさないようにするチョークコイル、平滑
コンデンサの組み合わせを選択することも可能である
が、通常は非常に大きなチョークコイルが必要となり、
装置の形状が大型化するために、実用的ではない。
【００１５】本発明は従来の上記実情に鑑み、従来の技
術に内在する上記欠点を解消する為になされたものであ
り、従って本発明の目的は、タップ切り替え時のオーバ
シュート、電圧振動の低減を行い、伝送特性の大幅な改
善を可能とした新規な安定化電源回路を提供することに
ある。
術に内在する上記欠点を解消する為になされたものであ
り、従って本発明の目的は、タップ切り替え時のオーバ
シュート、電圧振動の低減を行い、伝送特性の大幅な改
善を可能とした新規な安定化電源回路を提供することに
ある。
【００１６】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る電源回路は、サイリスタの切り替えの
遷移領域を有し、この遷移領域は、出力電圧を、ステッ
プ状態に変化させるのではなく、現在の状態とつぎに選
択される状態を交互に繰り返しながら、漸増または漸減
する状態の領域である。
に、本発明に係る電源回路は、サイリスタの切り替えの
遷移領域を有し、この遷移領域は、出力電圧を、ステッ
プ状態に変化させるのではなく、現在の状態とつぎに選
択される状態を交互に繰り返しながら、漸増または漸減
する状態の領域である。
【００１７】更に詳しくは、本発明に係る安定化電源回
路は、交流入力電圧の高低状態を検出する入力電圧検出
手段と、該入力電圧検出手段の検出電圧を２進コード化
する２進コード化手段と、該２進コード化手段から出力
される２値データをの入力する第１及び第２のシフトレ
ジスタと、前記交流入力電圧のゼロクロス点を検出して
前記第１及び第２のシフトレジスタの出力を読み出すク
ロックを発生するゼロクロス点検出手段と、前記２進コ
ード化手段の出力から前記入力電圧の状態変化を検出し
て前記第１または第２のシフトレジスタにプリセット値
をロードする状態変化検出手段と、前記第１及び第２の
シフトレジスタの出力をデコードする２進デコード手段
と、該２進デコード手段の出力によりサイリスタスイッ
チを駆動制御するサイリスタとを具備して構成される。
路は、交流入力電圧の高低状態を検出する入力電圧検出
手段と、該入力電圧検出手段の検出電圧を２進コード化
する２進コード化手段と、該２進コード化手段から出力
される２値データをの入力する第１及び第２のシフトレ
ジスタと、前記交流入力電圧のゼロクロス点を検出して
前記第１及び第２のシフトレジスタの出力を読み出すク
ロックを発生するゼロクロス点検出手段と、前記２進コ
ード化手段の出力から前記入力電圧の状態変化を検出し
て前記第１または第２のシフトレジスタにプリセット値
をロードする状態変化検出手段と、前記第１及び第２の
シフトレジスタの出力をデコードする２進デコード手段
と、該２進デコード手段の出力によりサイリスタスイッ
チを駆動制御するサイリスタとを具備して構成される。
【００１８】
【作用】本発明において、サイリスタの切り替えを行う
場合には、遷移領域を設けることにより、現在の状態と
次に選択された状態を交互に繰り返しながら切り替えが
行われるために、整流出力電圧がステップ状ではなく、
漸増または漸減状に変化していき、切り替え点における
オーバシュート、電圧振動を抑える効果が得られる。
場合には、遷移領域を設けることにより、現在の状態と
次に選択された状態を交互に繰り返しながら切り替えが
行われるために、整流出力電圧がステップ状ではなく、
漸増または漸減状に変化していき、切り替え点における
オーバシュート、電圧振動を抑える効果が得られる。
【００１９】
【発明の実施の形態】次に、本発明をその好ましい一実
施の形態について図面を参照しながら説明する。
施の形態について図面を参照しながら説明する。
【００２０】図１は本発明による一実施の形態を示すブ
ロック構成図である。
ロック構成図である。
【００２１】図１を参照するに、一対の入力端子１、
１’から入力された交流電圧は、電源トランス３に供給
される。電源トランス３は一次巻き線に複数の調整タッ
プを有しており、各々にサイリスタスイッチ２、２’、
２”が接続され、入力電圧に対応したサイリスタ１５、
１５’、１５”が点弧される。
１’から入力された交流電圧は、電源トランス３に供給
される。電源トランス３は一次巻き線に複数の調整タッ
プを有しており、各々にサイリスタスイッチ２、２’、
２”が接続され、入力電圧に対応したサイリスタ１５、
１５’、１５”が点弧される。
【００２２】なお、本実施の形態では、説明の便宜上、
調整タップを例えば３個として説明するが、３個以上と
してもよいことは勿論である。整流器４、チョークコイ
ル５並びにコンデンサ６は整流平滑回路を構成し、マイ
クロ波管７に直流電圧を与える。
調整タップを例えば３個として説明するが、３個以上と
してもよいことは勿論である。整流器４、チョークコイ
ル５並びにコンデンサ６は整流平滑回路を構成し、マイ
クロ波管７に直流電圧を与える。
【００２３】一方、交流入力電圧は、検出トランス８、
整流器９並びに電圧比較器１０により入力電圧に対応し
た状態、例えば、入力電圧の高低により図２に示すよう
にＨ（＋３．３％以上）、Ｍ（−３．３〜＋３．３
％）、Ｌ（−３．３％以下）の３状態を検出する。即
ち、入力電圧を検出する検出トランス８、整流器９及び
電圧比較器１０は入力電圧状態を検出する入力電圧検出
手段を構成している。
整流器９並びに電圧比較器１０により入力電圧に対応し
た状態、例えば、入力電圧の高低により図２に示すよう
にＨ（＋３．３％以上）、Ｍ（−３．３〜＋３．３
％）、Ｌ（−３．３％以下）の３状態を検出する。即
ち、入力電圧を検出する検出トランス８、整流器９及び
電圧比較器１０は入力電圧状態を検出する入力電圧検出
手段を構成している。
【００２４】ここで、状態Ｍは入力された交流電圧が許
容範囲内にある場合を、状態Ｌは状態Ｍより低い場合
を、状態Ｈは状態Ｍより高い場合をそれぞれ示してい
る。
容範囲内にある場合を、状態Ｌは状態Ｍより低い場合
を、状態Ｈは状態Ｍより高い場合をそれぞれ示してい
る。
【００２５】２進化コーダ（２進コード化回路）１１で
は検出された３状態を、例えば図５に示すように、２桁
の２進数化する。この２進コードをシフトレジスタ１
２、１２’に入力し、交流ゼロクロス点検出回路１６か
ら送出される交流のゼロクロス点毎に発生するクロック
により読み出す。
は検出された３状態を、例えば図５に示すように、２桁
の２進数化する。この２進コードをシフトレジスタ１
２、１２’に入力し、交流ゼロクロス点検出回路１６か
ら送出される交流のゼロクロス点毎に発生するクロック
により読み出す。
【００２６】ここで状態変化検出回路１３、１３’で
は、交流入力電圧が変動して状態Ｈ、Ｍ、Ｌの変化が発
生した場合に、シフトレジスタ１２、１２’に対し、プ
リセット値を強制的にロードする。このプリセット値の
入力は、図６に示すように、例えば１６段のシフトレジ
スタを使用する時には、１、５、７、９、１０、１３、
１４、１５段に次の状態（ここでは交流入力電圧が高く
なって高電圧のＨ状態から許容範囲内の電圧、Ｍ状態に
降下させるときの遷移でシフトレジスタ１２’が１→０
となる例を示す）をロードする。
は、交流入力電圧が変動して状態Ｈ、Ｍ、Ｌの変化が発
生した場合に、シフトレジスタ１２、１２’に対し、プ
リセット値を強制的にロードする。このプリセット値の
入力は、図６に示すように、例えば１６段のシフトレジ
スタを使用する時には、１、５、７、９、１０、１３、
１４、１５段に次の状態（ここでは交流入力電圧が高く
なって高電圧のＨ状態から許容範囲内の電圧、Ｍ状態に
降下させるときの遷移でシフトレジスタ１２’が１→０
となる例を示す）をロードする。
【００２７】図６に示された本実施の形態では、シフト
レジスタ１２または１２’のパラレル入力ＰＩ１、ＰＩ
５、ＰＩ７、ＰＩ９、ＰＩ１０、ＰＩ１３、ＰＩ１４、
ＰＩ１５が選択された場合が示されているが、これは任
意でよく、例えば、偶数または奇数番の各入力端子でも
よい。このような任意のパラレル入力端子をプリセット
して任意の選択組み合わせを作る方式のシフトレジスタ
は容易に構成可能である。
レジスタ１２または１２’のパラレル入力ＰＩ１、ＰＩ
５、ＰＩ７、ＰＩ９、ＰＩ１０、ＰＩ１３、ＰＩ１４、
ＰＩ１５が選択された場合が示されているが、これは任
意でよく、例えば、偶数または奇数番の各入力端子でも
よい。このような任意のパラレル入力端子をプリセット
して任意の選択組み合わせを作る方式のシフトレジスタ
は容易に構成可能である。
【００２８】この結果、シフトレジスタ１２、１２’の
出力は現在の状態と次に選択された状態を交互に繰り返
しながら切り替えが行われる。
出力は現在の状態と次に選択された状態を交互に繰り返
しながら切り替えが行われる。
【００２９】このように、入力交流電圧が高い値（状態
Ｈ）または低い値（状態Ｌ）として検出された場合に、
高い値（状態Ｈ）から低い値（状態Ｍ）に変化させる
（図６に示された例）かまたは低い値（状態Ｌ）から高
い値（状態Ｍ）に変化させるときに、現在の状態と次に
選択された状態を交互に繰り返しながら切り替えを実行
し、整流出力電圧がステップ状ではなく、漸増または漸
減状に切り替える状態を本発明では遷移状態といい、そ
の切替変化領域を遷移領域と定義している。
Ｈ）または低い値（状態Ｌ）として検出された場合に、
高い値（状態Ｈ）から低い値（状態Ｍ）に変化させる
（図６に示された例）かまたは低い値（状態Ｌ）から高
い値（状態Ｍ）に変化させるときに、現在の状態と次に
選択された状態を交互に繰り返しながら切り替えを実行
し、整流出力電圧がステップ状ではなく、漸増または漸
減状に切り替える状態を本発明では遷移状態といい、そ
の切替変化領域を遷移領域と定義している。
【００３０】図６においては状態Ｈから状態Ｍに変化す
る場合について説明されているが、逆に状態Ｌから状態
Ｍに変化する場合についてもほぼ同様に説明できるが、
ここではその説明は省略されている。
る場合について説明されているが、逆に状態Ｌから状態
Ｍに変化する場合についてもほぼ同様に説明できるが、
ここではその説明は省略されている。
【００３１】２進デコーダ１４は、シフトレジスタ１
２、１２’の２進を元のＨ、Ｍ、Ｌの選択にもどし、サ
イリスタ駆動回路１５、１５’、１５”に選択すべきサ
イリスタスイッチを連絡する。サイリスタ駆動回路１
５、１５’、１５”はゼロクロス点でサイリスタスイッ
チ２、２’、２”を駆動する。
２、１２’の２進を元のＨ、Ｍ、Ｌの選択にもどし、サ
イリスタ駆動回路１５、１５’、１５”に選択すべきサ
イリスタスイッチを連絡する。サイリスタ駆動回路１
５、１５’、１５”はゼロクロス点でサイリスタスイッ
チ２、２’、２”を駆動する。
【００３２】
【実施例】次に、本発明をその好ましい一実施例につい
て図面を参照しながら詳細に説明する。
て図面を参照しながら詳細に説明する。
【００３３】図１に示すブロック構成図において、平滑
回路の一般的な定数はチョークコイルのインダクタンス
をＬ、平滑コンデンサの容量をＣとすれば、その共振周
波数波は全波整流の脈流周波数が１００Ｈｚであるの
で、その１／１０程度となり、
回路の一般的な定数はチョークコイルのインダクタンス
をＬ、平滑コンデンサの容量をＣとすれば、その共振周
波数波は全波整流の脈流周波数が１００Ｈｚであるの
で、その１／１０程度となり、
【００３４】
【００３５】
【００３６】が選定されている場合には、従来技術の例
では図３のａの振動周波数は１０Ｈｚとなる。これに対
して本発明における前述の１６段シフトレジスタを使用
する場合には、クロック周波数は１００Ｈｚ（周期１０
ｍＳ）となるので、１６×１０＝１６０ｍＳの遷移状態
を有することになり、電圧振動がはるかに低減される。
では図３のａの振動周波数は１０Ｈｚとなる。これに対
して本発明における前述の１６段シフトレジスタを使用
する場合には、クロック周波数は１００Ｈｚ（周期１０
ｍＳ）となるので、１６×１０＝１６０ｍＳの遷移状態
を有することになり、電圧振動がはるかに低減される。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
電源トランスタップ切り替え時のオーバシュート、電圧
振動を容易に低減できるために、マイクロ波管への安定
した電圧供給が期待され、伝送特性の改善が廉価に、か
つ装置の形状を大きくすることなく実施することができ
る。
電源トランスタップ切り替え時のオーバシュート、電圧
振動を容易に低減できるために、マイクロ波管への安定
した電圧供給が期待され、伝送特性の改善が廉価に、か
つ装置の形状を大きくすることなく実施することができ
る。
【００３８】その理由は、従来タップ切り替えをステッ
プ状に行っていたものを、遷移領域をもたせることによ
り、漸増または漸減状に出力電圧を切り替えることが実
現できるからである。また、本発明の構成部品類は汎用
のものでよく、廉価に実現できるからである。
プ状に行っていたものを、遷移領域をもたせることによ
り、漸増または漸減状に出力電圧を切り替えることが実
現できるからである。また、本発明の構成部品類は汎用
のものでよく、廉価に実現できるからである。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すブロック構成図で
ある。
ある。
【図２】入力電圧に対する電源トランスタップ切り替え
による出力電圧を示す図である。
による出力電圧を示す図である。
【図３】タップ切り替え点後の電圧振動波形を、本発明
と従来例を比較して示した図である。
と従来例を比較して示した図である。
【図４】二次系の過渡応答波形図である。
【図５】本発明による入力電圧に対する２進コード化の
例を示す図である。
例を示す図である。
【図６】本発明による切り替えの遷移状態を示す図であ
る。
る。
【図７】従来技術の一例を示すブロック図である。
１、１’…交流入力端子 ２、２’、２”…サイリスタスイッチ ３…電源トランス ４…整流器 ５…平滑チョークコイル ６…平滑コンデンサ ７…マイクロ波管（クライストロンまたは進行波管） ８…入力電圧検出用トランス ９…整流器 １０…電圧比較器 １１…２進コード化回路 １２、１２’…シフトレジスタ １３、１３’…状態変化検出回路 １４…２進デコード回路 １５、１５’、１５”…サイリスタ駆動回路 １６…交流ゼロクロス点検出回路
Claims (4)
- 【請求項１】 入力交流電圧の変動を検出して変圧器の
一次券線に設けた複数のタップの切り替えによって出力
電圧を安定化する電源回路において、タップの切り替え
に、出力電圧をステップ状に変化させるのではなく、現
在の状態と次に選択される状態を交互に繰り返しなが
ら、漸増または漸減する状態の遷移領域を持たせたこと
を特徴とする安定化電源回路。 - 【請求項２】 前記遷移領域の生成回路としてシフトレ
ジスタおよびゼロクロス点検出回路を有することを更に
特徴とする請求項１に記載の安定化電源回路。 - 【請求項３】 交流入力電圧の高低状態を検出する入力
電圧検出手段と、該入力電圧検出手段の検出電圧を２進
化する２進コード化手段と、該２進コード化手段から出
力される２値データを入力する第１及び第２のシフトレ
ジスタと、前記交流入力電圧のゼロクロス点を検出して
前記第１及び第２のシフトレジスタの出力を読み出すク
ロックを発生するゼロクロス点検出手段と、前記２進コ
ード化手段の出力から前記入力電圧の状態変化を検出し
て前記第１または第２のシフトレジスタにプリセット値
をロードする状態変化検出手段と、前記第１及び第２の
シフトレジスタの出力をデコードする２進デコード手段
と、該２進デコード手段の出力によりサイリスタスイッ
チを駆動制御するサイリスタとを具備することを特徴と
した安定化電源回路。 - 【請求項４】 前記入力電圧検出手段を、交流入力電圧
を検出する検出トランスと、該検出トランスの出力を整
流する整流器と、該整流器の出力と基準電圧とを比較し
検出された電圧が許容値内にある第１の状態と許容値よ
り高い第２の状態と許容値より低い第３の状態を出力す
る電圧比較器とを有することを更に特徴とする請求項３
に記載の安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14133597A JP3183455B2 (ja) | 1997-05-30 | 1997-05-30 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14133597A JP3183455B2 (ja) | 1997-05-30 | 1997-05-30 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10333757A true JPH10333757A (ja) | 1998-12-18 |
| JP3183455B2 JP3183455B2 (ja) | 2001-07-09 |
Family
ID=15289566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14133597A Expired - Fee Related JP3183455B2 (ja) | 1997-05-30 | 1997-05-30 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183455B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002315192A (ja) * | 2001-04-05 | 2002-10-25 | Nec Eng Ltd | 電圧調整器 |
| WO2008044374A1 (fr) * | 2006-10-13 | 2008-04-17 | Aikoh Epoch Corporation | Procédé pour détecter la mise hors fonction de thyristor |
-
1997
- 1997-05-30 JP JP14133597A patent/JP3183455B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002315192A (ja) * | 2001-04-05 | 2002-10-25 | Nec Eng Ltd | 電圧調整器 |
| WO2008044374A1 (fr) * | 2006-10-13 | 2008-04-17 | Aikoh Epoch Corporation | Procédé pour détecter la mise hors fonction de thyristor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3183455B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049179A (en) | High-pressure discharge lamp lighting apparatus | |
| US4525774A (en) | Regulated AC-DC converter having saturation inductance in resonant circuit | |
| KR20030044831A (ko) | 스위칭 전원장치 | |
| JPH07118915B2 (ja) | 共振型ｄｃ−ｄｃコンバ−タ | |
| CN100413194C (zh) | 一种控制dc-dc转换器的方法 | |
| US4736283A (en) | Regulated voltage converter which has substantially fewer parts than prior art devices | |
| JP3183455B2 (ja) | 安定化電源回路 | |
| JP3390688B2 (ja) | 直流電源装置 | |
| EP0477587A1 (en) | Power apparatus | |
| JPH10174428A (ja) | 力率改善回路 | |
| JPH1014229A (ja) | 電力供給方法及び電源装置 | |
| JP5080179B2 (ja) | 着磁電源 | |
| JP3525148B2 (ja) | コンバータ | |
| JP3336134B2 (ja) | 電源装置 | |
| JPH0537290Y2 (ja) | ||
| CN114982118A (zh) | 电力变换装置以及制冷循环应用设备 | |
| JPH0676939A (ja) | 電子レンジ | |
| JPH0787736A (ja) | 直列共振コンバータ | |
| JP2002299027A (ja) | 誘導加熱調理器 | |
| US20040071002A1 (en) | Method and apparatus for reducing no-load core loss in inverters | |
| JPH0754753B2 (ja) | インバ−タ式ｘ線装置 | |
| JPH01114367A (ja) | 直列共振コンバータ | |
| JPH0246685A (ja) | 誘導加熱装置 | |
| JPS62283598A (ja) | 高圧放電灯点灯回路 | |
| JPS6412180B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |