JPH10332772A - Ｆｅｔの寄生抵抗の評価方法 - Google Patents
Ｆｅｔの寄生抵抗の評価方法Info
- Publication number
- JPH10332772A JPH10332772A JP13688897A JP13688897A JPH10332772A JP H10332772 A JPH10332772 A JP H10332772A JP 13688897 A JP13688897 A JP 13688897A JP 13688897 A JP13688897 A JP 13688897A JP H10332772 A JPH10332772 A JP H10332772A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- parasitic resistance
- voltage
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 接合の理想因子ｎ値による測定制限なしにソ
ース寄生抵抗およびドレイン寄生抵抗を正確に計測する
ことのできるＦＥＴの評価方法を提供する。 【解決手段】 ＦＥＴのゲートに順方向バイアス電圧Ｖ
ｇを印加して、ゲート電流Ｉｇ一定でドレイン電流Ｉｄ
を変化させ、対応して変化するドレイン電圧Ｖｄおよび
ゲート電圧Ｖｇを測定し、併せて寄生抵抗差Ｒａを求
め、測定値を式、 Ｖｇ２−Ｖｇ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／
ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ， ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ） に代入して数値解析により未知数としたソース寄生抵抗
Ｒｓを算出し、寄生抵抗差Ｒａを用いてドレイン寄生抵
抗Ｒｄを算出する。
ース寄生抵抗およびドレイン寄生抵抗を正確に計測する
ことのできるＦＥＴの評価方法を提供する。 【解決手段】 ＦＥＴのゲートに順方向バイアス電圧Ｖ
ｇを印加して、ゲート電流Ｉｇ一定でドレイン電流Ｉｄ
を変化させ、対応して変化するドレイン電圧Ｖｄおよび
ゲート電圧Ｖｇを測定し、併せて寄生抵抗差Ｒａを求
め、測定値を式、 Ｖｇ２−Ｖｇ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／
ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ， ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ） に代入して数値解析により未知数としたソース寄生抵抗
Ｒｓを算出し、寄生抵抗差Ｒａを用いてドレイン寄生抵
抗Ｒｄを算出する。
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タ（以下ＦＥＴと称す）の評価方法に関し、特にショッ
トキーゲートＦＥＴのソースおよびドレインの寄生抵抗
の評価方法に関する。
タ（以下ＦＥＴと称す）の評価方法に関し、特にショッ
トキーゲートＦＥＴのソースおよびドレインの寄生抵抗
の評価方法に関する。
【０００２】
【従来の技術】ＤＣ測定によってＧａＡｓＦＥＴのソー
ス寄生抵抗（Ｒｓ）およびドレイン寄生抵抗（Ｒｄ）を
求める方法としては、簡便な方法としてエンド・レジス
タンス（Ｅｎｄ−ｒｅｓｉｔａｎｃｅ）法がある。この
方法では、まずＦＥＴをドレイン電圧Ｖｄ＝０Ｖのコー
ルドＦＥＴ状態とし、ゲートに、ゲート電圧Ｖｇとゲー
トの順方向ブレークダウン電圧Ｖｆとの関係がＶｇ＞Ｖ
ｆとなる順バイアス電圧Ｖｇを印加して、ゲート幅１ｍ
ｍあたり２０ｍＡ程度のゲート電流Ｉｇを通電した状態
にする。次にゲート電流Ｉｇが一定の条件の下で、ゲー
ト電圧Ｖｇの変化に対応するドレイン電流Ｉｄの変化の
比ｄＶｇ／ｄＩｄを求めて、Ｒｓ＝ｄＶｇ／ｄＩｄでソ
ース寄生抵抗Ｒｓの値を決定する。しかしこの方法では
ソース寄生抵抗Ｒｓ、ドレイン寄生抵抗Ｒｄの測定値に
チャネル抵抗の一部が含まれてしまうという欠点があっ
た。
ス寄生抵抗（Ｒｓ）およびドレイン寄生抵抗（Ｒｄ）を
求める方法としては、簡便な方法としてエンド・レジス
タンス（Ｅｎｄ−ｒｅｓｉｔａｎｃｅ）法がある。この
方法では、まずＦＥＴをドレイン電圧Ｖｄ＝０Ｖのコー
ルドＦＥＴ状態とし、ゲートに、ゲート電圧Ｖｇとゲー
トの順方向ブレークダウン電圧Ｖｆとの関係がＶｇ＞Ｖ
ｆとなる順バイアス電圧Ｖｇを印加して、ゲート幅１ｍ
ｍあたり２０ｍＡ程度のゲート電流Ｉｇを通電した状態
にする。次にゲート電流Ｉｇが一定の条件の下で、ゲー
ト電圧Ｖｇの変化に対応するドレイン電流Ｉｄの変化の
比ｄＶｇ／ｄＩｄを求めて、Ｒｓ＝ｄＶｇ／ｄＩｄでソ
ース寄生抵抗Ｒｓの値を決定する。しかしこの方法では
ソース寄生抵抗Ｒｓ、ドレイン寄生抵抗Ｒｄの測定値に
チャネル抵抗の一部が含まれてしまうという欠点があっ
た。
【０００３】この欠点を改善しようとした方法として、
Ｌ．ＹａｎｇとＳ．Ｉ．Ｌｏｎｇとによる改良エンド・
レジスタンス法があり（文献［１］：Ｌ．Ｙａｎｇ ａ
ｎｄＳ．Ｉ．Ｌｏｎｇ，“Ｎｅｗ Ｍｅｔｈｏｄ ｔｏ
Ｍｅａｓｕｒｅ ｔｈｅＳｏｕｒｃｅ ａｎｄ Ｄｒ
ａｉｎ Ｒｅｓｉｓｔａｎｃｅ ｏｆ ｔｈｅＧａＡｓ
ＭＥＳＦＥＴ，”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔ．，ｖｏｌ．ＥＤＬ−７，ｐｐ．７
５−７７，Ｆｅｂ．１９８６）、原理的にはチャネル抵
抗の混入をうまく避けてソース寄生抵抗Ｒｓ、ドレイン
寄生抵抗Ｒｄの測定を行うことができるとされており、
たとえばヒューレットパッカード（ＨＰ）社製自動パラ
メータ抽出プログラムＩＣＣＡＰなどにも採用されてい
る。
Ｌ．ＹａｎｇとＳ．Ｉ．Ｌｏｎｇとによる改良エンド・
レジスタンス法があり（文献［１］：Ｌ．Ｙａｎｇ ａ
ｎｄＳ．Ｉ．Ｌｏｎｇ，“Ｎｅｗ Ｍｅｔｈｏｄ ｔｏ
Ｍｅａｓｕｒｅ ｔｈｅＳｏｕｒｃｅ ａｎｄ Ｄｒ
ａｉｎ Ｒｅｓｉｓｔａｎｃｅ ｏｆ ｔｈｅＧａＡｓ
ＭＥＳＦＥＴ，”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔ．，ｖｏｌ．ＥＤＬ−７，ｐｐ．７
５−７７，Ｆｅｂ．１９８６）、原理的にはチャネル抵
抗の混入をうまく避けてソース寄生抵抗Ｒｓ、ドレイン
寄生抵抗Ｒｄの測定を行うことができるとされており、
たとえばヒューレットパッカード（ＨＰ）社製自動パラ
メータ抽出プログラムＩＣＣＡＰなどにも採用されてい
る。
【０００４】この測定方法では、ドレイン電圧ＶｄをＦ
ＥＴのリニア領域（Ｖｄ＜０．２５Ｖ）に選び、ゲート
にＶｆ以下の順方向バイアスＶｇ（Ｖｄ＜Ｖｇ＜Ｖｆ）
を印加して小さなゲート電流Ｉｇを流し（このときドレ
イン電流Ｉｄに対して、Ｉｇ＜Ｉｄ／５０とする。）、
ゲート電流Ｉｇが一定の条件下で、互いに異なったドレ
イン電流Ｉｄ１、Ｉｄ２のそれぞれに対応したゲート電
圧Ｖｇ１，Ｖｇ２を測定する。図１はこの測定条件であ
るゲートをプローブとして用いたソース寄生抵抗の測定
方法におけるＦＥＴの等価回路図であり、他の文献でも
よく用いられているように、ゲート直下からチャネルま
でショットキー・ダイオードを分布させたものでモデル
化されており、本発明の実施の形態の説明にも使用す
る。
ＥＴのリニア領域（Ｖｄ＜０．２５Ｖ）に選び、ゲート
にＶｆ以下の順方向バイアスＶｇ（Ｖｄ＜Ｖｇ＜Ｖｆ）
を印加して小さなゲート電流Ｉｇを流し（このときドレ
イン電流Ｉｄに対して、Ｉｇ＜Ｉｄ／５０とする。）、
ゲート電流Ｉｇが一定の条件下で、互いに異なったドレ
イン電流Ｉｄ１、Ｉｄ２のそれぞれに対応したゲート電
圧Ｖｇ１，Ｖｇ２を測定する。図１はこの測定条件であ
るゲートをプローブとして用いたソース寄生抵抗の測定
方法におけるＦＥＴの等価回路図であり、他の文献でも
よく用いられているように、ゲート直下からチャネルま
でショットキー・ダイオードを分布させたものでモデル
化されており、本発明の実施の形態の説明にも使用す
る。
【０００５】ゲート長さＬｇ内における任意の位置ｘに
おけるチャネル電位Ｖ（ｘ）は、 Ｖ（ｘ）＝Ｖｓ’＋（Ｖｄ’／Ｌｇ）ｘ （３） で表される。ここで、 Ｖｄ’：チャネルを横切ったときの電位差 Ｖｓ’：ソース寄生抵抗による電位差 Ｌｇ ：ゲート長、である。
おけるチャネル電位Ｖ（ｘ）は、 Ｖ（ｘ）＝Ｖｓ’＋（Ｖｄ’／Ｌｇ）ｘ （３） で表される。ここで、 Ｖｄ’：チャネルを横切ったときの電位差 Ｖｓ’：ソース寄生抵抗による電位差 Ｌｇ ：ゲート長、である。
【０００６】順方向バイアス時でのゲート電流密度Ｊ
は、ダイオード特性から、 Ｊ（ｘ）＝Ｊｓ｛ｅｘｐ［（Ｖｇ’−Ｖ（ｘ））／（ｎＶｔ）］−１｝ （４） と表せる。ここで、 Ｊｓ ：ゲート飽和電流密度 ｎ ：接合の理想因子 Ｖｇ’：ゲート抵抗Ｒｇの寄与を差し引いたゲート電圧
で、 Ｖｇ’＝Ｖｇ−ＲｇＩｇ、 Ｖｔ ：Ｖｔ＝ｋＴ／ｑ ｋ ：ボルツマン係数 ｑ ：単一電子の電荷量 であり、常温Ｔ＝３００Ｋの時、Ｖｔ＝２．５９＊１０
-2（Ｖ）である。
は、ダイオード特性から、 Ｊ（ｘ）＝Ｊｓ｛ｅｘｐ［（Ｖｇ’−Ｖ（ｘ））／（ｎＶｔ）］−１｝ （４） と表せる。ここで、 Ｊｓ ：ゲート飽和電流密度 ｎ ：接合の理想因子 Ｖｇ’：ゲート抵抗Ｒｇの寄与を差し引いたゲート電圧
で、 Ｖｇ’＝Ｖｇ−ＲｇＩｇ、 Ｖｔ ：Ｖｔ＝ｋＴ／ｑ ｋ ：ボルツマン係数 ｑ ：単一電子の電荷量 であり、常温Ｔ＝３００Ｋの時、Ｖｔ＝２．５９＊１０
-2（Ｖ）である。
【０００７】ゲート電流Ｉｇは（４）式をｘで積分する
ことによって次のように得られる。 Ｉｇ＝∫Lg 0Ｊ（ｘ）Ｗｄｘ ＝ＷＬｇＪｓ｛ｅｘｐ［（Ｖｇ’−Ｖｓ’）／（ｎＶｔ）］＊Ｆ−１｝ （５） ここで、 Ｗ：ゲート幅 Ｆ＝（１／Ｌｇ）∫Lg 0ｅｘｐ［−Ｖｄ’ｘ／（Ｌｇ＊ｎＶｔ）］ｄｘ ＝（１−ｅｘｐ（−ｕ））／ｕ （６） ただし、 ｕ＝Ｖｄ’／（ｎＶｔ）〜｛Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ｝／（ｎＶｔ） （７） である。
ことによって次のように得られる。 Ｉｇ＝∫Lg 0Ｊ（ｘ）Ｗｄｘ ＝ＷＬｇＪｓ｛ｅｘｐ［（Ｖｇ’−Ｖｓ’）／（ｎＶｔ）］＊Ｆ−１｝ （５） ここで、 Ｗ：ゲート幅 Ｆ＝（１／Ｌｇ）∫Lg 0ｅｘｐ［−Ｖｄ’ｘ／（Ｌｇ＊ｎＶｔ）］ｄｘ ＝（１−ｅｘｐ（−ｕ））／ｕ （６） ただし、 ｕ＝Ｖｄ’／（ｎＶｔ）〜｛Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ｝／（ｎＶｔ） （７） である。
【０００８】ゲート電流Ｉｇは次のようにも表せる。
【０００９】 Ｉｇ＝ＷＬｇＪｓ｛ｅｘｐ［（（Ｖｇ’−Ｖｓ’＋ｎＶｔ＊ｌｎ（Ｆ））／ （ｎＶｔ）］−１｝ （８） 従ってゲート電流Ｉｇが一定の下で、ドレイン電流をＩ
ｄ１、Ｉｄ２と変化させたときに対応するゲート電圧Ｖ
ｇ１、Ｖｇ２は、以下の関係を満たす。
ｄ１、Ｉｄ２と変化させたときに対応するゲート電圧Ｖ
ｇ１、Ｖｇ２は、以下の関係を満たす。
【００１０】 Ｖｇ１−ＲｇＩｇ−Ｒｓ（Ｉｄ１＋Ｉｇ）＋ｎＶｔ＊ｌｎ（Ｆ１） ＝Ｖｇ２−ＲｇＩｇ−Ｒｓ（Ｉｄ２＋Ｉｇ）＋ｎＶｔ＊ｌｎ（Ｆ２） （９） ここでＩｇ＜Ｉｄ／５０なので、よい近似で、 Ｖｇ１−ＲｓＩｄ１＋ｎＶｔ＊ｌｎ（Ｆ１） ＝Ｖｇ２−ＲｓＩｄ２＋ｎＶｔ＊ｌｎ（Ｆ２） （１０） が成り立つ。チャネル抵抗の寄与は（１０）式のＦで考
慮されており、ソース寄生抵抗Ｒｓは、原理的にはこの
式の中に含まれるＲｓについて解くことによって決定さ
れるものである。
慮されており、ソース寄生抵抗Ｒｓは、原理的にはこの
式の中に含まれるＲｓについて解くことによって決定さ
れるものである。
【００１１】Ｙｏｕｎｇ ＆ Ｌｏｎｇの論文に記述さ
れている従来の評価方法は近似的な手法を用いており、
ソース寄生抵抗を求める際にドレイン寄生抵抗（ドレイ
ン寄生抵抗を求める際にはソース寄生抵抗）を無視でき
る条件で測定する必要がある。
れている従来の評価方法は近似的な手法を用いており、
ソース寄生抵抗を求める際にドレイン寄生抵抗（ドレイ
ン寄生抵抗を求める際にはソース寄生抵抗）を無視でき
る条件で測定する必要がある。
【００１２】ｎ値が１．１程度の比較的小さな値を示す
ＦＥＴでは、ドレイン電圧ＶｄをＦＥＴのリニア領域の
範囲内（Ｖｄ＜０．２５Ｖ）で、 Ｖｄ’＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＞７＊ｎＶｔ （ｎ＝１．１のとき７ｎＶｔ〜０．１９９Ｖ）を満たす
ように選ぶことができる場合がある。このとき、よい近
似でｅｘｐ（−ｕ）＜＜１が成立するので、 ｌｎ（Ｆ２）−ｌｎ（Ｆ１）＝ｌｎ（Ｆ２／Ｆ１） ＝ｌｎ｛（ｕ１／ｕ２）＊［１−ｅｘｐ（−ｕ２）］／［１−ｅｘｐ（−ｕ１ ）］｝ 〜−ｌｎ（Ｖｄ２’／Ｖｄ１’）〜−ｌｎ（Ｉｄ２／Ｉｄ１） （１１） が成立するため、従来の方法ではソース寄生抵抗Ｒｓ
を、 Ｒｓ＝（Ｖｇ２−Ｖｇ１−ｎＶｔ＊ｌｎ（Ｉｄ２／Ｉｄ１））／ （Ｉｄ２−Ｉｄ１） （１２） で求めていた（文献［１］参考）。
ＦＥＴでは、ドレイン電圧ＶｄをＦＥＴのリニア領域の
範囲内（Ｖｄ＜０．２５Ｖ）で、 Ｖｄ’＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ＞７＊ｎＶｔ （ｎ＝１．１のとき７ｎＶｔ〜０．１９９Ｖ）を満たす
ように選ぶことができる場合がある。このとき、よい近
似でｅｘｐ（−ｕ）＜＜１が成立するので、 ｌｎ（Ｆ２）−ｌｎ（Ｆ１）＝ｌｎ（Ｆ２／Ｆ１） ＝ｌｎ｛（ｕ１／ｕ２）＊［１−ｅｘｐ（−ｕ２）］／［１−ｅｘｐ（−ｕ１ ）］｝ 〜−ｌｎ（Ｖｄ２’／Ｖｄ１’）〜−ｌｎ（Ｉｄ２／Ｉｄ１） （１１） が成立するため、従来の方法ではソース寄生抵抗Ｒｓ
を、 Ｒｓ＝（Ｖｇ２−Ｖｇ１−ｎＶｔ＊ｌｎ（Ｉｄ２／Ｉｄ１））／ （Ｉｄ２−Ｉｄ１） （１２） で求めていた（文献［１］参考）。
【００１３】
【発明が解決しようとする課題】ところで、ｎ値が比較
的大きい場合（ｎ≧１．２）には、上述の近似的解法は
一般的には使えない。
的大きい場合（ｎ≧１．２）には、上述の近似的解法は
一般的には使えない。
【００１４】今、チャネル抵抗をＲｃｈとしてＦＥＴの
オン抵抗Ｒｏｎを、 Ｒｏｎ＝Ｒｓ＋Ｒｃｈ＋Ｒｄ （１３） と近似してみよう。このとき、 Ｉｄ＝Ｖｄ／Ｒｏｎ＝Ｖｄ／（Ｒｓ＋Ｒｃｈ＋Ｒｄ） （１４） となるので、Ｖｄ’＞７ｎＶｔでなければいけないとい
うことは、 Ｖｄ’＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ ＝｛１−（Ｒｓ＋Ｒｄ）／Ｒｏｎ｝Ｖｄ＞７ｎＶｔ （ｌ５） ということである。Ｒｓ〜Ｒｄとすると、 Ｖｄ＞７ｎＶｔ（１＋（Ｒｓ＋Ｒｄ）／Ｒｃｈ） 〜７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ） （１６） となるから、測定条件がＦＥＴのリニア領域Ｖｄ＜０２
５（Ｖ）であるという条件とあわせて、 ７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ）＜Ｖｄ＜０．２５ （１７） が成立しなければならない。
オン抵抗Ｒｏｎを、 Ｒｏｎ＝Ｒｓ＋Ｒｃｈ＋Ｒｄ （１３） と近似してみよう。このとき、 Ｉｄ＝Ｖｄ／Ｒｏｎ＝Ｖｄ／（Ｒｓ＋Ｒｃｈ＋Ｒｄ） （１４） となるので、Ｖｄ’＞７ｎＶｔでなければいけないとい
うことは、 Ｖｄ’＝Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ ＝｛１−（Ｒｓ＋Ｒｄ）／Ｒｏｎ｝Ｖｄ＞７ｎＶｔ （ｌ５） ということである。Ｒｓ〜Ｒｄとすると、 Ｖｄ＞７ｎＶｔ（１＋（Ｒｓ＋Ｒｄ）／Ｒｃｈ） 〜７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ） （１６） となるから、測定条件がＦＥＴのリニア領域Ｖｄ＜０２
５（Ｖ）であるという条件とあわせて、 ７ｎＶｔ（１＋２Ｒｓ／Ｒｃｈ）＜Ｖｄ＜０．２５ （１７） が成立しなければならない。
【００１５】常温下においては、いま仮にＲｓ／Ｒｃ
ｈ、Ｒｄ／Ｒｃｈ＜＜１と仮定しても、上式からｎ値に
はｎ＜１．３８という制限があることがわかる。実際に
はｎ値は１．１程度の理想に近い値でないと近似法は適
用できないことが多い。ｎ値がｎ＝１．２以上のときに
はＲｓ／Ｒｃｈの比がかなり小さいことが必要となるか
らである。Ｒｓが５ΩのＦＥＴの場合、ｎ値が１．２と
するとＲｏｎが８０Ω以上あれば測定可能となり、ｎ値
が１．３のときにはＲｏｎに対する制限が強くなり９５
Ω以上ないと測定可能な条件の範囲をとることができな
い。
ｈ、Ｒｄ／Ｒｃｈ＜＜１と仮定しても、上式からｎ値に
はｎ＜１．３８という制限があることがわかる。実際に
はｎ値は１．１程度の理想に近い値でないと近似法は適
用できないことが多い。ｎ値がｎ＝１．２以上のときに
はＲｓ／Ｒｃｈの比がかなり小さいことが必要となるか
らである。Ｒｓが５ΩのＦＥＴの場合、ｎ値が１．２と
するとＲｏｎが８０Ω以上あれば測定可能となり、ｎ値
が１．３のときにはＲｏｎに対する制限が強くなり９５
Ω以上ないと測定可能な条件の範囲をとることができな
い。
【００１６】このように従来の文献［１］に準ずる近似
的解法では、ＦＥＴゲートのｎ値が１．１程度を示す比
較的理想に近いショットキー特性のＦＥＴでないと適用
できないという大きな測定制限があることがわかる。
的解法では、ＦＥＴゲートのｎ値が１．１程度を示す比
較的理想に近いショットキー特性のＦＥＴでないと適用
できないという大きな測定制限があることがわかる。
【００１７】本発明の目的は、ｎ値による測定制限なし
にソース寄生抵抗・ドレイン寄生抵抗を正確に計測する
ことのできるＦＥＴの評価方法を提供することにある。
にソース寄生抵抗・ドレイン寄生抵抗を正確に計測する
ことのできるＦＥＴの評価方法を提供することにある。
【００１８】
【課題を解決するための手段】本発明のＦＥＴの寄生抵
抗の評価方法は、ショットキー・ゲート電界効果トラン
ジスタの寄生抵抗の評価方法であって、ドレイン・バイ
アス電圧Ｖｄを選んで電界効果トランジスタをリニア領
域にする手順と、ゲートに、ドレイン・バイアス電圧Ｖ
ｄとゲートの順方向ブレークダウン電圧Ｖｆとの関係が
Ｖｄ＜Ｖｇ＜Ｖｆとなる順方向バイアス電圧Ｖｇを印
加する手順と、ドレイン電流Ｉｄとの関係がＩｇ＜Ｉｄ
／５０であるゲート電流Ｉｇが一定値となる条件の下
で、ドレイン電流ＩｄをＩｄ１、Ｉｄ２と変化させ、該
変化に対応して変化するドレイン電圧Ｖｄ１，Ｖｄ２お
よびゲート電圧Ｖｇ１、Ｖｇ２を測定する手順と、ドレ
イン寄生抵抗Ｒｄとソース寄生抵抗Ｒｓの差である寄生
抵抗差Ｒａを式、Ｒａ＝Ｒｄ−Ｒｓとして求める手順
と、接合理想因子ｎと、ボルツマン定数ｋと、ケルビン
で表示した接合の環境温度Ｔと、単一電子の電荷量ｑ
と、測定されたドレイン電圧Ｖｄ１、Ｖｄ２およびゲー
ト電圧Ｖｇ１、Ｖｇ２と、Ｒａ＝Ｒｄ−Ｒｓとを、ゲー
ト電圧Ｖｇ、ドレイン電圧Ｖｄ、ドレイン電流Ｉｄ、ソ
ース寄生抵抗Ｒｓおよびドレイン寄生抵抗Ｒｄの間の関
係式、 Ｖｇ２−Ｖｇ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／
ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ ただし、 Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ， ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ） に代入して数値解析により未知数のソース寄生抵抗Ｒｓ
を算出する手順と、算出された該ソース寄生抵抗Ｒｓと
寄生抵抗差Ｒａとからドレイン寄生抵抗Ｒｄを算出する
手順とを有する。
抗の評価方法は、ショットキー・ゲート電界効果トラン
ジスタの寄生抵抗の評価方法であって、ドレイン・バイ
アス電圧Ｖｄを選んで電界効果トランジスタをリニア領
域にする手順と、ゲートに、ドレイン・バイアス電圧Ｖ
ｄとゲートの順方向ブレークダウン電圧Ｖｆとの関係が
Ｖｄ＜Ｖｇ＜Ｖｆとなる順方向バイアス電圧Ｖｇを印
加する手順と、ドレイン電流Ｉｄとの関係がＩｇ＜Ｉｄ
／５０であるゲート電流Ｉｇが一定値となる条件の下
で、ドレイン電流ＩｄをＩｄ１、Ｉｄ２と変化させ、該
変化に対応して変化するドレイン電圧Ｖｄ１，Ｖｄ２お
よびゲート電圧Ｖｇ１、Ｖｇ２を測定する手順と、ドレ
イン寄生抵抗Ｒｄとソース寄生抵抗Ｒｓの差である寄生
抵抗差Ｒａを式、Ｒａ＝Ｒｄ−Ｒｓとして求める手順
と、接合理想因子ｎと、ボルツマン定数ｋと、ケルビン
で表示した接合の環境温度Ｔと、単一電子の電荷量ｑ
と、測定されたドレイン電圧Ｖｄ１、Ｖｄ２およびゲー
ト電圧Ｖｇ１、Ｖｇ２と、Ｒａ＝Ｒｄ−Ｒｓとを、ゲー
ト電圧Ｖｇ、ドレイン電圧Ｖｄ、ドレイン電流Ｉｄ、ソ
ース寄生抵抗Ｒｓおよびドレイン寄生抵抗Ｒｄの間の関
係式、 Ｖｇ２−Ｖｇ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／
ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ ただし、 Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ， ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ） に代入して数値解析により未知数のソース寄生抵抗Ｒｓ
を算出する手順と、算出された該ソース寄生抵抗Ｒｓと
寄生抵抗差Ｒａとからドレイン寄生抵抗Ｒｄを算出する
手順とを有する。
【００１９】また、寄生抵抗差Ｒａを求める手順が、電
界効果トランジスタのドレインを開放として、ゲートに
順方向バイアス電圧Ｖｇを印加してダイオード特性を測
定し、ゲート電圧Ｖｇの変化に対するゲート電流Ｉｇの
変化の関係が線形の領域で、ゲート電圧Ｖｇの変化に対
するゲート電流Ｉｇの変化の比率ｄＶｇ／ｄＩｇを算出
する手順と、電界効果トランジスタのソースを開放とし
て、ゲートに順方向バイアス電圧Ｖｇを印加してダイオ
ード特性を測定し、ゲート電圧Ｖｇの変化に対するゲー
ト電流Ｉｇの変化の関係が線形の領域でゲート電圧Ｖｇ
の変化に対するゲート電流Ｉｇの変化の比率ｄＶｇ／ｄ
Ｉｇを算出する手順と、算出されたソース開放時のｄＶ
ｇ／ｄＩｇとドレイン開放時のｄＶｇ／ｄＩｇとの差を
求めることにより寄生抵抗差Ｒａを算出する手順とを有
してもよい。
界効果トランジスタのドレインを開放として、ゲートに
順方向バイアス電圧Ｖｇを印加してダイオード特性を測
定し、ゲート電圧Ｖｇの変化に対するゲート電流Ｉｇの
変化の関係が線形の領域で、ゲート電圧Ｖｇの変化に対
するゲート電流Ｉｇの変化の比率ｄＶｇ／ｄＩｇを算出
する手順と、電界効果トランジスタのソースを開放とし
て、ゲートに順方向バイアス電圧Ｖｇを印加してダイオ
ード特性を測定し、ゲート電圧Ｖｇの変化に対するゲー
ト電流Ｉｇの変化の関係が線形の領域でゲート電圧Ｖｇ
の変化に対するゲート電流Ｉｇの変化の比率ｄＶｇ／ｄ
Ｉｇを算出する手順と、算出されたソース開放時のｄＶ
ｇ／ｄＩｇとドレイン開放時のｄＶｇ／ｄＩｇとの差を
求めることにより寄生抵抗差Ｒａを算出する手順とを有
してもよい。
【００２０】本発明のＦＥＴの寄生抵抗の評価方法は、
ｎ値による測定制限がないため、ｎ値が１．１よりも大
きなショットキー・ゲートＦＥＴ（たとえばゲートがサ
ブミクロン長であるとかダブルドープ・ダブルヘテロの
ＧａＡｓヘテロ接合ＦＥＴなど）のソース寄生抵抗Ｒｓ
およびドレイン寄生抵抗Ｒｄを正確に評価することがで
きる。
ｎ値による測定制限がないため、ｎ値が１．１よりも大
きなショットキー・ゲートＦＥＴ（たとえばゲートがサ
ブミクロン長であるとかダブルドープ・ダブルヘテロの
ＧａＡｓヘテロ接合ＦＥＴなど）のソース寄生抵抗Ｒｓ
およびドレイン寄生抵抗Ｒｄを正確に評価することがで
きる。
【００２１】
【発明の実施の形態】本発明のＦＥＴの寄生抵抗の評価
方法でソース寄生抵抗Ｒｓを決定するためには、ドレイ
ン寄生抵抗Ｒｄの値がわかっているか、あるいはドレイ
ン寄生抵抗Ｒｄとソース寄生抵抗Ｒｓの間の関係がわか
っていることが必要である。
方法でソース寄生抵抗Ｒｓを決定するためには、ドレイ
ン寄生抵抗Ｒｄの値がわかっているか、あるいはドレイ
ン寄生抵抗Ｒｄとソース寄生抵抗Ｒｓの間の関係がわか
っていることが必要である。
【００２２】図２は本発明のＦＥＴの寄生抵抗の評価方
法におけるゲート順方向バイアス時でのＤＣ測定の回路
図であり、（ａ）はドレイン・オープンＦＥＴの場合、
（ｂ）はソース・オープンＦＥＴの場合を示す。図３は
図２の回路によるＤＣ測定結果によるＦＥＴゲートのダ
イオード特性を示す一例のグラフであり、実線は左側ス
ケールでゲート電流Ｉｇを示し、点線は右側スケールで
ｄ（Ｖｇ）／ｄ（Ｉｇ）を示す。
法におけるゲート順方向バイアス時でのＤＣ測定の回路
図であり、（ａ）はドレイン・オープンＦＥＴの場合、
（ｂ）はソース・オープンＦＥＴの場合を示す。図３は
図２の回路によるＤＣ測定結果によるＦＥＴゲートのダ
イオード特性を示す一例のグラフであり、実線は左側ス
ケールでゲート電流Ｉｇを示し、点線は右側スケールで
ｄ（Ｖｇ）／ｄ（Ｉｇ）を示す。
【００２３】ドレイン寄生抵抗Ｒｄとソース寄生抵抗Ｒ
ｓの間の関係を知るため、図２のようにドレイン開放、
ソース開放のそれぞれの場合についてＦＥＴゲートに順
方向バイアス電圧Ｖｇを印加してダイオード特性を測定
し、図３に示すようにゲート電圧Ｖｇ対ゲ−ト電流Ｉｇ
が線形の領域、即ちゲート電流が比較的大きい領域でゲ
ート電圧Ｖｇの変化に相応するゲート電流の変化の比
率、即ち傾きｄＶｇ／ｄＩｇを求める。
ｓの間の関係を知るため、図２のようにドレイン開放、
ソース開放のそれぞれの場合についてＦＥＴゲートに順
方向バイアス電圧Ｖｇを印加してダイオード特性を測定
し、図３に示すようにゲート電圧Ｖｇ対ゲ−ト電流Ｉｇ
が線形の領域、即ちゲート電流が比較的大きい領域でゲ
ート電圧Ｖｇの変化に相応するゲート電流の変化の比
率、即ち傾きｄＶｇ／ｄＩｇを求める。
【００２４】ドレイン・オープンの時、 ｄＶｇ／ｄＩｇ＝Ｒｇ＋Ｒｓ＋Ｒｆ （１８） ソース・オープンの時、 ｄＶｇ／ｄＩｇ＝Ｒｇ＋Ｒｄ＋Ｒｆ （１９） となる。ここでＲｆはチャネル抵抗の一部である。（１
８）、（１９）式の差をとることによってＲｓとＲｄの
差、 Ｒａ＝Ｒｄ−Ｒｓ （２０） が求められる。Ｒａが求められると、ソース寄生抵抗Ｒ
ｓが判っていれば、ドレイン寄生抵抗Ｒｄは、 Ｒｄ＝Ｒｓ＋Ｒａ （２１） として求めることができる。なおＲｄとＲｓの差Ｒａを
求めるには、上記の方法の他にも多数の方法が知られて
おり、たとえば文献［２］（Ａ．Ｒａｙｃｈａｕｄｈｒ
ｉ，Ｊ．Ｋｏｌｋ，Ｍ．Ｊ．Ｄｅｎ，ａｎｄ Ｍ．Ｉ．
Ｈ．Ｋｉｎｇ，“Ａ Ｓｉｍｐｌｅ Ｍｅｔｈｏｄ ｔ
ｏ Ｅｘｔｒａｃｔ ｔｈｅ Ａｓｙｍｍｅｔｒｙ ｉ
ｎ Ｐａｒａｓｉｔｉｃ Ｓｏｕｒｃｅ ａｎｄ Ｄｒ
ａｉｎ Ｒｅｓｉｓｔａｎｃｅｓ ｆｒｏｍ Ｍｅａｓ
ｕｒｅｍｅｎｔｓ ｏｎ ａ ＭＯＳ Ｔｒａｎｓｉｓ
ｔｏｒ，” ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏ
ｎＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏｌ．４２，
Ｎｏ．７，Ｊｕｌｙ １９９５．）などが参考になる。
８）、（１９）式の差をとることによってＲｓとＲｄの
差、 Ｒａ＝Ｒｄ−Ｒｓ （２０） が求められる。Ｒａが求められると、ソース寄生抵抗Ｒ
ｓが判っていれば、ドレイン寄生抵抗Ｒｄは、 Ｒｄ＝Ｒｓ＋Ｒａ （２１） として求めることができる。なおＲｄとＲｓの差Ｒａを
求めるには、上記の方法の他にも多数の方法が知られて
おり、たとえば文献［２］（Ａ．Ｒａｙｃｈａｕｄｈｒ
ｉ，Ｊ．Ｋｏｌｋ，Ｍ．Ｊ．Ｄｅｎ，ａｎｄ Ｍ．Ｉ．
Ｈ．Ｋｉｎｇ，“Ａ Ｓｉｍｐｌｅ Ｍｅｔｈｏｄ ｔ
ｏ Ｅｘｔｒａｃｔ ｔｈｅ Ａｓｙｍｍｅｔｒｙ ｉ
ｎ Ｐａｒａｓｉｔｉｃ Ｓｏｕｒｃｅ ａｎｄ Ｄｒ
ａｉｎ Ｒｅｓｉｓｔａｎｃｅｓ ｆｒｏｍ Ｍｅａｓ
ｕｒｅｍｅｎｔｓ ｏｎ ａ ＭＯＳ Ｔｒａｎｓｉｓ
ｔｏｒ，” ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏ
ｎＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｖｏｌ．４２，
Ｎｏ．７，Ｊｕｌｙ １９９５．）などが参考になる。
【００２５】（２１）式を（１０）式に代入することに
よって、 Ｖｇ２−Ｖｇ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌ
ｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ ここで、 Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ， ｕ＝（Ｖｄ−（２Ｒｓ＋Ｒａ）Ｉｄ）／（ｎＶｔ） （２２） を得ることができる。
よって、 Ｖｇ２−Ｖｇ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌ
ｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ ここで、 Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ， ｕ＝（Ｖｄ−（２Ｒｓ＋Ｒａ）Ｉｄ）／（ｎＶｔ） （２２） を得ることができる。
【００２６】式（２２）の未知数はＲｓだけなので、式
（２２）をパソコンなどによって数値解析的に（たとえ
ばニュートン法などによって）解くことによって容易に
Ｒｓを決定することができる。Ｒｓが決定されれば、式
（２１）によってＲｄも同時に決定される。また、Ｒ
ｓ，Ｒｄの決定に必要な測定は、半導体パラメータ・ア
ナライザによって容易に行うことができる。
（２２）をパソコンなどによって数値解析的に（たとえ
ばニュートン法などによって）解くことによって容易に
Ｒｓを決定することができる。Ｒｓが決定されれば、式
（２１）によってＲｄも同時に決定される。また、Ｒ
ｓ，Ｒｄの決定に必要な測定は、半導体パラメータ・ア
ナライザによって容易に行うことができる。
【００２７】
【実施例】ここでは本発明の厳密な解法に基づいて、実
際のＦＥＴを測定した例を記述する。測定装置にはＨＰ
社製半導体汎用パラメータ・アナライザＨＰ４１５５Ａ
を用いた。試料はゲート長Ｌｇ＝０．１８μｍ、ゲート
幅Ｗｇ＝５０μｍ×２フィンガのヘテロ接合ＦＥＴであ
る（Ｖｆ＝０．７Ｖ）。この試料はｎ値が１．７程度な
ので、ＦＥＴのリニア領域内でＶｄ’＝Ｖｄ−（Ｒｓ＋
Ｒｄ）Ｉｄ＞７ｎＶｔを満たすことができず従来の近似
的な解法を適用できない例である。
際のＦＥＴを測定した例を記述する。測定装置にはＨＰ
社製半導体汎用パラメータ・アナライザＨＰ４１５５Ａ
を用いた。試料はゲート長Ｌｇ＝０．１８μｍ、ゲート
幅Ｗｇ＝５０μｍ×２フィンガのヘテロ接合ＦＥＴであ
る（Ｖｆ＝０．７Ｖ）。この試料はｎ値が１．７程度な
ので、ＦＥＴのリニア領域内でＶｄ’＝Ｖｄ−（Ｒｓ＋
Ｒｄ）Ｉｄ＞７ｎＶｔを満たすことができず従来の近似
的な解法を適用できない例である。
【００２８】まず図４に示すように、ｎＶｔ値を求め、
ｎ値の均一性を確認するためのＩｇ−Ｖｇ特性を評価し
た。図４はドレイン電流Ｉｄが一定で、Ｉｄ＝５．０ｍ
Ａ、５．５ｍＡの各場合においてゲート電圧Ｖｇに対応
したゲート電流Ｉｇを対数表示したグラフであり、実線
はＩｄ＝５．０ｍＡを、点線はＩｄ＝５．５ｍＡを示
す。この測定の条件下ではドレイン電圧Ｖｄは０．１Ｖ
以下であるので、ＦＥＴはリニア領域にある。またＩｇ
は十分小さく、Ｉｇ＜Ｉｄ／５０を満たしている。ｎ値
はプロットの傾きから、 ｎＶｔ＝△［Ｖｇ］／△［ｌｎ（Ｉｇ）］ （２３） で決定され，ｎ＝１．７７であった。この時の接合の環
境温度Ｔは３００Ｋとした。Ｉｄ＝５．０ｍＡ、Ｉｄ＝
５．５ｍＡの場合のプロットは互いに平行であり、この
測定ではｎ値のバイアス依存性がないことがわかる。
ｎ値の均一性を確認するためのＩｇ−Ｖｇ特性を評価し
た。図４はドレイン電流Ｉｄが一定で、Ｉｄ＝５．０ｍ
Ａ、５．５ｍＡの各場合においてゲート電圧Ｖｇに対応
したゲート電流Ｉｇを対数表示したグラフであり、実線
はＩｄ＝５．０ｍＡを、点線はＩｄ＝５．５ｍＡを示
す。この測定の条件下ではドレイン電圧Ｖｄは０．１Ｖ
以下であるので、ＦＥＴはリニア領域にある。またＩｇ
は十分小さく、Ｉｇ＜Ｉｄ／５０を満たしている。ｎ値
はプロットの傾きから、 ｎＶｔ＝△［Ｖｇ］／△［ｌｎ（Ｉｇ）］ （２３） で決定され，ｎ＝１．７７であった。この時の接合の環
境温度Ｔは３００Ｋとした。Ｉｄ＝５．０ｍＡ、Ｉｄ＝
５．５ｍＡの場合のプロットは互いに平行であり、この
測定ではｎ値のバイアス依存性がないことがわかる。
【００２９】次に図５に示すように、ゲート電流Ｉｇ一
定の条件下でＩｄ−Ｖｇ特性を評価した。図５はゲート
電流Ｉｇ一定の条件下でのドレイン電流Ｉｄ対ゲート電
圧Ｖｇの特性の一例を示すグラフであり、実線は左側の
スケールでゲート電圧Ｖｇを、点線は右側のスケールで
ドレイン電圧を示す。Ｉｇの値は、図４におけるＩｇｏ
を用いてＩｇ＝Ｉｇｏ＝１０ｎＡとした。測定から、Ｉ
ｄ１＝０．００５Ａ、Ｉｄ２＝０．００５５Ａに対し
て、Ｖｇ１＝０．４６８００、Ｖｇ２＝０．４７１８
６、Ｖｄ１＝０．０８３００、Ｖｄ２＝０．０９１３４
が求められた。本測定は電流、電圧値が小さい領域で行
うものなので、測定値に光による影響やバラツキが生ず
ることがあるので注意を要する。
定の条件下でＩｄ−Ｖｇ特性を評価した。図５はゲート
電流Ｉｇ一定の条件下でのドレイン電流Ｉｄ対ゲート電
圧Ｖｇの特性の一例を示すグラフであり、実線は左側の
スケールでゲート電圧Ｖｇを、点線は右側のスケールで
ドレイン電圧を示す。Ｉｇの値は、図４におけるＩｇｏ
を用いてＩｇ＝Ｉｇｏ＝１０ｎＡとした。測定から、Ｉ
ｄ１＝０．００５Ａ、Ｉｄ２＝０．００５５Ａに対し
て、Ｖｇ１＝０．４６８００、Ｖｇ２＝０．４７１８
６、Ｖｄ１＝０．０８３００、Ｖｄ２＝０．０９１３４
が求められた。本測定は電流、電圧値が小さい領域で行
うものなので、測定値に光による影響やバラツキが生ず
ることがあるので注意を要する。
【００３０】次に図３に示したようなＦＥＴゲートのダ
イオード特性を測定しＲａ＝Ｒｄ−Ｒｓ＝０．２（ｏｈ
ｍ）を決定した。
イオード特性を測定しＲａ＝Ｒｄ−Ｒｓ＝０．２（ｏｈ
ｍ）を決定した。
【００３１】以上の測定で求められた測定値を式（２
２）に代入し、パソコンを用いて数値解析的に解くこと
によって、Ｒｓ、Ｒｄの値を決定した。数値解析の手法
としてはニュートン法、 ｚ＝ｌｉｍn->∞｛ｚｎ｝、 ｚn＝ｚn-1−ｆ（ｚn-1）／ｆ’（ｚn-1） （２４） を用いた。関数ｆ（ｚ）として、 ｆ（ｚ）＝Ｖｇ２−Ｖｇ１−ｚ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌｎ（Ｆ２） −ｌｎ（Ｆ１）） Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ ｕ＝（Ｖｄ−（２＊ｚ＋Ｒａ）Ｉｄ）／（ｎＶｔ） （２５） と置けるが、このときｆ’（ｚ）は、 ｆ’（ｚ）＝Ｉｄ２｛２／ｕ２−１−２＊ｅｘｐ（−ｕ２）／（ｕ２＊Ｆ２） ｝−Ｉｄ１｛２／ｕ１−１−２＊ｅｘｐ（−ｕ１）／（ｕ１＊ Ｆ１）｝ （２６） で与えられる。本方法で求めたＲｓ、Ｒｄの値はＲｓ＝
４．５（ｏｈｍ），Ｒｄ＝４．７（ｏｈｍ）であった。
２）に代入し、パソコンを用いて数値解析的に解くこと
によって、Ｒｓ、Ｒｄの値を決定した。数値解析の手法
としてはニュートン法、 ｚ＝ｌｉｍn->∞｛ｚｎ｝、 ｚn＝ｚn-1−ｆ（ｚn-1）／ｆ’（ｚn-1） （２４） を用いた。関数ｆ（ｚ）として、 ｆ（ｚ）＝Ｖｇ２−Ｖｇ１−ｚ（Ｉｄ２−Ｉｄ１）＋ｎＶｔ（ｌｎ（Ｆ２） −ｌｎ（Ｆ１）） Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ ｕ＝（Ｖｄ−（２＊ｚ＋Ｒａ）Ｉｄ）／（ｎＶｔ） （２５） と置けるが、このときｆ’（ｚ）は、 ｆ’（ｚ）＝Ｉｄ２｛２／ｕ２−１−２＊ｅｘｐ（−ｕ２）／（ｕ２＊Ｆ２） ｝−Ｉｄ１｛２／ｕ１−１−２＊ｅｘｐ（−ｕ１）／（ｕ１＊ Ｆ１）｝ （２６） で与えられる。本方法で求めたＲｓ、Ｒｄの値はＲｓ＝
４．５（ｏｈｍ），Ｒｄ＝４．７（ｏｈｍ）であった。
【００３２】ＦＥＴの小信号パラメータ抽出を行う場
合、寄生抵抗Ｒｓ、Ｒｄ、Ｒｇの組の決定は、Ｒｓ，Ｒ
ｄ、Ｒｇのうち少なくとも１つのパラメータをＤＣから
決定し、残りをＳパラメータから決定する方法が一般的
である。そこで次に、表１に示すように、本方法を用い
て求めたＲｓ，Ｒｄ、Ｒｇのｒｆ値（Ｒｇの決定にはＳ
パラメータを用いた）を他の方法で求めたものと比較し
てみた。なお、ｒｆ値とは、高周波環境での値である。
合、寄生抵抗Ｒｓ、Ｒｄ、Ｒｇの組の決定は、Ｒｓ，Ｒ
ｄ、Ｒｇのうち少なくとも１つのパラメータをＤＣから
決定し、残りをＳパラメータから決定する方法が一般的
である。そこで次に、表１に示すように、本方法を用い
て求めたＲｓ，Ｒｄ、Ｒｇのｒｆ値（Ｒｇの決定にはＳ
パラメータを用いた）を他の方法で求めたものと比較し
てみた。なお、ｒｆ値とは、高周波環境での値である。
【００３３】
【表１】
【００３４】方法は、旧来のエンド・レジスタンス法
（式（１０）においてＲｓ＝△Ｖｇ／△Ｉｄとする方
法）で求めたＲｓ、ＲｄとＳパラメータ用いるもの、方
法は、本発明の方法で求めたＲｓ，ＲｄとＳパラメー
タを用いるもの、方法は、ＲｇのＤＣ値から見積もっ
たＲｇのｒｆ値とＳパラメータを用いるものである。
（式（１０）においてＲｓ＝△Ｖｇ／△Ｉｄとする方
法）で求めたＲｓ、ＲｄとＳパラメータ用いるもの、方
法は、本発明の方法で求めたＲｓ，ＲｄとＳパラメー
タを用いるもの、方法は、ＲｇのＤＣ値から見積もっ
たＲｇのｒｆ値とＳパラメータを用いるものである。
【００３５】方法で旧来のエンド・レジスタンス法を
用いてＲｓ（Ｒｄも）を決定すると、Ｒｇが負の値にな
ってしまうことがわかる。これは旧来のエンド・レジス
タンス法ではＲｓの値にチャネル抵抗の一部が混入し、
Ｒｓを過大評価しているためであると考えられる。
用いてＲｓ（Ｒｄも）を決定すると、Ｒｇが負の値にな
ってしまうことがわかる。これは旧来のエンド・レジス
タンス法ではＲｓの値にチャネル抵抗の一部が混入し、
Ｒｓを過大評価しているためであると考えられる。
【００３６】一方、方法でＲｓ、Ｒｄを本発明の方法
で求めた場合と、方法でＲｇをＤＣ値から見積もった
場合とでは、寄生抵抗Ｒｓ，Ｒｄ、Ｒｇの値は比較的よ
い一致を見せている。これは本方法がＲｓ，Ｒｄの算出
に際してうまくチャネル抵抗の寄与を除去できたことの
現れであり、本方法で決定したＲｓ、Ｒｄの値の妥当性
が示されているものと考えられる。
で求めた場合と、方法でＲｇをＤＣ値から見積もった
場合とでは、寄生抵抗Ｒｓ，Ｒｄ、Ｒｇの値は比較的よ
い一致を見せている。これは本方法がＲｓ，Ｒｄの算出
に際してうまくチャネル抵抗の寄与を除去できたことの
現れであり、本方法で決定したＲｓ、Ｒｄの値の妥当性
が示されているものと考えられる。
【００３７】ところで、従来の近似的な解法が適用でき
ない場合に、誤って近似的な解法で評価した場合にはど
のような結果が得られるだろうか。
ない場合に、誤って近似的な解法で評価した場合にはど
のような結果が得られるだろうか。
【００３８】図６は本発明による厳密な解法と従来の近
似的解法によるソース寄生抵抗値Ｒｓの差を示すグラフ
であり、実線は本発明の厳密な方法、点線は従来の近似
的方法である。上述の試料のソース寄生抵抗値Ｒｓをド
レイン電圧Ｖｄ１（Ｖｄ２＝１．１＊Ｖｄ１とした）を
変えて厳密な方法と近似的方法で評価したものである。
厳密な方法に基づくＲｓ値はＦＥＴのリニア領域で測定
する限り、ほぼ一定の４．５Ωと算出されることがわか
る。一方、近似的方法では、全体的にＲｓ値を過小評価
している。近似的方法からのＲｓ値は、ドレイン電圧Ｖ
ｄ１が比較的大きいときには厳密な方法から算出した値
に近い（３．８Ω）が、ドレイン電圧Ｖｄ１が小さくな
るにつれて大きな誤差を含むようになることがわかる。
似的解法によるソース寄生抵抗値Ｒｓの差を示すグラフ
であり、実線は本発明の厳密な方法、点線は従来の近似
的方法である。上述の試料のソース寄生抵抗値Ｒｓをド
レイン電圧Ｖｄ１（Ｖｄ２＝１．１＊Ｖｄ１とした）を
変えて厳密な方法と近似的方法で評価したものである。
厳密な方法に基づくＲｓ値はＦＥＴのリニア領域で測定
する限り、ほぼ一定の４．５Ωと算出されることがわか
る。一方、近似的方法では、全体的にＲｓ値を過小評価
している。近似的方法からのＲｓ値は、ドレイン電圧Ｖ
ｄ１が比較的大きいときには厳密な方法から算出した値
に近い（３．８Ω）が、ドレイン電圧Ｖｄ１が小さくな
るにつれて大きな誤差を含むようになることがわかる。
【００３９】
【発明の効果】以上説明したように、本発明の評価方法
にはｎ値による測定制限はないため、ｎ値が１．１より
も大きなショットキー・ゲートＦＥＴ（たとえばゲート
がサブミクロン長であるとかダブルドープーダブルヘテ
ロのＧａＡｓヘテロ接合ＦＥＴなど）のソース寄生抵抗
Ｒｓおよびドレイン寄生抵抗Ｒｄを正確に評価すること
ができるという効果がある。従って本発明は、電界効果
トランジスタの評価方法の発展に寄与すること大であ
る。
にはｎ値による測定制限はないため、ｎ値が１．１より
も大きなショットキー・ゲートＦＥＴ（たとえばゲート
がサブミクロン長であるとかダブルドープーダブルヘテ
ロのＧａＡｓヘテロ接合ＦＥＴなど）のソース寄生抵抗
Ｒｓおよびドレイン寄生抵抗Ｒｄを正確に評価すること
ができるという効果がある。従って本発明は、電界効果
トランジスタの評価方法の発展に寄与すること大であ
る。
【図１】ゲートをプローブとして用いたソース寄生抵抗
の測定方法におけるＦＥＴの等価回路図である。
の測定方法におけるＦＥＴの等価回路図である。
【図２】本発明のＦＥＴの寄生抵抗の評価方法における
ゲート順方向バイアス時でのＤＣ測定の回路図である。
（ａ）はドレイン・オープンＦＥＴの場合を示す。
（ｂ）はソース・オープンＦＥＴの場合を示す。
ゲート順方向バイアス時でのＤＣ測定の回路図である。
（ａ）はドレイン・オープンＦＥＴの場合を示す。
（ｂ）はソース・オープンＦＥＴの場合を示す。
【図３】図２の回路によるＤＣ測定結果によるＦＥＴゲ
ートのダイオード特性を示す一例のグラフである。
ートのダイオード特性を示す一例のグラフである。
【図４】ドレイン電流Ｉｄが一定で、Ｉｄ＝５．０ｍ
Ａ、５．５ｍＡの各場合においてゲート電圧Ｖｇに対応
したゲート電流Ｉｇを対数表示したグラフである。
Ａ、５．５ｍＡの各場合においてゲート電圧Ｖｇに対応
したゲート電流Ｉｇを対数表示したグラフである。
【図５】ゲート電流Ｉｇ一定の条件下でのドレイン電流
Ｉｄ対ゲート電圧Ｖｇの特性の一例を示すグラフであ
る。
Ｉｄ対ゲート電圧Ｖｇの特性の一例を示すグラフであ
る。
【図６】本発明による厳密な解法と従来の近似的解法に
よるソース寄生抵抗値Ｒｓの差を示すグラフである。
よるソース寄生抵抗値Ｒｓの差を示すグラフである。
Ｄ ドレイン Ｇ ゲート Ｉｄ ドレイン電流 Ｉｇ ゲート電流 Ｊｘ ｘ位置におけるゲート電流密度 Ｌｇ ゲート長さ Ｒｃｈ チャネル抵抗 Ｒｄ ドレイン寄生抵抗 Ｒｇ ゲート抵抗 Ｒｓ ソース寄生抵抗 Ｓ ソース Ｖｄ ドレイン電圧 Ｖｄ’ チャネルを横切ったときの電位差 Ｖｇ ゲート電圧 Ｖｇ’ Ｒｇの寄与を差し引いたゲート電圧 Ｖｓ’ ソース寄生抵抗による電位差
Claims (2)
- 【請求項１】 ショットキー・ゲート電界効果トランジ
スタの寄生抵抗の評価方法であって、 ドレイン・バイアス電圧Ｖｄを選んで前記電界効果トラ
ンジスタをリニア領域にする手順と、 ゲートに、前記ドレイン・バイアス電圧Ｖｄとゲートの
順方向ブレークダウン電圧Ｖｆとの関係がＶｄ＜Ｖｇ＜
Ｖｆとなる順方向バイアス電圧Ｖｇを印加する手順と、 ドレイン電流Ｉｄとの関係がＩｇ＜Ｉｄ／５０であるゲ
ート電流Ｉｇが一定値となる条件の下で、前記ドレイン
電流ＩｄをＩｄ１、Ｉｄ２と変化させ、該変化に対応し
て変化するドレイン電圧Ｖｄ１，Ｖｄ２およびゲート電
圧Ｖｇ１、Ｖｇ２を測定する手順と、 ドレイン寄生抵抗Ｒｄとソース寄生抵抗Ｒｓの差である
寄生抵抗差Ｒａを式、 Ｒａ＝Ｒｄ−Ｒｓ （１） として求める手順と、 接合理想因子ｎと、ボルツマン定数ｋと、ケルビンで表
示した接合の環境温度Ｔと、単一電子の電荷量ｑと、測
定された前記ドレイン電圧Ｖｄ１、Ｖｄ２および前記ゲ
ート電圧Ｖｇ１、Ｖｇ２と、前記Ｒａ＝Ｒｄ−Ｒｓと
を、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄ、ドレイン電流
Ｉｄ、ソース寄生抵抗Ｒｓおよびドレイン寄生抵抗Ｒｄ
の間の関係式、 Ｖｇ２−Ｖｇ１−Ｒｓ（Ｉｄ２−Ｉｄ１）＋（ｎｋＴ／
ｑ）＊（ｌｎ（Ｆ２）−ｌｎ（Ｆ１））＝０ ただし、 Ｆ＝（１−ｅｘｐ（−ｕ））／ｕ， ｕ＝（Ｖｄ−（Ｒｓ＋Ｒｄ）Ｉｄ）／（ｎｋＴ／ｑ） （２） に代入して、数値解析により未知数のソース寄生抵抗Ｒ
ｓを算出する手順と、 算出された該ソース寄生抵抗Ｒｓと前記寄生抵抗差Ｒａ
とからドレイン寄生抵抗Ｒｄを算出する手順と、を有す
ることを特徴とする電界効果トランジスタの寄生抵抗の
評価方法。 - 【請求項２】 前記寄生抵抗差Ｒａを求める手順が、 前記電界効果トランジスタのドレインを開放として、ゲ
ートに順方向バイアス電圧Ｖｇを印加してダイオード特
性を測定し、ゲート電圧Ｖｇの変化に対するゲート電流
Ｉｇの変化の関係が線形の領域で、ゲート電圧Ｖｇの変
化に対するゲート電流Ｉｇの変化の比率ｄＶｇ／ｄＩｇ
を算出する手順と、 前記電界効果トランジスタのソースを開放として、ゲー
トに順方向バイアス電圧Ｖｇを印加してダイオード特性
を測定し、ゲート電圧Ｖｇの変化に対するゲート電流Ｉ
ｇの変化の関係が線形の領域でゲート電圧Ｖｇの変化に
対するゲート電流Ｉｇの変化の比率ｄＶｇ／ｄＩｇを算
出する手順と、 算出された前記ソース開放時のｄＶｇ／ｄＩｇと前記ド
レイン開放時のｄＶｇ／ｄＩｇとの差を求めることによ
り前記寄生抵抗差Ｒａを算出する手順と、を有する請求
項１に記載の電界効果トランジスタの寄生抵抗の評価方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9136888A JP2976927B2 (ja) | 1997-05-27 | 1997-05-27 | Ｆｅｔの寄生抵抗の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9136888A JP2976927B2 (ja) | 1997-05-27 | 1997-05-27 | Ｆｅｔの寄生抵抗の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10332772A true JPH10332772A (ja) | 1998-12-18 |
| JP2976927B2 JP2976927B2 (ja) | 1999-11-10 |
Family
ID=15185904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9136888A Expired - Lifetime JP2976927B2 (ja) | 1997-05-27 | 1997-05-27 | Ｆｅｔの寄生抵抗の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976927B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104808126A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
| CN108982998A (zh) * | 2018-07-12 | 2018-12-11 | 浙江大学 | 一种在线检测绑定线老化过程的检测电路及检测方法 |
-
1997
- 1997-05-27 JP JP9136888A patent/JP2976927B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104808126A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
| CN104808126B (zh) * | 2014-01-28 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
| CN108982998A (zh) * | 2018-07-12 | 2018-12-11 | 浙江大学 | 一种在线检测绑定线老化过程的检测电路及检测方法 |
| CN108982998B (zh) * | 2018-07-12 | 2019-11-22 | 浙江大学 | 一种在线检测绑定线老化过程的检测电路及检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976927B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Grotjohn et al. | A parametric short-channel MOS transistor model for subthreshold and strong inversion current | |
| Ortiz-Conde et al. | A review of recent MOSFET threshold voltage extraction methods | |
| KR0162540B1 (ko) | P-mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법 | |
| US7595649B2 (en) | Method to accurately estimate the source and drain resistance of a MOSFET | |
| Holmstrom et al. | A gate probe method of determining parasitic resistance in MESFET's | |
| KR100413214B1 (ko) | Ｆｅｔ 등가 회로 모델 파라미터를 유니크하게 결정하기위한 방법 | |
| CN108153926B (zh) | 基于经验公式的半导体器件的建立解析模型的方法 | |
| Zhu et al. | Static and dynamic TSEPs of SiC and GaN transistors | |
| JP2976927B2 (ja) | Ｆｅｔの寄生抵抗の評価方法 | |
| US6408425B1 (en) | Method of designing circuit with field effect transistor and method of determining parameters of model used in such designing method | |
| JP3139418B2 (ja) | Ｆｅｔの寄生抵抗の算出方法 | |
| JP2976930B2 (ja) | 電界効果トランジスタの寄生ソース抵抗評価方法 | |
| Pengg | Direct parameter extraction on RF-CMOS | |
| Root et al. | Thermal resistance formulation and analysis of III-V FETs based on DC electrical data | |
| d’Alessandro et al. | Experimental DC extraction of the base resistance of bipolar transistors: Application to SiGe: C HBTs | |
| Caddemi et al. | Determination of HEMT's noise parameters versus temperature using two measurement methods | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| Ashton et al. | Modeling and characterization of MOSFET width dependencies | |
| McAndrew et al. | R3, an accurate JFET and 3-terminal diffused resistor model | |
| JPH0836020A (ja) | Ｍｏｓｆｅｔの特性評価方法及び特性評価装置 | |
| JP3117878B2 (ja) | 電界効果トランジスタの特性測定方法 | |
| JPH06252395A (ja) | 閾値電圧導出方法 | |
| US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
| Miranda et al. | Influence of the calibration kit on the estimation of parasitic effects in HEMT devices at microwave frequencies | |
| Kuo et al. | An enhanced AC conductance method with source/drain resistance correction for self-heating effects of novel nano-scaled devices |