JPH1032846A - 加入者回路シェルフ - Google Patents
加入者回路シェルフInfo
- Publication number
- JPH1032846A JPH1032846A JP18592196A JP18592196A JPH1032846A JP H1032846 A JPH1032846 A JP H1032846A JP 18592196 A JP18592196 A JP 18592196A JP 18592196 A JP18592196 A JP 18592196A JP H1032846 A JPH1032846 A JP H1032846A
- Authority
- JP
- Japan
- Prior art keywords
- subscriber circuit
- package
- signal
- shelf
- subscriber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Structure Of Telephone Exchanges (AREA)
Abstract
(57)【要約】
【課題】本発明は電子交換機の加入者回路シェルフに関
し、加入者回路シェルフにおいて、複数の制御、監視信
号の送受信を行なうとき、１本の信号線を複数の制御、
監視信号で時分割して使用することにより、最低限の配
線により複数の制御、監視信号を送受信できる加入者回
路シェルフを実現することを目的とする。 【解決手段】複数の加入者回路パッケージと該加入者回
路パッケージを制御するコモンパッケージを搭載し、そ
の間をバックワイヤリングボードで接続した加入者回路
シェルフにおいて、コモンパッケージに、加入者回路パ
ッケージとコモンパッケージ間の複数の制御、監視信号
を時分割して多重する時分割回路を設け、加入者回路パ
ッケージとコモンパッケージの間で、複数の制御、監視
信号を時分割多重し、１本の信号線で複数の制御、監視
信号を送受信するように構成する。
し、加入者回路シェルフにおいて、複数の制御、監視信
号の送受信を行なうとき、１本の信号線を複数の制御、
監視信号で時分割して使用することにより、最低限の配
線により複数の制御、監視信号を送受信できる加入者回
路シェルフを実現することを目的とする。 【解決手段】複数の加入者回路パッケージと該加入者回
路パッケージを制御するコモンパッケージを搭載し、そ
の間をバックワイヤリングボードで接続した加入者回路
シェルフにおいて、コモンパッケージに、加入者回路パ
ッケージとコモンパッケージ間の複数の制御、監視信号
を時分割して多重する時分割回路を設け、加入者回路パ
ッケージとコモンパッケージの間で、複数の制御、監視
信号を時分割多重し、１本の信号線で複数の制御、監視
信号を送受信するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子交換機の加入
者回路シェルフに関する。電子交換機において、加入者
端末は加入者回路を介して、交換接続を行なうネットワ
ークと接続され、さらに、相手の加入者端末と接続され
て通信を行なう。
者回路シェルフに関する。電子交換機において、加入者
端末は加入者回路を介して、交換接続を行なうネットワ
ークと接続され、さらに、相手の加入者端末と接続され
て通信を行なう。
【０００２】加入者端末を収容する加入者回路は、電子
交換機の中では加入者回路パッケージに実装されてお
り、さらに複数の加入者回路パッケージが加入者回路シ
ェルフに搭載される構成をとっている。
交換機の中では加入者回路パッケージに実装されてお
り、さらに複数の加入者回路パッケージが加入者回路シ
ェルフに搭載される構成をとっている。
【０００３】図９は加入者回路シェルフを説明する図を
示す。図中の１００は加入者回路シェルフの構成の一例
を示す。電子交換機は高い信頼度を求められており、コ
モンパッケージＣ０、Ｃ１は二重化構成をとっており、
その一方を現用系、他方を予備系と設定して、現用系の
コモンパッケージＣｉ（ｉ＝０ｏｒ１）から加入者回路
パッケージＳＬ１〜ＳＬ３２を制御する。また、電源パ
ッケージＰ０はコモンパッケージＣ０と加入者回路パッ
ケージＳＬ１〜ＳＬ１６に電源を供給し、電源パッケー
ジＰ１はコモンパッケージＣ１と加入者回路パッケージ
ＳＬ１７〜ＳＬ３２に電源を供給する。
示す。図中の１００は加入者回路シェルフの構成の一例
を示す。電子交換機は高い信頼度を求められており、コ
モンパッケージＣ０、Ｃ１は二重化構成をとっており、
その一方を現用系、他方を予備系と設定して、現用系の
コモンパッケージＣｉ（ｉ＝０ｏｒ１）から加入者回路
パッケージＳＬ１〜ＳＬ３２を制御する。また、電源パ
ッケージＰ０はコモンパッケージＣ０と加入者回路パッ
ケージＳＬ１〜ＳＬ１６に電源を供給し、電源パッケー
ジＰ１はコモンパッケージＣ１と加入者回路パッケージ
ＳＬ１７〜ＳＬ３２に電源を供給する。
【０００４】また、電源パッケージＰ０、Ｐ１、コモン
パッケージＣ０、Ｃ１、加入者回路パッケージＳＬ１〜
ＳＬ３２は、バックワイヤリングボードと称する大型プ
リント板にコネクタを介して接続されており、バックワ
イヤリングボード上のパターン配線（以下配線と称す
る）により相互に接続されている。
パッケージＣ０、Ｃ１、加入者回路パッケージＳＬ１〜
ＳＬ３２は、バックワイヤリングボードと称する大型プ
リント板にコネクタを介して接続されており、バックワ
イヤリングボード上のパターン配線（以下配線と称す
る）により相互に接続されている。
【０００５】かかる加入者回路シェルフにおいて、バッ
クワイヤリングボードの配線数の少ないコストの低い加
入者回路シェルフが要求されている。
クワイヤリングボードの配線数の少ないコストの低い加
入者回路シェルフが要求されている。
【０００６】
【従来の技術】加入者回路は通常ＢＯＲＳＣＨＴ（Batt
ery feed,Overvoltage protection,Ringing,Supervisio
n,Codec,Hybrid,Test)の機能を備え、加入者端末とのイ
ンタフェースをとるとともに、入出力する信号をコモン
パッケージＣｉとの間で送受信を行なう。
ery feed,Overvoltage protection,Ringing,Supervisio
n,Codec,Hybrid,Test)の機能を備え、加入者端末とのイ
ンタフェースをとるとともに、入出力する信号をコモン
パッケージＣｉとの間で送受信を行なう。
【０００７】また、コモンパッケージＣｉは加入者端末
からの信号を多重化して、交換動作を行なうスイッチ部
のハイウエイに送出し、ハイウエイから入力した信号を
分離し、加入者回路パッケージＳＬｊ（ｊ＝１〜３２）
に送出する。
からの信号を多重化して、交換動作を行なうスイッチ部
のハイウエイに送出し、ハイウエイから入力した信号を
分離し、加入者回路パッケージＳＬｊ（ｊ＝１〜３２）
に送出する。
【０００８】電子交換機は、高い信頼度を要求されてお
り、制御、監視のための信号線も増加してきている。図
１０は従来例を説明する図を示す。図はコモンパッケー
ジＣｉ、加入者回路パッケージＳＬ１〜ＳＬ３２から構
成される加入者回路シェルフを示し、コモンパッケージ
Ｃｉと加入者回路パッケージＳＬ１〜ＳＬ３２の間に、
加入者回路パッケージＳＬｊ（ｊ＝１〜３２）がサービ
ス可能状態にないことを示す表示制御信号としてのＯＳ
(Out of Service)信号と加入者回路パッケージＳＬｉが
実装されていないことを通知する実装表示信号の追加を
行なった構成を示す。
り、制御、監視のための信号線も増加してきている。図
１０は従来例を説明する図を示す。図はコモンパッケー
ジＣｉ、加入者回路パッケージＳＬ１〜ＳＬ３２から構
成される加入者回路シェルフを示し、コモンパッケージ
Ｃｉと加入者回路パッケージＳＬ１〜ＳＬ３２の間に、
加入者回路パッケージＳＬｊ（ｊ＝１〜３２）がサービ
ス可能状態にないことを示す表示制御信号としてのＯＳ
(Out of Service)信号と加入者回路パッケージＳＬｉが
実装されていないことを通知する実装表示信号の追加を
行なった構成を示す。
【０００９】ＯＳ信号、実装表示信号はそれぞれ実装表
示信号線Ｌ−１〜Ｌ−３２、ＯＳ信号線Ｌ−３３〜Ｌ−
６４で送受信される。図において、ＬＯＮｊは加入者回
路パッケージＳＬｊのＬＥＤＬを点灯させるための信号
であり、ＬＯＮｊが「ハイ」となったときに、ドライバ
Ｄｒを介してＯＳ信号線Ｌ−ｊに「ロウ」が送出され、
抵抗Ｒ２を通して、ＬＥＤＬに電流が流れ点灯し、ＯＳ
状態にあることを表示する。
示信号線Ｌ−１〜Ｌ−３２、ＯＳ信号線Ｌ−３３〜Ｌ−
６４で送受信される。図において、ＬＯＮｊは加入者回
路パッケージＳＬｊのＬＥＤＬを点灯させるための信号
であり、ＬＯＮｊが「ハイ」となったときに、ドライバ
Ｄｒを介してＯＳ信号線Ｌ−ｊに「ロウ」が送出され、
抵抗Ｒ２を通して、ＬＥＤＬに電流が流れ点灯し、ＯＳ
状態にあることを表示する。
【００１０】また、加入者回路パッケージＳＬｊが実装
されていない場合には、抵抗Ｒ３は接地されないので、
レシーバＲｅの入力は「ハイ」となり、実装表示信号Ｐ
Ｇｊには、加入者回路パッケージＳＬｊが実装されてい
ないことを示す「ハイ」が出力される。
されていない場合には、抵抗Ｒ３は接地されないので、
レシーバＲｅの入力は「ハイ」となり、実装表示信号Ｐ
Ｇｊには、加入者回路パッケージＳＬｊが実装されてい
ないことを示す「ハイ」が出力される。
【００１１】
【発明が解決しようとする課題】上述の従来例におい
て、ＯＳ信号、実装表示信号を追加する場合には、ＯＳ
信号はコモンパッケージＣｉから加入者回路パッケージ
ＳＬｊ方向への信号であり、実装表示信号は加入者回路
パッケージＳＬｊからコモンパッケージＣｉ方向への信
号であり、既存の信号線と共用ができないので、コモン
パッケージＣｉと加入者回路パッケージＳＬｊの間で、
それぞれの信号を送受信する２本の信号線の追加が必要
となり、図１０の従来例に示すように３２枚の加入者回
路パッケージＳＬ１〜ＳＬ３２を搭載する場合には、バ
ックワイヤリングボード上に６４本の信号線の追加が必
要となる。
て、ＯＳ信号、実装表示信号を追加する場合には、ＯＳ
信号はコモンパッケージＣｉから加入者回路パッケージ
ＳＬｊ方向への信号であり、実装表示信号は加入者回路
パッケージＳＬｊからコモンパッケージＣｉ方向への信
号であり、既存の信号線と共用ができないので、コモン
パッケージＣｉと加入者回路パッケージＳＬｊの間で、
それぞれの信号を送受信する２本の信号線の追加が必要
となり、図１０の従来例に示すように３２枚の加入者回
路パッケージＳＬ１〜ＳＬ３２を搭載する場合には、バ
ックワイヤリングボード上に６４本の信号線の追加が必
要となる。
【００１２】このバックワイヤリングボード上の配線量
は、加入者回路シェルフに搭載する加入者回路パッケー
ジの枚数の増、信号の種類の増、高信頼度の要求等によ
り増加の一途を辿っている。
は、加入者回路シェルフに搭載する加入者回路パッケー
ジの枚数の増、信号の種類の増、高信頼度の要求等によ
り増加の一途を辿っている。
【００１３】このように、バックワイヤリングボード上
の配線量が増加すると、バックワイヤリングボード上の
パターンの細線化、層数の増加が必要となりコストアッ
プの要因となる。
の配線量が増加すると、バックワイヤリングボード上の
パターンの細線化、層数の増加が必要となりコストアッ
プの要因となる。
【００１４】本発明は、加入者回路シェルフにおいて、
複数の制御、監視信号の送受信を行なうとき、１本の信
号線を複数の制御、監視信号の時分割して使用すること
により、最低限の配線により複数の制御、監視信号を送
受信できる加入者回路シェルフを実現しようとする。
複数の制御、監視信号の送受信を行なうとき、１本の信
号線を複数の制御、監視信号の時分割して使用すること
により、最低限の配線により複数の制御、監視信号を送
受信できる加入者回路シェルフを実現しようとする。
【００１５】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図中の１００は加入者回路シ
ェルフであり、複数の加入者回路パッケージＳＬ１〜Ｓ
Ｌ３２と、該加入者回路パッケージＳＬ１〜ＳＬ３２を
制御するコモンパッケージＣｉ（コモンパッケージＣ
０、Ｃ１で二重化されているが、その一方のみを図示し
ている。）を搭載し、その間を図示省略のバックワイヤ
リングボード上の配線で接続している。
明するブロック図である。図中の１００は加入者回路シ
ェルフであり、複数の加入者回路パッケージＳＬ１〜Ｓ
Ｌ３２と、該加入者回路パッケージＳＬ１〜ＳＬ３２を
制御するコモンパッケージＣｉ（コモンパッケージＣ
０、Ｃ１で二重化されているが、その一方のみを図示し
ている。）を搭載し、その間を図示省略のバックワイヤ
リングボード上の配線で接続している。
【００１６】本発明では、コモンパッケージＣｉに、加
入者回路パッケージＳＬｊとコモンパッケージＣｉ間の
複数の制御、監視信号を時分割して多重する時分割回路
ＴＤを設けて構成する。
入者回路パッケージＳＬｊとコモンパッケージＣｉ間の
複数の制御、監視信号を時分割して多重する時分割回路
ＴＤを設けて構成する。
【００１７】図において、加入者回路パッケージＳＬｊ
内のＦ１〜Ｆｎは機能ブロックであり、コモンパッケー
ジＣｉ上のＳｊは加入者回路パッケージＳＬｊに対向し
て設けられた制御部であり、制御部Ｓ１〜Ｓ３２内に
は、それぞれ時分割回路ＴＤ、加入者回路パッケージＳ
Ｌｊ内の機能ブロックＦ１〜Ｆｎに対向する機能ブロッ
クｆ１〜ｆｎを備えている。
内のＦ１〜Ｆｎは機能ブロックであり、コモンパッケー
ジＣｉ上のＳｊは加入者回路パッケージＳＬｊに対向し
て設けられた制御部であり、制御部Ｓ１〜Ｓ３２内に
は、それぞれ時分割回路ＴＤ、加入者回路パッケージＳ
Ｌｊ内の機能ブロックＦ１〜Ｆｎに対向する機能ブロッ
クｆ１〜ｆｎを備えている。
【００１８】加入者回路パッケージＳＬ１の機能ブロッ
クＦ１はコモンパッケージＣｉ上の制御部Ｓ１内の機能
ブロックｆ１と、加入者回路パッケージＳＬ１の機能ブ
ロックＦｎはコモンパッケージＣｉ上の制御部Ｓ１内の
機能ブロックｆｎと時分割回路ＴＤの制御のもとに、信
号線Ｌ１上に時分割で複数の信号を多重し、制御、監視
信号の送受信を行なう。
クＦ１はコモンパッケージＣｉ上の制御部Ｓ１内の機能
ブロックｆ１と、加入者回路パッケージＳＬ１の機能ブ
ロックＦｎはコモンパッケージＣｉ上の制御部Ｓ１内の
機能ブロックｆｎと時分割回路ＴＤの制御のもとに、信
号線Ｌ１上に時分割で複数の信号を多重し、制御、監視
信号の送受信を行なう。
【００１９】同様に、加入者回路パッケージＳＬ３２の
機能ブロックＦ１はコモンパッケージＣｉ上の制御部Ｓ
３２内の機能ブロックｆ１と、加入者回路パッケージＳ
Ｌ３２の機能ブロックＦｎはコモンパッケージＣｉ上の
制御部Ｓ３２内の機能ブロックｆｎと時分割回路ＴＤの
制御のもとに、信号線Ｌ３２上に時分割で複数の信号を
多重し、制御、監視信号の送受信を行なう。
機能ブロックＦ１はコモンパッケージＣｉ上の制御部Ｓ
３２内の機能ブロックｆ１と、加入者回路パッケージＳ
Ｌ３２の機能ブロックＦｎはコモンパッケージＣｉ上の
制御部Ｓ３２内の機能ブロックｆｎと時分割回路ＴＤの
制御のもとに、信号線Ｌ３２上に時分割で複数の信号を
多重し、制御、監視信号の送受信を行なう。
【００２０】このように、信号線Ｌｊ上に、時分割で複
数の複数の信号を多重して送受信を行なうことにより、
最低限の信号線により、複数の種類の信号を送受信する
ことが可能となる。
数の複数の信号を多重して送受信を行なうことにより、
最低限の信号線により、複数の種類の信号を送受信する
ことが可能となる。
【００２１】
【発明の実施の形態】図２は本発明の実施の形態（１）
を説明する図である。図はＯＳ信号と実装表示信号を時
分割で１本の信号線で多重して送受信する例である。
を説明する図である。図はＯＳ信号と実装表示信号を時
分割で１本の信号線で多重して送受信する例である。
【００２２】加入者回路パッケージＳＬ１〜ＳＬ３２内
の、Ｌは点灯したときにＯＳ状態であることを表示する
ＬＥＤであり、Ｒ２はＬＥＤ点灯時の電流値を設定する
ための抵抗である。また、Ｒ１は加入者回路パッケージ
ＳＬｉの実装表示時に、ＬＥＤＬに流れる電流を制限
し、点灯することを防止するための抵抗である。
の、Ｌは点灯したときにＯＳ状態であることを表示する
ＬＥＤであり、Ｒ２はＬＥＤ点灯時の電流値を設定する
ための抵抗である。また、Ｒ１は加入者回路パッケージ
ＳＬｉの実装表示時に、ＬＥＤＬに流れる電流を制限
し、点灯することを防止するための抵抗である。
【００２３】また、コモンパッケージＣｉ内の、ＮＡは
ＯＳ信号と実装表示信号を時分割で多重するためのタイ
ミング信号ＴＩを入力するための、例えばオープンコレ
クタタイプの、否定論理積回路であり、ＬＥＤＬを点灯
するための信号ＬＯＮ１、タイミング信号ＴＩが同時に
「ハイ」のときのみ「ロウ」を出力する。Ｄはダイオー
ド、Ｒｅはレシーバ、Ｒ３は加入者回路パッケージＳＬ
ｉが実装されていない場合の「ロウ」レベルを設定する
ための抵抗である。信号ＬＯＮ１とタイミング信号ＴＩ
が同時に「ハイ」以外の場合は、オープンコレクタタイ
プの否定論理積回路ＮＡからは何も出力されず、信号線
Ｌ１のレベルは加入者回路パッケージＳＬ１の搭載の有
無と抵抗Ｒ３により決定される。
ＯＳ信号と実装表示信号を時分割で多重するためのタイ
ミング信号ＴＩを入力するための、例えばオープンコレ
クタタイプの、否定論理積回路であり、ＬＥＤＬを点灯
するための信号ＬＯＮ１、タイミング信号ＴＩが同時に
「ハイ」のときのみ「ロウ」を出力する。Ｄはダイオー
ド、Ｒｅはレシーバ、Ｒ３は加入者回路パッケージＳＬ
ｉが実装されていない場合の「ロウ」レベルを設定する
ための抵抗である。信号ＬＯＮ１とタイミング信号ＴＩ
が同時に「ハイ」以外の場合は、オープンコレクタタイ
プの否定論理積回路ＮＡからは何も出力されず、信号線
Ｌ１のレベルは加入者回路パッケージＳＬ１の搭載の有
無と抵抗Ｒ３により決定される。
【００２４】また、ＦＦはフリップフロップ回路であ
り、タイミング信号ＴＩをクロック信号として、実装表
示信号を保持するものである。図３は本発明の実施の形
態（１）のタイムチャートを示す。以下タイムチャート
により、図２の実施の形態（１）の動作を説明する。
り、タイミング信号ＴＩをクロック信号として、実装表
示信号を保持するものである。図３は本発明の実施の形
態（１）のタイムチャートを示す。以下タイムチャート
により、図２の実施の形態（１）の動作を説明する。
【００２５】（Ａ）はＯＳ状態を示すＬＥＤＬの点灯動
作を示す。 ＴＩ；タイミング信号であり、例えば、「ハイ」が８ｍ
Ｓ、「ロウ」が２ｍＳで繰り返す信号である。
作を示す。 ＴＩ；タイミング信号であり、例えば、「ハイ」が８ｍ
Ｓ、「ロウ」が２ｍＳで繰り返す信号である。
【００２６】ＬＯＮ１；加入者回路パッケージＳＬ１の
ＬＥＤＬを点灯するための信号であり、図示省略の制御
部から出力される。 ＮＡ；否定論理積回路ＮＡの出力を示し、タイミング信
号ＴＩ、ＯＳ信号ＬＯＮ１が同時に「ハイ」のときのみ
「ロウ」が出力される。
ＬＥＤＬを点灯するための信号であり、図示省略の制御
部から出力される。 ＮＡ；否定論理積回路ＮＡの出力を示し、タイミング信
号ＴＩ、ＯＳ信号ＬＯＮ１が同時に「ハイ」のときのみ
「ロウ」が出力される。
【００２７】Ｌ１；ＬＥＤＬの点灯状態を示し、ＮＡが
「ロウ」のときのみ、否定論理積回路ＮＡ〜信号線Ｌ１
〜抵抗Ｒ２〜ＬＥＤＬ〜＋５Ｖの経路で電流が流れＬＥ
ＤＬが点灯する。タイミング信号ＴＩが「ロウ」になる
と、ＯＳ信号ＬＯＮ１が「ハイ」であっても、否定論理
積回路ＮＡの出力は「オープン」となりＬＥＤＬは滅灯
する。ＬＥＤＬは点灯時間が８ｍＳ、滅灯時間が２ｍＳ
で動作しているが、点滅は高速で行なわれるので、人間
の目には連続点灯として見える。
「ロウ」のときのみ、否定論理積回路ＮＡ〜信号線Ｌ１
〜抵抗Ｒ２〜ＬＥＤＬ〜＋５Ｖの経路で電流が流れＬＥ
ＤＬが点灯する。タイミング信号ＴＩが「ロウ」になる
と、ＯＳ信号ＬＯＮ１が「ハイ」であっても、否定論理
積回路ＮＡの出力は「オープン」となりＬＥＤＬは滅灯
する。ＬＥＤＬは点灯時間が８ｍＳ、滅灯時間が２ｍＳ
で動作しているが、点滅は高速で行なわれるので、人間
の目には連続点灯として見える。
【００２８】ＬＯＮ１が「ロウ」の場合には、否定論理
積回路ＮＡの出力は「オープン」となりＬＥＤＬは点灯
しない。（Ｂ）は加入者回路パッケージＳＬ１が実装さ
れている場合の動作を示す。
積回路ＮＡの出力は「オープン」となりＬＥＤＬは点灯
しない。（Ｂ）は加入者回路パッケージＳＬ１が実装さ
れている場合の動作を示す。
【００２９】Ｒｅ；レシーバＲｅの出力を示し、否定論
理積回路ＮＡの出力と同相の信号である。否定論理積回
路ＮＡの出力が「オープン」のときは、＋５Ｖ〜ＬＥＤ
Ｌ〜抵抗Ｒ２〜ダイオードＤ〜抵抗Ｒ３〜アース経由で
電流が流れ、レシーバＲｅには「ハイ」が入力される。
理積回路ＮＡの出力と同相の信号である。否定論理積回
路ＮＡの出力が「オープン」のときは、＋５Ｖ〜ＬＥＤ
Ｌ〜抵抗Ｒ２〜ダイオードＤ〜抵抗Ｒ３〜アース経由で
電流が流れ、レシーバＲｅには「ハイ」が入力される。
【００３０】ＣＫ；フリップフロップ回路ＦＦの出力を
確定するためのクロック信号であり、タイミング信号の
立ち上がりである。 ＦＦ；フリップフロップ回路ＦＦの出力であり、加入者
回路パッケージＳＬ１が実装されている場合は、フリッ
プフロップ回路ＦＦの入力Ｄが、常に「ハイ」のタイミ
ングで、クロック信号ＣＫが入力されるので、フリップ
フロップ回路ＦＦの出力は常に「ハイ」となり、加入者
回路パッケージＳＬ１が実装されていることを表示す
る。
確定するためのクロック信号であり、タイミング信号の
立ち上がりである。 ＦＦ；フリップフロップ回路ＦＦの出力であり、加入者
回路パッケージＳＬ１が実装されている場合は、フリッ
プフロップ回路ＦＦの入力Ｄが、常に「ハイ」のタイミ
ングで、クロック信号ＣＫが入力されるので、フリップ
フロップ回路ＦＦの出力は常に「ハイ」となり、加入者
回路パッケージＳＬ１が実装されていることを表示す
る。
【００３１】（Ｃ）は加入者回路パッケージＳＬ１が実
装されていない場合の動作を示す。 Ｒｅ；加入者回路パッケージＳＬ１が実装されていない
ので、＋５Ｖの電源は接続されず、抵抗Ｒ３をとおして
「ロウ」が入力される。
装されていない場合の動作を示す。 Ｒｅ；加入者回路パッケージＳＬ１が実装されていない
ので、＋５Ｖの電源は接続されず、抵抗Ｒ３をとおして
「ロウ」が入力される。
【００３２】ＦＦ；レシーバＲｅの出力を入力とするフ
リップフロップ回路ＦＦの出力は、常に「ロウ」とな
り、加入者回路パッケージＳＬ１が実装されていないこ
とを表示する。
リップフロップ回路ＦＦの出力は、常に「ロウ」とな
り、加入者回路パッケージＳＬ１が実装されていないこ
とを表示する。
【００３３】以上の動作において、否定論理積回路ＮＡ
の出力が「オープン」の場合でも、ＬＥＤＬに流れる電
流は「０」ではなく、アース〜抵抗Ｒ３〜ダイオードＤ
〜抵抗Ｒ２〜ＬＥＤＬ〜＋５Ｖの経路で微弱電流が流れ
るが、抵抗Ｒ１の抵抗値を調整してＬＥＤＬが点灯に見
えない電流とすることができる。
の出力が「オープン」の場合でも、ＬＥＤＬに流れる電
流は「０」ではなく、アース〜抵抗Ｒ３〜ダイオードＤ
〜抵抗Ｒ２〜ＬＥＤＬ〜＋５Ｖの経路で微弱電流が流れ
るが、抵抗Ｒ１の抵抗値を調整してＬＥＤＬが点灯に見
えない電流とすることができる。
【００３４】また、オープンコレクタタイプの否定論理
積回路ＮＡを使用した場合の動作で説明したが、オープ
ンコレクタタイプの素子以外に、トライステートタイプ
の素子を使用して動作させることも可能である。トライ
ステートタイプの素子を使用する場合は、否定論理積回
路ＮＡの代わりにタイミング信号ＴＩを反転させた上
で、トライステート制御を行なう否定回路を使用するの
が一般的である。
積回路ＮＡを使用した場合の動作で説明したが、オープ
ンコレクタタイプの素子以外に、トライステートタイプ
の素子を使用して動作させることも可能である。トライ
ステートタイプの素子を使用する場合は、否定論理積回
路ＮＡの代わりにタイミング信号ＴＩを反転させた上
で、トライステート制御を行なう否定回路を使用するの
が一般的である。
【００３５】さらに、実施の形態（１）においては、否
定論理積回路ＮＡを使用して、タイミング信号ＴＩ、Ｏ
Ｓ信号ＬＯＮ１が「ハイ」でＬＥＤＬが点灯する構成と
したが、論理和回路を使用して、反対論理で動作させる
ことも可能である。
定論理積回路ＮＡを使用して、タイミング信号ＴＩ、Ｏ
Ｓ信号ＬＯＮ１が「ハイ」でＬＥＤＬが点灯する構成と
したが、論理和回路を使用して、反対論理で動作させる
ことも可能である。
【００３６】さらに、動作の説明は加入者回路パッケー
ジＳＬ１で行なったが、加入者回路パッケージＳＬ２〜
ＳＬ３２でもその動作は同様である。図４は本発明の実
施の形態（２）を説明する図を示す。図は請求項４、請
求項５に対応する実施の形態を示す。
ジＳＬ１で行なったが、加入者回路パッケージＳＬ２〜
ＳＬ３２でもその動作は同様である。図４は本発明の実
施の形態（２）を説明する図を示す。図は請求項４、請
求項５に対応する実施の形態を示す。
【００３７】図２で説明した実施の形態（１）では、Ｌ
ＥＤＬの滅灯時にも、微弱電流が流れるので、感度の高
いＬＥＤでは、完全には滅灯と見えない場合も生ずる。
これを滅灯に見せるためには、抵抗Ｒ１〜Ｒ３の抵抗値
の設定がシビアとなり、ノイズマージンが少なくなると
言う欠点が生じる。
ＥＤＬの滅灯時にも、微弱電流が流れるので、感度の高
いＬＥＤでは、完全には滅灯と見えない場合も生ずる。
これを滅灯に見せるためには、抵抗Ｒ１〜Ｒ３の抵抗値
の設定がシビアとなり、ノイズマージンが少なくなると
言う欠点が生じる。
【００３８】そこで、実施の形態（２）では加入者回路
パッケージＳＬｊにタイミング信号ＴＩに同期して動作
するアナログのセレクタＳｅを設けて構成したものであ
る。セレクタＳｅはタイミング信号ＴＩが「ハイ」で、
ＬＥＤＬ表示のための端子Ａと端子Ｑを接続し、タイミ
ング信号ＴＩが「ロウ」で、加入者回路パッケージＳＬ
ｊの実装状態表示のための端子Ｂと端子Ｑを接続し、抵
抗Ｒ３とＬＥＤＬとを完全に切り離すことにより、ＬＥ
ＤＬに微小電流が流れることを防止することができる。
パッケージＳＬｊにタイミング信号ＴＩに同期して動作
するアナログのセレクタＳｅを設けて構成したものであ
る。セレクタＳｅはタイミング信号ＴＩが「ハイ」で、
ＬＥＤＬ表示のための端子Ａと端子Ｑを接続し、タイミ
ング信号ＴＩが「ロウ」で、加入者回路パッケージＳＬ
ｊの実装状態表示のための端子Ｂと端子Ｑを接続し、抵
抗Ｒ３とＬＥＤＬとを完全に切り離すことにより、ＬＥ
ＤＬに微小電流が流れることを防止することができる。
【００３９】また、コモンパッケージＣｉには、タイミ
ング信号ＴＩと同期して動作するスイッチＳＷを設けた
構成としており、スイッチＳＷの動作は、ＬＥＤＬ表示
時に「オフ」、加入者回路パッケージＳＬｊの実装状態
表示時に「オン」となるものである。
ング信号ＴＩと同期して動作するスイッチＳＷを設けた
構成としており、スイッチＳＷの動作は、ＬＥＤＬ表示
時に「オフ」、加入者回路パッケージＳＬｊの実装状態
表示時に「オン」となるものである。
【００４０】したがって、加入者回路パッケージＳＬｊ
の実装状態表示時は抵抗Ｒ３はＬＥＤＬとは切り離さ
れ、抵抗Ｒ３に流れる微弱電流による電圧降下と、それ
によるノイズマージンの低下を抑えることができる。
の実装状態表示時は抵抗Ｒ３はＬＥＤＬとは切り離さ
れ、抵抗Ｒ３に流れる微弱電流による電圧降下と、それ
によるノイズマージンの低下を抑えることができる。
【００４１】実施の形態（２）では３２本の信号線Ｌ１
〜Ｌ３２とタイミング信号ＴＩを加入者回路パッケージ
ＳＬｊに分配するための信号線ＬＴＩの３３本の信号線
が必要となる。
〜Ｌ３２とタイミング信号ＴＩを加入者回路パッケージ
ＳＬｊに分配するための信号線ＬＴＩの３３本の信号線
が必要となる。
【００４２】実施の形態（２）で説明したセレクタＳ
ｅ、スイッチＳＷはそれぞれ単独でも効果を発揮するの
で、ＬＥＤＬの感度や周囲の明るさ等の条件によって
は、セレクタＳｅ、スイッチＳＷの何れかを設けるのみ
でも良い。
ｅ、スイッチＳＷはそれぞれ単独でも効果を発揮するの
で、ＬＥＤＬの感度や周囲の明るさ等の条件によって
は、セレクタＳｅ、スイッチＳＷの何れかを設けるのみ
でも良い。
【００４３】図５は本発明の実施の形態（３）を説明す
る図を示す。図は図４で説明した実施の形態（２）の変
形の１つであり、ノイズマージンが低くても良い場合
は、抵抗Ｒ２と抵抗Ｒ４を共用して、１つの抵抗Ｒ２４
とすることも可能であり、かかる構成により抵抗の数を
削減することが可能となる。
る図を示す。図は図４で説明した実施の形態（２）の変
形の１つであり、ノイズマージンが低くても良い場合
は、抵抗Ｒ２と抵抗Ｒ４を共用して、１つの抵抗Ｒ２４
とすることも可能であり、かかる構成により抵抗の数を
削減することが可能となる。
【００４４】図６は本発明の実施の形態（４）を説明す
る図を示す。図２、図４で説明した実施の形態（１）、
（２）ではＬＥＤＬが連続点灯ではなく、高速で点滅を
繰り返している。そこで、実施の形態（４）では、コン
デンサＣを設けることにより、ＬＥＤＬを連続点灯可能
としたものである。
る図を示す。図２、図４で説明した実施の形態（１）、
（２）ではＬＥＤＬが連続点灯ではなく、高速で点滅を
繰り返している。そこで、実施の形態（４）では、コン
デンサＣを設けることにより、ＬＥＤＬを連続点灯可能
としたものである。
【００４５】コンデンサＣは、直列に接続されたＬＥＤ
Ｌと抵抗Ｒ２に並列に接続されている。ここで、否定論
理和回路ＮＡの出力が「ロウ」となり、セレクタＳｅが
端子Ａ側に接続されると、ＬＥＤＬに電流が流れ、コン
デンサＣが５Ｖに充電される。次いで、セレクタＳｅが
端子Ｂ側に切り換わると、抵抗Ｒ２の「ロウ」側との接
続は断たれるが、コンデンサＣに充電された電荷が抵抗
Ｒ２とＬＥＤＬを通して放電されるので、ＬＥＤＬは連
続点灯となる。
Ｌと抵抗Ｒ２に並列に接続されている。ここで、否定論
理和回路ＮＡの出力が「ロウ」となり、セレクタＳｅが
端子Ａ側に接続されると、ＬＥＤＬに電流が流れ、コン
デンサＣが５Ｖに充電される。次いで、セレクタＳｅが
端子Ｂ側に切り換わると、抵抗Ｒ２の「ロウ」側との接
続は断たれるが、コンデンサＣに充電された電荷が抵抗
Ｒ２とＬＥＤＬを通して放電されるので、ＬＥＤＬは連
続点灯となる。
【００４６】このとき、コンデンサＣの充電回路の抵抗
は低抵抗であり、放電回路の抵抗は抵抗Ｒ２であり、且
つ、図３に示したように、充電時間は放電時間に対して
長いのでコンデンサＣには、ＬＥＤＬを点灯させるため
の充分な電荷を充電させることが可能であり、ＬＥＤＬ
は連続点灯とすることができる。
は低抵抗であり、放電回路の抵抗は抵抗Ｒ２であり、且
つ、図３に示したように、充電時間は放電時間に対して
長いのでコンデンサＣには、ＬＥＤＬを点灯させるため
の充分な電荷を充電させることが可能であり、ＬＥＤＬ
は連続点灯とすることができる。
【００４７】かかる構成により、バックワイヤリングボ
ード上の配線は３３本となる。図７は本発明の実施の形
態（５）を説明する図を示す。図６ではコンデンサＣを
設けることにより、ＬＥＤＬが連続点灯可能としたもの
であるが、実施の形態（５）ではセレクタＳｅと抵抗Ｒ
２の間にフリップフロップ回路ＦＦ２を設けることによ
りＬＥＤＬの連続点灯可能としたものである。
ード上の配線は３３本となる。図７は本発明の実施の形
態（５）を説明する図を示す。図６ではコンデンサＣを
設けることにより、ＬＥＤＬが連続点灯可能としたもの
であるが、実施の形態（５）ではセレクタＳｅと抵抗Ｒ
２の間にフリップフロップ回路ＦＦ２を設けることによ
りＬＥＤＬの連続点灯可能としたものである。
【００４８】ここで、否定論理和回路ＮＡの出力が「ロ
ウ」となり、セレクタＳｅが端子Ａ側に接続されると、
フリップフロップ回路ＦＦ２は「ロウ」を入力とし、タ
イミング信号ＴＩの立ち下がりで、「ロウ」を保持す
る。次いで、セレクタＳｅが端子Ｂ側に切り換わって
も、フリップフロップ回路ＦＦ２は「ロウ」を保持し続
けるのでＬＥＤＬは連続点灯となる。
ウ」となり、セレクタＳｅが端子Ａ側に接続されると、
フリップフロップ回路ＦＦ２は「ロウ」を入力とし、タ
イミング信号ＴＩの立ち下がりで、「ロウ」を保持す
る。次いで、セレクタＳｅが端子Ｂ側に切り換わって
も、フリップフロップ回路ＦＦ２は「ロウ」を保持し続
けるのでＬＥＤＬは連続点灯となる。
【００４９】ＬＯＮ信号が「ロウ」となると、否定論理
和回路ＮＡの出力が「オープン」となり、抵抗Ｒ５によ
りフリップフロップ回路ＦＦ２の入力は「ハイ」とな
り、その出力も「ハイ」となるのでＬＥＤＬは滅灯とな
る。
和回路ＮＡの出力が「オープン」となり、抵抗Ｒ５によ
りフリップフロップ回路ＦＦ２の入力は「ハイ」とな
り、その出力も「ハイ」となるのでＬＥＤＬは滅灯とな
る。
【００５０】かかる構成により、バックワイヤリングボ
ード上の配線は３３本となる。図８は本発明の実施の形
態（６）を説明する図を示す。図２、図４〜図７は、否
定論理和回路ＮＡを使用して、ＯＳ状態表示と実装状態
表示を切り替えているが、実施の形態（６）では、コモ
ンパッケージＣｉにマイクロプロセッサＰＲを設け、ソ
フトウェアＳＦの制御とすることにより回路の簡略化が
できる。
ード上の配線は３３本となる。図８は本発明の実施の形
態（６）を説明する図を示す。図２、図４〜図７は、否
定論理和回路ＮＡを使用して、ＯＳ状態表示と実装状態
表示を切り替えているが、実施の形態（６）では、コモ
ンパッケージＣｉにマイクロプロセッサＰＲを設け、ソ
フトウェアＳＦの制御とすることにより回路の簡略化が
できる。
【００５１】コモンパッケージＣｉのマイクロプロセッ
サＰＲは、加入者回路シェルフ１００全体の制御を行な
うとともに、ＬＥＤＬの点灯／滅灯の指示も送出するも
のであり、マイクロプロセッサＰＲのソフトウェアＳＦ
はＬＥＤＬの点灯指示中であるか、あるいは、加入者回
路パッケージＳＬｉの実装状態表示中であるかを認識し
ている。
サＰＲは、加入者回路シェルフ１００全体の制御を行な
うとともに、ＬＥＤＬの点灯／滅灯の指示も送出するも
のであり、マイクロプロセッサＰＲのソフトウェアＳＦ
はＬＥＤＬの点灯指示中であるか、あるいは、加入者回
路パッケージＳＬｉの実装状態表示中であるかを認識し
ている。
【００５２】したがって、ＬＥＤＬの点灯時は、ソフト
ウェア制御で、ＬＥＤＬの点灯信号（「ハイ」で点灯）
を出力し、点灯信号が「ロウ」のときに、加入者回路パ
ッケージＳＬｉの実装状態の監視をソフトウェアＳＦが
行なう。
ウェア制御で、ＬＥＤＬの点灯信号（「ハイ」で点灯）
を出力し、点灯信号が「ロウ」のときに、加入者回路パ
ッケージＳＬｉの実装状態の監視をソフトウェアＳＦが
行なう。
【００５３】かかる構成により、ハードウェアで構成し
ていた、時分割のためのタイミング信号ＴＩの生成回
路、信号をラッチするための保持回路が不要となる。実
施の形態（６）では、コモンパッケージＣｉにマイクロ
プロセッサＰＲを搭載したが、コモンパッケージＣｉに
マイクロプロセッサＰＲを搭載することなく、上位のプ
ロセッサから制御を行なうことも可能である。
ていた、時分割のためのタイミング信号ＴＩの生成回
路、信号をラッチするための保持回路が不要となる。実
施の形態（６）では、コモンパッケージＣｉにマイクロ
プロセッサＰＲを搭載したが、コモンパッケージＣｉに
マイクロプロセッサＰＲを搭載することなく、上位のプ
ロセッサから制御を行なうことも可能である。
【００５４】
【発明の効果】本発明によれば、信号線を時分割して複
数の信号で共用することにより、バックワイヤリングボ
ード上の配線本数を削減することができる。
数の信号で共用することにより、バックワイヤリングボ
ード上の配線本数を削減することができる。
【００５５】さらに、バックワイヤリングボード上の配
線本数の削減は、バックワイヤリングボードの層数の削
減を可能とし、コモンパッケージや加入者回路パッケー
ジとの接続ピン数の削減可能とするので、全体的なコス
トダウンが可能となる。
線本数の削減は、バックワイヤリングボードの層数の削
減を可能とし、コモンパッケージや加入者回路パッケー
ジとの接続ピン数の削減可能とするので、全体的なコス
トダウンが可能となる。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の実施の形態（１）を説明する図
【図３】 本発明の実施の形態（１）のタイムチャート
【図４】 本発明の実施の形態（２）を説明する図
【図５】 本発明の実施の形態（３）を説明する図
【図６】 本発明の実施の形態（４）を説明する図
【図７】 本発明の実施の形態（５）を説明する図
【図８】 本発明の実施の形態（６）を説明する図
【図９】 加入者回路シェルフを説明する図
【図１０】 従来例を説明する図
１００ 加入者回路シェルフ ＳＬ１〜ＳＬ３２ 加入者回路パッケージ Ｃ０、Ｃ１ コモンパッケージ Ｐ０、Ｐ１ 電源パッケージ Ｓ１〜Ｓ３２ 制御部 ＴＤ 時分割回路 Ｆ１〜Ｆｎ、ｆ１〜ｆｎ 機能ブロック Ｌ１〜Ｌ３２、ＬＴＩ 信号線 Ｌ−１〜Ｌ−３２ 実装表示信号線 Ｌ−３３〜Ｌ−６４ ＯＳ信号線 Ｌ ＬＥＤ Ｒ１〜Ｒ５、Ｒ２４ 抵抗 ＮＡ 否定論理積回路 Ｄｒ ドライバ Ｒｅ レシーバ Ｓｅ セレクタ ＳＷ スイッチ ＦＦ、ＦＦ２ フリップフロップ回路 Ｄ ダイオード Ｃ コンデンサ ＰＲ マイクロプロセッサ ＳＦ ソフトウェア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 尚之 福岡県福岡市早良区百道浜２丁目２番１号 富士通九州通信システム株式会社内 (72)発明者 鬼丸 浩 福岡県福岡市早良区百道浜２丁目２番１号 富士通九州通信システム株式会社内
Claims (8)
- 【請求項１】 複数の加入者回路パッケージと該加入者
回路パッケージを制御するコモンパッケージを搭載し、
その間をバックワイヤリングボードで接続した加入者回
路シェルフにおいて、 前記コモンパッケージに、前記加入者回路パッケージと
前記コモンパッケージ間の複数の制御、監視信号を時分
割して多重する時分割回路を設け、 前記加入者回路パッケージと前記コモンパッケージの間
で、複数の制御、監視信号を時分割多重し、１本の信号
線で複数の制御、監視信号を送受信することを特徴とす
る加入者回路シェルフ。 - 【請求項２】 請求項１に記載の加入者回路シェルフに
おいて、 前記時分割回路を、時分割を行なうタイミング信号と、
前記加入者回路パッケージへの制御信号の論理積をとる
論理積回路で構成し、 前記タイミング信号と前記制御信号の論理積が所定のレ
ベルの場合、前記コモンパッケージからの制御信号を前
記加入者回路パッケージに送出し、前記タイミング信号
と前記制御信号の論理積が所定のレベルのと反対レベル
の場合、前記加入者回路パッケージからの監視信号を前
記コモンパッケージに送出することを特徴とする加入者
回路シェルフ。 - 【請求項３】 請求項２に記載の加入者回路シェルフに
おいて、 前記加入者回路パッケージに、前記加入者回路パッケー
ジのサービス状態を表示する表示手段を設け、 前記コモンパッケージからの制御信号を前記加入者回路
パッケージの前記表示手段に表示を行なう表示制御信号
とし、 前記加入者回路パッケージからの監視信号を前記加入者
回路パッケージが、前記加入者回路シェルフに実装され
ているか否かを表示する実装表示信号としたことを特徴
とする加入者回路シェルフ。 - 【請求項４】 請求項３に記載の加入者回路シェルフに
おいて、 前記加入者回路パッケージに、タイミング信号が所定の
レベルの場合に、表示手段側を選択し、タイミング信号
が所定のレベルの反対レベルの場合に、実装表示信号側
を選択するセレクタを設けたことを特徴とする加入者回
路シェルフ。 - 【請求項５】 請求項３に記載の加入者回路シェルフに
おいて、 前記コモンパッケージに、タイミング信号が所定のレベ
ルの場合の表示制御信号と、前記加入者回路パッケージ
の実装表示信号とを分離するスイッチを設け、 前記タイミング信号が所定のレベルの場合の表示制御信
号の「オフ」を行なうことを特徴とする加入者回路シェ
ルフ。 - 【請求項６】 請求項３に記載の加入者回路シェルフに
おいて、 前記加入者回路パッケージの前記表示手段に、並列にコ
ンデンサを接続し、 前記表示手段の表示を連続表示とすることを特徴とする
加入者回路シェルフ。 - 【請求項７】 請求項４に記載の加入者回路シェルフに
おいて、 前記加入者回路パッケージの、前記表示手段と前記セレ
クタの間に、前記セレクタの出力を入力としするフリッ
プフロップ回路を設け、 前記表示手段の表示を連続表示とすることを特徴とする
加入者回路シェルフ。 - 【請求項８】 請求項３に記載の加入者回路シェルフに
おいて、 前記コモンパッケージに、マイクロプロセッサを設け、
前記表示手段の表示制御出力時に前記マイクロプロセッ
サのから所定のレベル信号を出力し、前記マイクロプロ
セッサから所定のレベルの反対レベルの信号が出力され
ているときに、前記マイクロプロセッサが実装表示信号
を受信することを特徴とする加入者回路シェルフ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18592196A JPH1032846A (ja) | 1996-07-16 | 1996-07-16 | 加入者回路シェルフ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18592196A JPH1032846A (ja) | 1996-07-16 | 1996-07-16 | 加入者回路シェルフ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032846A true JPH1032846A (ja) | 1998-02-03 |
Family
ID=16179214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18592196A Withdrawn JPH1032846A (ja) | 1996-07-16 | 1996-07-16 | 加入者回路シェルフ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032846A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064627A (ja) * | 2000-08-22 | 2002-02-28 | Matsushita Electric Ind Co Ltd | 構内交換装置 |
| WO2008107935A1 (ja) * | 2007-03-07 | 2008-09-12 | Fujitsu Limited | 監視装置 |
| WO2012025966A1 (ja) * | 2010-08-26 | 2012-03-01 | 富士通テレコムネットワークス株式会社 | 通信装置 |
| JP2013503579A (ja) * | 2009-09-02 | 2013-01-31 | ゼットティーイー コーポレーション | 分散型電気クロス装置並びにそのｓｎｃカスケード保護の実現システム及び方法 |
-
1996
- 1996-07-16 JP JP18592196A patent/JPH1032846A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064627A (ja) * | 2000-08-22 | 2002-02-28 | Matsushita Electric Ind Co Ltd | 構内交換装置 |
| WO2008107935A1 (ja) * | 2007-03-07 | 2008-09-12 | Fujitsu Limited | 監視装置 |
| JP5120374B2 (ja) * | 2007-03-07 | 2013-01-16 | 富士通株式会社 | 監視装置 |
| JP2013503579A (ja) * | 2009-09-02 | 2013-01-31 | ゼットティーイー コーポレーション | 分散型電気クロス装置並びにそのｓｎｃカスケード保護の実現システム及び方法 |
| WO2012025966A1 (ja) * | 2010-08-26 | 2012-03-01 | 富士通テレコムネットワークス株式会社 | 通信装置 |
| JP5438222B2 (ja) * | 2010-08-26 | 2014-03-12 | 富士通テレコムネットワークス株式会社 | 通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101076154B1 (ko) | 투-와이어 도선 종단용 장치 | |
| EP1473883B1 (en) | System an method for implementing RMII ethernet reset | |
| CA1266536A (en) | High speed bit interleaved time division multiplexer for multinode communication systems | |
| JP2013153596A (ja) | 充放電監視装置およびバッテリパック | |
| US3973085A (en) | Key telephone system with directly associated station cards and sets | |
| CN101237360B (zh) | 一种通信设备及其运行状态指示方法 | |
| JPH1032846A (ja) | 加入者回路シェルフ | |
| GB2225136A (en) | Keyboard selection | |
| EP0143650A2 (en) | Vehicle multiplex system | |
| CA2047641A1 (en) | Basic rate interface | |
| US6760849B1 (en) | Event initiation bus and associated fault protection for a telecommunications device | |
| CN1332861A (zh) | 对计算机系统进行安全分区的方法 | |
| JP2000510632A (ja) | データ・制御バス | |
| CN109684136A (zh) | 一种灵活配置主控的通信架构系统 | |
| US6038210A (en) | Device for switching over double module | |
| SE515782C2 (sv) | Störningsfri anslutning till en tidsmultiplex buss | |
| JP3093052B2 (ja) | ケーブル誤接続補償回路 | |
| CN216775068U (zh) | 一种按键灯控电路和按键灯控装置 | |
| GB2290432A (en) | Telecommunications system protection scheme | |
| JP3506508B2 (ja) | データ伝送方法およびデータ伝送システム | |
| KR970078309A (ko) | 이동 통신 교환기의 상 · 하위 프로세서간 버스 통신장치 및 방법 | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| KR200184057Y1 (ko) | 교환기의 링 보드에서 부하 분할 방식을 적용한 이중화알람 장치 | |
| US6687218B1 (en) | Configurable communication output redundancy | |
| KR100322344B1 (ko) | 에이디에스엘의 디에스엘에이엠 동기 클럭 절체회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |