JPH1032846A - 加入者回路シェルフ - Google Patents

加入者回路シェルフ

Info

Publication number
JPH1032846A
JPH1032846A JP18592196A JP18592196A JPH1032846A JP H1032846 A JPH1032846 A JP H1032846A JP 18592196 A JP18592196 A JP 18592196A JP 18592196 A JP18592196 A JP 18592196A JP H1032846 A JPH1032846 A JP H1032846A
Authority
JP
Japan
Prior art keywords
subscriber circuit
package
signal
shelf
subscriber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18592196A
Other languages
English (en)
Inventor
Katsuyoshi Tsuhara
克好 津原
Toshiji Kobayashi
敏次 小林
Naoyuki Nakajima
尚之 中島
Hiroshi Onimaru
浩 鬼丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18592196A priority Critical patent/JPH1032846A/ja
Publication of JPH1032846A publication Critical patent/JPH1032846A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Structure Of Telephone Exchanges (AREA)

Abstract

(57)【要約】 【課題】本発明は電子交換機の加入者回路シェルフに関
し、加入者回路シェルフにおいて、複数の制御、監視信
号の送受信を行なうとき、1本の信号線を複数の制御、
監視信号で時分割して使用することにより、最低限の配
線により複数の制御、監視信号を送受信できる加入者回
路シェルフを実現することを目的とする。 【解決手段】複数の加入者回路パッケージと該加入者回
路パッケージを制御するコモンパッケージを搭載し、そ
の間をバックワイヤリングボードで接続した加入者回路
シェルフにおいて、コモンパッケージに、加入者回路パ
ッケージとコモンパッケージ間の複数の制御、監視信号
を時分割して多重する時分割回路を設け、加入者回路パ
ッケージとコモンパッケージの間で、複数の制御、監視
信号を時分割多重し、1本の信号線で複数の制御、監視
信号を送受信するように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子交換機の加入
者回路シェルフに関する。電子交換機において、加入者
端末は加入者回路を介して、交換接続を行なうネットワ
ークと接続され、さらに、相手の加入者端末と接続され
て通信を行なう。
【0002】加入者端末を収容する加入者回路は、電子
交換機の中では加入者回路パッケージに実装されてお
り、さらに複数の加入者回路パッケージが加入者回路シ
ェルフに搭載される構成をとっている。
【0003】図9は加入者回路シェルフを説明する図を
示す。図中の100は加入者回路シェルフの構成の一例
を示す。電子交換機は高い信頼度を求められており、コ
モンパッケージC0、C1は二重化構成をとっており、
その一方を現用系、他方を予備系と設定して、現用系の
コモンパッケージCi(i=0or1)から加入者回路
パッケージSL1〜SL32を制御する。また、電源パ
ッケージP0はコモンパッケージC0と加入者回路パッ
ケージSL1〜SL16に電源を供給し、電源パッケー
ジP1はコモンパッケージC1と加入者回路パッケージ
SL17〜SL32に電源を供給する。
【0004】また、電源パッケージP0、P1、コモン
パッケージC0、C1、加入者回路パッケージSL1〜
SL32は、バックワイヤリングボードと称する大型プ
リント板にコネクタを介して接続されており、バックワ
イヤリングボード上のパターン配線(以下配線と称す
る)により相互に接続されている。
【0005】かかる加入者回路シェルフにおいて、バッ
クワイヤリングボードの配線数の少ないコストの低い加
入者回路シェルフが要求されている。
【0006】
【従来の技術】加入者回路は通常BORSCHT(Batt
ery feed,Overvoltage protection,Ringing,Supervisio
n,Codec,Hybrid,Test)の機能を備え、加入者端末とのイ
ンタフェースをとるとともに、入出力する信号をコモン
パッケージCiとの間で送受信を行なう。
【0007】また、コモンパッケージCiは加入者端末
からの信号を多重化して、交換動作を行なうスイッチ部
のハイウエイに送出し、ハイウエイから入力した信号を
分離し、加入者回路パッケージSLj(j=1〜32)
に送出する。
【0008】電子交換機は、高い信頼度を要求されてお
り、制御、監視のための信号線も増加してきている。図
10は従来例を説明する図を示す。図はコモンパッケー
ジCi、加入者回路パッケージSL1〜SL32から構
成される加入者回路シェルフを示し、コモンパッケージ
Ciと加入者回路パッケージSL1〜SL32の間に、
加入者回路パッケージSLj(j=1〜32)がサービ
ス可能状態にないことを示す表示制御信号としてのOS
(Out of Service)信号と加入者回路パッケージSLiが
実装されていないことを通知する実装表示信号の追加を
行なった構成を示す。
【0009】OS信号、実装表示信号はそれぞれ実装表
示信号線L−1〜L−32、OS信号線L−33〜L−
64で送受信される。図において、LONjは加入者回
路パッケージSLjのLEDLを点灯させるための信号
であり、LONjが「ハイ」となったときに、ドライバ
Drを介してOS信号線L−jに「ロウ」が送出され、
抵抗R2を通して、LEDLに電流が流れ点灯し、OS
状態にあることを表示する。
【0010】また、加入者回路パッケージSLjが実装
されていない場合には、抵抗R3は接地されないので、
レシーバReの入力は「ハイ」となり、実装表示信号P
Gjには、加入者回路パッケージSLjが実装されてい
ないことを示す「ハイ」が出力される。
【0011】
【発明が解決しようとする課題】上述の従来例におい
て、OS信号、実装表示信号を追加する場合には、OS
信号はコモンパッケージCiから加入者回路パッケージ
SLj方向への信号であり、実装表示信号は加入者回路
パッケージSLjからコモンパッケージCi方向への信
号であり、既存の信号線と共用ができないので、コモン
パッケージCiと加入者回路パッケージSLjの間で、
それぞれの信号を送受信する2本の信号線の追加が必要
となり、図10の従来例に示すように32枚の加入者回
路パッケージSL1〜SL32を搭載する場合には、バ
ックワイヤリングボード上に64本の信号線の追加が必
要となる。
【0012】このバックワイヤリングボード上の配線量
は、加入者回路シェルフに搭載する加入者回路パッケー
ジの枚数の増、信号の種類の増、高信頼度の要求等によ
り増加の一途を辿っている。
【0013】このように、バックワイヤリングボード上
の配線量が増加すると、バックワイヤリングボード上の
パターンの細線化、層数の増加が必要となりコストアッ
プの要因となる。
【0014】本発明は、加入者回路シェルフにおいて、
複数の制御、監視信号の送受信を行なうとき、1本の信
号線を複数の制御、監視信号の時分割して使用すること
により、最低限の配線により複数の制御、監視信号を送
受信できる加入者回路シェルフを実現しようとする。
【0015】
【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。図中の100は加入者回路シ
ェルフであり、複数の加入者回路パッケージSL1〜S
L32と、該加入者回路パッケージSL1〜SL32を
制御するコモンパッケージCi(コモンパッケージC
0、C1で二重化されているが、その一方のみを図示し
ている。)を搭載し、その間を図示省略のバックワイヤ
リングボード上の配線で接続している。
【0016】本発明では、コモンパッケージCiに、加
入者回路パッケージSLjとコモンパッケージCi間の
複数の制御、監視信号を時分割して多重する時分割回路
TDを設けて構成する。
【0017】図において、加入者回路パッケージSLj
内のF1〜Fnは機能ブロックであり、コモンパッケー
ジCi上のSjは加入者回路パッケージSLjに対向し
て設けられた制御部であり、制御部S1〜S32内に
は、それぞれ時分割回路TD、加入者回路パッケージS
Lj内の機能ブロックF1〜Fnに対向する機能ブロッ
クf1〜fnを備えている。
【0018】加入者回路パッケージSL1の機能ブロッ
クF1はコモンパッケージCi上の制御部S1内の機能
ブロックf1と、加入者回路パッケージSL1の機能ブ
ロックFnはコモンパッケージCi上の制御部S1内の
機能ブロックfnと時分割回路TDの制御のもとに、信
号線L1上に時分割で複数の信号を多重し、制御、監視
信号の送受信を行なう。
【0019】同様に、加入者回路パッケージSL32の
機能ブロックF1はコモンパッケージCi上の制御部S
32内の機能ブロックf1と、加入者回路パッケージS
L32の機能ブロックFnはコモンパッケージCi上の
制御部S32内の機能ブロックfnと時分割回路TDの
制御のもとに、信号線L32上に時分割で複数の信号を
多重し、制御、監視信号の送受信を行なう。
【0020】このように、信号線Lj上に、時分割で複
数の複数の信号を多重して送受信を行なうことにより、
最低限の信号線により、複数の種類の信号を送受信する
ことが可能となる。
【0021】
【発明の実施の形態】図2は本発明の実施の形態(1)
を説明する図である。図はOS信号と実装表示信号を時
分割で1本の信号線で多重して送受信する例である。
【0022】加入者回路パッケージSL1〜SL32内
の、Lは点灯したときにOS状態であることを表示する
LEDであり、R2はLED点灯時の電流値を設定する
ための抵抗である。また、R1は加入者回路パッケージ
SLiの実装表示時に、LEDLに流れる電流を制限
し、点灯することを防止するための抵抗である。
【0023】また、コモンパッケージCi内の、NAは
OS信号と実装表示信号を時分割で多重するためのタイ
ミング信号TIを入力するための、例えばオープンコレ
クタタイプの、否定論理積回路であり、LEDLを点灯
するための信号LON1、タイミング信号TIが同時に
「ハイ」のときのみ「ロウ」を出力する。Dはダイオー
ド、Reはレシーバ、R3は加入者回路パッケージSL
iが実装されていない場合の「ロウ」レベルを設定する
ための抵抗である。信号LON1とタイミング信号TI
が同時に「ハイ」以外の場合は、オープンコレクタタイ
プの否定論理積回路NAからは何も出力されず、信号線
L1のレベルは加入者回路パッケージSL1の搭載の有
無と抵抗R3により決定される。
【0024】また、FFはフリップフロップ回路であ
り、タイミング信号TIをクロック信号として、実装表
示信号を保持するものである。図3は本発明の実施の形
態(1)のタイムチャートを示す。以下タイムチャート
により、図2の実施の形態(1)の動作を説明する。
【0025】(A)はOS状態を示すLEDLの点灯動
作を示す。 TI;タイミング信号であり、例えば、「ハイ」が8m
S、「ロウ」が2mSで繰り返す信号である。
【0026】LON1;加入者回路パッケージSL1の
LEDLを点灯するための信号であり、図示省略の制御
部から出力される。 NA;否定論理積回路NAの出力を示し、タイミング信
号TI、OS信号LON1が同時に「ハイ」のときのみ
「ロウ」が出力される。
【0027】L1;LEDLの点灯状態を示し、NAが
「ロウ」のときのみ、否定論理積回路NA〜信号線L1
〜抵抗R2〜LEDL〜+5Vの経路で電流が流れLE
DLが点灯する。タイミング信号TIが「ロウ」になる
と、OS信号LON1が「ハイ」であっても、否定論理
積回路NAの出力は「オープン」となりLEDLは滅灯
する。LEDLは点灯時間が8mS、滅灯時間が2mS
で動作しているが、点滅は高速で行なわれるので、人間
の目には連続点灯として見える。
【0028】LON1が「ロウ」の場合には、否定論理
積回路NAの出力は「オープン」となりLEDLは点灯
しない。(B)は加入者回路パッケージSL1が実装さ
れている場合の動作を示す。
【0029】Re;レシーバReの出力を示し、否定論
理積回路NAの出力と同相の信号である。否定論理積回
路NAの出力が「オープン」のときは、+5V〜LED
L〜抵抗R2〜ダイオードD〜抵抗R3〜アース経由で
電流が流れ、レシーバReには「ハイ」が入力される。
【0030】CK;フリップフロップ回路FFの出力を
確定するためのクロック信号であり、タイミング信号の
立ち上がりである。 FF;フリップフロップ回路FFの出力であり、加入者
回路パッケージSL1が実装されている場合は、フリッ
プフロップ回路FFの入力Dが、常に「ハイ」のタイミ
ングで、クロック信号CKが入力されるので、フリップ
フロップ回路FFの出力は常に「ハイ」となり、加入者
回路パッケージSL1が実装されていることを表示す
る。
【0031】(C)は加入者回路パッケージSL1が実
装されていない場合の動作を示す。 Re;加入者回路パッケージSL1が実装されていない
ので、+5Vの電源は接続されず、抵抗R3をとおして
「ロウ」が入力される。
【0032】FF;レシーバReの出力を入力とするフ
リップフロップ回路FFの出力は、常に「ロウ」とな
り、加入者回路パッケージSL1が実装されていないこ
とを表示する。
【0033】以上の動作において、否定論理積回路NA
の出力が「オープン」の場合でも、LEDLに流れる電
流は「0」ではなく、アース〜抵抗R3〜ダイオードD
〜抵抗R2〜LEDL〜+5Vの経路で微弱電流が流れ
るが、抵抗R1の抵抗値を調整してLEDLが点灯に見
えない電流とすることができる。
【0034】また、オープンコレクタタイプの否定論理
積回路NAを使用した場合の動作で説明したが、オープ
ンコレクタタイプの素子以外に、トライステートタイプ
の素子を使用して動作させることも可能である。トライ
ステートタイプの素子を使用する場合は、否定論理積回
路NAの代わりにタイミング信号TIを反転させた上
で、トライステート制御を行なう否定回路を使用するの
が一般的である。
【0035】さらに、実施の形態(1)においては、否
定論理積回路NAを使用して、タイミング信号TI、O
S信号LON1が「ハイ」でLEDLが点灯する構成と
したが、論理和回路を使用して、反対論理で動作させる
ことも可能である。
【0036】さらに、動作の説明は加入者回路パッケー
ジSL1で行なったが、加入者回路パッケージSL2〜
SL32でもその動作は同様である。図4は本発明の実
施の形態(2)を説明する図を示す。図は請求項4、請
求項5に対応する実施の形態を示す。
【0037】図2で説明した実施の形態(1)では、L
EDLの滅灯時にも、微弱電流が流れるので、感度の高
いLEDでは、完全には滅灯と見えない場合も生ずる。
これを滅灯に見せるためには、抵抗R1〜R3の抵抗値
の設定がシビアとなり、ノイズマージンが少なくなると
言う欠点が生じる。
【0038】そこで、実施の形態(2)では加入者回路
パッケージSLjにタイミング信号TIに同期して動作
するアナログのセレクタSeを設けて構成したものであ
る。セレクタSeはタイミング信号TIが「ハイ」で、
LEDL表示のための端子Aと端子Qを接続し、タイミ
ング信号TIが「ロウ」で、加入者回路パッケージSL
jの実装状態表示のための端子Bと端子Qを接続し、抵
抗R3とLEDLとを完全に切り離すことにより、LE
DLに微小電流が流れることを防止することができる。
【0039】また、コモンパッケージCiには、タイミ
ング信号TIと同期して動作するスイッチSWを設けた
構成としており、スイッチSWの動作は、LEDL表示
時に「オフ」、加入者回路パッケージSLjの実装状態
表示時に「オン」となるものである。
【0040】したがって、加入者回路パッケージSLj
の実装状態表示時は抵抗R3はLEDLとは切り離さ
れ、抵抗R3に流れる微弱電流による電圧降下と、それ
によるノイズマージンの低下を抑えることができる。
【0041】実施の形態(2)では32本の信号線L1
〜L32とタイミング信号TIを加入者回路パッケージ
SLjに分配するための信号線LTIの33本の信号線
が必要となる。
【0042】実施の形態(2)で説明したセレクタS
e、スイッチSWはそれぞれ単独でも効果を発揮するの
で、LEDLの感度や周囲の明るさ等の条件によって
は、セレクタSe、スイッチSWの何れかを設けるのみ
でも良い。
【0043】図5は本発明の実施の形態(3)を説明す
る図を示す。図は図4で説明した実施の形態(2)の変
形の1つであり、ノイズマージンが低くても良い場合
は、抵抗R2と抵抗R4を共用して、1つの抵抗R24
とすることも可能であり、かかる構成により抵抗の数を
削減することが可能となる。
【0044】図6は本発明の実施の形態(4)を説明す
る図を示す。図2、図4で説明した実施の形態(1)、
(2)ではLEDLが連続点灯ではなく、高速で点滅を
繰り返している。そこで、実施の形態(4)では、コン
デンサCを設けることにより、LEDLを連続点灯可能
としたものである。
【0045】コンデンサCは、直列に接続されたLED
Lと抵抗R2に並列に接続されている。ここで、否定論
理和回路NAの出力が「ロウ」となり、セレクタSeが
端子A側に接続されると、LEDLに電流が流れ、コン
デンサCが5Vに充電される。次いで、セレクタSeが
端子B側に切り換わると、抵抗R2の「ロウ」側との接
続は断たれるが、コンデンサCに充電された電荷が抵抗
R2とLEDLを通して放電されるので、LEDLは連
続点灯となる。
【0046】このとき、コンデンサCの充電回路の抵抗
は低抵抗であり、放電回路の抵抗は抵抗R2であり、且
つ、図3に示したように、充電時間は放電時間に対して
長いのでコンデンサCには、LEDLを点灯させるため
の充分な電荷を充電させることが可能であり、LEDL
は連続点灯とすることができる。
【0047】かかる構成により、バックワイヤリングボ
ード上の配線は33本となる。図7は本発明の実施の形
態(5)を説明する図を示す。図6ではコンデンサCを
設けることにより、LEDLが連続点灯可能としたもの
であるが、実施の形態(5)ではセレクタSeと抵抗R
2の間にフリップフロップ回路FF2を設けることによ
りLEDLの連続点灯可能としたものである。
【0048】ここで、否定論理和回路NAの出力が「ロ
ウ」となり、セレクタSeが端子A側に接続されると、
フリップフロップ回路FF2は「ロウ」を入力とし、タ
イミング信号TIの立ち下がりで、「ロウ」を保持す
る。次いで、セレクタSeが端子B側に切り換わって
も、フリップフロップ回路FF2は「ロウ」を保持し続
けるのでLEDLは連続点灯となる。
【0049】LON信号が「ロウ」となると、否定論理
和回路NAの出力が「オープン」となり、抵抗R5によ
りフリップフロップ回路FF2の入力は「ハイ」とな
り、その出力も「ハイ」となるのでLEDLは滅灯とな
る。
【0050】かかる構成により、バックワイヤリングボ
ード上の配線は33本となる。図8は本発明の実施の形
態(6)を説明する図を示す。図2、図4〜図7は、否
定論理和回路NAを使用して、OS状態表示と実装状態
表示を切り替えているが、実施の形態(6)では、コモ
ンパッケージCiにマイクロプロセッサPRを設け、ソ
フトウェアSFの制御とすることにより回路の簡略化が
できる。
【0051】コモンパッケージCiのマイクロプロセッ
サPRは、加入者回路シェルフ100全体の制御を行な
うとともに、LEDLの点灯/滅灯の指示も送出するも
のであり、マイクロプロセッサPRのソフトウェアSF
はLEDLの点灯指示中であるか、あるいは、加入者回
路パッケージSLiの実装状態表示中であるかを認識し
ている。
【0052】したがって、LEDLの点灯時は、ソフト
ウェア制御で、LEDLの点灯信号(「ハイ」で点灯)
を出力し、点灯信号が「ロウ」のときに、加入者回路パ
ッケージSLiの実装状態の監視をソフトウェアSFが
行なう。
【0053】かかる構成により、ハードウェアで構成し
ていた、時分割のためのタイミング信号TIの生成回
路、信号をラッチするための保持回路が不要となる。実
施の形態(6)では、コモンパッケージCiにマイクロ
プロセッサPRを搭載したが、コモンパッケージCiに
マイクロプロセッサPRを搭載することなく、上位のプ
ロセッサから制御を行なうことも可能である。
【0054】
【発明の効果】本発明によれば、信号線を時分割して複
数の信号で共用することにより、バックワイヤリングボ
ード上の配線本数を削減することができる。
【0055】さらに、バックワイヤリングボード上の配
線本数の削減は、バックワイヤリングボードの層数の削
減を可能とし、コモンパッケージや加入者回路パッケー
ジとの接続ピン数の削減可能とするので、全体的なコス
トダウンが可能となる。
【図面の簡単な説明】
【図1】 本発明の原理を説明するブロック図
【図2】 本発明の実施の形態(1)を説明する図
【図3】 本発明の実施の形態(1)のタイムチャート
【図4】 本発明の実施の形態(2)を説明する図
【図5】 本発明の実施の形態(3)を説明する図
【図6】 本発明の実施の形態(4)を説明する図
【図7】 本発明の実施の形態(5)を説明する図
【図8】 本発明の実施の形態(6)を説明する図
【図9】 加入者回路シェルフを説明する図
【図10】 従来例を説明する図
【符号の説明】
100 加入者回路シェルフ SL1〜SL32 加入者回路パッケージ C0、C1 コモンパッケージ P0、P1 電源パッケージ S1〜S32 制御部 TD 時分割回路 F1〜Fn、f1〜fn 機能ブロック L1〜L32、LTI 信号線 L−1〜L−32 実装表示信号線 L−33〜L−64 OS信号線 L LED R1〜R5、R24 抵抗 NA 否定論理積回路 Dr ドライバ Re レシーバ Se セレクタ SW スイッチ FF、FF2 フリップフロップ回路 D ダイオード C コンデンサ PR マイクロプロセッサ SF ソフトウェア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 尚之 福岡県福岡市早良区百道浜2丁目2番1号 富士通九州通信システム株式会社内 (72)発明者 鬼丸 浩 福岡県福岡市早良区百道浜2丁目2番1号 富士通九州通信システム株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 複数の加入者回路パッケージと該加入者
    回路パッケージを制御するコモンパッケージを搭載し、
    その間をバックワイヤリングボードで接続した加入者回
    路シェルフにおいて、 前記コモンパッケージに、前記加入者回路パッケージと
    前記コモンパッケージ間の複数の制御、監視信号を時分
    割して多重する時分割回路を設け、 前記加入者回路パッケージと前記コモンパッケージの間
    で、複数の制御、監視信号を時分割多重し、1本の信号
    線で複数の制御、監視信号を送受信することを特徴とす
    る加入者回路シェルフ。
  2. 【請求項2】 請求項1に記載の加入者回路シェルフに
    おいて、 前記時分割回路を、時分割を行なうタイミング信号と、
    前記加入者回路パッケージへの制御信号の論理積をとる
    論理積回路で構成し、 前記タイミング信号と前記制御信号の論理積が所定のレ
    ベルの場合、前記コモンパッケージからの制御信号を前
    記加入者回路パッケージに送出し、前記タイミング信号
    と前記制御信号の論理積が所定のレベルのと反対レベル
    の場合、前記加入者回路パッケージからの監視信号を前
    記コモンパッケージに送出することを特徴とする加入者
    回路シェルフ。
  3. 【請求項3】 請求項2に記載の加入者回路シェルフに
    おいて、 前記加入者回路パッケージに、前記加入者回路パッケー
    ジのサービス状態を表示する表示手段を設け、 前記コモンパッケージからの制御信号を前記加入者回路
    パッケージの前記表示手段に表示を行なう表示制御信号
    とし、 前記加入者回路パッケージからの監視信号を前記加入者
    回路パッケージが、前記加入者回路シェルフに実装され
    ているか否かを表示する実装表示信号としたことを特徴
    とする加入者回路シェルフ。
  4. 【請求項4】 請求項3に記載の加入者回路シェルフに
    おいて、 前記加入者回路パッケージに、タイミング信号が所定の
    レベルの場合に、表示手段側を選択し、タイミング信号
    が所定のレベルの反対レベルの場合に、実装表示信号側
    を選択するセレクタを設けたことを特徴とする加入者回
    路シェルフ。
  5. 【請求項5】 請求項3に記載の加入者回路シェルフに
    おいて、 前記コモンパッケージに、タイミング信号が所定のレベ
    ルの場合の表示制御信号と、前記加入者回路パッケージ
    の実装表示信号とを分離するスイッチを設け、 前記タイミング信号が所定のレベルの場合の表示制御信
    号の「オフ」を行なうことを特徴とする加入者回路シェ
    ルフ。
  6. 【請求項6】 請求項3に記載の加入者回路シェルフに
    おいて、 前記加入者回路パッケージの前記表示手段に、並列にコ
    ンデンサを接続し、 前記表示手段の表示を連続表示とすることを特徴とする
    加入者回路シェルフ。
  7. 【請求項7】 請求項4に記載の加入者回路シェルフに
    おいて、 前記加入者回路パッケージの、前記表示手段と前記セレ
    クタの間に、前記セレクタの出力を入力としするフリッ
    プフロップ回路を設け、 前記表示手段の表示を連続表示とすることを特徴とする
    加入者回路シェルフ。
  8. 【請求項8】 請求項3に記載の加入者回路シェルフに
    おいて、 前記コモンパッケージに、マイクロプロセッサを設け、
    前記表示手段の表示制御出力時に前記マイクロプロセッ
    サのから所定のレベル信号を出力し、前記マイクロプロ
    セッサから所定のレベルの反対レベルの信号が出力され
    ているときに、前記マイクロプロセッサが実装表示信号
    を受信することを特徴とする加入者回路シェルフ。
JP18592196A 1996-07-16 1996-07-16 加入者回路シェルフ Withdrawn JPH1032846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18592196A JPH1032846A (ja) 1996-07-16 1996-07-16 加入者回路シェルフ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18592196A JPH1032846A (ja) 1996-07-16 1996-07-16 加入者回路シェルフ

Publications (1)

Publication Number Publication Date
JPH1032846A true JPH1032846A (ja) 1998-02-03

Family

ID=16179214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18592196A Withdrawn JPH1032846A (ja) 1996-07-16 1996-07-16 加入者回路シェルフ

Country Status (1)

Country Link
JP (1) JPH1032846A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064627A (ja) * 2000-08-22 2002-02-28 Matsushita Electric Ind Co Ltd 構内交換装置
WO2008107935A1 (ja) * 2007-03-07 2008-09-12 Fujitsu Limited 監視装置
WO2012025966A1 (ja) * 2010-08-26 2012-03-01 富士通テレコムネットワークス株式会社 通信装置
JP2013503579A (ja) * 2009-09-02 2013-01-31 ゼットティーイー コーポレーション 分散型電気クロス装置並びにそのsncカスケード保護の実現システム及び方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064627A (ja) * 2000-08-22 2002-02-28 Matsushita Electric Ind Co Ltd 構内交換装置
WO2008107935A1 (ja) * 2007-03-07 2008-09-12 Fujitsu Limited 監視装置
JP5120374B2 (ja) * 2007-03-07 2013-01-16 富士通株式会社 監視装置
JP2013503579A (ja) * 2009-09-02 2013-01-31 ゼットティーイー コーポレーション 分散型電気クロス装置並びにそのsncカスケード保護の実現システム及び方法
WO2012025966A1 (ja) * 2010-08-26 2012-03-01 富士通テレコムネットワークス株式会社 通信装置
JP5438222B2 (ja) * 2010-08-26 2014-03-12 富士通テレコムネットワークス株式会社 通信装置

Similar Documents

Publication Publication Date Title
KR101076154B1 (ko) 투-와이어 도선 종단용 장치
EP1473883B1 (en) System an method for implementing RMII ethernet reset
CA1266536A (en) High speed bit interleaved time division multiplexer for multinode communication systems
JP2013153596A (ja) 充放電監視装置およびバッテリパック
US3973085A (en) Key telephone system with directly associated station cards and sets
SE423777B (sv) Elektrisk utrustning innefattande ett antal samarbetande kretskort
CN101237360B (zh) 一种通信设备及其运行状态指示方法
JPH1032846A (ja) 加入者回路シェルフ
GB2225136A (en) Keyboard selection
EP0143650A2 (en) Vehicle multiplex system
CA2047641A1 (en) Basic rate interface
CA2278472C (en) Serial data- and control-bus with distribution voltage
US6760849B1 (en) Event initiation bus and associated fault protection for a telecommunications device
CN109684136A (zh) 一种灵活配置主控的通信架构系统
CN109062840A (zh) 一种复用接口管脚的方法及装置
US5726635A (en) Mount-assisting apparatus in electronic equipment
US6038210A (en) Device for switching over double module
JP3093052B2 (ja) ケーブル誤接続補償回路
CN216775068U (zh) 一种按键灯控电路和按键灯控装置
GB2290432A (en) Telecommunications system protection scheme
KR100500114B1 (ko) 독립적 네트워크 제어 장치 및 방법
KR970078309A (ko) 이동 통신 교환기의 상 · 하위 프로세서간 버스 통신장치 및 방법
CN115905073A (zh) 基于单刀双掷模拟开关的双路串行总线切换系统及方法
KR100202991B1 (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
JP2513931B2 (ja) 回線切替方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007