JPH10326847A - Manufacture of semiconductor package - Google Patents

Manufacture of semiconductor package

Info

Publication number
JPH10326847A
JPH10326847A JP13415297A JP13415297A JPH10326847A JP H10326847 A JPH10326847 A JP H10326847A JP 13415297 A JP13415297 A JP 13415297A JP 13415297 A JP13415297 A JP 13415297A JP H10326847 A JPH10326847 A JP H10326847A
Authority
JP
Japan
Prior art keywords
circuit
substrate
conductor
gold
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13415297A
Other languages
Japanese (ja)
Inventor
Shuichi Furuichi
修一 古市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP13415297A priority Critical patent/JPH10326847A/en
Publication of JPH10326847A publication Critical patent/JPH10326847A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To raise the reliability of the thermal cycle of a semiconductor package by a method, wherein a solid material is filled in cavities formed in the inside of a through hole plated film, a gold-plated layer is formed on the surface of a conductor used as one part of a contact circuit on the surface on one side of the surfaces of a substrate, and a gold-plated layer is formed on the surface of a conductor used as one part of a bonding circuit on the other surface of the substrate. SOLUTION: A solid material 18 is filled in cavity parts formed in the inside of a through hole plated film 15, and the whole surface of a substrate 10 formed with a dam frame 11 is masked with a first resist film 19a. At this time, the whole surface is masked in such a way that a conductor 22 used as one part of a contact circuit is exposed. A gold-plated layer 17 is formed on the surface of the conductor 22 used as one part of this contact circuit to manufacture the contact circuit 13. The whole surface in the opposite side to the surface of the substrate 10 formed with the dam frame 11 is masked with a second resist film 19b. At this time, the entire surface is masked in such a way that a conductor 21 used as one part of a bonding circuit and the like are exposed. A gold-plated layer 16 is formed on the surface of this conductor 21, and the bonding circuit 12 is manufactured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
に使用される半導体パッケージの製造方法に関するもの
である。
The present invention relates to a method for manufacturing a semiconductor package used for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置の高機能化に伴い、半導体装
置をプリント配線板に実装するための端子の数は増大す
る傾向にある。そのため、PGA(ピングリッドアレ
イ)半導体装置と呼ばれる半導体装置や、BGA(ボー
ルグリッドアレイ)半導体装置と呼ばれる半導体装置の
ように、基板の一方の面に半導体素子収納部を形成し、
基板のその面又は他方の面に複数の端子を形成した半導
体パッケージを用いて、半導体素子を半導体素子収納部
に実装した後、エポキシ樹脂組成物等の封止材で半導体
素子及び半導体素子収納部を封止した半導体装置が実用
化されている。
2. Description of the Related Art The number of terminals for mounting a semiconductor device on a printed wiring board tends to increase as the functions of the semiconductor device become more sophisticated. Therefore, as in a semiconductor device called a PGA (pin grid array) semiconductor device or a semiconductor device called a BGA (ball grid array) semiconductor device, a semiconductor element housing portion is formed on one surface of a substrate,
Using a semiconductor package having a plurality of terminals formed on the surface or the other surface of the substrate, the semiconductor element is mounted in the semiconductor element housing, and then the semiconductor element and the semiconductor element housing are sealed with a sealing material such as an epoxy resin composition. A semiconductor device in which is sealed has been put to practical use.

【0003】これらの半導体パッケージに、半導体素子
を実装する方法としては、基板の半導体素子収納部に半
導体素子を収納した後、ボンディングワイヤーを用い
て、基板の表層に設けられた回路のうち、ボンディング
ワイヤーで接着するための回路(以下ボンディング回路
と記す)と半導体素子とを接続する方法が一般に行われ
ている。
[0003] As a method of mounting a semiconductor element in these semiconductor packages, a semiconductor element is housed in a semiconductor element accommodating portion of a substrate, and then a bonding wire is used for bonding of a circuit provided on a surface layer of the substrate using a bonding wire. 2. Description of the Related Art A method of connecting a semiconductor element with a circuit for bonding with a wire (hereinafter referred to as a bonding circuit) is generally used.

【0004】なお、ボンディング回路は、金線等のボン
ディングワイヤーと接着するのに適するように、一般に
表面に金メッキ層を形成しており、その金メッキ層は、
一般にソフト金メッキと呼ばれる金の含有率が高く、硬
さが柔らかい金メッキ層を形成するようにしている。
In general, a bonding circuit has a gold plating layer formed on its surface so as to be suitable for bonding with a bonding wire such as a gold wire.
In general, a gold plating layer called soft gold plating having a high gold content and a low hardness is formed.

【0005】また、半導体素子を封止材で封止する方法
としては、例えば図3に示すような、その環の内側の基
板30表面に、ボンディング回路32が露出する環状の
ダム枠31を、基板30から突出するように形成するこ
とにより、半導体素子収納部を凹状に形成した基板30
を用いて、そのダム枠31の環の内側に半導体素子41
を収納した後、ボンディングワイヤー42を用いてボン
ディング回路32と半導体素子41を接続し、次いでダ
ム枠31に封止用のモールド金型40を接触させた後、
ダム枠31と封止用のモールド金型40の間に、室温で
液状又は加熱溶融させて液状とした封止材43を供給し
てダム枠31の環の内側を埋め、次いで加熱することに
より硬化させて封止する方法が行われている。
As a method of sealing a semiconductor element with a sealing material, for example, as shown in FIG. 3, an annular dam frame 31 from which a bonding circuit 32 is exposed is formed on the surface of a substrate 30 inside the ring. The substrate 30 is formed so as to protrude from the substrate 30 so that the semiconductor element housing portion is formed in a concave shape.
The semiconductor element 41 is provided inside the ring of the dam frame 31 by using
Is stored, the bonding circuit 32 is connected to the semiconductor element 41 using the bonding wire 42, and then the sealing mold 40 is brought into contact with the dam frame 31.
By supplying a sealing material 43 which is liquid or heated and melted at room temperature between the dam frame 31 and the molding die 40 for sealing to fill the inside of the ring of the dam frame 31, and then heated. There is a method of curing and sealing.

【0006】近年の電子機器の高機能化に伴い、電子機
器のコネクタ手段と着脱可能に形成すると共に、コネク
タ手段に装着したときに、コネクタ手段と電気的に接続
可能に形成した、接触接続型の半導体装置が検討されて
いる。この接触接続型の半導体装置に用いられる半導体
パッケージとしては、図4に示すような、基板30の一
方の面に、環状のダム枠31を形成すると共に、そのダ
ム枠31の環の内側にボンディング回路32を形成し、
基板30の他方の面に、コネクタ手段に接触させて接続
するための回路(以下コンタクト回路と記す)33を形
成した半導体パッケージが用いられている。またこの半
導体パッケージには、コンタクト回路33やボンディン
グ回路32等の基板30の表裏の回路を電気的に接続す
るために、基板30を貫通して形成した円筒状のスルホ
ールメッキ皮膜35を一般に備えている。
[0006] With the recent increase in the functionality of electronic equipment, a contact connection type, which is formed so as to be detachable from a connector means of the electronic equipment and electrically connected to the connector means when mounted on the connector means. Semiconductor devices are being studied. As a semiconductor package used in this contact connection type semiconductor device, an annular dam frame 31 is formed on one surface of a substrate 30 as shown in FIG. Forming a circuit 32;
A semiconductor package in which a circuit (hereinafter, referred to as a contact circuit) 33 for contacting and connecting to a connector means is formed on the other surface of the substrate 30 is used. The semiconductor package generally includes a cylindrical through-hole plating film 35 formed through the substrate 30 in order to electrically connect circuits on the front and back of the substrate 30, such as the contact circuit 33 and the bonding circuit 32. I have.

【0007】なお、上記コンタクト回路33は、コネク
タ手段との接続の信頼性を高めるために、一般に上記ソ
フト金メッキとは異なる金メッキ層を表面に形成してお
り、その金メッキ層は、一般にハード金メッキと呼ばれ
る金の含有率が低く、硬さが硬い金メッキ層を形成する
ようにしている。そのため、この半導体パッケージは、
ソフト金メッキの金メッキ層と、ハード金メッキの金メ
ッキ層を共に形成することにより製造されている。
The contact circuit 33 is generally formed on the surface with a gold plating layer different from the soft gold plating in order to increase the reliability of connection with the connector means, and the gold plating layer is generally formed of a hard gold plating. A gold plating layer having a low gold content and a high hardness is formed. Therefore, this semiconductor package
It is manufactured by forming a gold plating layer of soft gold plating and a gold plating layer of hard gold plating together.

【0008】このような、基板30の一方の面に突出し
て形成された環状のダム枠31と、そのダム枠31の環
の内側に形成され、ソフト金メッキの金メッキ層を表面
に有するボンディング回路32と、基板30の他方の面
に形成され、ハード金メッキの金メッキ層を表面に有す
るコンタクト回路33と、基板30を貫通して形成さ
れ、基板30の表裏の回路等を電気的に接続する円筒状
のスルホールメッキ皮膜35とを備える半導体パッケー
ジを製造する方法としては、以下の2種類の方法が検討
され実用化されている。
An annular dam frame 31 protruding from one surface of the substrate 30 and a bonding circuit 32 formed inside the ring of the dam frame 31 and having a gold plating layer of soft gold plating on the surface. And a contact circuit 33 formed on the other surface of the substrate 30 and having a gold plating layer of hard gold plating on the surface, and a cylindrical shape formed through the substrate 30 and electrically connecting circuits on the front and back of the substrate 30. As a method of manufacturing a semiconductor package having the through-hole plating film 35, the following two methods have been studied and put into practical use.

【0009】第一の方法としては、例えば、図5(a)
に示すような、その壁面にスルホールメッキ皮膜35を
形成した貫通する穴38を有すると共に、そのスルホー
ルメッキ皮膜35を介して電気的に接続された、ボンデ
ィング回路の一部となる導体29a及びコンタクト回路
の一部となる導体29bを有する基板30を用いて、ボ
ンディング回路の一部となる導体29aを取り囲む位置
に、ダム枠31を基板30の一方の面から突出するよう
に形成する。このダム枠31を形成する方法としては、
熱硬化性樹脂を環状に印刷した後、硬化する方法や、環
状の材料を接着する方法等により形成する。次いで、図
5(b)に示すように、その基板30のダム枠31を形
成した面を全面、第一のレジストフィルム39aでマス
クした後、露出しているコンタクト回路の一部となる導
体29bの表面にハード金メッキの金メッキ層37を形
成する。
As a first method, for example, FIG.
A conductor 29a and a contact circuit which are part of a bonding circuit and have a through hole 38 having a through-hole plating film 35 formed on the wall surface thereof and electrically connected through the through-hole plating film 35 as shown in FIG. The dam frame 31 is formed so as to protrude from one surface of the substrate 30 at a position surrounding the conductor 29a to be a part of the bonding circuit by using the substrate 30 having the conductor 29b to be a part of the substrate 30. As a method of forming this dam frame 31,
After the thermosetting resin is printed in a ring shape, it is formed by a method of curing, a method of bonding a ring-shaped material, or the like. Next, as shown in FIG. 5B, the entire surface of the substrate 30 on which the dam frame 31 is formed is masked with a first resist film 39a, and then the conductor 29b which is a part of the exposed contact circuit is exposed. A gold plating layer 37 of hard gold plating is formed on the surface of.

【0010】次いで、第一のレジストフィルム39aを
剥離した後、図5(c)に示すように、基板30のダム
枠31を形成した面と反対の面の、ハード金メッキの金
メッキ層37の表面全面を、第二のレジストフィルム3
9bでマスクする。次いで、露出しているボンディング
回路の一部となる導体29aの表面にソフト金メッキの
金メッキ層を形成した後、第二のレジストフィルム39
bを剥離して、図5(d)に示すような、基板30の一
方の面にソフト金メッキの金メッキ層36を表面に有す
るボンディング回路32を備え、基板30の他方の面に
ハード金メッキの金メッキ層37を表面に有するコンタ
クト回路33を備え、基板30を貫通するスルホールメ
ッキ皮膜35でボンディング回路32とコンタクト回路
33を電気的に接続する半導体パッケージを製造する。
Then, after the first resist film 39a is peeled off, as shown in FIG. 5C, the surface of the gold plating layer 37 of the hard gold plating on the surface opposite to the surface on which the dam frame 31 of the substrate 30 is formed. The entire surface is covered with the second resist film 3
Mask with 9b. Next, after forming a gold plating layer of soft gold plating on the surface of the conductor 29a which will be a part of the exposed bonding circuit, the second resist film 39 is formed.
5B, the bonding circuit 32 having a gold plating layer 36 of soft gold plating on one surface of the substrate 30 as shown in FIG. 5D, and gold plating of hard gold plating on the other surface of the substrate 30 as shown in FIG. A semiconductor package including a contact circuit 33 having a layer 37 on the surface and electrically connecting the bonding circuit 32 and the contact circuit 33 with a through-hole plating film 35 penetrating the substrate 30 is manufactured.

【0011】また、第二の方法としては、例えば、図6
(a)に示すような、上記第一の方法の場合と同様の基
板30を用いて、同様にダム枠31を基板30の一方の
面から突出するように形成する。そして、図6(b)に
示すように、その基板30の表面のうちダム枠31の内
側を第一のレジストフィルム39aでマスクした後、露
出しているコンタクト回路の一部となる導体29bの表
面にハード金メッキの金メッキ層37を形成する。
As a second method, for example, FIG.
As shown in (a), the dam frame 31 is formed so as to protrude from one surface of the substrate 30 using the same substrate 30 as in the first method. Then, as shown in FIG. 6B, after the inside of the dam frame 31 on the surface of the substrate 30 is masked with the first resist film 39a, the conductor 29b that becomes a part of the exposed contact circuit is exposed. A gold plating layer 37 of hard gold plating is formed on the surface.

【0012】次いで、第一のレジストフィルム39aを
剥離した後、図6(c)に示すように、基板30の表面
のうち、ダム枠31の内側を除く部分全面を、第二のレ
ジストフィルム39b,39bでマスクする。次いで、
露出しているボンディング回路の一部となる導体29a
の表面にソフト金メッキの金メッキ層を形成した後、第
二のレジストフィルム39b,39bを剥離して、図6
(d)に示すような、基板30の一方の面にソフト金メ
ッキの金メッキ層36を表面に有するボンディング回路
32を備える、他方の面にハード金メッキの金メッキ層
37を表面に有するコンタクト回路33を備え、基板3
0を貫通するスルホールメッキ皮膜35でボンディング
回路32とコンタクト回路33を電気的に接続する半導
体パッケージを製造する。
Next, after the first resist film 39a is peeled off, as shown in FIG. 6C, the entire surface of the surface of the substrate 30 excluding the inside of the dam frame 31 is covered with the second resist film 39b. , 39b. Then
Conductor 29a to be a part of the exposed bonding circuit
After a gold plating layer of soft gold plating is formed on the surface of FIG. 6, the second resist films 39b, 39b are peeled off, and FIG.
As shown in (d), one side of the substrate 30 is provided with a bonding circuit 32 having a soft gold-plated gold plating layer 36 on the surface, and the other surface is provided with a contact circuit 33 having a hard gold plating gold plating layer 37 on the surface. , Substrate 3
A semiconductor package for electrically connecting the bonding circuit 32 and the contact circuit 33 with the through-hole plating film 35 penetrating through 0 is manufactured.

【0013】しかし、第一の方法で得られる半導体パッ
ケージは、ハード金メッキの金メッキ層37を形成する
とき、及びソフト金メッキの金メッキ層を形成するとき
共に、メッキ液がレジストフィルム(39aと39b)
によって妨げられて穴の内部まで十分に供給され難いた
め、図5(d)に示すように、スルホールメッキ皮膜3
5の中央部分に金メッキ層(37と36)が形成されな
い部分や、形成されても厚みが薄い部分が生じる場合が
あった。そして、このような半導体パッケージを用いて
熱サイクル試験を行うと、その厚みが薄いスルホールメ
ッキ皮膜35の中央部分で電気的な接続が切断される場
合があり、熱サイクル信頼性が低いという問題があっ
た。
However, in the semiconductor package obtained by the first method, the plating solution is applied to the resist films (39a and 39b) both when the hard gold plating layer 37 is formed and when the soft gold plating layer is formed.
As shown in FIG. 5D, the through-hole plating film 3
In some cases, a portion where the gold plating layers (37 and 36) were not formed or a portion where the gold plating layer was formed was thin was formed in the center portion of No. 5. When a thermal cycle test is performed using such a semiconductor package, electrical connection may be cut off at the central portion of the through hole plating film 35 having a small thickness, resulting in a problem that thermal cycle reliability is low. there were.

【0014】なお、接触接続型の半導体装置に用いられ
る半導体パッケージは、接続の信頼性を高めるために、
コンタクト回路33の大きさを可能な限り大きくしたも
のが一般である。そのため、基板30のダム枠31を形
成した面のうち、ダム枠31の環の外側に形成され、ス
ルホールメッキ皮膜35と接続するスルホールランド
や、基板30のダム枠31を形成した面のうち、ダム枠
31の環の外側に形成された回路(以下、環外側回路と
記す)等の導体の面積は、基板30の他方の面に形成さ
れたコンタクト回路33等の導体の面積と比較して、一
般にかなり小さくなっている。
A semiconductor package used for a contact connection type semiconductor device is designed to improve connection reliability.
Generally, the size of the contact circuit 33 is as large as possible. Therefore, of the surface of the substrate 30 on which the dam frame 31 is formed, a through-hole land formed outside the ring of the dam frame 31 and connected to the through-hole plating film 35 or the surface of the substrate 30 on which the dam frame 31 is formed, The area of a conductor such as a circuit formed outside the ring of the dam frame 31 (hereinafter referred to as a ring outer circuit) is compared with the area of a conductor such as a contact circuit 33 formed on the other surface of the substrate 30. , Are generally quite small.

【0015】そのため、第二の方法で得られる半導体パ
ッケージは、図6(d)に示すように、導体の面積が小
さい、ダム枠31の環の外側に形成された環外側回路3
4等の部分はメッキ層の厚みが厚くなり、導体の面積が
大きい、コンタクト回路33の部分はメッキ層の厚みが
薄くなる傾向があった。特に、生産性を高めるために、
大きな電流を流してハード金メッキの金メッキ層37を
形成した場合や、メッキ液の循環量が低下した場合等、
活性の高いメッキ液の供給が不十分となった場合に、特
に両者の厚みの差が大きくなる傾向があった。また、金
メッキの析出性を安定させるために、金メッキの前処理
として電気ニッケルメッキを行ってニッケルメッキ層を
形成した場合にも、両者の厚みの差が大きくなる傾向が
あった。
Therefore, as shown in FIG. 6D, the semiconductor package obtained by the second method has a ring outer circuit 3 formed outside the ring of the dam frame 31 and having a small conductor area.
4 and the like tend to have a thicker plating layer and a larger conductor area, and the contact circuit 33 tends to have a thinner plating layer. In particular, to increase productivity,
When a large current is applied to form the gold plating layer 37 of hard gold plating, or when the circulation amount of the plating solution is reduced,
When the supply of a plating solution having high activity becomes insufficient, the difference in thickness between the two tends to be particularly large. Also, in the case where a nickel plating layer is formed by performing electro-nickel plating as a pretreatment for gold plating in order to stabilize the depositability of gold plating, the difference in thickness between the two tends to increase.

【0016】そのため、コンタクト回路33の部分のメ
ッキ層(ハード金メッキの金メッキ層37や、ニッケル
メッキ層)の厚みを所定の厚み形成した場合、導体の面
積が小さい環外側回路34等の部分が、ダム枠31の高
さより高くなる場合があった。そして、環外側回路34
の部分がダム枠31の高さより高くなると、モールド金
型を用いてダム枠31の部分で封止するとき、モールド
金型が環外側回路34と接触してしまい、ダム枠31と
モールド金型の間は隙間が形成されるため、ダム枠31
の環の内側に供給した封止材がその隙間から漏れ出す場
合があり、封止の信頼性が低いという問題があった。
For this reason, when the thickness of the plating layer (the gold plating layer 37 of hard gold plating or the nickel plating layer) of the contact circuit 33 is formed to a predetermined thickness, the portion of the ring outer circuit 34 and the like having a small conductor area becomes In some cases, the height was higher than the height of the dam frame 31. And the outer ring circuit 34
Is higher than the height of the dam frame 31, when the mold frame is used to seal at the dam frame 31, the mold die contacts the ring outer circuit 34, and the dam frame 31 and the mold die are closed. Between the dam frame 31
In some cases, the sealing material supplied to the inside of the ring may leak out from the gap, and the reliability of sealing is low.

【0017】そのため、熱サイクル信頼性が優れた半導
体パッケージが得られると共に、ダム枠31の環の外側
に形成された環外側回路34の部分が、ダム枠31の高
さより高くなりにくい半導体パッケージの製造方法が求
められている。
As a result, a semiconductor package having excellent heat cycle reliability can be obtained, and a portion of the ring outer circuit formed outside the ring of the dam frame 31 is less likely to be higher than the height of the dam frame 31. There is a need for a manufacturing method.

【0018】[0018]

【発明が解決しようとする課題】本発明は、上記問題点
を改善するために成されたもので、その目的とするとこ
ろは、基板の一方の面に突出して形成された環状のダム
枠と、基板のその一方の面のうち、ダム枠の環の内側に
形成され、ボンディングワイヤーと接着を予定する第一
の金メッキ層を表面に有するボンディング回路と、基板
のその一方の面のうち、ダム枠の環の外側に形成された
環外側回路と、基板の他方の面に形成され、電子機器の
コネクタ手段に接触させて、電気的に接続を予定する第
二の金メッキ層を表面に有するコンタクト回路と、基板
を貫通して形成され、ボンディング回路とコンタクト回
路を電気的に接続する円筒状のスルホールメッキ皮膜
と、を備える半導体パッケージの製造方法であって、熱
サイクル信頼性が優れた半導体パッケージが得られると
共に、環外側回路の部分が、ダム枠の高さより高くなり
にくい半導体パッケージの製造方法を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an annular dam frame projecting from one surface of a substrate. A bonding circuit formed on the inside of the dam frame ring on one surface of the substrate and having a first gold-plated layer on the surface to be bonded with a bonding wire, and a dam on the one surface of the substrate. A ring outer circuit formed on the outside of the ring of the frame, and a contact formed on the other surface of the substrate and having a second gold-plated layer on the surface that is to be brought into contact with the connector means of the electronic device and to be electrically connected to A method for manufacturing a semiconductor package comprising a circuit and a cylindrical through-hole plating film formed through a substrate and electrically connecting a bonding circuit and a contact circuit, wherein the method has excellent thermal cycle reliability. And together with the semiconductor package is obtained, part of a ring the outer circuit, is to provide a method for producing high become difficult semiconductor package than the height of the dam frame.

【0019】[0019]

【課題を解決するための手段】本発明の請求項1に係る
半導体パッケージの製造方法は、基板の一方の面に突出
して形成された環状のダム枠と、基板のその一方の面の
うち、ダム枠の環の内側に形成され、ボンディングワイ
ヤーと接着を予定する第一の金メッキ層を表面に有する
ボンディング回路と、基板のその一方の面のうち、ダム
枠の環の外側に形成された環外側回路と、基板の他方の
面に形成され、電子機器のコネクタ手段に接触させて、
電気的に接続を予定する第二の金メッキ層を表面に有す
るコンタクト回路と、基板を貫通して形成され、ボンデ
ィング回路とコンタクト回路を電気的に接続する円筒状
のスルホールメッキ皮膜と、を備える半導体パッケージ
の製造方法であって、下記の[ア]並びに[イ]の工程
を有することを特徴とする。[ア]スルホールメッキ皮
膜の内側の空洞部に、固形物を充填する工程と、[イ]
コンタクト回路の一部となる導体が露出するように基板
の上記一方の面をマスクした後、コンタクト回路の一部
となる導体の表面に第二の金メッキ層を形成して、コン
タクト回路を形成する工程、及び、ボンディング回路の
一部となる導体が露出するように基板の上記他方の面を
マスクした後、ボンディング回路の一部となる導体の表
面に第一の金メッキ層を形成して、ボンディング回路を
形成する工程。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising: an annular dam frame projecting from one surface of a substrate; A bonding circuit formed on the inside of the ring of the dam frame and having a first gold-plated layer on the surface to be bonded to the bonding wire, and a ring formed on one surface of the substrate outside the ring of the dam frame; Outer circuit, formed on the other surface of the substrate, contacting the connector means of the electronic device,
A semiconductor comprising: a contact circuit having a second gold plating layer on the surface thereof to be electrically connected; and a cylindrical through-hole plating film formed through the substrate and electrically connecting the bonding circuit and the contact circuit. A method for manufacturing a package, comprising the following steps (a) and (b): [A] a step of filling a solid material into a hollow portion inside the through-hole plating film;
After masking the one surface of the substrate so that the conductor that becomes a part of the contact circuit is exposed, a second gold-plated layer is formed on the surface of the conductor that becomes a part of the contact circuit to form a contact circuit. Step, and after masking the other surface of the substrate so that the conductor that becomes a part of the bonding circuit is exposed, forming a first gold-plated layer on the surface of the conductor that becomes a part of the bonding circuit; The step of forming a circuit.

【0020】本発明の請求項2に係る半導体パッケージ
の製造方法は、請求項1記載の半導体パッケージの製造
方法において、固形物が熱硬化性樹脂硬化物であること
を特徴とする。
A semiconductor package manufacturing method according to a second aspect of the present invention is the method for manufacturing a semiconductor package according to the first aspect, wherein the solid is a cured thermosetting resin.

【0021】本発明の請求項3に係る半導体パッケージ
の製造方法は、請求項1又は請求項2記載の半導体パッ
ケージの製造方法において、基板の上記他方の面をマス
クした後、ボンディング回路の一部となる導体の表面に
第一の金メッキ層を形成する方法が、基板の上記他方の
面をマスクした後、ボンディング回路の一部となる導体
の表面にニッケルメッキ皮膜を形成し、次いで、そのニ
ッケルメッキ皮膜の表面に第一の金メッキ層を形成する
方法であることを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor package according to the first or second aspect, after the other surface of the substrate is masked, a part of the bonding circuit is formed. A method of forming a first gold plating layer on the surface of a conductor to be formed is such that after masking the other surface of the substrate, a nickel plating film is formed on the surface of the conductor to be a part of a bonding circuit, and then the nickel plating film is formed. It is a method of forming a first gold plating layer on the surface of a plating film.

【0022】本発明の請求項4に係る半導体パッケージ
の製造方法は、請求項1から請求項3のいずれかに記載
の半導体パッケージの製造方法において、基板の上記一
方の面をマスクした後、コンタクト回路の一部となる導
体の表面に第二の金メッキ層を形成する方法が、基板の
上記一方の面をマスクした後、コンタクト回路の一部と
なる導体の表面にニッケルメッキ皮膜を形成し、次い
で、そのニッケルメッキ皮膜の表面に第二の金メッキ層
を形成する方法であることを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor package according to any one of the first to third aspects, wherein the first surface of the substrate is masked and then the contact is formed. A method of forming a second gold plating layer on the surface of a conductor that is a part of the circuit, after masking the one surface of the substrate, forming a nickel plating film on the surface of the conductor that is a part of the contact circuit, Then, a second gold plating layer is formed on the surface of the nickel plating film.

【0023】本発明により得られる半導体パッケージ
は、スルホールメッキ皮膜の内側の空洞部に固形物が充
填されているため、熱サイクル試験時に、基板やスルホ
ールメッキ皮膜が伸縮した場合、スルホールメッキ皮膜
全体がほぼ均一に伸縮し、全体でストレスを受け止める
ため、従来の中央部分の厚みが薄く、その厚みの薄い部
分にストレスが集中しやすいスルホールメッキ皮膜を有
する半導体パッケージと比較して、スルホールメッキ皮
膜が切断され難く、熱サイクル信頼性がすぐれた半導体
パッケージとなる。
In the semiconductor package obtained by the present invention, since the solid material is filled in the cavity inside the through-hole plating film, if the substrate or the through-hole plating film expands and contracts during the heat cycle test, the entire through-hole plating film is removed. The through-hole plating film cuts in comparison with a conventional semiconductor package that has a through-hole plating film that expands and contracts almost uniformly and receives stress as a whole. A semiconductor package which is difficult to perform and has excellent thermal cycle reliability.

【0024】また、環外側回路の表面に金メッキ層が形
成される場合、その金メッキ層の厚みは、コンタクト回
路の一部となる導体の部分と比較して面積が小さい、ボ
ンディング回路の一部となる導体の面積に影響されるた
め、コンタクト回路の一部となる導体の面積に影響され
る場合と比較して、環外側回路の一部となる導体の表面
に形成される金メッキ層の厚みが過度に厚くなり難くな
り、環外側回路の部分がダム枠の高さより高くなり難く
なる。
When a gold plating layer is formed on the surface of the outer ring circuit, the thickness of the gold plating layer is smaller than that of a part of the bonding circuit, which is smaller in area than a conductor part which is a part of the contact circuit. The thickness of the gold plating layer formed on the surface of the conductor that is a part of the outer ring circuit is smaller than that of the conductor that is a part of the contact circuit because it is affected by the area of the conductor that is a part of the contact circuit. It becomes difficult to become excessively thick, and it becomes difficult for the part of the ring outer circuit to become higher than the height of the dam frame.

【0025】[0025]

【発明の実施の形態】本発明に係る半導体パッケージの
製造方法を図面に基づいて説明する。図1は本発明に係
る半導体パッケージの製造方法の、一実施の形態を説明
する工程図であり、図2は本発明に係る半導体パッケー
ジの製造方法の、他の実施の形態を説明する工程図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor package according to the present invention will be described with reference to the drawings. FIG. 1 is a process diagram illustrating one embodiment of a method of manufacturing a semiconductor package according to the present invention, and FIG. 2 is a process diagram illustrating another embodiment of a method of manufacturing a semiconductor package according to the present invention. It is.

【0026】本発明で得られる半導体パッケージは、図
1(e)に示すように、基板10の一方の面に突出して
形成された環状のダム枠11と、基板10のその一方の
面のうち、ダム枠11の環の内側に形成されたボンディ
ング回路12と、基板10のその一方の面のうち、ダム
枠11の環の外側に形成された環外側回路14と、基板
10の他方の面に形成されたコンタクト回路13と、基
板10を貫通して形成され、ボンディング回路12とコ
ンタクト回路13を電気的に接続する円筒状のスルホー
ルメッキ皮膜15と、を備える。
As shown in FIG. 1 (e), the semiconductor package obtained by the present invention has an annular dam frame 11 protruding from one surface of a substrate 10 and one of the surfaces of the substrate 10 A bonding circuit 12 formed inside the ring of the dam frame 11, a ring outer circuit 14 formed on the outside of the ring of the dam frame 11, of one surface of the substrate 10, and the other surface of the substrate 10. And a cylindrical through-hole plating film 15 formed through the substrate 10 and electrically connecting the bonding circuit 12 and the contact circuit 13.

【0027】そして、ボンディング回路12の表面に
は、第一の金メッキ層16が形成されており、コンタク
ト回路13の表面には、第二の金メッキ層17が形成さ
れている。
A first gold plating layer 16 is formed on the surface of the bonding circuit 12, and a second gold plating layer 17 is formed on the surface of the contact circuit 13.

【0028】なお、第一の金メッキ層16は、ボンディ
ングワイヤーと接着をするための層であり、一般にソフ
ト金メッキと呼ばれる金の含有率が99.99%程度と
高く、硬さが柔らかい金メッキで形成されており、ま
た、第二の金メッキ層17は、電子機器のコネクタ手段
に接触させて、電気的に接続するための層であり、一般
にハード金メッキと呼ばれる金の含有率が99.5%程
度と低く、硬さが硬い金メッキで形成されている。な
お、第一の金メッキ層16は、ボンディングワイヤーと
接着が可能であれば、ソフト金メッキに限定するもので
はなく、また、第二の金メッキ層17は、電子機器のコ
ネクタ手段に接触させて、電気的に接続が可能であれ
ば、ハード金メッキに限定するものではなく、他の金メ
ッキでもよい。ただし、本発明は、第一の金メッキ層1
6と第二の金メッキ層17が異なっている場合に限定さ
れる。
The first gold plating layer 16 is a layer for bonding with a bonding wire. The first gold plating layer 16 is generally formed of soft gold plating, which has a high gold content of about 99.99% and has a soft hardness. The second gold-plated layer 17 is a layer for making electrical contact with a connector means of an electronic device, and has a gold content of about 99.5% which is generally called hard gold plating. It is formed by gold plating with low hardness. Note that the first gold plating layer 16 is not limited to soft gold plating as long as it can be bonded to a bonding wire. The connection is not limited to the hard gold plating as long as the connection is possible, and another gold plating may be used. However, in the present invention, the first gold plating layer 1
6 and the second gold plating layer 17 are different.

【0029】この半導体パッケージの製造方法として
は、例えば、図1(a)〜(e)に示すような工程で製
造される。
As a method of manufacturing the semiconductor package, for example, the semiconductor package is manufactured by the steps shown in FIGS.

【0030】本発明では、図1(a)に示すような、そ
の壁面に円筒状のスルホールメッキ皮膜15を形成した
貫通する穴を有すると共に、ボンディング回路の一部と
なる導体21を一方の面に有し、コンタクト回路の一部
となる導体22を他方の面に有する基板10を用いる。
なお、基板10のボンディング回路の一部となる導体2
1を形成した面と同じ面に形成された環外側回路の一部
となる導体23、及び、スルホールメッキ皮膜15を介
して、ボンディング回路の一部となる導体21とコンタ
クト回路の一部となる導体22は電気的に接続されてい
る。
In the present invention, as shown in FIG. 1 (a), a through hole having a cylindrical through-hole plating film 15 formed on its wall surface and a conductor 21 which is a part of a bonding circuit is formed on one surface. And a substrate 10 having a conductor 22 which is a part of a contact circuit on the other surface.
In addition, the conductor 2 which is a part of the bonding circuit of the substrate 10
The conductor 23, which is a part of the ring outer circuit formed on the same surface as the surface on which the substrate 1 is formed, and the conductor 21, which is a part of the bonding circuit, and a part of the contact circuit via the through-hole plating film 15. The conductor 22 is electrically connected.

【0031】なお、本発明に用いられる基板10として
は、スルホールメッキ皮膜15、ボンディング回路の一
部となる導体21、コンタクト回路の一部となる導体2
2及び環外側回路の一部となる導体23を有する基板1
0であれば、特に限定するものではなく、例えば、熱硬
化性樹脂を硬化させたシートの両面に金属箔が張られて
いる板や、ガラス等の無機質繊維やポリエステル、ポリ
アミド、木綿等の有機質繊維のクロス、ペーパー等の基
材を、熱硬化性樹脂で接着し、両面に金属箔が張られて
いる板等を用いて、穴開け及び金属メッキを行って円筒
状のスルホールメッキ皮膜15を形成した後、所定の部
分をエッチングして導体(21〜23)を形成したも
の、及び、金属箔が張られていない板に穴開け及び金属
メッキを行い、導体(21〜23)及び円筒状のスルホ
ールメッキ皮膜15を形成したもの等が挙げられる。
The substrate 10 used in the present invention includes a through-hole plating film 15, a conductor 21 which is a part of a bonding circuit, and a conductor 2 which is a part of a contact circuit.
Substrate 1 having conductor 2 and part of outer ring circuit
If it is 0, there is no particular limitation. For example, a sheet in which a metal foil is stretched on both sides of a sheet obtained by curing a thermosetting resin, an inorganic fiber such as glass, or an organic fiber such as polyester, polyamide, or cotton. A base material such as fiber cloth or paper is adhered with a thermosetting resin, and holes are drilled and metal plated using a plate or the like having metal foils on both sides to form a cylindrical through-hole plating film 15. After the formation, the conductors (21 to 23) are formed by etching a predetermined portion, and a plate not covered with a metal foil is perforated and plated with a metal to form conductors (21 to 23) and a cylindrical shape. And the like in which a through-hole plating film 15 is formed.

【0032】上記熱硬化性樹脂としては、エポキシ樹脂
系、フェノール樹脂系、ポリイミド樹脂系、不飽和ポリ
エステル樹脂系、ポリフェニレンエーテル樹脂系等の熱
硬化性樹脂や、これらの熱硬化性樹脂に無機充填材等を
配合したものが挙げられる。なお、導体(21〜23)
を形成する金属としては、電気的信頼性より銅が好まし
い。また、この基板10は、必要に応じて内部にも導体
を有していてもよい。
Examples of the thermosetting resin include thermosetting resins such as epoxy resin type, phenolic resin type, polyimide resin type, unsaturated polyester resin type, polyphenylene ether resin type, and inorganic fillers in these thermosetting resins. Materials mixed with materials and the like are included. In addition, a conductor (21-23)
Is preferred as a metal forming copper from the viewpoint of electrical reliability. Further, the substrate 10 may have a conductor inside as necessary.

【0033】次いで、図1(b)に示すように、ボンデ
ィング回路の一部となる導体21を取り囲む位置に、ダ
ム枠11を基板10の一方の面から突出するように形成
すると共に、スルホールメッキ皮膜15の内側の空洞部
に、固形物18を充填する(工程[ア])。なお、ダム
枠11を形成する工程と、固形物18を充填する工程
は、どちらを先に行っても良く、同時に行っても良い。
Next, as shown in FIG. 1B, a dam frame 11 is formed so as to protrude from one surface of the substrate 10 at a position surrounding the conductor 21 which is a part of the bonding circuit, and through-hole plating is performed. The solid material 18 is filled in the cavity inside the film 15 (step [A]). Either the step of forming the dam frame 11 or the step of filling the solid 18 may be performed first, or may be performed simultaneously.

【0034】ダム枠11を形成する方法としては、未硬
化の熱硬化性樹脂や紫外線硬化性樹脂を環状に印刷した
後、硬化して形成する方法や、環状の材料を接着する方
法等により形成する。なお、ダム枠11の形成に用いる
熱硬化性樹脂は、基板10に用いた熱硬化性樹脂と同じ
でも良く、異なっていても良い。また、上記環状の材料
としては、上記基材を熱硬化性樹脂で接着した板等が挙
げられる。なお、未硬化の熱硬化性樹脂を環状に印刷し
た後、硬化する方法で形成する場合、ダム枠11を形成
する生産性が優れると共に、基板10とダム枠11の接
着強度が優れ好ましい。
The dam frame 11 may be formed by printing an uncured thermosetting resin or an ultraviolet curable resin in a ring and then curing it, or by bonding a ring-shaped material. I do. The thermosetting resin used for forming the dam frame 11 may be the same as or different from the thermosetting resin used for the substrate 10. Examples of the annular material include a plate in which the base material is bonded with a thermosetting resin. In the case where the uncured thermosetting resin is printed in a ring shape and then cured, it is preferable that the productivity of forming the dam frame 11 is excellent and the adhesive strength between the substrate 10 and the dam frame 11 is excellent.

【0035】なお、本発明では、スルホールメッキ皮膜
15の内側の空洞部に、固形物18を充填する工程を有
することが重要である。この工程を有しない場合は、熱
サイクル試験を行ったときに、スルホールメッキ皮膜1
5の中央部が切断される場合があり、熱サイクル信頼性
が低い半導体パッケージとなる。
In the present invention, it is important to have a step of filling the solid material 18 into the hollow portion inside the through-hole plating film 15. If this step is not provided, the through-hole plating film 1
5 may be cut at the center, resulting in a semiconductor package having low thermal cycle reliability.

【0036】本発明に用いる固形物18としては、スル
ホールメッキ皮膜15の内側の空洞部に充填可能であ
り、かつ、以後の半導体パッケージの製造工程や、半導
体パッケージの使用工程において固形であるものであれ
ば特に限定するものではなく、例えば、室温で液状又は
加熱溶融させて液状化した未硬化の熱硬化性樹脂や、未
硬化の紫外線硬化性樹脂を充填した後、硬化して固形化
したもの、及び、ハンダ等の金属を加熱溶融させて充填
した後、冷却して固形化したもの等が挙げられる。な
お、熱硬化性樹脂を用いると、充填性が良好であると共
に、スルホールメッキ皮膜15との接着強度が優れ好ま
しい。
The solid material 18 used in the present invention can be filled in the cavity inside the through-hole plating film 15 and is solid in the subsequent semiconductor package manufacturing process and semiconductor package use process. If it is not particularly limited, for example, an uncured thermosetting resin that is liquefied or heated and melted at room temperature, or filled with an uncured ultraviolet curable resin, and then cured and solidified. And after melting and filling a metal such as solder, and then solidifying by cooling. When a thermosetting resin is used, the filling property is good, and the adhesive strength with the through-hole plating film 15 is excellent, which is preferable.

【0037】なお、スルホールメッキ皮膜15の内側の
空洞部を充填するときに、図2(b)に示すように、環
外側回路の一部となる導体23の表面にも未硬化の熱硬
化性樹脂や、未硬化の紫外線硬化性樹脂を塗布した後、
硬化して、環外側回路の一部となる導体23の表面に固
形物18の層を形成し、次いで、その固形物18の層の
表面にダム枠11を形成すると、環外側回路の一部とな
る導体23の表面には以後の工程でメッキが付着しない
ため、特に環外側回路14の部分が、ダム枠11の高さ
より高くなり難く好ましい。なお、図2(a)は、用い
る基板10を表し、図1(a)に示す基板10と同様の
基板10である。
When the cavity inside the through-hole plating film 15 is filled, as shown in FIG. 2B, the surface of the conductor 23 which is a part of the outer ring circuit is also uncured thermosetting. After applying resin or uncured UV curable resin,
When a layer of the solid material 18 is formed on the surface of the conductor 23 which cures and becomes a part of the ring outer circuit, and then the dam frame 11 is formed on the surface of the layer of the solid material 18, a part of the ring outer circuit is formed. Since plating does not adhere to the surface of the conductor 23 to be formed in the subsequent steps, the portion of the outer ring circuit 14 is particularly difficult to be higher than the height of the dam frame 11 and is preferable. FIG. 2A shows a substrate 10 to be used, which is similar to the substrate 10 shown in FIG.

【0038】次いで、図1(c)に示すように、基板1
0のダム枠11を形成した面全体を、第一のレジストフ
ィルム19aでマスクする(以後、工程[イ])。なお
このとき、基板10のダム枠11を形成した面と反対の
面はマスクせず、コンタクト回路の一部となる導体22
が露出するようにする。上記第一のレジストフィルム1
9aとしては、一般にドライフィルムレジストと呼ばれ
るシート状感光性レジストが用いられるが、液状レジス
トを印刷法等により塗布するようにしてもよい。なお、
第一のレジストフィルム19aは、基板10のダム枠1
1を形成した面全体に形成することに限定するものでは
なく、ボンディング回路の一部となる導体21の表面が
マスクされていれば、導体がない部分等には形成しなく
ても良い。
Next, as shown in FIG.
The entire surface on which the 0 dam frame 11 is formed is masked with the first resist film 19a (hereinafter, step [A]). At this time, the surface of the substrate 10 opposite to the surface on which the dam frame 11 is formed is not masked, and the conductor 22 serving as a part of the contact circuit is not masked.
Is exposed. The above first resist film 1
A sheet-like photosensitive resist generally called a dry film resist is used as 9a, but a liquid resist may be applied by a printing method or the like. In addition,
The first resist film 19a is formed on the dam frame 1 of the substrate 10.
It is not limited to the formation on the entire surface on which 1 is formed. If the surface of the conductor 21 which is to be a part of the bonding circuit is masked, it is not necessary to form the conductor 21 on the portion without the conductor.

【0039】なお、図2(c)に示すような、環外側回
路の一部となる導体23の表面に固形物18の層を形成
した場合には、その固形物18の層を形成した部分も、
第一のレジストフィルム19aでマスクしなくても良
い。
When a layer of the solid material 18 is formed on the surface of the conductor 23 which is a part of the ring outer circuit as shown in FIG. Also,
It is not necessary to mask with the first resist film 19a.

【0040】次いで、図1(c)に示すように、第一の
レジストフィルム19aでマスクしていないため露出し
ている、コンタクト回路の一部となる導体22の表面に
第二の金メッキ層17を形成して、コンタクト回路13
を製造する。なお、コンタクト回路の一部となる導体2
2の表面に、ニッケルメッキ皮膜を形成した後、そのニ
ッケルメッキ皮膜の表面に第二の金メッキ層17を形成
するようにすると、第二の金メッキ層17の析出性が安
定するため、電子機器のコネクタ手段との接続信頼性が
優れた半導体パッケージが得られ好ましい。
Next, as shown in FIG. 1C, a second gold plating layer 17 is formed on the surface of the conductor 22 which is not masked by the first resist film 19a and which is exposed as a part of the contact circuit. To form a contact circuit 13
To manufacture. The conductor 2 which is a part of the contact circuit
When a second gold plating layer 17 is formed on the surface of the nickel plating film after the nickel plating film is formed on the surface of No. 2, the deposition property of the second gold plating layer 17 is stabilized, and thus the It is preferable because a semiconductor package having excellent connection reliability with the connector means can be obtained.

【0041】次いで、第一のレジストフィルム19aを
剥離した後、図1(d)に示すように、基板10のダム
枠11を形成した面と反対の面全面を、第二のレジスト
フィルム19bでマスクする。なおこのとき、基板10
のダム枠11を形成した面はマスクせず、ボンディング
回路の一部となる導体21等が露出するようにする。上
記第二のレジストフィルム19bとしては、第一のレジ
ストフィルム19aと同様のものが挙げられる。また、
第二のレジストフィルム19bも、基板10のダム枠1
1を形成した面と反対の面全体に形成することに限定す
るものではなく、コンタクト回路13の表面に形成され
た第二の金メッキ層17の表面がマスクされていれば、
導体のない部分や、その面の導体のうちコネクタ手段と
接続を予定しない導体の部分には形成しなくても良い。
Next, after the first resist film 19a is peeled off, as shown in FIG. 1D, the entire surface of the substrate 10 opposite to the surface on which the dam frame 11 is formed is covered with the second resist film 19b. Mask it. At this time, the substrate 10
The surface on which the dam frame 11 is formed is not masked so that the conductor 21 and the like which are a part of the bonding circuit are exposed. Examples of the second resist film 19b include those similar to the first resist film 19a. Also,
The second resist film 19 b is also provided on the dam frame 1 of the substrate 10.
The present invention is not limited to the formation on the entire surface opposite to the surface on which 1 is formed. If the surface of the second gold plating layer 17 formed on the surface of the contact circuit 13 is masked,
It is not necessary to form it on a portion having no conductor or a portion of the conductor on the surface which is not to be connected to the connector means.

【0042】次いで、第二のレジストフィルム19bで
マスクしていないため露出している、ボンディング回路
の一部となる導体21及び環外側回路の一部となる導体
23の表面に第一の金メッキ層16を形成して、ボンデ
ィング回路12及び環外側回路14を製造する。なお、
ボンディング回路の一部となる導体21の表面に、ニッ
ケルメッキ皮膜を形成した後、そのニッケルメッキ皮膜
の表面に第一の金メッキ層16を形成するようにする
と、第一の金メッキ層16の析出性が安定するため、ボ
ンディングワイヤーとの接続信頼性が優れた半導体パッ
ケージが得られ好ましい。
Next, a first gold-plated layer is formed on the surface of the conductor 21 which is a part of the bonding circuit and the conductor 23 which is a part of the ring outer circuit, which is exposed because it is not masked by the second resist film 19b. 16 are formed to manufacture the bonding circuit 12 and the outer ring circuit 14. In addition,
After a nickel plating film is formed on the surface of the conductor 21 which is a part of the bonding circuit, the first gold plating layer 16 is formed on the surface of the nickel plating film. Is stable, and a semiconductor package having excellent connection reliability with a bonding wire is obtained, which is preferable.

【0043】次いで、第二のレジストフィルム19bを
剥離すると、図1(e)に示すような、基板10のダム
枠11を形成した一方の面に、第一の金メッキ層16を
表面に有するボンディング回路12及び環外側回路14
を備え、基板10の他方の面に、第二の金メッキ層17
を表面に有するコンタクト回路13を備え、基板10を
貫通するスルホールメッキ皮膜15と、環外側回路14
を介して、ボンディング回路12とコンタクト回路13
が電気的に接続された半導体パッケージが得られる。そ
して、このようにして得られた半導体パッケージは、熱
サイクル信頼性が優れると共に、ダム枠11の環の外側
に形成された環外側回路14の部分が、ダム枠11の高
さより高くなり難くなる。
Next, when the second resist film 19b is peeled off, a bonding having a first gold plating layer 16 on one surface of the substrate 10 on which the dam frame 11 is formed as shown in FIG. Circuit 12 and ring outer circuit 14
And a second gold-plated layer 17 on the other surface of the substrate 10.
A through-hole plating film 15 penetrating through the substrate 10;
Through the bonding circuit 12 and the contact circuit 13
Are electrically connected to each other. The semiconductor package thus obtained has excellent thermal cycle reliability, and the portion of the outer ring circuit 14 formed outside the ring of the dam frame 11 is less likely to be higher than the height of the dam frame 11. .

【0044】なお、図2(b)に示すような、環外側回
路の一部となる導体23の表面に固形物18の層を形成
した場合に、上記と同様に工程[イ]を行うと、図2
(e)に示すように、基板10のダム枠11を形成した
一方の面に、第一の金メッキ層16を表面に有するボン
ディング回路12を備え、基板10の他方の面に、第二
の金メッキ層17を表面に有するコンタクト回路13を
備え、基板10を貫通するスルホールメッキ皮膜15
と、環外側回路14を介して、ボンディング回路12と
コンタクト回路13が電気的に接続された半導体パッケ
ージが得られる。そして、このようにして得られた半導
体パッケージは、熱サイクル信頼性が優れると共に、環
外側回路の一部となる導体23の表面には第一の金メッ
キ層16が形成されないため、ダム枠11の環の外側に
形成された環外側回路14の部分が、ダム枠11の高さ
より高くなり難くなる。
When the layer of the solid material 18 is formed on the surface of the conductor 23 which is a part of the ring outer circuit as shown in FIG. , FIG. 2
As shown in (e), a bonding circuit 12 having a first gold-plated layer 16 on the surface is provided on one surface of the substrate 10 on which the dam frame 11 is formed, and a second gold plating is provided on the other surface of the substrate 10. A through-hole plating film 15 having a contact circuit 13 having a layer 17 on its surface and penetrating the substrate 10
Then, a semiconductor package in which the bonding circuit 12 and the contact circuit 13 are electrically connected via the ring outer circuit 14 is obtained. The semiconductor package obtained in this manner has excellent thermal cycle reliability, and the first gold-plated layer 16 is not formed on the surface of the conductor 23 that is a part of the outer ring circuit. The portion of the outer ring circuit 14 formed outside the ring is less likely to be higher than the height of the dam frame 11.

【0045】なお、上記実施の形態は、コンタクト回路
の一部となる導体22の表面に第二の金メッキ層17を
形成した後、ボンディング回路の一部となる導体21の
表面に第一の金メッキ層16を形成する実施の形態を説
明したが、これに限定するものではなく、ボンディング
回路の一部となる導体21が露出するように、基板10
のダム枠11を形成した面と反対の面をマスクした後、
ボンディング回路の一部となる導体21の表面に第一の
金メッキ層16を形成して、ボンディング回路12を形
成した後、コンタクト回路の一部となる導体22が露出
するように、基板10のダム枠11を形成した面をマス
クした後、コンタクト回路の一部となる導体22の表面
に第二の金メッキ層17を形成して、コンタクト回路1
3を形成するようにしてもよい。
In the above embodiment, after the second gold plating layer 17 is formed on the surface of the conductor 22 that is to be a part of the contact circuit, the first gold plating layer is formed on the surface of the conductor 21 that is to be a part of the bonding circuit. Although the embodiment in which the layer 16 is formed has been described, the present invention is not limited to this, and the substrate 10 is formed so that the conductor 21 which is a part of the bonding circuit is exposed.
After masking the surface opposite to the surface on which the dam frame 11 was formed,
After the first gold-plated layer 16 is formed on the surface of the conductor 21 that will be a part of the bonding circuit, and the bonding circuit 12 is formed, the dam of the substrate 10 is exposed so that the conductor 22 that is a part of the contact circuit is exposed. After masking the surface on which the frame 11 is formed, a second gold-plated layer 17 is formed on the surface of the conductor 22 which is a part of the contact circuit, and the contact circuit 1
3 may be formed.

【0046】[0046]

【発明の効果】本発明に係る半導体パッケージの製造方
法は、上記[ア]及び[イ]の工程を有するため、熱サ
イクル信頼性が優れた半導体パッケージが得られると共
に、ダム枠の環の外側に形成された環外側回路の部分
が、ダム枠の高さより高くなり難くなる。
The method of manufacturing a semiconductor package according to the present invention includes the above steps [A] and [A], so that a semiconductor package having excellent heat cycle reliability can be obtained, and the outside of the ring of the dam frame can be obtained. The portion of the ring outer circuit formed in the above becomes difficult to be higher than the height of the dam frame.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体パッケージの製造方法の、
一実施の形態を説明する工程図である。
FIG. 1 illustrates a method of manufacturing a semiconductor package according to the present invention.
It is a process drawing explaining one embodiment.

【図2】本発明に係る半導体パッケージの製造方法の、
他の実施の形態を説明する工程図である。
FIG. 2 shows a method of manufacturing a semiconductor package according to the present invention;
It is a process drawing explaining other embodiments.

【図3】従来の半導体パッケージの封止方法を説明する
図である。
FIG. 3 is a diagram illustrating a conventional method of sealing a semiconductor package.

【図4】従来の半導体パッケージの構造を説明する断面
図である。
FIG. 4 is a cross-sectional view illustrating the structure of a conventional semiconductor package.

【図5】従来の半導体パッケージの製造方法を説明する
工程図である。
FIG. 5 is a process diagram illustrating a conventional method for manufacturing a semiconductor package.

【図6】従来の、他の半導体パッケージの製造方法を説
明する工程図である。
FIG. 6 is a process diagram illustrating another conventional semiconductor package manufacturing method.

【符号の説明】[Explanation of symbols]

10,30 基板 11,31 ダム枠 12,32 ボンディング回路 13,33 コンタクト回路 14,34 環外側回路 15,35 スルホールメッキ皮膜 16 第一の金メッキ層 17 第二の金メッキ層 18 固形物 19a,19b,39a,39b レジストフィルム 21,29a ボンディング回路の一部となる導体 22,29b コンタクト回路の一部となる導体 23 環外側回路の一部となる導体 36 ソフト金メッキの金メッキ層 37 ハード金メッキの金メッキ層 38 穴 40 モールド金型 41 半導体素子 42 ボンディングワイヤー 43 封止材 10, 30 Substrate 11, 31 Dam frame 12, 32 Bonding circuit 13, 33 Contact circuit 14, 34 Ring outer circuit 15, 35 Through hole plating film 16 First gold plating layer 17 Second gold plating layer 18 Solids 19a, 19b, 39a, 39b Resist film 21, 29a Conductor forming part of bonding circuit 22, 29b Conductor forming part of contact circuit 23 Conductor forming part of ring outer circuit 36 Gold plated layer of soft gold plating 37 Gold plated layer of hard gold plating 38 Hole 40 Mold 41 Semiconductor element 42 Bonding wire 43 Sealant

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板(10)の一方の面に突出して形成
された環状のダム枠(11)と、基板(10)のその一
方の面のうち、ダム枠(11)の環の内側に形成され、
ボンディングワイヤーと接着を予定する第一の金メッキ
層(16)を表面に有するボンディング回路(12)
と、基板(10)のその一方の面のうち、ダム枠(1
1)の環の外側に形成された環外側回路(14)と、基
板(10)の他方の面に形成され、電子機器のコネクタ
手段に接触させて、電気的に接続を予定する第二の金メ
ッキ層(17)を表面に有するコンタクト回路(13)
と、基板(10)を貫通して形成され、ボンディング回
路(12)とコンタクト回路(13)を電気的に接続す
る円筒状のスルホールメッキ皮膜(15)と、を備える
半導体パッケージの製造方法であって、下記の[ア]並
びに[イ]の工程を有することを特徴とする半導体パッ
ケージの製造方法。[ア]スルホールメッキ皮膜(1
5)の内側の空洞部に、固形物(18)を充填する工程
と、[イ]コンタクト回路の一部となる導体(22)が
露出するように基板(10)の上記一方の面をマスクし
た後、コンタクト回路の一部となる導体(22)の表面
に第二の金メッキ層(17)を形成して、コンタクト回
路(13)を形成する工程、及び、ボンディング回路の
一部となる導体(21)が露出するように基板(10)
の上記他方の面をマスクした後、ボンディング回路の一
部となる導体(21)の表面に第一の金メッキ層(1
6)を形成して、ボンディング回路(12)を形成する
工程。
An annular dam frame (11) protruding from one surface of a substrate (10) and one of the surfaces of the substrate (10) inside the ring of the dam frame (11). Formed,
Bonding circuit (12) having on its surface a first gold-plated layer (16) to be bonded to a bonding wire
And the dam frame (1) on one side of the substrate (10).
A ring outer circuit (14) formed outside the ring of (1) and a second circuit formed on the other surface of the substrate (10) and brought into contact with the connector means of the electronic device to establish an electrical connection. Contact circuit (13) having gold plating layer (17) on the surface
And a cylindrical through-hole plating film (15) formed through the substrate (10) and electrically connecting the bonding circuit (12) and the contact circuit (13). And (a) and (b) below. [A] Through-hole plating film (1
5) a step of filling a solid substance (18) into the cavity inside the step (5), and [A] masking the one surface of the substrate (10) so that the conductor (22) which is a part of the contact circuit is exposed. After that, a step of forming a second gold-plated layer (17) on the surface of the conductor (22) to be a part of the contact circuit to form the contact circuit (13), and a conductor to be a part of the bonding circuit Substrate (10) so that (21) is exposed
After masking the other surface, a first gold plating layer (1) is formed on the surface of the conductor (21) which is to be a part of the bonding circuit.
6) forming a bonding circuit (12).
【請求項2】 固形物(18)が熱硬化性樹脂硬化物で
あることを特徴とする、請求項1記載の半導体パッケー
ジの製造方法。
2. The method according to claim 1, wherein the solid (18) is a cured thermosetting resin.
【請求項3】 基板(10)の上記他方の面をマスクし
た後、ボンディング回路の一部となる導体(21)の表
面に第一の金メッキ層(16)を形成する方法が、基板
(10)の上記他方の面をマスクした後、ボンディング
回路の一部となる導体(21)の表面にニッケルメッキ
皮膜を形成し、次いで、そのニッケルメッキ皮膜の表面
に第一の金メッキ層(16)を形成する方法であること
を特徴とする、請求項1又は請求項2記載の半導体パッ
ケージの製造方法。
3. A method of forming a first gold-plated layer (16) on the surface of a conductor (21) which is to be a part of a bonding circuit after masking the other surface of the substrate (10). After masking the other surface of (2), a nickel plating film is formed on the surface of the conductor (21) which will be a part of the bonding circuit, and then a first gold plating layer (16) is formed on the surface of the nickel plating film. The method for manufacturing a semiconductor package according to claim 1, wherein the method is a forming method.
【請求項4】 基板(10)の上記一方の面をマスクし
た後、コンタクト回路の一部となる導体(22)の表面
に第二の金メッキ層(17)を形成する方法が、基板
(10)の上記一方の面をマスクした後、コンタクト回
路の一部となる導体(22)の表面にニッケルメッキ皮
膜を形成し、次いで、そのニッケルメッキ皮膜の表面に
第二の金メッキ層(17)を形成する方法であることを
特徴とする、請求項1から請求項3のいずれかに記載の
半導体パッケージの製造方法。
4. A method of forming a second gold-plated layer (17) on the surface of a conductor (22) that becomes a part of a contact circuit after masking the one surface of the substrate (10). After masking the above one surface, a nickel plating film is formed on the surface of the conductor (22) which will be a part of the contact circuit, and then a second gold plating layer (17) is formed on the surface of the nickel plating film. The method for manufacturing a semiconductor package according to claim 1, wherein the method is a forming method.
JP13415297A 1997-05-23 1997-05-23 Manufacture of semiconductor package Pending JPH10326847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13415297A JPH10326847A (en) 1997-05-23 1997-05-23 Manufacture of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13415297A JPH10326847A (en) 1997-05-23 1997-05-23 Manufacture of semiconductor package

Publications (1)

Publication Number Publication Date
JPH10326847A true JPH10326847A (en) 1998-12-08

Family

ID=15121695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13415297A Pending JPH10326847A (en) 1997-05-23 1997-05-23 Manufacture of semiconductor package

Country Status (1)

Country Link
JP (1) JPH10326847A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052974A1 (en) * 1999-03-04 2000-09-08 Daimlerchrysler Ag Method for producing circuit arrangements
US6929975B2 (en) 2001-01-13 2005-08-16 Conti Temic Microelectronic Gmbh Method for the production of an electronic component
CN106783755A (en) * 2016-11-11 2017-05-31 东莞市凯昶德电子科技股份有限公司 A kind of ceramic packaging substrate preparation method with copper facing box dam

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052974A1 (en) * 1999-03-04 2000-09-08 Daimlerchrysler Ag Method for producing circuit arrangements
US6820798B1 (en) 1999-03-04 2004-11-23 Conti Temic Microelectronic Gmbh Method for producing circuit arrangments
US6929975B2 (en) 2001-01-13 2005-08-16 Conti Temic Microelectronic Gmbh Method for the production of an electronic component
CN106783755A (en) * 2016-11-11 2017-05-31 东莞市凯昶德电子科技股份有限公司 A kind of ceramic packaging substrate preparation method with copper facing box dam

Similar Documents

Publication Publication Date Title
US6625880B2 (en) Method for producing printed wiring board
JP2000133683A (en) Semiconductor device, semiconductor wafer, semiconductor module, and manufacture of semiconductor device
JPH10261753A (en) Resin sealed type semiconductor device
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
JPH09199635A (en) Multilayer film for forming circuit substrate, multilayer circuit substrate using it, and package for semiconductor device
JP2003170465A (en) Method for manufacturing semiconductor package and sealing mold therefor
JPH11260954A (en) Semiconductor device and manufacture thereof
JPH10326847A (en) Manufacture of semiconductor package
US6853065B2 (en) Tab tape, method of making same and semiconductor device
JP3428591B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH0897330A (en) Chip carrier and manufacture thereof
JP3570400B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2936540B2 (en) Circuit board, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JP3293202B2 (en) Semiconductor device and manufacturing method thereof
JP2000031195A (en) Semiconductor device and production thereof
JP4452964B2 (en) Semiconductor mounting substrate manufacturing method and semiconductor package manufacturing method
JP4073579B2 (en) Manufacturing method of flexible printed wiring board
JPS6215840A (en) Chip carrier for electronic element
JPH1050880A (en) Manufacture of semiconductor package
JP2003282771A (en) Wiring board with heat sink plate
KR100763961B1 (en) TBGA semiconductor package and the fabrication method of the same
JP2000082761A (en) Wiring board for bonding bump, manufacture thereof and semiconductor device assembled using it
JPH0982837A (en) Manufacture of semiconductor package
JPH09232735A (en) Circuit board and manufacturing method thereof
JP2000216183A (en) Manufacture of wiring material with bump electrode provided with adhesive layer