JPH1032189A - Dry etching method of iii nitride semiconductor and device - Google Patents

Dry etching method of iii nitride semiconductor and device

Info

Publication number
JPH1032189A
JPH1032189A JP20299896A JP20299896A JPH1032189A JP H1032189 A JPH1032189 A JP H1032189A JP 20299896 A JP20299896 A JP 20299896A JP 20299896 A JP20299896 A JP 20299896A JP H1032189 A JPH1032189 A JP H1032189A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
iii nitride
group iii
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20299896A
Other languages
Japanese (ja)
Other versions
JP3529950B2 (en
Inventor
Shiro Yamazaki
史郎 山崎
Seiji Nagai
誠二 永井
Masayoshi Koike
正好 小池
Isamu Akasaki
勇 赤崎
Hiroshi Amano
浩 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP20299896A priority Critical patent/JP3529950B2/en
Publication of JPH1032189A publication Critical patent/JPH1032189A/en
Application granted granted Critical
Publication of JP3529950B2 publication Critical patent/JP3529950B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize an etching process which is capable of improving reliability in a protective film or a metal film. SOLUTION: A photoresist film 40 is applied onto a GaN layer 30 and subjected to proximity exposure. The parts A-B and E-F of the photoresist film 40 are completely exposed to light, but the part C-D is not at all exposed to light. The parts B-C and D-E are gradually decreased in exposure from a point B or E to a point C or D, due to a light diffraction phenomenon. As a result, the exposed part of the photoresist film 40 is represented by a region shaded with oblique lines, and the photoresist film 40 can be formed with peripheral part to be thinner as the edge is approached, in a taper when it is developed. The GaN layer 30 is dry-etched using a mask 42. The etched side wall of the GaN layer 30 is inclined at an angle smaller than 90 deg.. As a result, a protective film of SiO2 or the like can be continuously formed uniformly in thickness on a non-etched surface, a side wall surface and an etched surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、3族窒化物半導体
のドライエッチング方法、特に、非エッチング面とエッ
チング面とに段差部を介して連続的に保護膜又は金属膜
を形成するのに適したエッチング方法に関する。
The present invention relates to a dry etching method for a group III nitride semiconductor, and more particularly to a method for forming a protective film or a metal film continuously on a non-etched surface and an etched surface via a step. To an etching method.

【0002】[0002]

【従来技術】従来、3族窒化物半導体を用いた青色発光
の発光素子が知られている。この発光素子では、サファ
イア基板上に主としてn層、発光層、p層が形成されて
おり、n層の一部を露出させてn層に対する電極を形成
している。そして、このn層の露出は、ドライエッチン
グにより行われている。
2. Description of the Related Art Conventionally, a blue light emitting device using a group III nitride semiconductor has been known. In this light-emitting element, an n-layer, a light-emitting layer, and a p-layer are mainly formed on a sapphire substrate, and a part of the n-layer is exposed to form an electrode for the n-layer. The exposure of the n-layer is performed by dry etching.

【0003】[0003]

【発明が解決しようとする課題】しかし、ドライエッチ
ングの場合には、異方性エッチングのために、マスクに
対して垂直にエッチングが進行して、非エッチング面と
エッチング面との間の側壁面(段差壁)が垂直に形成さ
れる。このために、この側壁面を介して非エッチング面
とエッチング面とに保護膜を形成する場合に、側壁面が
垂直であるために、側壁面でこの保護膜の厚さは極めて
薄くなり、その強度は極めて弱くなる。この結果、側壁
面で保護膜の機能を十分に果たすことができないという
問題がある。
However, in the case of dry etching, the etching proceeds perpendicularly to the mask due to anisotropic etching, and the side wall surface between the non-etched surface and the etched surface is etched. (Step wall) is formed vertically. For this reason, when a protective film is formed on the non-etched surface and the etched surface via the side wall surface, the thickness of the protective film becomes extremely thin on the side wall surface because the side wall surface is vertical. The strength becomes extremely weak. As a result, there is a problem that the function of the protective film cannot be sufficiently performed on the side wall surface.

【0004】又、非エッチング面とエッチング面とに連
続して金属膜を形成する場合にも、同様に、側壁面で金
属膜は極めて薄くなり、その強度が極めて弱くなる。こ
の結果、金属膜は、側壁面で断線が発生し易くなるとい
う問題がある。
Also, when a metal film is formed continuously on the non-etched surface and the etched surface, the metal film becomes extremely thin on the side wall surface, and its strength becomes extremely weak. As a result, the metal film has a problem that disconnection easily occurs on the side wall surface.

【0005】本発明は、上記の課題を解決するために成
されたものであり、その目的は、保護膜や金属膜を良好
に形成することができるためのエッチング方法を開発す
ることである。
The present invention has been made to solve the above problems, and an object of the present invention is to develop an etching method for forming a protective film and a metal film satisfactorily.

【0006】[0006]

【課題を解決するための手段】本発明によれば、ドライ
エッチングすべき3族窒化物半導体の表面に、周辺部
が、縁に向かう程、肉厚が薄く形成されたテーパ状に傾
斜したマスクを形成し、そのマスクにより3族窒化物半
導体をドライエッチングするようにしたので、エッチン
グ側壁面を90度以下の角度で、望ましくは70度から
30度の範囲で傾斜させることができた。これにより、
非エッチング面とエッチング面とに連続して保護膜や金
属膜を形成しても、その側壁面がテーパ状に傾斜してい
るので、側壁面上においても保護膜や金属膜の十分な厚
さを確保できるために、保護不良又は断線不良が発生す
ることが防止される。
According to the present invention, a tapered inclined mask is formed on the surface of a group III nitride semiconductor to be dry-etched such that the peripheral portion becomes thinner toward the edge. Was formed, and the group III nitride semiconductor was dry-etched using the mask, so that the etching side wall surface could be inclined at an angle of 90 ° or less, preferably in the range of 70 ° to 30 °. This allows
Even if a protective film or a metal film is continuously formed on the non-etched surface and the etched surface, since the side wall surface is inclined in a tapered shape, a sufficient thickness of the protective film or the metal film is formed even on the side wall surface. Therefore, occurrence of protection failure or disconnection failure is prevented.

【0007】又、厚さが周辺部でテーパ状に傾斜したマ
スクは、次のようにして形成することができる。即ち、
フォトレジスを3族窒化物半導体の表面上に、一様に、
塗布した後、マスクとして残される部分と除去される部
分の境界において、残される部分から除去される部分に
かけて、徐々に露光量が増大するようにフォトレジスト
を露光して、現像する。
A mask whose thickness is tapered in the peripheral portion can be formed as follows. That is,
The photoresist is uniformly deposited on the surface of the group III nitride semiconductor.
After the application, the photoresist is exposed and developed at the boundary between the portion left as the mask and the portion to be removed so that the exposure amount gradually increases from the remaining portion to the portion to be removed.

【0008】又、3族窒化物半導体のドライエッチング
のマスクを金属とする場合には、この金属を、周辺部に
おいて、厚さがテーパ状に薄くなるように形成すればよ
い。この金属マクスは、一様な厚さの金属膜を形成した
後、周辺部において厚さがテーパ状に薄くなるレジスト
マクスを形成し、このマスクにより金属膜をドライエッ
チングすることで形成することができる。
When a dry etching mask of a group III nitride semiconductor is made of a metal, the metal may be formed so as to have a tapered thickness at the peripheral portion. This metal mask can be formed by forming a metal film having a uniform thickness, forming a resist mask having a tapered shape in the peripheral portion, and dry-etching the metal film using the mask. it can.

【0009】3族窒化物半導体として、(InxGa1-x)yAl
1-yN(0 ≦x ≦1,0 ≦y ≦1)である場合には、青色、緑
色の発光ダイオードのn層に対する電極面の形成、及
び、その後の保護膜を形成するためのドライエッチング
に本発明を利用することができる。
As a group III nitride semiconductor, (In x Ga 1 -x ) y Al
In the case of 1-yN (0 ≦ x ≦ 1,0 ≦ y ≦ 1), the electrode surface for the n-layer of the blue and green light-emitting diodes and the subsequent dry layer for forming the protective film are formed. The present invention can be used for etching.

【0010】又、請求項4の発明によれば、最上層の表
面から電流供給層の露出面に至り、水平面に対して90
度未満の角度でテーパ状に傾斜した側壁面を形成し、最
上層の表面の少なくとも一部と側壁面と電流供給層の露
出面の少なくとも一部とを覆う保護膜を設けた素子であ
るので、側壁面で、保護膜が十分な厚さに形成されるの
で、保護機能が十分に発揮できる。側壁面の形成は、上
述したドライエッチングの方法により形成される。
Further, according to the invention of claim 4, from the surface of the uppermost layer to the exposed surface of the current supply layer, 90
Since the element has a side wall surface inclined in a tapered shape at an angle of less than degree and provided with a protective film covering at least a part of the surface of the uppermost layer, the side wall surface and at least a part of the exposed surface of the current supply layer. Since the protective film is formed with a sufficient thickness on the side wall surface, the protective function can be sufficiently exhibited. The side wall surface is formed by the above-described dry etching method.

【0011】[0011]

【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。なお本発明は下記実施例に限定され
るものではない。図1(a)に示すように、GaN 層30
の上に一様に厚さ1.5 μmにフォトレジスト40を塗布
する。次に、図1(b)に示すように、マスク42(マ
スクパターンフィルム)とフォトレジスト40との間隔
を10〜20μmにした近接露光を行う。これにより、フォ
トレジスト40は、A−B,E−Fの間において完全に
露光され、C−Dの間において全く露光されない。しか
し、B−C,D−Eの間は、光の回折現象のために、B
又はEからC又はDにかけて、露光量が徐々に減少す
る。この結果、フォトレジスト40の露光部は、図1
(b)の斜線部となり、その感光したフォトレジスト4
0を現像すると、図2(a)に示すように、周辺部を、
縁に向かう程、肉厚が薄く形成されたテーパ状に傾斜さ
せることができる。このような感光したフォトレジスト
40は現像後、所定時間だけリンスされ、さらに、所定
時間だけポストベーク処理が行われる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on specific embodiments. The present invention is not limited to the following examples. As shown in FIG. 1A, the GaN layer 30
A photoresist 40 is uniformly applied to a thickness of 1.5 μm on the substrate. Next, as shown in FIG. 1B, proximity exposure is performed in which the distance between the mask 42 (mask pattern film) and the photoresist 40 is 10 to 20 μm. Thus, the photoresist 40 is completely exposed during AB and EF, and is not exposed at all during CD. However, between BC and DE, due to the diffraction phenomenon of light, B
Alternatively, the exposure amount gradually decreases from E to C or D. As a result, the exposed portion of the photoresist 40 is
(B) is a shaded portion, and the exposed photoresist 4
When 0 is developed, as shown in FIG.
It can be inclined in a tapered shape with a smaller thickness toward the edge. After development, the exposed photoresist 40 is rinsed for a predetermined time, and post-baked for a predetermined time.

【0012】次に、図2(a)の形状に整形されたフォ
トレジストによるマスク43を用いて、GaN 層30をド
ライエッチングする。このドライエッチングには、反応
性イオンビームエッチング(RIBE)が用いられた。真空度
0.04Torr、高周波電力0.44W/cm2 でBCl3ガスを10 ml/分
の割合で供給してGaN をエッチングした。このように、
異方性エッチングにより、GaN 層30のエッチング側壁
面Wの水平面に対する角度θは90度よりも小さく、側
壁面Wはテーパ状に傾斜した面となる。この結果、図2
(c)に示すように、SiO2等で形成された保護膜44
を、非エッチング面Xと側壁面Wとエッチング面Yとに
一様な厚さで連続して形成できる。この結果、保護膜4
4の側壁面W上での厚さを十分に確保でき、その部分で
の強度の低下がなく、保護膜44の保護性能を十分に果
たすことができる。又、同様に、Au又はAl等の金属膜4
5も形成でき、金属膜45の側壁面W上での厚さを十分
に確保でき、その部分での断線が発生することが防止さ
れる。
Next, the GaN layer 30 is dry-etched using a photoresist mask 43 shaped into the shape shown in FIG. For this dry etching, reactive ion beam etching (RIBE) was used. Degree of vacuum
GaN was etched by supplying BCl 3 gas at a rate of 10 ml / min at 0.04 Torr and high frequency power of 0.44 W / cm 2 . in this way,
Due to the anisotropic etching, the angle θ of the etched side wall surface W of the GaN layer 30 with respect to the horizontal plane is smaller than 90 degrees, and the side wall surface W becomes a surface inclined in a tapered shape. As a result, FIG.
As shown in (c), the protective film 44 made of SiO 2 or the like
Can be continuously formed on the non-etched surface X, the side wall surface W, and the etched surface Y with a uniform thickness. As a result, the protective film 4
4 can secure a sufficient thickness on the side wall surface W, and there is no decrease in strength at that portion, and the protective performance of the protective film 44 can be sufficiently achieved. Similarly, a metal film 4 of Au or Al
5 can also be formed, the thickness of the metal film 45 on the side wall surface W can be sufficiently ensured, and the occurrence of disconnection at that portion is prevented.

【0013】次に、このドライエッチングを発光素子の
製造に応用した実施例について説明する。図3に示す構
造の発光素子100 は、有機金属気相成長法(以下MOV
PE)による気相成長により製造された。用いられたガ
スは、アンモニア(NH3) 、キャリアガス(H2)、トリメ
チルガリウム(Ga(CH3)3)(以下「TMG 」と記す) 、トリ
メチルアルミニウム(Al(CH3)3)(以下「TMA 」と記す)
、トリメチルインジウム(In(CH3)3)(以下「TMI 」と
記す) 、シラン(SiH4)、ジエチル亜鉛(Zn(C2H5)2)(以
下、「DEZ 」と記す) とシクロペンタジエニルマグネシ
ウム(Mg(C5H5)2)(以下「CP2Mg 」と記す)である。
Next, an embodiment in which the dry etching is applied to the manufacture of a light emitting device will be described. The light emitting device 100 having the structure shown in FIG.
(PE). The gases used were ammonia (NH 3 ), carrier gas (H 2 ), trimethylgallium (Ga (CH 3 ) 3 ) (hereinafter referred to as “TMG”), and trimethylaluminum (Al (CH 3 ) 3 ) (Written as `` TMA '')
, Trimethylindium (In (CH 3 ) 3 ) (hereinafter referred to as “TMI”), silane (SiH 4 ), diethylzinc (Zn (C 2 H 5 ) 2 ) (hereinafter referred to as “DEZ”) and cyclopentane Dienyl magnesium (Mg (C 5 H 5 ) 2 ) (hereinafter referred to as “CP 2 Mg”).

【0014】まず、有機洗浄及び熱処理により洗浄した
a面を主面とし、単結晶のサファイア基板1をM0VPE 装
置の反応室に載置されたサセプタに装着する。次に、常
圧でH2を流速2 liter/分で約30分間反応室に流しながら
温度1100℃でサファイア基板1をベーキングした。
First, a single-crystal sapphire substrate 1 is mounted on a susceptor placed in a reaction chamber of an M0VPE apparatus, with the a-plane cleaned by organic cleaning and heat treatment as a main surface. Next, the sapphire substrate 1 was baked at a temperature of 1100 ° C. while flowing H 2 into the reaction chamber at a flow rate of 2 liter / min at normal pressure for about 30 minutes.

【0015】次に、温度を 400℃まで低下させて、H2
20 liter/分、NH3 を10 liter/分、TMA を 1.8×10-5
モル/分で約90秒間供給してAlN のバッファ層2を約0.
05μmの厚さに形成した。次に、サファイア基板1の温
度を1150℃に保持し、H2を20liter/分、NH3 を10 lite
r/分、TMG を 1.7×10-4モル/分、H2ガスにより0.86p
pm に希釈されたシランを20×10-8モル/分で40分導入
し、膜厚約4.0 μm、電子濃度 1×1018/cm3、シリコン
濃度 4×1018/cm3のシリコン(Si)ドープGaN から成る高
キャリア濃度n+ 層3を形成した。
Next, by lowering the temperature to 400 ° C., and H 2
20 liter / min, NH 3 10 liter / min, TMA 1.8 × 10 -5
The AlN buffer layer 2 was supplied at about 0.1 mol / min for about 90 seconds.
It was formed to a thickness of 05 μm. Next, the temperature of the sapphire substrate 1 was maintained at 1150 ° C., H 2 was 20 liter / min, and NH 3 was 10 lite.
r / min, TMG 1.7 × 10 -4 mol / min, 0.86p by H 2 gas
Silane diluted at 20 × 10 −8 mol / min was introduced for 40 minutes at a film thickness of about 4.0 μm, an electron concentration of 1 × 10 18 / cm 3 , and a silicon concentration of 4 × 10 18 / cm 3 (Si). 3.) A high carrier concentration n + layer 3 made of doped GaN was formed.

【0016】上記の高キャリア濃度n+ 層3を形成した
後、続いて温度を1100°C に保持し、H2を20 liter/
分、NH3 を10 liter/分、TMG を 1.12 ×10-4モル/
分、H2ガスにより0.86ppm に希釈されたシランを10×10
-9モル/分で30分導入し、膜厚約5.0 μm、電子濃度 5
×1017/cm3、シリコン濃度 1×1018/cm3のシリコン(Si)
ドープGaN から成るn層4を形成した。
After forming the high carrier concentration n + layer 3, the temperature is maintained at 1100 ° C. and H 2 is reduced to 20 liter / hour.
Min, NH 3 at 10 liter / min, TMG at 1.12 × 10 -4 mol / min
Min, silane to 10 × 10 diluted to 0.86ppm with H 2 gas
Introduced at -9 mol / min for 30 minutes, film thickness about 5.0 μm, electron concentration 5
× 10 17 / cm 3 , silicon (Si) with a silicon concentration of 1 × 10 18 / cm 3
An n layer 4 made of doped GaN was formed.

【0017】続いて、温度を800 ℃に保持し、N2又はH2
を20 liter/分、NH3 を10 liter/分、TMG を0.2 ×10
-4モル/分、TMI を1.6 ×10-4モル/分、H2ガスにより
0.86ppm に希釈されたシランを10×10-8mol/分で、DEZ
を 2×10-4モル/ 分で、30分間供給して厚さ100nm のシ
リコンと亜鉛が、それぞれ、 5×1018/cm3にドープさた
In0.20Ga0.80N から成る発光層5を形成した。
Subsequently, the temperature is maintained at 800 ° C. and N 2 or H 2
20 liter / min, NH 3 10 liter / min, TMG 0.2 × 10
-4 mol / min, TMI 1.6 × 10 -4 mol / min, by H 2 gas
Silane diluted to 0.86 ppm at 10 × 10 -8 mol / min, DEZ
Was supplied at a rate of 2 × 10 −4 mol / min for 30 minutes, and silicon and zinc having a thickness of 100 nm were doped to 5 × 10 18 / cm 3 , respectively.
The light emitting layer 5 made of In 0.20 Ga 0.80 N was formed.

【0018】続いて、温度を1100℃に上げて、N2又はH2
を20 liter/分、NH3 を10 liter/分、TMG を1.12×10
-4モル/分、TMA を0.47×10-4モル/分、及び、CP2Mg
を2×10-5モル/分で 6分間導入し、膜厚約100 nmの
マグネシウム(Mg)ドープのAl0.08Ga0.92N から成るクラ
ッド層6を形成した。クラッド層6のマグネシウム濃度
は 5×1019/cm3である。この状態では、クラッド層6
は、まだ、抵抗率108 Ωcm以上の絶縁体である。
Subsequently, the temperature is raised to 1100 ° C. and N 2 or H 2
20 liter / min, NH 3 10 liter / min, TMG 1.12 × 10
-4 mol / min, 0.47 × 10 -4 mol / min of TMA and CP 2 Mg
Was introduced at 2 × 10 −5 mol / min for 6 minutes to form a cladding layer 6 made of magnesium (Mg) -doped Al 0.08 Ga 0.92 N and having a thickness of about 100 nm. The magnesium concentration of the cladding layer 6 is 5 × 10 19 / cm 3 . In this state, the cladding layer 6
Is an insulator having a resistivity of 10 8 Ωcm or more.

【0019】次に、温度を1100℃に保持し、N2又はH2
20 liter/分、NH3 を10 liter/分、TMG を1.12×10-4
モル/分、及び、CP2Mg を 2×10-5モル/分で 1分間導
入し、膜厚約200 nmのマグネシウム(Mg)ドープのGaN
から成る第1コンタクト層71を形成した。第1コンタ
クト層71のマグネシウム濃度は 5×1019/cm3である。
この状態では、第1コンタクト層71は、まだ、抵抗率
108 Ωcm以上の絶縁体である。
Next, the temperature was maintained at 1100 ° C. and N 2 or H 2 was added.
20 liter / min, NH 3 is 10 liter / min, TMG is 1.12 × 10 -4
Mole / minute and CP 2 Mg at a rate of 2 × 10 −5 mole / minute for 1 minute, and a magnesium (Mg) -doped GaN film with a thickness of about 200 nm.
The first contact layer 71 made of was formed. The magnesium concentration of the first contact layer 71 is 5 × 10 19 / cm 3 .
In this state, the first contact layer 71 still has the resistivity
It is an insulator of 10 8 Ωcm or more.

【0020】次に、温度を1100℃に保持し、N2又はH2
20 liter/分、NH3 を10 liter/分、TMG を1.12×10-4
モル/分、及び、CP2Mg を 4×10-5モル/分で3 分間導
入し、膜厚約50nmのマグネシウム(Mg)ドープのGaN か
ら成るp+ の第2コンタクト層72を形成した。第2コ
ンタクト層72のマグネシウム濃度は 1×1020/cm3であ
る。この状態では、第2コンタクト層72は、まだ、抵
抗率108 Ωcm以上の絶縁体である。
Next, the temperature is maintained at 1100 ° C. and N 2 or H 2 is added.
20 liter / min, NH 3 is 10 liter / min, TMG is 1.12 × 10 -4
Mol / min and CP 2 Mg were introduced at 4 × 10 −5 mol / min for 3 minutes to form a p + second contact layer 72 of magnesium (Mg) -doped GaN having a thickness of about 50 nm. The magnesium concentration of the second contact layer 72 is 1 × 10 20 / cm 3 . In this state, the second contact layer 72 is still an insulator having a resistivity of 10 8 Ωcm or more.

【0021】次に、電子線照射装置を用いて、第2コン
タクト層72,第1コンタクト層71,及びクラッド層
6に一様に電子線を照射した。電子線の照射条件は、加
速電圧約10KV、資料電流1μA、ビームの移動速度0.2m
m/sec 、ビーム径60μmφ、真空度5.0 ×10-5Torrであ
る。この電子線の照射により、第2コンタクト層72,
第1コンタクト層71,クラッド層6は、それぞれ、ホ
ール濃度 6×1017/cm3,3×1017/cm3,2×1017/cm3、抵抗
率 2Ωcm, 1 Ωcm,0.7Ωcmのp伝導型半導体となった。
このようにして多層構造のウエハが得られた。
Next, the second contact layer 72, the first contact layer 71, and the cladding layer 6 were uniformly irradiated with an electron beam using an electron beam irradiation apparatus. Electron beam irradiation conditions are: acceleration voltage about 10KV, data current 1μA, beam moving speed 0.2m
m / sec, beam diameter 60 μmφ, vacuum degree 5.0 × 10 −5 Torr. By the irradiation of the electron beam, the second contact layer 72,
The first contact layer 71 and the cladding layer 6 have a hole concentration of 6 × 10 17 / cm 3 , 3 × 10 17 / cm 3 , 2 × 10 17 / cm 3 and a resistivity of 2 Ωcm, 1 Ωcm and 0.7 Ωcm, respectively. It became a conduction type semiconductor.
Thus, a wafer having a multilayer structure was obtained.

【0022】続いて、n+ 層3の電極パッド10を形成
するために、第2コンタクト層72、第1コンタクト層
71、クラッド層6、発光層5、n層4の一部を、エッ
チングにより除去した。ここのエッチングに上述した方
法によるエッチングが用いられた。即ち、第2コンタク
ト層72の上に、一様に、ホトレジストを塗布して、上
述したように図1(b)のように露光して、周辺部で厚
さがテーパ状に減少した図4に示す形状のフォトレジス
トマスク43を形成した。このフォトレジストマスク4
3を用いて、Cl2 ガスプラズマによる反応性イオンビー
ムエッチング(RIBE)により、第2コンタクト層72、第
1コンタクト層71、クラッド層6、発光層5、n層4
の一部をエッチングした。エッチング条件は、真空度1m
Torr、高周波電力300W、 5 ml/分である。この異方性エ
ッチングにより、図3に示すように、エッチング側壁面
Wの水平面に対する角度θは60〜45度となり、側壁
面Wはテーパ状に傾斜した面となる。
Subsequently, in order to form the electrode pad 10 of the n + layer 3, the second contact layer 72, the first contact layer 71, the clad layer 6, the light emitting layer 5, and a part of the n layer 4 are etched. Removed. The etching by the method described above was used for the etching here. That is, a photoresist is uniformly applied on the second contact layer 72, and the photoresist is exposed as shown in FIG. A photoresist mask 43 having the shape shown in FIG. This photoresist mask 4
3, the second contact layer 72, the first contact layer 71, the cladding layer 6, the light emitting layer 5, and the n layer 4 are formed by reactive ion beam etching (RIBE) using Cl 2 gas plasma.
Was partially etched. Etching conditions are vacuum degree 1m
Torr, high frequency power 300W, 5ml / min. By this anisotropic etching, as shown in FIG. 3, the angle θ of the etched side wall surface W with respect to the horizontal plane becomes 60 to 45 degrees, and the side wall surface W becomes a surface inclined in a tapered shape.

【0023】次に、10-7Torr程度の高真空にて、一様
に、厚さ25ÅにNiを蒸着し、続いて、厚さ60ÅにAuを蒸
着し、フォトレジストの塗布、フォトリソグラフィー工
程、エッチング工程を経て、第2コンタクト層72の上
に第1電極層81、第2電極層82を形成した。これに
より、Ni/Au の透明な電極層8が形成された。そして、
電極パッド9を形成する領域を除いて最上層の全面にレ
ジストを塗布して、10-7Torr程度の高真空にて、Ni、A
u、Alを、順次、厚さ、1000Å、1.5 μm、300 Åに蒸
着した。その後、レジストをリフトオフすることで、必
要な箇所に第1金属層91、第2金属層92、第3金属
層93を形成した。このようにして、3層構造の電極パ
ッド9を形成した。一方、n+ 層3に対しては、Alを蒸
着して電極パッド10を形成した。
Next, at a high vacuum of about 10 -7 Torr, Ni is uniformly deposited to a thickness of 25 °, followed by Au to a thickness of 60 °, applying a photoresist, and performing a photolithography process. After the etching process, the first electrode layer 81 and the second electrode layer 82 were formed on the second contact layer 72. As a result, a transparent electrode layer 8 of Ni / Au was formed. And
Except for the region for forming the electrode pads 9 by coating a resist on the uppermost layer of the entire surface at a high vacuum of about 10 -7 Torr, Ni, A
u and Al were sequentially evaporated to a thickness of 1000 °, 1.5 μm, and 300 °. Thereafter, the first metal layer 91, the second metal layer 92, and the third metal layer 93 were formed at necessary places by lifting off the resist. Thus, the electrode pad 9 having a three-layer structure was formed. On the other hand, the electrode pad 10 was formed on the n + layer 3 by depositing Al.

【0024】次に、上記の基板1を加熱炉に配設し、雰
囲気温度を400 ℃〜700 ℃の範囲の温度に設定して、数
秒〜10分程度、基板1を加熱した。次に、上記のように
形成された基板1の最上層の上に一様に、厚さ5000Åの
SiO2膜をスパッタリングにより形成した。その後、フォ
トレジストの塗布、フォトリソグラフィー工程、エッチ
ング工程を経て、電極パッド9、電極パッド10のワイ
ヤボンディング領域に当たる部分のSiO2膜に窓9A、窓
10Aをドライエッチングにより形成した。このように
して、SiO2から成る保護膜11が形成された。
Next, the substrate 1 was placed in a heating furnace, and the substrate 1 was heated for several seconds to 10 minutes while the ambient temperature was set at a temperature in the range of 400 ° C. to 700 ° C. Next, on the uppermost layer of the substrate 1 formed as described above, a 5000 mm thick
An SiO 2 film was formed by sputtering. Thereafter, through a photoresist coating, a photolithography step, and an etching step, windows 9A and windows 10A were formed by dry etching on the electrode pads 9 and portions of the SiO 2 film corresponding to the wire bonding regions of the electrode pads 10. Thus, the protective film 11 made of SiO 2 was formed.

【0025】この保護膜11は側壁面Wが水平面に対し
て90度未満の角度でテーパ状に傾斜しているので、そ
の側壁面W上でも5000Åの厚さを得ることができ、発光
素子100 の保護膜として十分に機能する。
Since the side wall surface W of this protective film 11 is tapered at an angle of less than 90 degrees with respect to the horizontal plane, a thickness of 5000 ° can be obtained on the side wall surface W. Fully functions as a protective film.

【0026】尚、テーパ状に傾斜した側壁面Wを形成す
るためにエッチングする半導体層の材料には、GaN の
他、一般式、(InxGa1-x)yAl1-yN(0 ≦x ≦1,0 ≦y ≦1)
で表される2元、3元、4元の3族窒化物半導体を用い
ることができる。さらに、上記の保護膜11の厚さは、
300 Å〜3 μmが望ましい。300 Åより薄いと水分の侵
入防止、傷付き防止等の保護膜としての機能が低下し、
3 μmより厚いと、透明性が損なわれるので望ましくな
い。又、上記実施例では、発光素子としてダイオードに
ついて示したが、本発明をレーザダイオードにも応用す
ることができる。
The material of the semiconductor layer to be etched to form the tapered sidewall W is, in addition to GaN, a general formula: (In x Ga 1 -x ) y Al 1 -y N (0 ≤x ≤1,0 ≤y ≤1)
Can be used. Further, the thickness of the protective film 11 is
A thickness of 300 mm to 3 μm is desirable. If it is thinner than 300 mm, its function as a protective film to prevent moisture intrusion and scratching will decrease,
If the thickness is more than 3 μm, transparency is undesirably lost. In the above embodiment, the diode is described as the light emitting element. However, the present invention can be applied to a laser diode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の具体的な実施例に係るドライエッチン
グ方法を示した説明図。
FIG. 1 is an explanatory view showing a dry etching method according to a specific embodiment of the present invention.

【図2】本発明の具体的な実施例に係るドライエッチン
グ方法を示した説明図。
FIG. 2 is an explanatory view showing a dry etching method according to a specific example of the present invention.

【図3】そのエッチング方法を応用して製造した発光素
子の構成を示した構成図。
FIG. 3 is a configuration diagram showing a configuration of a light emitting element manufactured by applying the etching method.

【図4】発光素子のエッチング方法を示した説明図。FIG. 4 is an explanatory view showing a method for etching a light emitting element.

【符号の説明】[Explanation of symbols]

100…発光素子 1…サファイア基板 2…バッファ層 3…高キャリア濃度n+ 層 4…n層 5…発光層 6…クラッド層 9,10…電極パッド 11…保護膜 71…第1コンタクト層 72…第2コンタクト層 81…第1電極層 82…第2電極層REFERENCE SIGNS LIST 100 light-emitting element 1 sapphire substrate 2 buffer layer 3 high carrier concentration n + layer 4 n-layer 5 light-emitting layer 6 cladding layer 9, 10 electrode pad 11 protective film 71 first contact layer 72 Second contact layer 81: first electrode layer 82: second electrode layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 史郎 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 永井 誠二 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 小池 正好 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 赤崎 勇 愛知県名古屋市西区浄心1丁目1番38− 805 (72)発明者 天野 浩 愛知県名古屋市名東区山の手2丁目104 宝マンション山の手508号 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shiro Yamazaki, 1 Ochiai Nagahata, Kasuga-cho, Nishi-Kasugai-gun, Aichi Prefecture Inside Toyoda Gosei Co., Ltd. Inside Toyoda Gosei Co., Ltd. (72) Inventor Masayoshi Koike 1 Ogataai Nagahata, Kasuga-machi, Nishi-Kasugai-gun, Aichi Prefecture Inside Toyoda Gosei Co., Ltd. 72) Inventor Hiroshi Amano 2-104 Yamanote, Nagoya-shi, Nagoya, Aichi

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】3族窒化物半導体のドライエッチング方法
において、 ドライエッチングすべき3族窒化物半導体の表面に、周
辺部が、縁に向かう程、肉厚が薄く形成されたテーパ状
に傾斜したマスクを形成する工程と、 そのマスクにより前記3族窒化物半導体をドライエッチ
ングする工程とからなり、 前記3族窒化物半導体のエッチング側壁面を90度以下
の角度で傾斜させることを特徴とする3族窒化物半導体
のドライエッチング方法。
In the method of dry-etching a group III nitride semiconductor, a peripheral portion of the surface of the group III nitride semiconductor to be dry-etched is tapered in such a manner that its thickness is reduced toward the edge. Forming a mask, and dry-etching the group III nitride semiconductor using the mask, wherein an etching side wall surface of the group III nitride semiconductor is inclined at an angle of 90 degrees or less. Dry etching method for group nitride semiconductor.
【請求項2】前記マスクはフォトレジストで構成して、
前記3族窒化物半導体の表面に一様に塗布した後、マス
クとして残される部分と除去される部分の境界におい
て、残される部分から除去される部分にかけて、徐々に
露光量が増大するようにフォトレジストを露光し、その
後に現像することで、周辺部において前記テーパ状に傾
斜したマスクを形成することを特徴とする請求項1に記
載の3族窒化物半導体のドライエッチング方法。
2. The mask comprises a photoresist,
After uniform application on the surface of the group III nitride semiconductor, at the boundary between the portion to be left as a mask and the portion to be removed, the photo-exposure is gradually increased from the remaining portion to the portion to be removed. The dry etching method for a group III nitride semiconductor according to claim 1, wherein the resist is exposed and then developed to form the mask inclined in a tapered shape in a peripheral portion.
【請求項3】前記3族窒化物半導体は、(InxGa1-x)yAl
1-yN(0 ≦x ≦1,0 ≦y≦1)であることを特徴とする請求
項1又は請求項2に記載の3族窒化物半導体のドライエ
ッチング方法。
3. The group III nitride semiconductor is (In x Ga 1-x ) y Al
3. The dry etching method for a group III nitride semiconductor according to claim 1, wherein 1-yN (0 ≦ x ≦ 1,0 ≦ y ≦ 1).
【請求項4】3族窒化物半導体から成る少なくともp層
とn層とが積層され、上層の一部を除去して、下層の電
流供給層の一部を露出させ、最上層及び前記電流供給層
の露出面に電極を形成した発光素子において、 最上層の表面から前記電流供給層の露出面に至り、水平
面に対して90度未満の角度でテーパ状に傾斜した側壁
面と、 前記最上層の表面の少なくとも一部と前記側壁面と前記
電流供給層の露出面の少なくとも一部とを覆う保護膜と
を有することを特徴とする3族窒化物半導体素子。
4. A method according to claim 1, wherein at least a p-layer and an n-layer made of a group III nitride semiconductor are laminated, a part of the upper layer is removed, a part of the lower current supply layer is exposed, and the uppermost layer and the current supply are removed. A light emitting element having an electrode formed on an exposed surface of the layer, wherein a sidewall surface extending from the surface of the uppermost layer to the exposed surface of the current supply layer and tapered at an angle of less than 90 degrees with respect to a horizontal plane; A group III nitride semiconductor device, comprising: a protective film covering at least a part of the surface of the substrate, the side wall surface, and at least a part of the exposed surface of the current supply layer.
JP20299896A 1996-07-12 1996-07-12 Dry etching method and device for group III nitride semiconductor Expired - Fee Related JP3529950B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20299896A JP3529950B2 (en) 1996-07-12 1996-07-12 Dry etching method and device for group III nitride semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20299896A JP3529950B2 (en) 1996-07-12 1996-07-12 Dry etching method and device for group III nitride semiconductor

Publications (2)

Publication Number Publication Date
JPH1032189A true JPH1032189A (en) 1998-02-03
JP3529950B2 JP3529950B2 (en) 2004-05-24

Family

ID=16466645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20299896A Expired - Fee Related JP3529950B2 (en) 1996-07-12 1996-07-12 Dry etching method and device for group III nitride semiconductor

Country Status (1)

Country Link
JP (1) JP3529950B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403933B1 (en) * 2000-05-02 2003-10-30 샤프 가부시키가이샤 Method for fabricating mask
US6853009B2 (en) 1998-09-10 2005-02-08 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
US6924515B2 (en) 2002-06-06 2005-08-02 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element
JP2005252086A (en) * 2004-03-05 2005-09-15 Sony Corp Manufacturing method for semiconductor light emitting device, semiconductor light emitting device, integrated semiconductor light emitting device, manufacturing process thereof, graphic display device, manufacturing process thereof, illuminating device and manufacturing process thereof
US7791098B2 (en) 2004-03-31 2010-09-07 Nichia Corporation Nitride semiconductor light emitting device
JP2011187737A (en) * 2010-03-09 2011-09-22 Toshiba Corp Semiconductor light emitting apparatus, and method of manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853009B2 (en) 1998-09-10 2005-02-08 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
US7045809B2 (en) 1998-09-10 2006-05-16 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
KR100403933B1 (en) * 2000-05-02 2003-10-30 샤프 가부시키가이샤 Method for fabricating mask
US6924515B2 (en) 2002-06-06 2005-08-02 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element
JP2005252086A (en) * 2004-03-05 2005-09-15 Sony Corp Manufacturing method for semiconductor light emitting device, semiconductor light emitting device, integrated semiconductor light emitting device, manufacturing process thereof, graphic display device, manufacturing process thereof, illuminating device and manufacturing process thereof
US7791098B2 (en) 2004-03-31 2010-09-07 Nichia Corporation Nitride semiconductor light emitting device
JP2011187737A (en) * 2010-03-09 2011-09-22 Toshiba Corp Semiconductor light emitting apparatus, and method of manufacturing the same
US8334153B2 (en) 2010-03-09 2012-12-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US8766305B2 (en) 2010-03-09 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US9209362B2 (en) 2010-03-09 2015-12-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device

Also Published As

Publication number Publication date
JP3529950B2 (en) 2004-05-24

Similar Documents

Publication Publication Date Title
JP3123061B2 (en) Buried flattening method by bias ECR-CVD method
JP3239774B2 (en) Substrate separation method for group III nitride semiconductor light emitting device
JP5301418B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
US20090200563A1 (en) Group III nitride semiconductor light-emitting device and production method therefor
JPH0434929A (en) Dry etching method for semiconductor
JPH11251632A (en) Manufacture of gallium nitride semiconductor element
JP2000091253A (en) Method of producing gallium nitride based compound semiconductor
JPH09199759A (en) Manufacture of group iii nitride semiconductor and semiconductor device
US5508225A (en) Method for manufacturing semiconductor visible laser diode
JPH1032189A (en) Dry etching method of iii nitride semiconductor and device
JPH09283861A (en) Manufacture of group iii nitride semiconductor laser diode
JP2005327821A (en) Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor element and those manufacturing method
JP3596171B2 (en) Group III nitride semiconductor light emitting device
JPH08203862A (en) Method for etching nitride compound semiconductor
JP3490103B2 (en) Gallium nitride based compound semiconductor light emitting device and method of manufacturing the same
JPH05136111A (en) Pre-treatment method of semiconductor device and device with its function
JPH1041585A (en) Manufacture of group iii nitride semiconductor laser diode
JPH07263814A (en) Manufacture of semiconductor device
JPH118407A (en) Manufacture of gallium nitride compound semiconductor element
JPH03284886A (en) Semiconductor element and forming method therefor
KR20040100937A (en) Method for processing a surface, method for making a silicon epitaxial wafer and a silicon epitaxial wafer
JPH07297496A (en) Manufacture of group iii nitride semiconductor laser
KR100507281B1 (en) method for manufacturing via hole in a liquid crystal display device
TW563182B (en) Method of forming epitaxial layer by epitaxial lateral overgrowth
JPH11154765A (en) Semiconductor substrate and luminous element made of gallium nitride-based compound semiconductor, and manufacture thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

TRDD Decision of grant or rejection written
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees