JPH10321764A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH10321764A
JPH10321764A JP14356697A JP14356697A JPH10321764A JP H10321764 A JPH10321764 A JP H10321764A JP 14356697 A JP14356697 A JP 14356697A JP 14356697 A JP14356697 A JP 14356697A JP H10321764 A JPH10321764 A JP H10321764A
Authority
JP
Japan
Prior art keywords
substrate
back surface
depth
castellation
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14356697A
Other languages
English (en)
Other versions
JP3614277B2 (ja
Inventor
Junichi Washino
順一 鷲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP14356697A priority Critical patent/JP3614277B2/ja
Publication of JPH10321764A publication Critical patent/JPH10321764A/ja
Application granted granted Critical
Publication of JP3614277B2 publication Critical patent/JP3614277B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 基板の裏面に金属膜を形成する手法で、キャ
スタレーション用凹部の配線層との導通をとる際におい
て、その凹部の深さを格別大きくすることなく、基板裏
面の周縁に必要なマスキングを容易に行う。 【解決手段】 キャスタレーション用凹部4の基板側面
2からの深さのうち、裏面2を形成する一のセラミック
層31における深さDuを、この一のセラミック層以外
の複数のセラミック層32〜36における深さDhより
深くする。マスク201は、裏面2を形成する一のセラ
ミック層31における凹部の深さDuを基準に、基板周
縁のマスキングの幅Maを設定できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICパッケージ等
に用いられる配線基板に関し、詳しくはセラミック積層
タイプの配線基板に関する。
【0002】
【従来の技術】この種の配線基板(以下、単に基板とも
いう)のうち高周波用のものでは、その内部配線と基板
の裏面の配線層(導電層)との導通をとるため、従来は
基板の厚さ方向に設けたビアによるのが一般であった。
しかし、こうしたビアは、タングステンやモリブデン等
の高融点金属からなるため、高抵抗となり電気的特性が
悪い。そこで、近時は図11に示したように基板101
の裏面(図示上)102に同時焼成により配線層(同拡
大図中のダブルハッチング部)102aを形成すると共
に、側面103に対して裏面102に連なるキャスタレ
ーション用凹部104を設けてその内面にも裏面102
の配線層102aと同様に同時焼成により配線層(同拡
大図中のダブルハッチング部)104aを形成してい
る。そして、これらの配線層の上にNi(ニッケル)鍍
金及びAu(金)鍍金を施して、低抵抗のキャスタレー
ションとし、基板101の図示しない内部配線と裏面1
02の配線層102aとの導通を確保するようにしてい
る。
【0003】このようなキャスタレーションを備えた配
線基板101は、従来、次のようにして製造されてい
た。すなわち、セラミックの各グリーンシートに、必要
なビアと共にキャスタレーション用凹部(以下、単に凹
部ともいう)をなすスルーホールを穿孔、形成する。次
いで、そのシートの主面にタングステン等の高融点金属
を成分とするメタライズ(導体)ペーストを印刷(塗
布)すると共にスルーホール等に充填し、真空引きする
ことによりその内面に同ペーストを塗布する。そして、
各グリーンシートを積層、熱圧着し、キャスタレーショ
ン用凹部をなすスルーホールの中心を通る基板区画用の
境界線で切断して多数の基板とし、これらを同時焼成す
る。その後、裏面102の配線層102aやキャスタレ
ーション用凹部104などの各配線層104aにNi鍍
金やAu鍍金をすることで、配線基板完成品とするとい
うものである。
【0004】ところが、このような製法では焼成により
基板101に大きな反りが発生するため、裏面102に
例えば50μmといった高度のコーポラナリティ(平滑
性ないし平面度)が要請される基板を作ることはできな
い。こうした高度のコーポラナリティの要請がある場合
には、基板裏面の配線層については同時焼成によること
なく、基板の焼成後、その裏面を研磨した後でその研磨
面にメタライズペーストを印刷して二次焼成することで
形成することが考えられる。しかし、この手法でも結
局、二次焼成による反りの発生は避けられず、満足のい
くコーポラナリティは得られない。
【0005】このような問題に対しては、基板裏面の配
線層については同時焼成で形成することなく基板を焼
成、形成した後、基板裏面を研磨し、その後でスパッタ
リングなどの物理蒸着法でその配線層を形成する技術を
提案できる。すなわち、前記製法において基板裏面をな
すグリーンシートのその面については配線層用のメタラ
イズペーストを印刷せずにおき、このグリーンシートを
含む各グリーンシートを積層、熱圧着し、キャスタレー
ション用凹部をなすスルーホールの中心を通る基板区画
用の境界線で切断して基板単位とし、同時焼成するとい
うものである。
【0006】こうして、裏面には配線層がないがキャス
タレーション用凹部には配線層(厚膜)を備えた配線基
板(仕掛品)を製造し、その後、基板裏面を研磨して反
りを解消する。こうすることで、基板裏面のコーポラナ
リティが確保されると共に、側面のキャスタレーション
用凹部に配線層が形成されている配線基板(仕掛品)が
得られる。次いで、その裏面にスパッタリング、真空蒸
着、イオンプレーティングなどの物理蒸着法によりTi
−Moなどの配線層(金属膜)を被着、形成し、その際
の金属膜の基板の側面(以下、基板側面ともいう)への
回り込み(たれ込み)を利用して、キャスタレーション
用凹部の配線層(厚膜)との導通を確保する、というも
のである。
【0007】ところが、図12に示したように、スパッ
タリングなどの物理蒸着法(以下、単にスパッタリング
ともいう)により基板裏面102の全面に配線層(金属
膜)を形成する場合には、その金属膜151の基板側面
103への回り込みは、キャスタレーション用凹部10
4のみならず基板の外周縁に沿う側面103の全体に及
ぶことになる。このような回り込みは基板裏面(配線
層)102と凹部104の配線層104aの導通確保に
必要である一方、外観不良を招き、また側面103に露
出する異電位の内部配線(図示せず)にショートする危
険がある。したがって、金属膜151のこのような被着
は、これを事後的に研磨(ないし研削)などで除去する
必要があり、製造工程を複雑化させ、コストの上昇を招
いてしまう。
【0008】そこで、凹部104の配線層104aとの
導通確保を図り、しかもこのようなキャスタレーション
用凹部104以外の基板側面103への金属膜151の
被着を防止する必要がある。このため、基板裏面102
へのスパッタリングにおいては、図13に示したよう
に、基板裏面102でキャスタレーション用凹部104
をある程度開口させつつその裏面102における外周縁
を所定の幅Maで被覆するように形成されたマスク(カ
バー)201を被せ、金属膜が凹部104以外の側面1
03に回り込まないようにした下でスパッタリングする
ことを提案できる。この際、図示のような矩形の基板1
01に用いるマスク201は、基板裏面102の輪郭よ
りやや小さめで、マスキング時においてその全ての凹部
104がある程度開口されるように方形に開口、形成さ
れたものを用いることになる。
【0009】
【発明が解決しようとする課題】ところが、キャスタレ
ーション用凹部104の基板側面103からの深さ(以
下、単に深さともいう)Dは、通常0.2〜0.3mm
程度と極めて小さい。したがって、マスキング(押え
代)の幅Maは、これ以下に設定しないといけないが、
このような寸法範囲では、配線基板101自体及びマス
ク201自体の精度(誤差)やマスキング時の位置ずれ
(誤差)により所望とするマスキングをすることは困難
であり、マスキング不良を招いてしまう。すなわち、マ
スク201がずれて基板の一方側のマスキングの幅が大
きくなり、その一方側にあるキャスタレーション用凹部
が閉塞されると、その凹部中への金属膜の回り込みが不
能となって導通が確保されない。また反対側では確実な
マスキングがされず、金属膜がその凹部以外の基板側面
に被着してしまい、外観不良や短絡などの問題を発生さ
せる。
【0010】なお、このような問題に対してはキャスタ
レーション用凹部104の深さDを十分大きくすること
で対処できるようにも考えられるが、単に深さDを大き
くすると、基板中の内部配線用の有効エリアの減少を招
いてしまうなど基板自体の性能を低下させる。また、側
面104にあらかじめ研磨代を設けておくことで、スパ
ッタリング時のキャスタレーション用凹部104の深さ
Dを大きく確保し、後で研磨することも考えられるが、
これまた工程の複雑化やコスト上から実現が困難であ
る。
【0011】本発明は、こうした問題点に鑑みて案出し
たものであって、その目的とするところは次のようであ
る。すなわち基板の裏面に物理蒸着法により配線層を形
成する手法でもってキャスタレーション用凹部に形成さ
れた配線層との導通をとる際において、キャスタレーシ
ョン用凹部の基板側面からの深さを格別大きくすること
なく、基板裏面の周縁に必要なマスキングを容易に行う
ことのできる配線基板の構造を得ることにある。
【0012】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、セラミック積層タイプの配線基板であっ
て、裏面に連なるキャスタレーション用凹部を側面に有
するとともに該キャスタレーション用凹部に配線層が形
成されているものにおいて、前記キャスタレーション用
凹部の前記側面からの深さのうち、前記裏面を形成する
一のセラミック層における深さが、この一のセラミック
層以外の複数のセラミック層における深さより深く形成
されていることにある。
【0013】このような基板は、基板裏面をなすグリー
ンシートについてはその裏面の全面に配線層用のメタラ
イズペーストを印刷することなく形成する。次いで、こ
のグリーンシートも含め、各グリーンシートともにキャ
スタレーション用凹部をなすスルーホールにメタライズ
ペーストを塗布して真空引きし、各シートを積層、熱圧
着する。そして、キャスタレーション用凹部をなすスル
ーホールの中心を通る基板区画用の境界線で切断して基
板単位とする。その後、各基板単位で同時焼成した後、
要すれば所望とするコーポラナリティ(平滑性)となる
ように裏面を研磨する。
【0014】こうして製造された配線基板(仕掛品)
は、その裏面に例えばスパッタリングで金属膜(スパッ
タ膜)を形成することで、キャスタレーション用凹部に
形成された配線層との導通が確保される。この際の裏面
周縁のマスキングにおいては凹部をある程度開口させて
凹部内の配線層への金属膜の付着を確保するとともに、
それ以外の基板側面に金属膜が被着しないように必要な
幅をマスキングしないといけないが、本発明によればこ
れを容易に行うことができる。本発明に係る基板におい
てはその裏面の外周縁に沿って所定の幅でマスキングを
する場合、基板裏面でキャスタレーション用凹部の深さ
が深くなっていることから、その深い範囲で必要なマス
キングの幅を設定できるからである。
【0015】しかして、このようにマスキングした下で
スパッタリングにより基板の裏面に配線層(金属膜)を
形成する際には、その金属膜はマスクの内側にて露出す
る基板裏面の部位とともにこの裏面に連なるキャスタレ
ーション用凹部の開口中にも入り込み、その内面の配線
層に被着する。すなわち、スパッタリングなどの物理蒸
着法によって金属膜を基板裏面に形成するにあたり、こ
のようにマスキングすることで、平面視、凹部以外の基
板側面に金属膜を回り込ませることなく、基板裏面とキ
ャスタレーション用凹部に形成された配線層に金属膜を
被着させることができる。したがって以後は、これらの
配線層の表面にNi鍍金及びAu鍍金をすることで、そ
の裏面の配線層と内部配線とに低抵抗の導通を効率的に
確保することができる。
【0016】前記凹部の前記側面からの深さのうち、前
記裏面を形成する一のセラミック層における深さが大き
いほど、マスキングにかかわる基板やマスク自体の精
度、さらにはマスクの位置決め精度を低くでき、したが
って必要なマスキングを容易に行うことができるが、こ
れが大きいほど、そのセラミック層における配線領域の
低減を招く。凹部の基板側面からの深さは、これらの精
度を考慮した上で、凹部の平面(裏面から見た)形状や
幅、さらには凹部に形成された配線層の拡がり状態など
を考慮して設定すればよい。
【0017】また前記手段では、キャスタレーション用
凹部の側面からの深さのうち、前記裏面を形成する一の
セラミック層における深さを、この一のセラミック層以
外の複数のセラミック層における深さより深く形成した
ため、内部配線の有効活用領域を損なうことが極めて少
なくなる。もっとも、本発明は、前記手段に比較すれ
ば、内部配線の有効活用領域を損なうことになるが次の
ようにしてもよい。すなわち、セラミック積層タイプの
配線基板であって、裏面に連なるキャスタレーション用
凹部を側面に有するとともに該キャスタレーション用凹
部に配線層が形成されているものにおいて、前記キャス
タレーション用凹部の前記側面からの深さを、前記裏面
を形成する一のセラミック層を含む裏面寄りの複数のセ
ラミック層における深さが、該裏面寄りの複数のセラミ
ック層以外の複数のセラミック層における深さより深く
形成されているものとしてもよい。
【0018】このように本発明においては、キャスタレ
ーション用凹部の基板側面からの深さのうち、裏面を形
成する一のセラミック層における深さが、この一のセラ
ミック層以外の複数のセラミック層における深さより深
く形成されているか、裏面を形成する一のセラミック層
を含む裏面寄りの複数のセラミック層における深さが、
該裏面寄りの複数のセラミック層以外の複数のセラミッ
ク層における深さより深く形成されていればよい。した
がって、これには裏面を形成する一のセラミック層にお
けるキャスタレーション用凹部の深さが一番深くなるよ
うに、その他のセラミック層における深さが断面視、階
段状に或いは傾斜状になっているものも含まれる。
【0019】
【発明の実施の形態】本発明の実施の形態例を図1〜5
を参照しながら詳細に説明する。図1は、基板1を裏面
2から見た斜視図である。この基板1は複数の所定のグ
リーンシートを積層、熱圧着した後、焼成することによ
り略矩形の薄板状に形成されたセラミック積層タイプの
配線基板であり、この基板1の各辺の側面3にはキャス
タレーションをなす凹部4が適所に複数形成されてい
る。そして、このいずれの凹部4についてもその略全内
面にはタングステンなどの厚膜メタライズからなる配線
層(図1中ダブルハッチング部)4aが同時焼成により
形成されており、図示しない内部配線に接続されてい
る。本例では、凹部4は基板1の裏面2から反対側の表
面5に向けてその厚さ方向の全体に及んでいるものと、
その厚さの中間までのものがあるが、この相違点を除け
ば両者とも同じであり、以下、主としてその厚さ方向の
全体に及んでいるものにおいてその構造を説明する。な
お、図示はしないが裏面2と反対側の表面5には、平面
視、略正方形をなすIC搭載用キャビティを備えるとと
もにボンディングパッドをなすパッド用配線層などが同
時焼成により形成されている。
【0020】さて、本例基板におけるキャスタレーショ
ン用凹部4は、所定の深さ、幅をもつ平面視矩形をなし
ている。ただし、その深さのうち、基板裏面2を形成す
る一(層)のセラミック層(図示最上面)31における
深さDuは、それ以外のセラミック層32〜36におけ
る深さDhより深くされている。本例ではDuが0.8
mm、Dhが0.3mmとされ、これらは全ての凹部に
ついてそれぞれ一定深さとされている。また、幅Wは1
〜2mm程度に設定されている。なお、基板裏面2を形
成する一セラミック層31の厚さは、焼成時において
0.4mmとなるように設定されており、その研磨後に
おいて0.2mmとなるように設定されている。そし
て、その他のセラミック層32〜36の厚さは、0.3
〜0.5mmに設定されている。
【0021】このような配線基板は次のようにして製造
される。すなわち裏面2を形成するグリーンシートにつ
いては、キャスタレーション用凹部をなすスルーホール
が切断後においてDuの深さを有する大きさとされ、そ
の裏面には配線層用の高融点金属ペーストは印刷しない
が、キャスタレーション用凹部をなすスルーホールには
タングステン等の高融点金属ペーストを真空引き等によ
り印刷(塗布)する。そして、その他のグリーンシート
には、切断後において従来と同様の浅い深さDhとなる
キャスタレーション用凹部をなすスルーホールを穿設
し、その主面にタングステン等の高融点金属ペーストを
印刷し、同スルーホール内面に真空引き等により印刷
(塗布)する。そして、これらのシートを積層、熱圧着
し、その後、シート主面のキャスタレーション用凹部の
スルーホールの中心を通る境界線に沿って配線基板の単
位に切断し、各基板を同時焼成する。なお、キャスタレ
ーション用凹部をなすスルーホール内面への高融点金属
ペーストの印刷(塗布)は、各シートを積層、熱圧着し
た後、基板単位の切断前におこなうこともできる。
【0022】次に、このように同時焼成された配線基板
は、要すれば焼成による反りを解消するため、基板裏面
を例えば0.2mm研磨して所望とするコーポラナリテ
ィに仕上げられる。こうして、図1〜3に示したよう
に、凹部4に配線層4aを備えた配線基板1が作られ
る。なお、図示はしないが銅タングステンなどからなる
放熱部材をキャビティに設けるものでは、それをキャビ
ィティ部位(基板の貫通孔)にロー付けした後、その裏
面を含め基板裏面の全体を面一に研磨すればよい。
【0023】さて、こうして形成された本例の配線基板
(仕掛品)1は、その裏面2にスパッタリングなどによ
り配線層(金属膜)を形成すると同時に、キャスタレー
ション用凹部4の配線層4aとの導通を確保することに
なるが、この際は図4、5に示したように、基板裏面2
の外周縁を所定の幅Ma(例えば0.5mm)でカバー
するように形成されたマスク201をその裏面2に同芯
状に被せる。すなわち、本例では、基板1の縦横外寸よ
り各1mm小さく矩形に開口された開口部202を備え
たマスク201を、その内周縁203がキャスタレーシ
ョン用凹部4をその深さ方向に0.3mm開口させるよ
うにして基板1の裏面2に同芯状に被せる。
【0024】しかして、この下で例えばTi−Moをス
パッタリングする。すると、金属膜51は、裏面2の外
周縁(側面)から0.5mmの幅Ma部分を除き、基板
裏面2の露出部の全体に被着、形成される。と同時に開
口するキャスタレーション用凹部4内に入り込み、その
凹部4に形成された配線層4aの上にも被着、形成され
る。かくして、キャスタレーション用凹部4を除く基板
側面3には不要の金属膜51は形成されない一方、凹部
4内の配線層4aとの導通が確保される。そして、この
マスキングにおいては、裏面2を形成するセラミック層
31における凹部4の深さDuが他のセラミック層32
〜36における凹部4の深さDhより著しく深く形成さ
れているため、その分、基板やマスク自体の精度、さら
にはマスクの位置決め精度を低くできるので、所望とす
るマスキング作業を容易かつ効率的に行うことができ
る。
【0025】すなわち、適切なマスキングのため、その
幅Maに0.5mmを要する場合には、従来のキャスタ
レーション用凹部のように、その深さが厚さ方向にわた
って一律に例えば0.3mmと浅いものでは、方形の開
口を備えたマスクによって全キャスタレーション用凹部
を開口させることは不可能である。これに対し、本実施
形態では、必要な幅Maの大きさ0.5mmに対し、基
板裏面2を形成するセラミック層31の部位における深
さDuを0.8mmと大きくされているから、これが容
易に実現できる。かくして、凹部4内の配線層への金属
膜51の被着を確保しつつ、その他の側面3に金属膜5
1が被着形成されるのが防止される。
【0026】また、こうして形成される本例基板にあっ
ては、その裏面2のコーポラナリティは研磨後のままで
ある。そしてこのような配線基板1は、以後、金属膜5
1を含め露出する配線層4aなどにNi鍍金及びAu鍍
金することで、裏面の配線層をなす金属膜51と内部配
線とに低抵抗の導通を確保した配線基板の完成品とな
る。なお、本例では凹部4の深さについて、裏面2を形
成する一層分のセラミック層31のみその深さDuを深
くしただけであるから、内部配線エリアの減少を最低限
にとめることができる。
【0027】なお、前記形態例においては裏面2を形成
する一層分のセラミック層31の凹部4深さDuが大き
いほど、マスク自体や基板自体の寸法誤差或いはマスク
の設置位置ずれを大きく許容できることは明らかであ
る。この深さDuは、マスクを被せてスパッタリングし
た際に凹部4内にそれが被着すると共に、裏面2におけ
る周縁のその他側面の部位を確実にカバーできる範囲
で、基板1やマスク201の精度に応じて適宜に設定す
ればよい。なお、深さDuは、1基板において一定とす
るのが好ましいが、必ずしも同一である必要はない。
【0028】また、凹部に形成される配線層は、上記実
施形態例のようになるべくその内面の全体に形成するの
が好ましいが、図6に示したように、マスク201を被
せてスパッタリングした際において金属膜51が配線層
4aに被着して導通が確保されるかぎり、必ずしもその
全体に形成されていなくともよい。すなわち、配線層4
aが裏面2を形成するセラミック層31の側面31bに
なく、裏面2から二層目のセラミック層32の主面(棚
部)32a上の中間まで形成されているだけでも、それ
に金属膜が被着して導通が確保されればよい。
【0029】また、図7に示したように、凹部4におい
て裏面2から二層目のセラミック層32の側面32bよ
りも表面5側にしか配線層4aがない場合でも同様であ
る。すなわち、この配線層4aは、マスク201を被せ
てスパッタリングした際において金属膜51が開口から
凹部4内に入り込み、結果として凹部4の配線層4aと
導通が確保されるものであればよく、その形成面の拡が
り状態は必ずしも凹部4の内面の全面になくともよい。
ただし、マスキングの幅Maなどにもよるが、導通の信
頼性の向上のためには、図2に示したようになるべくそ
の全面に配線層4aが存在するのが好ましい。
【0030】さらに、図8に示したように、凹部4の基
板側面3からの深さは、基板1の表面5側から裏面2に
向かうに従い深くなるように傾斜状若しくは階段状にな
っていてもよい。図9は、基板1の側面3からの凹部4
の深さのうち、裏面2を形成する一のセラミック層31
を含む裏面寄りの例えば2層分のセラミック層31,3
2における深さDuが、それら以外の複数のセラミック
層33〜36における深さDhより深く形成されている
形態例を示す。なお裏面2への金属膜の形成に際しての
マスキングにおける作用効果は前例と同じであるからそ
の説明は省略する。
【0031】なお、キャスタレーション用凹部は、前記
においては基板の裏面から表面まですなわち基板の厚さ
全体に及ぶもので説明したが、図10に示したように、
その凹部4が基板1の裏面2から表面5に向かう中間部
位までのものであっても、本発明によれば同様の効果が
あることは明らかである。キャスタレーション用凹部の
平面形状(裏面2から見た形状)は、矩形でなくとも円
弧状であってもよいなど、その形状にかかわらず本発明
は同様の効果があることはいうまでもない。なお、凹部
の平面形状(基板裏面から見た形状)が円弧状などの場
合には、その基板側面からの深さは最深部を基準に設定
すればよい。
【0032】本発明は、セラミック積層タイプの配線基
板であって、裏面に連なるキャスタレーション用凹部を
側面に有するとともに該凹部に配線層が形成されている
ものにおいて、その配線層と基板裏面との導通をその裏
面に物理蒸着法によって配線層を形成する際において、
その基板周縁をマスキングする場合において効果がある
ものであり、上記した基板に限定されるものではない。
【0033】
【発明の効果】本発明の配線基板の構造によれば、以上
の説明から明らかなように次のような効果がある。すな
わち、基板の裏面にスパッタリングなどの物理蒸着法に
より配線層を形成する手法でもってキャスタレーション
用凹部に形成された配線層との導通をとる際において、
キャスタレーション用凹部の深さを格別大きくすること
なく、すなわち内部配線の有効活用領域を損なうことな
く、基板裏面の周縁に必要なマスキングを容易に行うこ
とができる。かくして、本発明によれば、基板裏面のコ
ーポラナリティを損なうことなく、露出する配線層にN
i鍍金及びAu鍍金を施すことで、その裏面の配線層と
内部配線とに低抵抗の導通を効率的に確保することがで
きる。
【図面の簡単な説明】
【図1】本発明に係る配線基板の実施形態を裏面側から
みた斜視図及びキャスタレーション用凹部の拡大図。
【図2】図1中A−A線で示すキャスタレーション用凹
部の拡大縦断面図。
【図3】キャスタレーション用凹部を裏面側から見た拡
大図。
【図4】図1の配線基板にマスクを被せた状態の説明
図。
【図5】図4中のB−B線拡大断面図。
【図6】図2において凹部に形成された配線層の別例を
示す断面図。
【図7】図2において凹部に形成された配線層の別例を
示す断面図。
【図8】キャスタレーション用凹部の別例を示す断面
図。
【図9】キャスタレーション用凹部の別例を示す断面
図。
【図10】キャスタレーション用凹部の別例を示す断面
図。
【図11】従来の配線基板を裏面側から見た斜視図及び
そのキャスタレーション用凹部の拡大図。
【図12】裏面に金属膜を形成することでキャスタレー
ションとの導通を確保する際の問題点を説明する部分拡
大斜視図。
【図13】裏面に金属膜を形成することでキャスタレー
ションとの導通を確保する際の問題点を解消するため、
基板の裏面にマスクを被せた状態の説明図。
【符号の説明】
1 セラミック積層タイプの配線基板 2 裏面 3 側面 4 キャスタレーション用凹部 4a キャスタレーション用凹部の配線層 5 表面 31 裏面を形成するセラミック層 51 金属膜 201 マスク Du,Dh キャスタレーション用凹部の基板側面から
の深さ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミック積層タイプの配線基板であっ
    て、裏面に連なるキャスタレーション用凹部を側面に有
    するとともに該キャスタレーション用凹部に配線層が形
    成されているものにおいて、前記キャスタレーション用
    凹部の前記側面からの深さのうち、前記裏面を形成する
    一のセラミック層における深さが、この一のセラミック
    層以外の複数のセラミック層における深さより深く形成
    されていることを特徴とする配線基板。
  2. 【請求項2】 セラミック積層タイプの配線基板であっ
    て、裏面に連なるキャスタレーション用凹部を側面に有
    するとともに該キャスタレーション用凹部に配線層が形
    成されているものにおいて、前記キャスタレーション用
    凹部の前記側面からの深さのうち、前記裏面を形成する
    一のセラミック層を含む裏面寄りの複数のセラミック層
    における深さが、該裏面寄りの複数のセラミック層以外
    の複数のセラミック層における深さより深く形成されて
    いることを特徴とする配線基板。
JP14356697A 1997-05-16 1997-05-16 配線基板 Expired - Fee Related JP3614277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14356697A JP3614277B2 (ja) 1997-05-16 1997-05-16 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14356697A JP3614277B2 (ja) 1997-05-16 1997-05-16 配線基板

Publications (2)

Publication Number Publication Date
JPH10321764A true JPH10321764A (ja) 1998-12-04
JP3614277B2 JP3614277B2 (ja) 2005-01-26

Family

ID=15341741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14356697A Expired - Fee Related JP3614277B2 (ja) 1997-05-16 1997-05-16 配線基板

Country Status (1)

Country Link
JP (1) JP3614277B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102114A (ja) * 2011-10-13 2013-05-23 Nichia Chem Ind Ltd 半導体装置
JP2013232610A (ja) * 2012-04-06 2013-11-14 Nichia Chem Ind Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102114A (ja) * 2011-10-13 2013-05-23 Nichia Chem Ind Ltd 半導体装置
JP2013232610A (ja) * 2012-04-06 2013-11-14 Nichia Chem Ind Ltd 半導体装置

Also Published As

Publication number Publication date
JP3614277B2 (ja) 2005-01-26

Similar Documents

Publication Publication Date Title
US7935891B2 (en) Wiring board manufacturing method
JPH10502493A (ja) 三次元回路装置の製造方法
CN101090609A (zh) 用于制造电路板的方法
WO2018098649A1 (zh) 集成电路封装方法以及集成封装电路
JPH02154497A (ja) マイクロ波集積回路基板およびその製造法
KR20000023266A (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JPH04282843A (ja) 相互接続デバイスとその製造方法
JP2001267710A (ja) 電子回路装置および多層プリント配線板
JPH10321764A (ja) 配線基板
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
JPH06503680A (ja) インピーダンス整合のとれた微細配線パターンの製造方法
JPH05335713A (ja) 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
JPH06268414A (ja) マイクロストリップ線路型サーキュレータ
JPH0575313A (ja) 混成集積回路装置
JPH04127497A (ja) 多層電子部品搭載用基板及びその製造法
JPH06120660A (ja) 多層電子部品搭載用基板の製造方法
JP2984133B2 (ja) 平面回路モジュールの製造方法
JPH0786752A (ja) 電子部品搭載用基板
JP3115706B2 (ja) 目白配置配線基板の製造方法
JP2001320172A (ja) 薄膜多層回路基板
JP2000294674A (ja) 半導体装置及びその製造方法
KR100511471B1 (ko) 광소자 패키지용 윈도우 마운팅 지그 및 그를 이용한윈도우 구조 제조방법
JP3713940B2 (ja) 複合材料原板の切断方法及び複合材料原板
KR100801949B1 (ko) 배선 기판의 제조 방법
JPH08130289A (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Effective date: 20040903

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041026

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees