JPH10311967A - 光機能デバイス及びその製造方法 - Google Patents

光機能デバイス及びその製造方法

Info

Publication number
JPH10311967A
JPH10311967A JP9120550A JP12055097A JPH10311967A JP H10311967 A JPH10311967 A JP H10311967A JP 9120550 A JP9120550 A JP 9120550A JP 12055097 A JP12055097 A JP 12055097A JP H10311967 A JPH10311967 A JP H10311967A
Authority
JP
Japan
Prior art keywords
film
electrode layer
layer
upper transparent
transparent electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9120550A
Other languages
English (en)
Inventor
Koji Watabe
浩司 渡部
Katsuyuki Hironaka
克行 広中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9120550A priority Critical patent/JPH10311967A/ja
Publication of JPH10311967A publication Critical patent/JPH10311967A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 透明性の高い金属酸化膜を上部透明電極とし
て具備し、かつビスマス層状化合物の強誘電体膜を光機
能デバイスの電気光学膜として用いる。 【解決手段】下部電極層3と上部透明電極層5との間の
電極間絶縁層として、上部透明電極層5を透過する入射
光に応じて特性が変化する電気光学膜(例えば、強誘電
体膜4)を有する光機能デバイスであって、電極間絶縁
層が単層膜からなるときは電気光学膜が、電極間絶縁層
が複数の膜を積層してなるときは当該電極間絶縁層を構
成する何れか一の積層膜が、ビスマス層状化合物から構
成されている。ビスマス層状化合物から強誘電体膜4を
形成するには、まず、ビスマス層状化合物の前駆体層を
形成した後、前駆体層を急速加熱処理し、ビスマス層状
ペロブスカイトを生成する。ビスマス層状化合物の前駆
体層は、非晶質層もしくは微結晶を含む非晶質層からな
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビスマス層状化合
物からなる強誘電体膜を用いる光機能デバイス及びその
製造方法関する。
【0002】
【従来の技術】従来から強誘電体膜は、一般には、DR
AMおよび不揮発性記憶装置のメモリキャパシタの容量
密度を上げるための強誘電体キャパシタ膜として用いら
れるが、近年、その電気光学的な性質を利用して光機能
デバイスへの応用も始まっている。強誘電体膜を光機能
デバイスの電気光学膜に応用する場合、強誘電体膜中に
電場を形成するために、下部電極層上に強誘電体膜を形
成し、さらに強誘電体膜上に上部透明電極を積層した積
層構造が必須となる。この上部透明電極材料としては、
一般に金属酸化膜が用いられる。
【0003】
【発明が解決しようとする課題】しかし、この従来の光
機能デバイスでは、強誘電体膜上に上部透明電極を形成
した後に強誘電体膜の結晶促進化アニーリングを行う必
要があるが、上部透明電極材料として用いる金属酸化膜
は一般に耐熱性が低く、高温熱処理によって、膜そのも
のが揮発してしまう、下地の強誘電体膜と相互拡散を起
こす、或いは導電性が消失するといった問題が生じる。
【0004】このような観点から、光機能デバイスの電
気光学膜として選択できるペロブスカイト構造の強誘電
体膜としては、PZT(Pb(Zrx ,Ti1-x
3 )、PLZT((Pbx ,La1-x )(Zry ,T
1-y )O3 )に代表される鉛系化合物がある。鉛系化
合物は、比較的に結晶化アニーリングの温度が低く、常
温で比較的に安定に大きな残留分極が得られるという利
点がある一方で、Pbという有害な金属を含み、またα
崩壊が起こり放射線に弱いといった性質がある。また、
分極反転の繰り返しにより強誘電性が低下してしまう膜
疲労が顕著であるといったことも問題である。
【0005】このような問題が少ない他のペロブスカイ
ト構造の強誘電体膜として、Sr2Bi2 Ta2 9 に代
表されるビスマス層状化合物がある。ところが、ビスマ
ス層状化合物を光機能デバイスの電気光学膜として用い
る場合、上部電極形成後に然るべき高温での熱処理を施
さなければ電極間がショートしてしまうという問題があ
った。このため、上述した耐熱性に乏しい金属酸化膜に
よって上部透明電極を構成することは従来では不可能で
あり、上部透明電極を構成する材料としては、高温での
耐酸化性がよく、また殆ど揮発されない白金(Pt)な
どの貴金属に限られてしまう。しかしPt等の貴金属
は、透明性が低く、例えば10nmほどの薄い膜として
も30%程度の光透過率しか得られない。また、10n
m程度の薄膜では結晶性が悪いため、これを電極として
用いることは難しい。したがって、ビスマス層状化合物
からなる強誘電体膜の電極構造では、図9に示すよう
に、上部電極層に光を透過させるための窓を設ける必要
が生じるが、このことは電極形成工程を複雑化させるう
え、下部電極層との間の強誘電体膜全体に均一な電場を
形成できないといった難点がある。
【0006】本発明は、このような実情に鑑みてなさ
れ、上記問題を解決する強誘電体膜の成膜方法を含む光
機能デバイスの製造方法、および透明性の高い金属酸化
膜を上部透明電極として具備し、かつビスマス層状化合
物の強誘電体膜を電気光学膜として用いる光機能デバイ
スを新たに提供することを目的とする。
【0007】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記目的を達成するために、本発明の光機
能デバイスは、下部電極層と上部透明電極層との間の電
極間絶縁層として、前記上部透明電極層を透過する入射
光に応じて特性が変化する電気光学膜を有する光機能デ
バイスであって、前記電極間絶縁層が単層膜からなると
きは前記電気光学膜が、前記電極間絶縁層が複数の膜を
積層してなるときは当該電極間絶縁層を構成する何れか
一の積層膜が、ビスマス層状化合物から構成されてい
る。
【0008】本発明の光機能デバイスの製造方法は、下
部電極層上に、上方からの入射光に応じて特性が変化す
る電気光学膜を含む電極間絶縁層と上部透明電極層を順
に積層する光機能デバイスの製造方法であって、前記電
極間絶縁層を単層膜構造とするときは前記電気光学膜を
形成する工程において、また前記電極間絶縁層を複数の
膜による積層膜構造とするときは当該電極間絶縁層を構
成する何れか一の積層膜を形成する工程において、ま
ず、ビスマス層状化合物の前駆体層を形成した後、前記
前駆体層を急速加熱処理し、ビスマス層状ペロブスカイ
トを生成する。また、前記ビスマス層状化合物の前駆体
層は、非晶質層もしくは微結晶を含む非晶質層からな
る。
【0009】この光機能デバイスの製造方法では、前記
電気光学膜を形成するに際し、下部電極上にビスマス層
状化合物の前駆体を形成した後、その前駆体を急速加熱
処理する、いわゆるRTA(Rapid Thermal Annealing)
を行う。これにより、上部電極層形成後の結晶化促進ア
ニーリングを行う前に、層状ペロブスカイトが生成され
る。一般に、結晶質から層状ペロブスカイトを生成した
場合には結晶性が悪化するが、本発明では、上記ビスマ
ス層状化合物の前駆体層は、非晶質層もしくは微結晶を
含む非晶質層からなることから、結晶性がよい層状ペロ
ブスカイトが得られる。
【0010】上記製造方法によって、ビスマス層状化合
物と上部透明電極とを組み合わせて種々の光機能デバイ
スが実現される。本発明の光機能デバイスは、複数のメ
モリ素子をマトリックス状に配置してなる強誘電体不揮
発性記憶装置であり、前記下部電極層、前記電極間絶縁
層および前記上部透明電極層からなる積層構造を前記メ
モリ素子ごとに有し、当該メモリ素子ごとの前記電極間
絶縁層は、前記ビスマス層状化合物から構成されて前記
下部電極層上に形成され、印加電圧の極性に応じて分極
方向が変化する強誘電体膜と、当該強誘電体膜と前記上
部透明電極層との間に前記電気光学膜として形成され、
上部透明電極層を透過する光の光量に応じた量の電荷を
生成し、前記強誘電体膜の分極方向に応じて蓄積または
排斥する光電変換膜とから構成されている。
【0011】この光機能デバイス(強誘電体不揮発性記
憶装置)では、上部透明電極層と下部電極層の電極間の
電圧印加方向をメモリ素子ごとに制御すれば、複数のメ
モリ素子間で強誘電体膜の分極方向について所定の分極
パターンが得られ、光電変換膜で生成された電荷が当該
分極パターンに応じて所定メモリ素子に蓄積され、デー
タが書き込まれる。また、電極間に所定方向の電圧を印
加すると、特定な電荷(例えば電子)を蓄積していたメ
モリ素子のみ分極反転して電荷を排斥し、この電荷の有
無に応じた書込みデータが読み出される。
【0012】また、強誘電体不揮発性記憶装置の他の構
成として、前記メモリ素子ごとの前記電極間絶縁層は、
ビスマス層状化合物から構成されて前記下部電極層上に
前記電気光学膜として形成され、印加電圧に応じて分極
方向が変化し、当該分極方向に応じてレベルが異なる光
電流を前記上部透明電極層を透過する光の入射に応じて
前記下部電極層に誘起する強誘電体膜からなる。
【0013】この後者の強誘電体不揮発性記憶装置で
は、データの書き込みは前者の場合と同様に強誘電体膜
の分極方向に応じて行うが、データの読出し時には、上
部透明電極層上から光を照射するだけで、分極方向に応
じたレベルの光電流が強誘電体膜の分極方向を変えるこ
となく下部電極層に誘起されるので、この光電流のレベ
ルを検出することにより、非破壊で書き込みデータが読
み取られる。
【0014】また、本発明の他の光機能デバイスは、前
記下部電極層が接続され当該下部電極層とともに電荷を
蓄積する半導体基板内の不純物領域と、前記半導体基板
に形成され、ゲートの印加電圧に応じて前記不純物領域
に接続されたソースから前記電荷をドレインに読み出す
電界効果トランジスタとを有する画素をマトリックス状
に配置させてなる固体撮像装置であり、前記下部電極
層、前記電極間絶縁層および前記上部透明電極層からな
る積層構造を前記画素ごとに有し、前記画素ごとの前記
電極間絶縁層は、前記下部電極層上に前記電気光学膜と
して形成され、前記上部透明電極層を透過する光の入射
に応じて発生する光電流により前記電荷を前記下部電極
層をおよび前記不純物領域に蓄積させる感光体膜と、前
記感光体膜と前記上部透明電極層との間に積層されてい
る強誘電体膜とから構成されている。
【0015】この光機能デバイス(固体撮像装置)は、
ビスマス層状化合物からなる強誘電体膜を電気光学効果
を奏する電気光学膜として利用したものではないが、こ
れが電荷蓄積キャパシタの付加容量として用いられてい
る。
【0016】さらに、本発明の光機能デバイスは、アレ
イ状の複数のセルから構成され入力信号または入射光に
応じた電荷を電荷パターンとして蓄積する電荷蓄積手段
を有し、当該電荷蓄積手段に被変調光が照射されたとき
に前記電荷パターンに応じて変調された反射光を出射す
る光変調装置であり、前記電荷蓄積手段のセルに接続さ
れて電荷蓄積手段とともに電荷を蓄積する前記下部電極
層上に、前記電極間絶縁層および前記上部透明電極層を
順に積層させてなる積層構造を前記セルごとに有し、前
記セルごとの前記電極間絶縁層は、前記下部電極層上に
前記電気光学膜として形成され、前記下部電極層に蓄積
された電荷量に応じて屈折率が変化し、前記上部透明電
極から入射される前記被変調光を、前記下部電極層で反
射して再び前記上部透明電極層から出射されるあいだに
偏光させる強誘電体膜から構成されている。
【0017】この光機能デバイス(光変調装置)では、
例えば光の位相を揃えるための干渉縞を示す信号(又は
光)を入力し、電荷蓄積手段にセルを単位とした電荷分
布(電荷パターン)を発生させて予め蓄積させておく。
これに被変調光を照射すると、被変調光が蓄積された電
荷分布に応じて偏光され、コヒーレント光が出射され
る。
【0018】
【発明の実施の形態】以下、本発明に係る光機能デバイ
ス及びその製造方法について、その実施形態を図面を参
照しながら詳細に説明する。本発明の光機能デバイス
は、例えば光を照射して非破壊でデータを読み出す強誘
電体メモリ装置、固体撮像装置、或いは光変調装置等で
あり、ビスマス層状化合物からなる強誘電体膜と金属酸
化物からなる上部透明電極層の組み合わせに特徴を有す
る。この組み合わせを実現可能としたのは、後で詳述す
るように、強誘電体膜の成膜段階で急速加熱処理(RT
A)で結晶核をある程度成長させることで、その後の上
部透明電極層形成後の結晶化促進アニーリングを比較的
に低温で行っても電極間ショートの問題を回避できるよ
うにしたからである。
【0019】図1は、本発明の光機能デバイスの特徴部
分、即ち強誘電体膜および上部透明電極層を含む積層構
造を示す断面図である。この光機能デバイスの積層構造
1は、少なくとも表面側部分が絶縁性を呈する絶縁性基
体2上に、下部電極層3、強誘電体膜4および上部透明
電極層5を順に積層してなる。この強誘電体膜4のほか
に、デバイスの種類に応じて電極間絶縁層として他の積
層膜が両電極3および5の間に介在することがある。本
発明の光機能デバイスは、その所望の電気光学的効果を
奏する膜(以下、電気光学膜)に強誘電体膜4自体が該
当する場合と、他の積層膜に電気光学的機能をもたせる
場合がある。
【0020】絶縁性基体2は、表面部分が絶縁性を呈し
ていれば材料に限定はないが、一般には、本光機能デバ
イスの半導体プロセス技術との整合性を考慮して、Si
等の半導体基板面上に絶縁層を成膜したもので構成され
る。
【0021】下部電極層3は、強誘電体膜4の成膜時を
含む後の工程での熱履歴を経ても、溶融しない、強誘電
体膜4と相互拡散しない、酸化されて導電性が極度に低
下することがないことが必要である。これらの条件を満
たすものとしては、例えば白金、他の高融点金属と白金
の積層金属が好適である。
【0022】強誘電体膜4は、SrBi2 Ta2 9
たはSrBi2 Nb2 9 に代表されるビスマス層状誘
電体からなり、平均の化学組成が、以下の式(1)を満
たす物質を主たる結晶相として含んでなる。
【数1】 (Bix , Sr1-x )2 (Sry ,Bi1-y )(Taz ,Nb1-z ) Od 、 0.9≦x≦1.0、 0.7≦y≦1.0、 0.0≦z≦1.0、 8.5≦d≦9.3 …(1)
【0023】上部透明電極層5は、例えばRuOx ,S
nOx ,ITO膜(In2 3 等)などの金属酸化物か
らなる。上部透明電極層5の膜厚は、下地の段差等を考
慮して厚くしなければならない場合もあるが、透過率お
よび電極としての結晶性の点から好ましくは、50〜1
00nm程度である。
【0024】つぎに、本発明の光機能デバイスの製造方
法について説明するが、ここでは特徴部分である上記積
層構造1の形成を図2のプロセス工程図に沿って詳述す
る。図2は、前記(1)式を満たすビスマス層状化合物
からなる強誘電体膜4をゾルゲル法、特にスピンコーテ
ィングで行う場合を例示するものである。
【0025】図2に先立て、図1の絶縁性基体2上に、
通常の電極形成法により下部電極層3(図示省略)を所
定膜厚で形成しパターンニングしておく。図2の「塗膜
の形成」S1では、前記(1)式を満たすビスマス層状
化合物の溶液を下部電極層上に、例えば回転塗布して塗
膜4aを形成する。ゾルゲル法では、スピンコーティン
グのほかに、溶液中へのディップ或いは溶液スプレーに
より塗膜形成を行うこともできる。ついで、「塗膜より
ビスマス層状化合物の前駆体層の形成」S2では、上記
塗膜4a中の溶媒を蒸発させて塗膜4aを乾燥させ、ビ
スマス層状化合物の前駆体層4bを形成する。このビス
マス層状化合物の前駆体層4bは、非結晶または微結晶
を含む非晶質からなっている。その後、「急速加熱処理
により層状ペロブスカイトの生成」S3では、上記前駆
体層4bにRTAによって酸素雰囲気中で高温加熱す
る。これにより、上記前駆体層4bが層状ペロブスカイ
トに相変化し、強誘電体膜4が生成される。
【0026】そして「所望の膜厚か?」S4では、上記
強誘電体膜4が所望の膜厚に達しているか否かを判断
し、所望の膜厚に達していない場合、即ち「No」の場
合は、上記S1からS3の各工程を繰り返し行う。所望
の膜厚に達している場合、即ち「Yes」の場合は次工
程に進む。
【0027】つぎの「結晶化アニーリング」S5では、
所望の厚さに形成された上記強誘電体膜4の結晶化を促
進させる。この結晶化アニーリングは、通常、800℃
の酸素雰囲気中で1時間ほど行う。このアニーリング
は、上記温度および時間に限定されることなく、強誘電
体膜4の結晶化が十分に促進される条件であればよい。
【0028】その後、「上部電極の形成」S6におい
て、上記強誘電体膜4上に、所定膜厚(例えば、50〜
100nm程度)の上部透明電極層5を、例えばCVD
法等により成膜し所定形状にパターンニングすると、当
該積層構造1の形成が終了する。
【0029】ビスマス層状化合物の前駆体層4bは、層
状ペロブスカイトの結晶構造をとるまえに、フルオライ
ト構造という別の構造をとってから熱処理によりビスマ
ス層状に相転移する。その際、中途半端なところで熱処
理を止め一旦フルオライト構造をつくってから再度相転
移させると、この固体から固体への相転移では結晶性が
悪くなる。本発明では、RTAによる急速加熱処理によ
り、結晶性がよい層状ペロブスカイト構造の結晶核が生
成される。これは、RTAによって、液相からフルオラ
イト構造を経てビスマス層状になる相転移を短時間に不
安定なまま通過させて、一気に層状ペロブスカイト構造
の結晶核が作られるからである。そのため、前駆体層4
bが結晶質の場合には、結晶性がよい層状ペロブスカイ
トは生成できない。
【0030】以上の理由により、本発明では、上部透明
電極層5を形成した後に、層状ペロブスカイトの形成と
結晶化促進を目的とした長時間の熱処理が不要であり、
結晶化促進のための熱処理で十分である。この結果、従
来のように耐熱性を有する白金(Pt)等の貴金属で上
部透明電極層を形成し良好な電場形成を妨げる窓を形成
する必要がなく、透過性の高い金属酸化物で上部透明電
極層5を形成することが可能となる。
【0031】以下、本発明の実施例について説明する。
実施例1から実施例3は、本発明の光機能デバイスの製
造方法における積層構造形成についての実施例である。
【0032】実施例1 シリコン基板上に熱酸化膜のSiO2 膜を300nm成
膜した後、下部電極層として、スパッタリング法によっ
てチタン(Ti)膜を30nmの厚さに成膜し、続いて
上記Ti膜上に白金(Pt)膜を200nmの厚さに成
膜した。
【0033】次いでソルゲル法によって、上記白金電極
(下部電極層3)上に強誘電体SrBi2 Ta2 9
膜を約200nmほど形成した。このソルゲル法による
強誘電体SrBi2 Ta2 9 の形成では、まず、組成
がSr0.8 Bi2.4 Ta2.0 9 である溶液を回転塗布
して、SrBi2 Ta29 の前駆体層からなる塗膜を
成膜した。そして、この塗膜を乾燥させた後、30秒の
RTA処理を酸素雰囲気中で行って、層状ペロブスカイ
トのSrBi2 Ta2 9 膜を得た。なお、RTA処理
の温度は、サンプル間で種々変えて行った。そして、上
記回転塗布、乾燥、RTA処理の各工程を、SrBi2
Ta2 9膜の厚さが所望の値にになるまで繰り返し
た。ここでは、3回繰り返して200nmの厚さを得る
ことができた。
【0034】その後、上記SrBi2 Ta2 9 膜に対
して、800℃の酸素雰囲気中で1時間の結晶化促進ア
ニーリングを行った。さらに、このSrBi2 Ta2
9 膜上に、上部透明電極層5として、スパッタリング法
によりRuO2 膜を100nmほど成膜し、反応性イオ
ンエッチング(RIE)法(イオンミリング法でも可)
の加工法を用いてRuO2 膜の所定形状にパターンニン
グした。
【0035】このようにRTA処理の温度を種々変えて
形成した強誘電体キャパシタについて、ヒステリシス特
性の測定を行った。また、結晶化促進アニーリング後に
は、X線回折法およびSEM観察により強誘電体膜4の
結晶性を評価した。これにより、RTA処理の温度は、
光機能デバイスの強誘電体膜4としては、700℃〜8
50℃の範囲が望ましいという結果が得られた。
【0036】実施例2 本実施例では、強誘電体としてSrBi2 Nb2 9
形成するためのゾルゲル法の回転塗布工程(S1)にお
いて、組成がSr0.7 Bi2.4 Nb2.0 9 の溶液を用
いた。その他の条件、即ちシリコン基板上のSiO2
厚(300nm)、Ti膜厚(30nm)、Pt膜厚
(200nm)、強誘電体膜4の最終膜厚(200n
m)、RuO2 膜厚(100nm)、及びこれらの膜の
成膜法、加工法は上記実施例1と同様である。また、強
誘電体SrBi2 Nb2 9 形成時のRTA処理は、処
理温度をサンプル間で変えて30秒間酸素雰囲気中で行
うこと、このサンプルに対する評価法も実施例1と同様
である。この評価により、強誘電体SrBi2 Nb2
9 形成時のRTA処理温度は、光機能デバイスの強誘電
体膜4としては、685℃〜810℃の範囲が望ましい
という結果が得られた。
【0037】実施例3 本実施例は、上部透明電極層5としてSnO2 膜(膜
厚:100nm)を用いた。その他の条件、即ちシリコ
ン基板上のSiO2 膜厚(300nm)、Ti膜厚(3
0nm)、Pt膜厚(200nm)、強誘電体の種類お
よび最終膜厚(200nm)及びこれらの膜の成膜法、
加工法は、上記実施例1と同様である。また、強誘電体
形成時の回転塗布溶液の組成(Sr0.8 Bi2.4 Ta
2.0 9 )、RTA処理温度をサンプル間で変えて30
秒間酸素雰囲気中で行うこと、このサンプルに対する評
価法も実施例1と同様である。この評価により、上部透
明電極層5にSnO2 膜を用いた本例の場合も、実施例
1と同様に、強誘電体SrBi2 Ta2 9 形成時のR
TA処理温度は、光機能デバイスの強誘電体膜4として
は、700℃〜850℃の範囲が望ましいという結果が
得られた。
【0038】以下の実施例4から実施例7は、本発明の
光機能デバイス構造についての実施例である。なお、こ
れらの光機能デバイスは、上述した強誘電体膜4を含む
積層構造1を光機能デバイスの電気光学膜の積層構造に
適用したものであり、この特徴部分(積層構造1)以外
の構成及びその形成手順は常法にしたがうことから、以
下では光機能デバイスの構造に絞って説明を行う。
【0039】実施例4 本実施例4は、本発明の光機能デバイスのうち、強誘電
体不揮発性記憶装置(強誘電体メモリ)についてのもの
である。従来、強誘電体メモリとしては、キャパシタ膜
に強誘電体膜を用いたメモリキャパシタと選択トランジ
スタでセルを構成するもののほか、強誘電体膜をゲート
絶縁膜として用い、その分極方向に応じてゲート閾値電
圧を制御するMFSFET(Metal Ferroelectric Semic
onductor FET) が知られている。本発明の強誘電体メモ
リは、MFSFETと同じく1素子でセルを構成するも
のであるが、素子がトランジスタではなくキャパシタの
みで、これによりメモリセルを構成したものである。
【0040】図3は、強誘電体メモリの概略構成を示す
平面図、図4は図3のII−II線に沿った断面図である。
この強誘電体メモリ10は、図3に一部示すように、強
誘電体膜をキャパシタ膜として有するメモリキャパシタ
からなるメモリセル11が行列状に繰り返し配置され
て、メモリアレイ12が構成されている。各メモリセル
11のキャパシタは、図4の断面図に示すように、Si
等からなる半導体基板13上に、SiO2 等の絶縁層1
4、下部電極層15、強誘電体膜16、光電変換膜17
および上部透明電極層18が順に積層されて構成されて
いる。
【0041】下部電極層15、強誘電体膜16および上
部透明電極層18の材質および膜厚は、上述した実施形
態の範囲内で種々選択される。すなわち、下部電極層1
5は白金、他の高融点金属と白金との積層金属等の耐熱
性が高い金属、強誘電体膜16は前記(1)式を満たす
ビスマス層状誘電体、上部透明電極層18はRuOx
SnOx ,ITO膜(In2 3 等)などの金属酸化物
からそれぞれ構成される。また、上部透明電極層18の
膜厚は、好ましくは50〜100nm程度である。
【0042】下部電極層15は、メモリアレイの一方方
向(例えば、行方向)にセル間を貫いて配線された平行
ストライプ形状を有する。この下部電極層15は、他方
方向(例えば、列方向)両側に隣接するセル間では所定
間隔で分離され、行方向のセル間に共通なワード線を構
成している。これに対し、上部透明電極層18は、下部
電極層15に直交する平行ストライプ形状を有する。し
たがって、上部透明電極層18は、行方向両側に隣接す
るセル間で所定間隔で分離され、列方向のセル間に共通
なビット線を構成している。なお、反対に光電変換膜1
7上に強誘電体膜16を積層するとともに、下部電極層
15でビット線、上部透明電極層18でワード線を構成
してもよい。
【0043】上部透明電極層18と強誘電体膜16との
間に介在する光電変換膜17は、セルごとに分離されて
いる。光電変換膜17は、その上面視で少なくとも下部
電極層15と上部透明電極層18との交差領域19に配
置されていればよく、本例では交差領域19より広く形
成されている。この光電変換膜17は、本発明における
電気光学膜として、上部透明電極層18からの入射光を
光導電効果により光電変換し、入射光量に応じた量の電
荷を発生させる膜である。光電変換膜17としては、例
えば硫化カドミウム(CdS)、硫化鉛(PbS)等の
光導電物質から構成される。また、p型およびn型の多
結晶シリコンの積層膜からなるフォトダオード薄膜で、
この光電変換膜17を構成することもできる。
【0044】強誘電体膜16は、本例では光電変換膜1
7と同時加工される等により光電変換膜17と同じ面積
でセルごとに分離している。これは、加工工程が少なく
てすむことを考慮したものであるが、この強誘電体膜1
6は、光電変換膜17より若干広く加工することにより
セルごとに分離する、或いは部分的に異なる分極が得ら
れるときは全セル共通な膜として単に全面に成膜したも
のでもよい。
【0045】このように構成されている強誘電体メモリ
10は、そのデータ書込時に、下部電極層15(ワード
線)と上部透明電極層18(ビット線)との間の電極間
の印加電圧方向をメモリセルごとに逐次に、或いは幾つ
かのセルをまとめて同時に制御する。これにより、メモ
リアレイ12内で、強誘電体膜16の分極方向について
所定の分極パターンが得られる。この状態で上方から光
を照射すると、上部透明電極層18を透して入射した光
が光電変換膜17で光電変換され、正孔および伝導電子
の対(キャリア)を生成する。例えば書込むキャリアが
電子の場合、分極方向を図4の下方(下部電極側)に揃
えたセルには、電子が強誘電体膜16に引きつけられ電
荷として蓄積される。これに対し、分極方向を図4の上
方(上部透明電極側)に揃えたセルからは電子が排斥さ
れ、上部透明電極層18を介して消失する。このように
して、強誘電体メモリ10のメモリセル内に選択的な電
荷の蓄積が生じ、データが書き込まれる。
【0046】この書き込まれたデータを読み出すとき
は、書き込み時と逆方向の電圧を両電極層15,18間
に印加し、例えばDRAM等と同じ方式でデータを読み
出す。すなわち、ビット線を例えばVCC/2で予めプリ
チャージしておくと、逆方向の電圧印加時に電子が蓄積
されたセルから読出し電流が流れてビット線電位が僅か
に変化する。この僅かな電位変化を、対をなすビット線
に接続されたセンスアンプ等で増幅して出力させ、その
後、再度データを書き込むとデータ読出し動作が完了す
る。
【0047】本例の光機能デバイス(強誘電体メモリ)
は、強誘電体膜にビスマス層状誘電体を用いていること
から、Pb等の有害な金属を含まず、耐放射線性および
膜疲労特性に優れる。また、メモリセルにトランジスタ
を有せず、メモリキャパシタのみで記憶素子が構成され
ていることから、構造が極めて簡素であり、製造工程も
短くてすむ。さらに、光電変換膜により電荷を生成する
ことから、蓄積電荷量も比較的に多く動作マージンが大
きく、応答性も高い高性能な薄膜メモリ素子が実現され
ている。
【0048】実施例5 本実施例は、本発明の光機能デバイスのうち、他の強誘
電体メモリについてのものである。図5は、本実施例の
強誘電体メモリのメモリアレイの概略構成を示す断面図
である。なお、本例の強誘電体メモリの平面図は、実施
例4を示す図3と共通であり、図5は図3のII−II線に
沿った断面を示すものである。
【0049】本例の強誘電体メモリ20は、光電変換膜
17が省略されているほかは、実施例4とほぼ同じ構造
を有する。すなわち、半導体基板13、絶縁膜14、下
部電極層15、強誘電体膜16および上部透明電極層1
8の形状および材質等は先に述べた実施例4の場合と同
様である。ただし、本例の場合、後述するように、電荷
読出しを下部電極層15から行うので、下部電極層15
がビット線、上部透明電極層18がワード線となり、ま
た強誘電体膜16が本発明の電気光学膜として機能す
る。
【0050】このように構成されている本例の強誘電体
メモリ20は、そのデータ書込時は、実施例4と同様に
して両電極層15,18間の印加電圧方向を制御して、
そのメモリアレイ21内で強誘電体膜16の分極方向に
ついて所定の分極パターンを得ることができ、これによ
り強誘電体メモリ20のメモリセル内にデータが書き込
まれる。したがって、本例の場合、データの有無は電荷
蓄積ではなく分極方向そのもので区別される。
【0051】この書き込まれたデータを読み出すとき
は、分極方向を変えない程度の所定の電圧を両電極層1
5,18間に印加して上方から光を照射する。上部透明
電極層18を透して入射した光が強誘電体膜16に当た
ると、その分極方向に応じたレベルの光電流が強誘電体
膜16の分極方向を変えることなく下部電極層15(ビ
ット線)に誘起される。例えば、純粋な光電気応答(opt
o-electronic response)では、印加電圧に対する正の分
極方向をもつセルのビット線に正のパルス電流が発生
し、負の分極方向をもつセルではパルス電流が流れな
い。また、高エネルギー光を照射した場合は、いわゆる
熱トリガ応答(thermally triggered response)によっ
て、印加電圧に対する正の分極方向をもつセルのビット
線に正のパルス電流が発生し、負の分極方向をもつセル
のビット線に負のパルス電流が生じる。この分極方向に
応じたパルス電流を直接、或いは増幅して電流検出する
か、パルス電流によるビット線の電位変化を前記DRA
Mと同じVCC/2プリチャージ方式等で読み取ることに
より、書込みデータを読み出すことができる。
【0052】本例の光機能デバイス(強誘電体メモリ)
は、Pb等の有害な金属を含まず、耐放射線性および膜
疲労特性に優れるビスマス層状誘電体を用いることによ
り得られる利点のほか、メモリセルにトランジスタを有
せず、メモリキャパシタのみで記憶素子が構成されてい
ることから、構造が極めて簡素であり、製造工程も短く
てすむといった、実施例4と同様な利点がある。とくに
本例の強誘電体メモリは、データ読出し時に強誘電体膜
の分極状態が変化しないので非破壊でデータ読出しが可
能で、動作制御が容易である。また、白金等からなり厚
さ制限もない下部電極層からデータを読み出すことか
ら、配線抵抗による信号減衰を抑制でき、応答性も更に
高い。
【0053】実施例6 本実施例は、本発明の光機能デバイスのうち、固体撮像
装置についてのものである。
【0054】通常のMOS型イメージセンサは、ゲート
が水平信号線に接続された垂直スイッチ用のMOSトラ
ンジスタとフォトダイオードを、垂直信号線と接地線と
の間に直列接続させて画素セルが構成されている。これ
に対し、本実施例に係るMOS型イメージセンサは、フ
ォトダイオードに代えて、垂直スイッチ用MOSトラン
ジスタのソースに接続される感光体膜を感度向上のため
に設け、かつ感光体膜と接地電位をとる上部透明電極層
との間にS/N比向上のため強誘電体膜を付加容量とし
て設けた構成の高性能MOS型イメージセンサに関す
る。
【0055】図6は、本実施例に係るMOS型イメージ
センサの概略構成を示す断面図である。図6中、符号3
0はMOS型イメージセンサの画素セル、31はSi等
の半導体基板、31aは垂直スイッチ用のMOSトラン
ジスタのソースをなす半導体基板31内の不純物領域
(ソース不純物領域)、31bは垂直スイッチ用のMO
Sトランジスタのドレインをなす半導体基板31内の不
純物領域(ドレイン不純物領域)、32は垂直信号線を
なす電極層、33は画素電極としての下部電極層、34
は感光体膜、35は強誘電体膜、36は接地線をなす上
部透明電極層である。また、37はゲート絶縁膜、38
は層間絶縁層である。
【0056】本例のMOS型イメージセンサは、強誘電
体膜35にビスマス層状誘電体を用いたことに特徴を有
する。下部電極層33、強誘電体膜35および上部透明
電極層36の材質および膜厚は、上述した実施形態の範
囲内で種々選択される。すなわち、下部電極層33は白
金、他の高融点金属と白金との積層金属等の耐熱性が高
い金属、強誘電体膜35は前記(1)式を満たすビスマ
ス層状誘電体、上部透明電極層36はRuOx,SnO
x ,ITO膜(In2 3 等)などの金属酸化物からそ
れぞれ構成される。また、上部透明電極層36の膜厚
は、好ましくは50〜100nm程度である。
【0057】他の構成、すなわち垂直スイッチ用のMO
Sトランジスタ、垂直信号線をなす電極層32および感
光体膜34は従来と同様である。すなわち、垂直信号線
をなす電極層32は垂直スイッチ用のMOSトランジス
タのゲート電極とともにポリシリコン等から構成され、
感光体膜34はカルコゲナイト半導体材料,アモルファ
スSi膜等から構成される。
【0058】このような構成のMOS型イメージセンサ
では、入射光量に応じて感光体膜34に強誘電体膜35
を付加して大容量化されたキャパシタに電荷が蓄積され
る。蓄積電荷の読出し期間において、光照射による感光
体膜34の光電流による放電を、垂直スイッチ用MOS
とトランジスタを導通させて垂直信号線をなす電極層3
2に流入させる。そして、特に図示しない垂直信号線に
接続された水平スイッチ用MOSトランジスタを導通さ
せることにより、ビデオ出力を得る。
【0059】本実施例の光機能デバイス(固体撮像装
置)は、強誘電体膜にビスマス層状誘電体を用いること
により、Pb等の有害な金属を含まず、耐放射線および
膜疲労特性に優れた付加容量を備え、その結果、高い信
頼性を確保したうえでS/N比向上が達成されている。
【0060】実施例7 本実施例は、本発明の光機能デバイスのうち、光変調装
置についてのものである。光変調装置は、実空間で光強
度、位相等のパターンを変調する機能を有するデバイス
であり、例えばレーザ光(被変調光)の位相を揃えるた
めの干渉縞を示す信号(又は光)を入力し、この信号を
もとに入射されるレーザ光を偏光するものである。
【0061】図7は、本実施例に係る光変調装置の概略
構成を示す断面図である。図7中、符号40は光変調装
置の光変調セル、41はSi等のp型の半導体基板、4
1aはスイッチ用MOSトランジスタのソースに接続さ
れた半導体基板41内のn+ 電荷蓄積不純物領域、41
bはスイッチ用MOSトランジスタのドレインをなす半
導体基板41内のn+ 不純物領域(ドレイン不純物領
域)、42はワード線をなす配線層、43はビット線を
なす配線層、44は反射電極としての下部電極層、44
aは下部電極層44をn+ 電荷蓄積不純物領域に接続さ
せる金属プラグ、45は強誘電体膜、46は上部透明電
極層である。また、47はゲート絶縁膜、48および4
9は層間絶縁層である。
【0062】本例の光変調装置は、強誘電体膜45にビ
スマス層状誘電体を用いたことに特徴を有する。下部電
極層44、強誘電体膜45および上部透明電極層46の
材質および膜厚は、上述した実施形態の範囲内で種々選
択される。すなわち、下部電極層44は白金、他の高融
点金属と白金との積層金属等の耐熱性が高い金属、強誘
電体膜45は前記(1)式を満たすビスマス層状誘電
体、上部透明電極層46はRuOx,SnOx ,ITO
膜(In2 3 等)などの金属酸化物からそれぞれ構成
される。また、上部透明電極層46の膜厚は、好ましく
は50〜100nm程度である。
【0063】他の構成、すなわちスイッチ用のMOSト
ランジスタ、ワード線をなす配線層42、ビット線をな
す配線層43および金属プラグ44aは従来と同様であ
る。すなわち、両配線層42,43はポリシリコン等か
ら構成され、金属プラグ44aはポリシリコン,タング
ステンやAu系の高融点金属等から構成される。
【0064】図8は、光変調装置を用いた空間光変調の
システム構成を例示する図である。図8中、符号50は
本例の光変調装置、51はハーフミラー、52は偏光板
を示す。上述した光変調装置50では、図7では図示さ
れていないが、例えば下部電極層44で覆われていない
電荷蓄積不純物領域の部分(CCD撮像素子)が存在
し、これにより電荷蓄積不純物領域に表面からの入射光
が到達できる構造になっている。また、スイッチ用MO
Sトランジスタを制御することにより、配線層43(ビ
ット線)を介して所定量の電荷を選択的に電荷蓄積不純
物領域41aおよび下部電極層44に蓄積できる。した
がって、この光変調装置50では、光強度の所定分布を
有する光、電荷分布信号の何れによっても、例えばレー
ザ光(被変調光)の位相を揃えるための干渉縞を示す変
調パターンを入力することが可能である。
【0065】いま、上記何れかの方法で上記変調パター
ンに応じた分布で電荷が電荷蓄積不純物領域41aおよ
び下部電極層44に蓄積されているとする。この状態
で、図8に示すように、レーザ光等の被変調光Aをハー
フミラー51上方から光変調装置50に入射させる。こ
の入射した被変調光Aは、図7に示すように、上部透明
電極層46および強誘電体膜45を透ってAu系の金属
からなり反射率が高い下部電極層44で反射する。この
反射光Bは、再び強誘電体膜45、上部透明電極層46
の順に透過して外部に出射される。
【0066】強誘電体膜45は、その電気光学効果によ
って印加電界強度の大きさに応じて屈折率が異なる。こ
のため、セル内の蓄積電荷による電界強度分布が屈折率
の変化を生み、光変調装置50からの反射光Bは、セル
間の蓄積電荷分布に応じて変調を受け、比較的位相等が
揃った光となる。さらに、反射光Bは、ハーフミラーで
反射した後、例えば偏光物質の配向方向を揃えた偏光板
を透過することにより、コヒーレントな光となって当該
空間光変調のシステム外部に取り出される。
【0067】本実施例の光機能デバイス(光変調装置)
は、強誘電体膜にビスマス層状誘電体を用いることによ
り、Pb等の有害な金属を含まず、耐放射線および膜疲
労特性に優れた電気光学膜(強誘電体膜)を有し、この
ため信頼性に優れる。
【0068】
【発明の効果】本発明に係る光機能デバイスは、有害な
金属を含まず、耐放射線および膜疲労特性に優れた強誘
電体膜を有し、これにより特性および信頼性に優れる。
また、本発明に係る光機能デバイスの製造方法によれ
ば、上部透明電極層の劣化を防止しながら、結晶性がよ
い層状ペロブスカイトを生成できる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る光機能デバイスの特徴
部分、即ち強誘電体膜および上部透明電極層を含む積層
構造を示す断面図である。
【図2】図1の積層構造の形成過程を示すプロセス工程
図であり、その強誘電体膜をゾルゲル法、特にスピンコ
ーティングで行う場合を例示するものである。
【図3】本発明の実施例4および実施例5に係る強誘電
体メモリの概略構成を示す平面図である。
【図4】本発明の実施例4の強誘電体メモリのメモリア
レイの概略構成を示す断面図であり、図3のII−II線に
沿った断面図である。
【図5】本発明の実施例5の強誘電体メモリのメモリア
レイの概略構成を示す断面図であり、図3のII−II線に
沿った断面を示すものである。
【図6】本発明の実施例6に係るMOS型イメージセン
サの概略構成を示す断面図である。
【図7】本発明の実施例7に係る光変調装置の概略構成
を示す断面図である。
【図8】図7の光変調装置を用いた空間光変調のシステ
ム構成を例示する図である。
【図9】上部電極層に光を透過させるための窓を設ける
必要(従来の問題点)を説明するビスマス層状化合物か
らなる強誘電体膜の電極構造図である。
【符号の説明】
1…積層構造、2…絶縁性基体、3,15,33,44
…下部電極層、4,16,35,45…強誘電体膜、4
a…塗膜、4b…前駆体層、5,18,36,46…上
部透明電極層、10,20…強誘電体メモリ(強誘電体
不揮発性記憶装置)、11…メモリセル、12,21…
メモリアレイ、13,31,41…半導体基板、14…
絶縁膜、17…光電変換膜、30…画素セル、31a…
ソース不純物領域、31b…ドレイン不純物領域、32
…垂直信号線をなす電極層、34…感光体膜、37,4
7…ゲート絶縁膜、38,48,49…層間絶縁層、4
0…光変調セル、41a…電荷蓄積不純物領域(電荷蓄
積手段)、41b…ドレイン不純物領域、42…ワード
線をなす配線層、43…ビット線をなす配線層、44a
…金属プラグ、50…光変調装置、51…ハーフミラ
ー、52…偏光板、A…被変調光、B…反射光。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】下部電極層と上部透明電極層との間の電極
    間絶縁層として、前記上部透明電極層を透過する入射光
    に応じて特性が変化する電気光学膜を有する光機能デバ
    イスであって、 前記電極間絶縁層が単層膜からなるときは前記電気光学
    膜が、前記電極間絶縁層が複数の膜を積層してなるとき
    は当該電極間絶縁層を構成する何れか一の積層膜が、ビ
    スマス層状化合物から構成されている光機能デバイス。
  2. 【請求項2】前記光機能デバイスは、複数のメモリ素子
    をマトリックス状に配置してなる強誘電体不揮発性記憶
    装置であり、 前記下部電極層、前記電極間絶縁層および前記上部透明
    電極層からなる積層構造を前記メモリ素子ごとに有し、 当該メモリ素子ごとの前記電極間絶縁層は、前記ビスマ
    ス層状化合物から構成されて前記下部電極層上に形成さ
    れ、印加電圧の極性に応じて分極方向が変化する強誘電
    体膜と、 当該強誘電体膜と前記上部透明電極層との間に前記電気
    光学膜として形成され、上部透明電極層を透過する光の
    光量に応じた量の電荷を生成し、前記強誘電体膜の分極
    方向に応じて蓄積または排斥する光電変換膜とから構成
    されている請求項1に記載の光機能デバイス。
  3. 【請求項3】前記光機能デバイスは、複数のメモリ素子
    をマトリックス状に配置してなる強誘電体不揮発性記憶
    装置であり、 前記下部電極層、前記電極間絶縁層および前記上部透明
    電極層からなる積層構造を前記メモリ素子ごとに有し、 前記メモリ素子ごとの前記電極間絶縁層は、ビスマス層
    状化合物から構成されて前記下部電極層上に前記電気光
    学膜として形成され、印加電圧に応じて分極方向が変化
    し、当該分極方向に応じてレベルが異なる光電流を前記
    上部透明電極層を透過する光の入射に応じて前記下部電
    極層に誘起する強誘電体膜から構成されている請求項1
    に記載の光機能デバイス。
  4. 【請求項4】前記光機能デバイスは、前記下部電極層が
    接続され当該下部電極層とともに電荷を蓄積する半導体
    基板内の不純物領域と、前記半導体基板に形成され、ゲ
    ートの印加電圧に応じて前記不純物領域に接続されたソ
    ースから前記電荷をドレインに読み出す電界効果トラン
    ジスタとを有する画素をマトリックス状に配置させてな
    る固体撮像装置であり、 前記下部電極層、前記電極間絶縁層および前記上部透明
    電極層からなる積層構造を前記画素ごとに有し、 前記画素ごとの前記電極間絶縁層は、前記下部電極層上
    に前記電気光学膜として形成され、前記上部透明電極層
    を透過する光の入射に応じて発生する光電流により前記
    電荷を前記下部電極層をおよび前記不純物領域に蓄積さ
    せる感光体膜と、 前記感光体膜と前記上部透明電極層との間に積層されて
    いる強誘電体膜とから構成されている請求項1に記載の
    光機能デバイス。
  5. 【請求項5】前記光機能デバイスは、アレイ状の複数の
    セルから構成され入力信号または入射光に応じた電荷を
    電荷パターンとして蓄積する電荷蓄積手段を有し、当該
    電荷蓄積手段に被変調光が照射されたときに前記電荷パ
    ターンに応じて変調された反射光を出射する光変調装置
    であり、 前記電荷蓄積手段のセルに接続されて電荷蓄積手段とと
    もに電荷を蓄積する前記下部電極層上に、前記電極間絶
    縁層および前記上部透明電極層を順に積層させてなる積
    層構造を前記セルごとに有し、 前記セルごとの前記電極間絶縁層は、前記下部電極層上
    に前記電気光学膜として形成され、前記下部電極層に蓄
    積された電荷量に応じて屈折率が変化し、前記上部透明
    電極から入射される前記被変調光を、前記下部電極で反
    射して再び前記上部透明電極から出射されるあいだに偏
    光させる強誘電体膜から構成されている請求項1に記載
    の光機能デバイス。
  6. 【請求項6】前記上部透明電極層は、酸化物導電性材料
    からなる請求項1に記載の光機能デバイス。
  7. 【請求項7】下部電極層上に、上方からの入射光に応じ
    て特性が変化する電気光学膜を含む電極間絶縁層と、上
    部透明電極層とを順に積層する光機能デバイスの製造方
    法であって、 前記電極間絶縁層を単層膜構造とするときは前記電気光
    学膜を形成する工程において、また前記電極間絶縁層を
    複数の膜による積層膜構造とするときは当該電極間絶縁
    層を構成する何れか一の積層膜を形成する工程におい
    て、 まず、ビスマス層状化合物の前駆体層を形成した後、 前記前駆体層を急速加熱処理し、ビスマス層状ペロブス
    カイトを生成する光機能デバイスの製造方法。
  8. 【請求項8】前記ビスマス層状化合物の前駆体層は、非
    晶質層もしくは微結晶を含む非晶質層からなる請求項7
    に記載の光機能デバイスの製造方法。
  9. 【請求項9】前記上部透明電極層は、酸化物導電性材料
    からなる請求項7に記載の光機能デバイスの製造方法。
JP9120550A 1997-05-12 1997-05-12 光機能デバイス及びその製造方法 Pending JPH10311967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9120550A JPH10311967A (ja) 1997-05-12 1997-05-12 光機能デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9120550A JPH10311967A (ja) 1997-05-12 1997-05-12 光機能デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10311967A true JPH10311967A (ja) 1998-11-24

Family

ID=14789089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9120550A Pending JPH10311967A (ja) 1997-05-12 1997-05-12 光機能デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10311967A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042529A (ja) * 2007-08-09 2009-02-26 Sony Corp 光制御装置及びその製造方法
JP2009139607A (ja) * 2007-12-06 2009-06-25 Nippon Hoso Kyokai <Nhk> 空間光変調器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042529A (ja) * 2007-08-09 2009-02-26 Sony Corp 光制御装置及びその製造方法
JP2009139607A (ja) * 2007-12-06 2009-06-25 Nippon Hoso Kyokai <Nhk> 空間光変調器

Similar Documents

Publication Publication Date Title
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JP2723386B2 (ja) 不揮発性ランダムアクセスメモリ
JP2788265B2 (ja) 強誘電体メモリ及びその駆動方法,製造方法
US6190957B1 (en) Method of forming a ferroelectric device
EP0490240B1 (en) Ferroelectric capacitor and method for forming local interconnection
US6198119B1 (en) Ferroelectric element and method of producing the same
JP3743891B2 (ja) 不揮発性メモリおよびその製造方法
US5579258A (en) Ferroelectric memory
JPH0773732A (ja) 誘電体薄膜素子及びその製造方法
US5372859A (en) Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment
JP2003173673A (ja) 強誘電体メモリ
KR100332511B1 (ko) 강유전체 메모리 장치와 그 구동 방법
JP2788290B2 (ja) 強誘電体メモリ
KR20040038893A (ko) 강유전체형 불휘발성 반도체 메모리
JPH10311967A (ja) 光機能デバイス及びその製造方法
EP0495994A1 (en) Semiconductor device and its manufacturing method
JPH1012831A (ja) 強誘電体メモリ装置及びその動作方法
US6924155B2 (en) Ferroelectric memory, method of fabricating the same, semiconductor device, and method of fabricating the same
JP2006032526A (ja) 強誘電体メモリ装置
JP2015099861A (ja) 記憶装置及びデータ読み出し方法
JPH09213899A (ja) 強誘電体膜を有する不揮発性メモリ装置
JPH0480959A (ja) 半導体装置
JPH10178156A (ja) 半導体メモリセル及びその作製方法、並びにダミーセル及びその作製方法
JP2000269444A (ja) 誘電体メモリ装置
JPH09321237A (ja) 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法