JPH10307737A - Device and method for detecting runaway of cpu - Google Patents

Device and method for detecting runaway of cpu

Info

Publication number
JPH10307737A
JPH10307737A JP9115863A JP11586397A JPH10307737A JP H10307737 A JPH10307737 A JP H10307737A JP 9115863 A JP9115863 A JP 9115863A JP 11586397 A JP11586397 A JP 11586397A JP H10307737 A JPH10307737 A JP H10307737A
Authority
JP
Japan
Prior art keywords
cpu
bus error
runaway
watchdog timer
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9115863A
Other languages
Japanese (ja)
Inventor
Tetsuya Morita
哲也 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP9115863A priority Critical patent/JPH10307737A/en
Publication of JPH10307737A publication Critical patent/JPH10307737A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To speedily perform the runaway detection of CPU without depending on the structure of software. SOLUTION: In this device having a bus error exception processing function and processing software from plural tasks different in processing time, a watchdog timer(WDT) 1 starts counting synchronously with WDT reset showing the start of task processing and outputs a bus error signal when a count value exceeds a prescribed threshold value. Then, a bus error timer 2 starts counting synchronously with the bus error signal and outputs an alarm signal showing the runaway of software when a count value exceeds a prescribed threshold value.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、CPUの暴走検出
装置及び方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an apparatus and a method for detecting runaway of a CPU.

【0002】[0002]

【従来の技術】従来のCPUの暴走検出に使用されてい
たウォッチドックタイマでは、任意に設定された一定時
間内に、CPUによるタスク処理時間の長短に関わら
ず、タスク実行前やタスク実行後、またはタスクに優先
順位を付け最優先のタスクが所定回数実行される間に最
も優先度の低いタスクが行われることを前提とし、最も
優先順位の低いタスクでリセットを実行することが一般
的である。
2. Description of the Related Art Conventionally, a watchdog timer used for detecting runaway of a CPU requires a predetermined time, before or after a task is executed, regardless of the length of a task processing time by a CPU. Alternatively, it is common practice to prioritize tasks and execute the reset with the task with the lowest priority, assuming that the task with the lowest priority is performed while the task with the highest priority is executed a predetermined number of times. .

【0003】[0003]

【発明が解決しようとする課題】このように、従来のC
PUの暴走検出装置では、ウォッチドックタイマの時定
数を実行頻度は処理時間の短いタスクに比べ低いが、ラ
ンダムに必ず実行される処理時間の最も長いタスクに合
わせて設定する必要があり、処理時間の短いタスクを実
行中にCPUが暴走した場合でもCPUの暴走検出は処
理時間の最も長いタスクの処理時間経過後であるため、
CPUの暴走の検出が遅れてしまう恐れがある。
As described above, the conventional C
In the PU runaway detection device, the time constant of the watchdog timer is lower in execution frequency than the task with the shortest processing time, but must be set to the task with the longest processing time that is always executed at random. Even if the CPU goes out of control while executing a short task, the runaway of the CPU is detected after the elapse of the processing time of the task with the longest processing time.
There is a possibility that detection of runaway of the CPU may be delayed.

【0004】これは、ウォッチドックタイマがハード的
な設定値に従ってカウントアップまたはカウントダウン
を行い、設定値に達した場合にはCPUに対して通知さ
れることなくタイムアウトしてアラームまたはCPUの
リセットが実行されるためである。つまり、ソフトウェ
アが正常に動作している限りにおいては、ウォッチドッ
ククイマのタイムアウトを回避しなければならず、それ
故に実行頻度は処理時間の短いタスクに比べて低いが、
ランダムに必ず実行される処理時間の最も長いタスクに
合わせて設定する必要があり、よってCPUの暴走検出
のタイミングはソフトウェアの作りに依存する。
[0004] This is because the watchdog timer counts up or down according to a hardware set value, and when it reaches the set value, a timeout occurs without notification to the CPU and an alarm or reset of the CPU is executed. That is because In other words, as long as the software is operating normally, the watchdog bearer must avoid timeouts, so it runs less frequently than tasks that take less time,
It is necessary to set the timing for the task with the longest processing time, which is always executed at random. Therefore, the timing of CPU runaway detection depends on software.

【0005】本発明は、上述する問題点に鑑みてなされ
たものであり、ソフトウェアの作りに依存することな
く、CPUの暴走検出を迅速に行うことが可能なCPU
の暴走検出装置及び方法の提供を目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has a CPU capable of quickly detecting a runaway of a CPU without depending on software.
To provide a runaway detection device and method.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明の装置に係わる手段として、バスエラー例外
処理機能を有するとともに、処理時間の異なる複数のタ
スクからソフトウエアを処理するCPUの暴走検出装置
であって、タスク処理の開始を示すウォッチドックタイ
マリセットに同期してカウントを開始し、カウント値が
所定しきい値を越えるとバスエラー信号を出力するウォ
ッチドックタイマと、バスエラー信号に同期してカウン
トを開始し、カウント値が所定しきい値を越えるとCP
Uが暴走したことを示すアラーム信号を出力するバスエ
ラータイマとを具備する手段が採用される。また、本発
明の方法に係わる手段として、バスエラー例外処理機能
を有するとともに、処理時間の異なる複数のタスクから
ソフトウエアを処理するCPUの暴走検出方法であっ
て、タスク処理の開始から所定時間を計時し、かつ該計
時後に所定時間が経過したときに、バスエラー例外処理
に基づいてタスク処理が開始されない場合にCPUの暴
走を判定するという手段が採用される。
In order to achieve the above object, as a means related to the apparatus of the present invention, a CPU having a bus error exception handling function and processing software from a plurality of tasks having different processing times. A runaway detection device, which starts counting in synchronization with a watchdog timer reset indicating the start of task processing, and outputs a bus error signal when the count value exceeds a predetermined threshold value; and a bus error signal. Starts counting in synchronization with
A means having a bus error timer for outputting an alarm signal indicating that U has run away is employed. Further, as a means related to the method of the present invention, a runaway detection method of a CPU having a bus error exception handling function and processing software from a plurality of tasks having different processing times, wherein a predetermined time has elapsed from the start of the task processing. Means is employed in which, when a clock is counted and a predetermined time elapses after the clocking, a runaway of the CPU is determined when the task processing is not started based on the bus error exception processing.

【0007】[0007]

【発明の実施の形態】以下、図面を参照して、本発明に
係わるCPUの暴走検出装置及び方法の一実施形態につ
いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of an apparatus and method for detecting runaway of a CPU according to the present invention will be described with reference to the drawings.

【0008】[1]構成の説明 まず、図1に示すブロック図を参照して、本実施形態の
機能構成を説明する。この図において、CPU8は、バ
スエラー例外処理機能を有し、ROM(読出専用メモ
リ)9に格納さたソフトウェアに従って動作する。この
バスエラー例外処理は、メモリ10に格納されているバ
スエラー要因記憶部11によって、CPU8のアドレス
バスS1及びデータバスS2を介してウォッチドックタ
イマ1により発生したウォッチドックタイマバスエラー
信号S4とCPU8のバスサイクルの転送エラーにより
発生したバスエラー信号S10を識別し、ウォッチドッ
クタイマバスエラー信号S4の場合にはウォッチドック
タイマ1のリセットを実行するものである。
[1] Description of Configuration First, the functional configuration of the present embodiment will be described with reference to the block diagram shown in FIG. In the figure, a CPU 8 has a bus error exception handling function and operates according to software stored in a ROM (read only memory) 9. This bus error exception processing is performed by the bus error factor storage unit 11 stored in the memory 10, the watchdog timer bus error signal S4 generated by the watchdog timer 1 via the address bus S1 and the data bus S2 of the CPU 8, and the CPU 8 The bus error signal S10 generated due to the transfer error of the bus cycle is identified, and in the case of the watchdog timer bus error signal S4, the watchdog timer 1 is reset.

【0009】ウォッチドックタイマ1は、カウンタ3と
バスエラー生成部4とバスサイクル状態監視部5とから
構成されている。カウンタ3は、任意に時定数を設定す
ることが可能であり、CPU8によってタスクの実行後
にドライブされるウォッチドックタイマリセットS3に
基づいてカウント値がリセットされるとともに、ウォッ
チドックタイマリセットS3が入力されず、カウント値
が設定値に達した場合にはタイムアウト信号S6を出力
する。
The watchdog timer 1 comprises a counter 3, a bus error generator 4, and a bus cycle status monitor 5. The counter 3 can arbitrarily set a time constant. The count value is reset based on the watchdog timer reset S3 driven by the CPU 8 after the execution of the task, and the watchdog timer reset S3 is input. Instead, when the count value reaches the set value, a timeout signal S6 is output.

【0010】バスサイクル状態監視部5は、CPU8か
ら出力されるバスサイクル制御信号S5を監視し、CP
U8のバスサイクルが実行中であればバスサイクル実行
中信号S7と外部機器からのバス応答が無い等の転送エ
ラーを示すバスエラー信号S10を出力する。バスエラ
ー生成部4は、前記タイムアウト信号S6が入力され、
上記バスサイクル実行中信号S7によりCPU8のバス
サイクルが実行中である場合にはバスエラー信号S4を
出力し、CPUバスサイクルが実行中でない場合はCP
U8のバスサイクルが実行されるまでウォッチドックタ
イマバスエラー信号S4の出力を保留するバスエラー生
成部4を具備する。
The bus cycle state monitor 5 monitors a bus cycle control signal S5 output from the CPU 8 and
If the bus cycle of U8 is being executed, a bus cycle execution signal S7 and a bus error signal S10 indicating a transfer error such as no bus response from an external device are output. The bus error generator 4 receives the timeout signal S6,
The bus error signal S4 is output when the bus cycle of the CPU 8 is being executed by the bus cycle execution signal S7.
The bus error generating unit 4 holds the output of the watchdog timer bus error signal S4 until the bus cycle of U8 is executed.

【0011】バスエラータイマ2は、カウンタ6とアラ
ーム生成部7とから構成されている。カウンタ6は、任
意に時定数を設定することが可能であり、ウォッチドッ
クタイマ1から出力されるウォッチドックタイマバスエ
ラー信号S4が入力されるとカウントを開始し、ウォッ
チドックタイマリセットS3の入力でリセットされ、ウ
ォッチドックタイマリセットS3が入力されず、カウン
ト値が設定値に達した場合にはタイムアウト信号S8を
出力する。アラーム生成部7は、タイムアウト信号S8
が入力されると、アラーム信号S9を外部に出力する。
The bus error timer 2 comprises a counter 6 and an alarm generator 7. The counter 6 can arbitrarily set a time constant. When the watchdog timer bus error signal S4 output from the watchdog timer 1 is input, the counter 6 starts counting, and when the watchdog timer reset S3 is input. The timer is reset, the watchdog timer reset S3 is not input, and when the count value reaches the set value, a timeout signal S8 is output. The alarm generator 7 outputs a time-out signal S8
Is input, an alarm signal S9 is output to the outside.

【0012】[2]動作の説明 次に、図2及び図3を参照して、上記本実施形態の動作
について説明する。なお、これらの図はタスクの変化点
でウォッチドックタイマリセットを出力するCPU8に
おける動作タイミングであり、このうち図2はソフトウ
ェアが正常動作している場合のタイミング図、図3はC
PUが暴走した場合のタイミング図である。また、図2
及び図3において、(a)はCPU8におけるタスクの
実行状態を、(b)はウォッチドックタイマ1のカウン
ト値の推移を、(c)はバスエラータイマ2のカウント
値の推移をそれぞれ示している。
[2] Description of Operation Next, the operation of the present embodiment will be described with reference to FIGS. These figures show the operation timing of the CPU 8 which outputs the watchdog timer reset at the task change point. Of these figures, FIG. 2 is a timing chart when the software operates normally, and FIG.
FIG. 4 is a timing chart when a PU runs away. FIG.
3A shows the execution state of the task in the CPU 8, FIG. 3B shows the transition of the count value of the watchdog timer 1, and FIG. 3C shows the transition of the count value of the bus error timer 2. .

【0013】まず、図2を参照して、CPUが正常動作
している場合における本実施形態の動作を説明する。図
2(b)の時刻t0〜t1の区間に実行されたCPU8の
タスクA〜タスクDは、ウォッチドックタイマ1に設定
された時間に対して処理時関が短く、ウォッチドックタ
イマ1のカウント値がウォッチドックタイマ1のタイム
アウト値に達する以前にタスクが終了するので、タスク
実行後にウォッチドックタイマ1のリセットが実行さ
れ、バスエラー例外処理は発生しない。
First, the operation of the present embodiment when the CPU is operating normally will be described with reference to FIG. The tasks A to D of the CPU 8 executed during the interval from time t0 to t1 in FIG. 2B have a shorter processing time than the time set in the watchdog timer 1, and the count value of the watchdog timer 1 Since the task ends before the time reaches the timeout value of the watchdog timer 1, the watchdog timer 1 is reset after the task is executed, and no bus error exception handling occurs.

【0014】また、時刻t1から実行されるタスクE
は、処理時間が長いために時刻t2でウォッチドックタ
イマ1のカウント値がタイムアウト値に達してバスエラ
ー信号がアクティブとなり、図2(c)に示すようにバ
スエラータイマ2がカウントを開始する。
A task E executed from time t1
Since the processing time is long, the count value of the watchdog timer 1 reaches the timeout value at time t2, the bus error signal becomes active, and the bus error timer 2 starts counting as shown in FIG.

【0015】このとき、CPU8は、タスクEを中断し
てバスエラー例外処理に入り、ウォッチドックタイマ1
によるバスエラーと認識すると時刻t3でウォッチドッ
クタイマ1のリセットを実行し、中断していたタスクE
を再開する。同様にバスエラータイマ2も時刻t3でウ
ォッチドックタイマ1のリセットが実行されたためにカ
ウントが停止してリセットされる。
At this time, the CPU 8 suspends the task E, enters a bus error exception process, and
When it is recognized that the bus error has occurred, the watchdog timer 1 is reset at time t3, and the suspended task E
Resume. Similarly, the bus error timer 2 is stopped and reset because the watchdog timer 1 is reset at time t3.

【0016】次に、図3を参照して、CPUが暴走した
場合の動作について説明する。図3(b)に示すよう
に、時刻ta〜tbの区間に実行されたCPU8のタス
クA〜タスクDは、ウォッチドックタイマ1に設定され
た時間に対して処理時間が短く、ウォッチドックタイマ
1のカウント値が該ウォッチドックタイマ1のタイムア
ウト値に達する以前にタスクが終了し、タスク実行後に
ウォッチドックタイマ1のリセットが実行されるために
バスエラー例外処理は発生しない。
Next, referring to FIG. 3, an operation when the CPU goes out of control will be described. As shown in FIG. 3B, the tasks A to D of the CPU 8 executed during the period from time ta to time tb are shorter in processing time than the time set in the watchdog timer 1, The task ends before the count value of the watchdog timer 1 reaches the timeout value of the watchdog timer 1, and the reset of the watchdog timer 1 is performed after the task execution, so that bus error exception processing does not occur.

【0017】例えば、時刻tbから実行されるタスクC
の実行中にCPUが暴走したと仮定すると、ウォッチド
ックタイマ1のカウント値がタイムアウト値に達する時
刻tcまで間にダスタCから次のタスクに移行すること
がなく、ウォッチドックタイマ1のタイムアウトによっ
てバスエラー信号がアクティブとなり、バスエラータイ
マ2がカウントを開始する。
For example, task C executed from time tb
Assuming that the CPU has runaway during the execution of the operation, the task does not shift from the duster C to the next task until time tc when the count value of the watchdog timer 1 reaches the time-out value, and The error signal becomes active, and the bus error timer 2 starts counting.

【0018】このとき、CPU8は、タスクCからバス
エラー例外処理に移ることもできないため、ウォッチド
ックタイマ1のリセットが実行されず、バスエラータイ
マ2は、時刻tdでバスエラータイマ2のタイムアウト
値に達してしまう。この結果、アラーム信号S9がアク
ティブにされて、当該ソフトウェアの暴走が上位カード
あるいはオペレータに通知されることになる。
At this time, since the CPU 8 cannot shift from the task C to the bus error exception processing, the reset of the watchdog timer 1 is not executed, and the bus error timer 2 sets the timeout value of the bus error timer 2 at time td. Reach. As a result, the alarm signal S9 is activated, and the runaway of the software is notified to the upper card or the operator.

【0019】[0019]

【発明の効果】以上説明したように、本発明に係わるC
PUの暴走検出装置及び方法によれば、バスエラー例外
処理機能を有するとともに、処理時間の異なる複数のタ
スクからソフトウエアを処理するCPUの暴走検出装置
であって、タスク処理の開始を示すウォッチドックタイ
マリセットに同期してカウントを開始し、カウント値が
所定しきい値を越えるとバスエラー信号を出力するウォ
ッチドックタイマと、バスエラー信号に同期してカウン
トを開始し、カウント値が所定しきい値を越えるとCP
Uが暴走したことを示すアラーム信号を出力するバスエ
ラータイマとを具備するので、ウォッチドックタイマの
カウント値に対するしきい値を実行頻度の多いタスクの
処理時間に合わせることが可能となり、ソフトウェアの
作りに依存されずCPUの暴走検出を迅速に行うことが
できる。
As described above, the C according to the present invention is used.
According to the apparatus and method for detecting a runaway of a PU, a runaway detection apparatus for a CPU having a bus error exception handling function and processing software from a plurality of tasks having different processing times, comprising: A watchdog timer that starts counting in synchronization with the timer reset and outputs a bus error signal when the count value exceeds a predetermined threshold value, and starts counting in synchronization with the bus error signal and the count value reaches a predetermined threshold value If the value is exceeded, CP
Since a bus error timer for outputting an alarm signal indicating that U has runaway is provided, the threshold value for the count value of the watchdog timer can be adjusted to the processing time of frequently executed tasks. Irrespective of the CPU, runaway detection of the CPU can be performed quickly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係わるCPUの暴走検出装置及び方
法の一実施形態の機能構成を示すブロック図である。
FIG. 1 is a block diagram showing a functional configuration of an embodiment of an apparatus and method for detecting runaway of a CPU according to the present invention.

【図2】 本発明に係わるCPUの暴走検出装置及び方
法の一実施形態において、ソフトウェアが正常動作して
いる場合におけるタイミング図である。
FIG. 2 is a timing chart in a case where software runs normally in an apparatus and a method for detecting runaway of a CPU according to an embodiment of the present invention;

【図3】 本発明に係わるCPUの暴走検出装置及び方
法の一実施形態において、ソフトウェアが暴走した場合
におけるタイミング図である、
FIG. 3 is a timing chart when software runs away in the embodiment of the apparatus and method for detecting runaway of a CPU according to the present invention;

【符号の説明】[Explanation of symbols]

1……ウォッチドックタイマ 2……バスエラータイマ 3……カウンタ 4……バスエラー生成部 5……バスサイクル状態監視部 6……カウンタ 7……アラーム生成部 8……CPU 9……ROM 10……メモリ 11……バスエラー要因記憶部 S1……アドレスバス S2……データバス S3……ウォッチドックタイマリセット S4……ウォッチドックタイマバスエラー信号 S5……バスサイクル制御信号 S6……タイムアウト信号 S7……バスサイクル実行中信号 S8……タイムアウト信号 S9……アラーム信号 S10……バスエラー信号 1 Watchdog timer 2 Bus error timer 3 Counter 4 Bus error generator 5 Bus cycle status monitor 6 Counter 7 Alarm generator 8 CPU 9 ROM 10 ... Memory 11 Bus address storage unit S1 Address bus S2 Data bus S3 Watchdog timer reset S4 Watchdog timer bus error signal S5 Bus cycle control signal S6 Time-out signal S7 ... Bus cycle execution signal S8 ... Timeout signal S9 ... Alarm signal S10 ... Bus error signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 バスエラー例外処理機能を有するととも
に、処理時間の異なる複数のタスクからソフトウエアを
処理するCPUの暴走検出装置であって、 タスク処理の開始を示すウォッチドックタイマリセット
(S3)に同期してカウントを開始し、カウント値が所
定しきい値を越えるとバスエラー信号(S10)を出力
するウォッチドックタイマ(1)と、 バスエラー信号に同期してカウントを開始し、カウント
値が所定しきい値を越えるとCPUが暴走したことを示
すアラーム信号(S9)を出力するバスエラータイマ
(2)と、 を具備することを特徴とするCPUの暴走検出装置。
1. A runaway detecting device for a CPU having a bus error exception handling function and processing software from a plurality of tasks having different processing times, wherein a watchdog timer reset (S3) indicating the start of task processing is provided. A watchdog timer (1) that starts counting in synchronization and outputs a bus error signal (S10) when the count value exceeds a predetermined threshold value, starts counting in synchronization with the bus error signal, and A bus error timer (2) for outputting an alarm signal (S9) indicating that the CPU has runaway when a predetermined threshold value is exceeded; and a runaway detection device for the CPU.
【請求項2】 バスエラー例外処理機能を有するととも
に、処理時間の異なる複数のタスクからソフトウエアを
処理するCPUの暴走検出方法であって、 タスク処理の開始から所定時間を計時し、かつ該計時後
に所定時間が経過したときに、バスエラー例外処理に基
づいてタスク処理が開始されない場合にCPUの暴走を
判定する、 ことを特徴とするCPUの暴走監視方法。
2. A runaway detection method for a CPU having a bus error exception handling function and processing software from a plurality of tasks having different processing times, comprising: measuring a predetermined time from the start of task processing; A runaway monitoring method for a CPU, comprising determining a runaway of a CPU when task processing is not started based on a bus error exception process after a predetermined time has elapsed.
JP9115863A 1997-05-06 1997-05-06 Device and method for detecting runaway of cpu Pending JPH10307737A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9115863A JPH10307737A (en) 1997-05-06 1997-05-06 Device and method for detecting runaway of cpu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9115863A JPH10307737A (en) 1997-05-06 1997-05-06 Device and method for detecting runaway of cpu

Publications (1)

Publication Number Publication Date
JPH10307737A true JPH10307737A (en) 1998-11-17

Family

ID=14673021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9115863A Pending JPH10307737A (en) 1997-05-06 1997-05-06 Device and method for detecting runaway of cpu

Country Status (1)

Country Link
JP (1) JPH10307737A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156944A1 (en) * 2007-06-20 2008-12-24 Freescale Semiconductor Inc. Exception-based timer control
US7831862B2 (en) 2007-01-30 2010-11-09 Freescale Semiconductor, Inc. Selective timer control during single-step instruction execution
WO2013124918A1 (en) * 2012-02-20 2013-08-29 パナソニック株式会社 Initiator apparatus, target apparatus, communication system, timeout detection method, and timeout detection program

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831862B2 (en) 2007-01-30 2010-11-09 Freescale Semiconductor, Inc. Selective timer control during single-step instruction execution
WO2008156944A1 (en) * 2007-06-20 2008-12-24 Freescale Semiconductor Inc. Exception-based timer control
WO2013124918A1 (en) * 2012-02-20 2013-08-29 パナソニック株式会社 Initiator apparatus, target apparatus, communication system, timeout detection method, and timeout detection program
CN103477331A (en) * 2012-02-20 2013-12-25 松下电器产业株式会社 Initiator apparatus, target apparatus, communication system, timeout detection method, and timeout detection program
JPWO2013124918A1 (en) * 2012-02-20 2015-05-21 パナソニック株式会社 Initiator device, target device, communication system, timeout detection method, and timeout detection program
CN103477331B (en) * 2012-02-20 2017-02-08 松下电器产业株式会社 Initiator apparatus, target apparatus, communication system, timeout detection method, and timeout detection program
US9832086B2 (en) 2012-02-20 2017-11-28 Panasonic Corporation Initiator apparatus, target apparatus, communication system, timeout detection method, and timeout detection program

Similar Documents

Publication Publication Date Title
JP2003248598A (en) Micro-controller and method for detecting micro- controller trouble
JPH10307737A (en) Device and method for detecting runaway of cpu
JP5788611B2 (en) Method and apparatus for saving state prior to reset for evaluation after reset
JP2965075B2 (en) Program execution status monitoring method
JP2006227962A (en) System and method for monitoring application task
JP4322606B2 (en) Watchdog timer
JP2005122424A (en) Watchdog timer
JPH11259340A (en) Reactivation control circuit for computer
JP2737645B2 (en) Program debug device
JPH11330931A (en) Device and method for monitoring clock operation of control system
JP2870250B2 (en) Microprocessor runaway monitor
JPH11327959A (en) Method and device for monitoring abnormality of processor
JP2004348719A (en) Microcomputer
JPH11282725A (en) Computer
JPH0561694A (en) Program stall generation detecting system
JP2731386B2 (en) Control device
JPH02252034A (en) Watchdog timer setting system
JPH0520129A (en) Microprocessor monitoring system
JPH09179748A (en) Data processor
JPH0895930A (en) Multiprocessor system
JPH01183744A (en) Monitor device for processor stall
JP2505057Y2 (en) Information processing device
JPH0736244U (en) Abnormality detection device for arithmetic processing unit
JPH10247167A (en) Information processor having i/o bus monitoring function
JPS6349855A (en) Detecting device for interruption cycle abnormality of cpu

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991130